DE4226047A1 - Eine interne spannungsversorgung erzeugender schaltkreis - Google Patents
Eine interne spannungsversorgung erzeugender schaltkreisInfo
- Publication number
- DE4226047A1 DE4226047A1 DE4226047A DE4226047A DE4226047A1 DE 4226047 A1 DE4226047 A1 DE 4226047A1 DE 4226047 A DE4226047 A DE 4226047A DE 4226047 A DE4226047 A DE 4226047A DE 4226047 A1 DE4226047 A1 DE 4226047A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- voltage
- amplifier
- output
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/81—Threshold
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Automation & Control Theory (AREA)
- General Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
Die vorliegende Erfindung betrifft eine Halbleiter-Speicher
vorrichtung, insbesondere einen Schaltkreis zur Erzeugung
einer internen Spannungsversorgung, die in einer hochinte
grierten Halbleiter-Speichervorrichtung eingesetzt ist.
Da Halbleiter-Speichervorrichtungen hochintegriert aufgebaut
sind, werden zunehmend miniaturisierte Elemente, wie bei
spielsweise ein Transistor, bei dem es sich um ein konstruk
tives Element in einem Mikrochip handelt, eingesetzt. In ei
nem solchen Fall wird, falls eine externe Spannungsver
sorgung, die an bisher nicht miniaturisierte Elemente ange
legt wurde, an ein miniaturisiertes Element, wie beispiels
weise einem Transistor abgegeben wird, dieser durch den
Streß, der durch das relativ starke elektrische Feld her
vorgerufen wird, zerstört. Demzufolge erfordert eine Halb
leiter-Speichervorrichtung, die hochintegriert über
16 M grade (Mega:106) integriert ist, einen Schaltkreis zur
Erzeugung einer internen Stromversorgung, um das Niveau ei
ner externen Stromversorgung auf das Niveau der Betriebs
spannung für den Chip herabzusetzen. Zum Beispiel muß für
eine Halbleiter-Speichervorrichtung mit 16 M grade eine in
terne Spannungsversorgung von 4 Volt verwendet werden, die
gewöhnlich durch Herabsetzung einer externen Spannung von
5 Volt erhalten wird. Weiterhin wird eine Halbleiter-Spei
chervorrichtung über 16 M grade eine weiter herabgesetzte
externe und interne Spannung verwenden.
Ein herkömmlicher interner Spannungsgenerator, der das Ni
veau der externen Spannung auf ein vorgegebenes Niveau her
absetzt, der für den Betrieb einer Halbleiter-Speichervor
richtung verwendet wird, weist einen eine Referenzspannung
erzeugenden Schaltkreis zur Erzeugung einer Referenzspan
nung VREF, einen Komparator eines Differentialverstärkers
zum Vergleich der internen Spannung mit der Referenzspannung
VREF und einen Treiber (Verstärker) zur Einstellung der ex
ternen Spannung ext. Vcc auf die interne Spannung (Spannungs
versorgung int. Vcc) entsprechend der Steuerung des Kompara
tors auf.
Die interne Spannung, die durch den Treiber erzeugt wird,
wird zu den Speicherelementen des Chips als auch zu einem
Eingang des Komparators geführt. Falls die interne Spannung
herabgesetzt wird, die durch den Komperator ermittelt wird,
um die Ausgangsspannung zu verringern, wird der Treiber ver
stärkt angesteuert, um die Herabsetzung der internen Span
nung zu kompensieren. Die Betriebscharakteristiken (Kenn
linien) des Komparator sind gemäß dem Stand der Technik be
kannt und auf eine detailliertere Beschreibung wird daher
verzichtet. Ein solcher herkömmlicher eine interne Spannung
erzeugender Schaltkreis erzeugt immer eine konstante interne
Spannung, indem er eine externe Spannung erhält, die einen
Wert aufweist, die ein vorgegebenes Niveau übersteigt.
Dennoch kann ein solcher herkömmlicher Schaltkreis die in
terne Spannung nicht der externen Spannung angleichen, um
den Halbleiter-Speicherchip in einem Test wie beispielsweise
einem "Burn-in-Test" (fertiggestellte Halbleiter-Chips wer
den einer Hochspannung unterworfen, die einen vorgegebenen
Wert bei einer hohen Temperatur für eine lange Zeitdauer
übersteigen, um so fehlerhafte Teile zu ermitteln), da sie
so ausgelegt sind, daß sie stets eine vorgegebene interne
Spannung entsprechend irgendeiner externen Spannung, die zu
geführt wird, abgeben. Somit ist es nicht möglich, ohne wei
teres die fehlerhaften Chips zu ermitteln, woraus ein be
trächtlicher Zeitverlust und eine Verringerung der Zuverläs
sigkeit der Halbleiter-Speichervorrichtungen resultiert.
Daher ist eine Aufgabe der vorliegenden Erfindung, einen ei
ne interne Spannung erzeugenden Schaltkreis zu schaffen, der
eine vorgegebene Quellenspannung zu einer Halbleiter-Spei
chervorrichtung abgibt, falls die externe zugeführte Span
nung sich innerhalb eines vorgegebenen Bereichs bewegt, oder
der eine externe Spannung dann zuführt, wenn die extern zu
geführte Spannung ihrerseits ein vorgegebenes Niveau über
schreitet.
Gemäß der vorliegenden Erfindung weist ein Schaltkreis zur
Erzeugung einer vorgegebenen internen Spannung, die Spei
cherelementen eines Halbleiter-Chips zugeführt wird, einen
eine Referenzspannung erzeugenden Schaltkreis zur Erzeugung
einer Referenzspannung, einen Differential-Verstärker zur
Aufnahme der Referenzspannung und einer vorgegebenen inter
nen Spannung, einen Treiber-(Verstärker)-Schaltkreis zur Er
zeugung einer internen Spannung unter der Steuerung des Dif
ferential-Verstärkers, und einen Steuer-Schaltkreis zur
Steuerung des Gatter-Signals des Treiber-Schaltkreises der
art, daß der Treiber-Schaltkreis bewirkt, daß eine interne
Spannung des Referenz- oder externen Spannungsniveaus ent
sprechend einem ersten oder einem zweiten Zustand erzeugt
wird, auf. Der erste und zweite Zustand tritt jeweils auf,
wenn die extern zugeführte Spannung geringer oder größer als
6 V ist.
Zum besseren Verständnis der Erfindung wird nachfolgend ein
Ausführungsbeispiel anhand der Zeichnung näher erläutert. In
der Zeichnung zeigt
Fig. 1 ein Blockschaltbild zur Erläuterung eines Schalt
kreises zur Erzeugung einer internen Spannungsver
sorgung gemäß der vorliegenden Erfindung,
Fig. 2 eine spezielle Ausführungsform der Fig. 1,
Fig. 3 ein Kennlinienfeld zur Veranschaulichung der Aus
gangskennlinien des Schaltkreises nach der Fig. 2,
Fig. 4 ein schematisches Schaltbild zur Erläuterung eines
herkömmlichen Schaltkreises zur Erzeugung einer in
ternen Spannung (Spannungsversorgung), und
Fig. 5 ein Diagramm zur Verdeutlichung der Ausgangskenn
linien des Schaltkreises nach der Fig. 4.
Einer der herkömmlichen internen Spannungsgeneratoren, der
das Niveau der externen Spannung auf ein vorgegebenes Niveau
herabsetzt, das für den Betrieb einer Halbleiter-Speicher
vorrichtung verwendet wird, ist in Fig. 4 gezeigt. Der in
terne Spannungsgenerator weist einen eine Referenzspannung
erzeugenden Schaltkreis 10 zur Erzeugung einer Referenz
spannung VREF, einen Komparator 30 eines Differentialver
stärkers zum Vergleich der internen Spannung mit der Refe
renzspannung VREF und einen Treiber (Verstärker) 20 zur Ein
stellung der externen Spannung ext. Vcc auf die interne Span
nung (Spannungsversorgung int. Vcc) entsprechend der Steuerung
des Komparators 30 auf.
Die interne Spannung, die durch den Treiber 20 erzeugt wird,
wird zu den (nicht dargestellten) Speicherelementen des
Chips als auch zu einem Eingang des Komparators 30 geführt.
Falls die interne Spannung herabgesetzt wird, die durch den
Komparator ermittelt wird, um die Ausgangsspannung G1 zu
verringern, wird der Treiber 20 verstärkt angesteuert, um
die Herabsetzung der internen Spannung zu kompensieren. Die
Betriebscharakteristiken (Kennlinien) des Komparator 30 sind
gemäß dem Stand der Technik bekannt und auf eine detail
liertere Beschreibung wird daher verzichtet. Ein solcher
herkömmlicher eine interne Spannung erzeugender Schaltkreis
erzeugt immer eine konstante interne Spannung, indem er eine
externe Spannung erhält, die einen Wert aufweist, die ein
vorgegebenes Niveau, wie es in Fig. 5 gezeigt ist, über
steigt.
Wie in Fig. 1 gezeigt ist, weist ein Schaltkreis zur Er
zeugung einer internen Spannung (Spannungsversorgung gemäß
der vorliegenden Erfindung) einen externen Spannungsdetek
tor 100 zur Ermittlung einer extern zugeführten Spannung,
einen Treiber-Steuer-Schaltkreis 200, einen Komparator 300
und einen Treiber (Verstärker) 50 auf. Der externe Span
nungsdetektor 100 versorgt den Treiber-Steuer-Schalt
kreis 200 mit einem Signal, das dem Niveau der dem Span
nungsversorgungsanschluß zugeführten Spannung entspricht.
Der Treiber-Steuer-Schaltkreis 200 gibt frei oder verriegelt
den Ausgang des Komparators 300 in Abhängigkeit des Signals
des externen Spannungsdetektors 100 und steuert den
"Turn-on"-(Einschalt)-Vorgang des Treibers 50. Der Aufbau
des Komparators 300 und des Treibers 50 ist nach dem Stand
der Technik bekannt.
Wie die Fig. 2 zeigt, weist der externe Spannungsdetek
tor 100 einen Pull-up-Transistor (Hochsetz-Transistor) 21,
der mit einem Ende des Kanals mit dem externen Spannungsan
schluß ext. Vcc verbunden ist, eine spannungsherabsetzende
Transistoreinrichtung 22, 23 und 24, die mit den Kanälen
seriell mit dem anderen Ende des Kanals des Pull-up-Tran
sistors 21 verbunden sind, einen Pull-down-(Herabsetz)-Wi
derstand R1, der mit den Kanälen der spannungsherabsetzenden
Transistoreinrichtung 22, 23 und 24 verbunden ist und einen
Differential-Verstärker-Schaltkreis 100A auf, dessen erster
Eingang mit dem gemeinsamen Anschluß zwischen der spannungs
herabsetzenden Transistoreinrichtung 22, 23 und 24 und dem
Pull-down-Widerstand R1 verbunden ist und der einen zweiten
Eingang aufweist, der mit einer zweiten Referenzspan
nung VREF2 versorgt wird. Der Ausgang des Differential-Ver
stärker-Schaltkreises 100A ist mit dem Steueranschluß des
Pull-up-Transistors 21 und mit dem Eingang von zwei Inver
tern INV1 und INV2, die in Serie geschaltet sind, verbunden.
Die Zahl der PMOS-Transistoren 22, 23 und 24 der spannungs
herabsetzenden Transistoreinrichtung wird entsprechend der
extern zugeführten Spannung ext. Vcc eingestellt und bei den
zwei Invertern INV1 und INV2 handelt es sich um einen Trei
ber-Schaltkreis zur Verstärkung des B1-Signals. Das Niveau
der zweiten Referenzspannung VREF2 wird entsprechend dem
vorgegebenen Wert der externen Versorgungsspannung, die
durch einen eine Referenzspannung erzeugenden Schaltkreis
erzeugt wird, eingestellt.
Der Treiber-Steuer-Schaltkreis 200 weist ein Übertragungs-
Gatter TM1 und einen Pull-down-Transistor 25 auf. Der Kanal
des Übertragungs-Gatters TM1 ist mit der Ausgangsleitung des
Komparators 300 verbunden, die mit dem Steueranschluß des
Treibers 50 verbunden ist. Der Ausgang des externen Span
nungsdetektors 100 wird als Steuersignal dem Übertragungs-
Gatter TM1 zugeführt. Der Pull-down-Transister 25 wird durch
den Ausgang des externen Spannungsdetektors 100 gesteuert
und er weist einen Kanal zwischen einem Kanal des Übertra
gungs-Gatters TM1 und der Masse auf, von dem ein Ende mit
der G1-Leitung zwischen dem Kanal des Übertragungs-Gat
ters TM1 und dem Steueranschluß des Treibers 50 verbunden
und wobei das andere Ende mit dem Masseanschluß verbunden
ist. Es ist festzustellen, daß das Ausgangssignal des exter
nen Spannungsdetektors 100 (um das Übertragungs-Gatter TM1
abzuschalten) schaltet den Pull-down-Transistor 25 ein, um
die Spannung der Leitung G1 auf das Massepotential herabzu
setzen, wobei der Treiber 50 vollständig angesteuert wird.
Nachfolgend wird die Betriebsweise des Schaltkreises nach
Fig. 2 näher erläutert.
Falls die extern zugeführte Spannung ein Niveau aufweist,
das nicht ausreicht, um den F1-Netzknotenpunkt (oder B1) des
externen Spannungsdetektors 100 zu erreichen, der ein hohes
Potential (Niveau) aufweist (nämlich, falls die extern zuge
führte Spannung ein Niveau unterhalb des oben vorgegebenen
Wertes des Chips besitzt und demzufolge die Spannung des
F1-Netzknotenpunkt unterhalb der zweiten Referenzspan
nung VREF2 liegt), erhält der Ausgang B2 des externen Span
nungsdetektors 100 den logischen Wert "low", so daß das
Übertragungs-Gatter TM1 des Treiber-Steuer-Schaltkreises 200
eingeschaltet und der Pull-down-Transistor 25 abgeschaltet
wird. Demzufolge wird das Ausgangssignal des Komparators 300
dem Steueranschluß des Treibers 50 zugeführt. In diesem Fall
arbeitet der erfindungsgemäße Schaltkreis in der gleichen
Weise wie der herkömmliche Schaltkreis nach der Fig. 4 und
das Niveau der internen Spannungsversorgung int. Vcc ändert
sich mit dem Intervall T1 der Fig. 3. Falls die extern zu
geführte Spannung ext. Vcc weiterhin ein Niveau unterhalb des
vorgegebenen Wertes aufweist, das Diagramm nach der Fig. 2
die gleichen Werte wie ein herkömmlicher Schaltkreis.
Um die spezielle Aufgabe, die in einem Burn-in-Test vorge
geben ist, zu erfüllen, übersteigt, falls die extern zuge
führte Spannung ein Niveau oberhalb des vorgegebenen Wertes
aufweist, die Spannung des F1-Netzknotenpunktes die zweite Re
ferenzspannung VREF2 und demzufolge geht die Spannung von B1
in den logischen Zustand "high" über (die extern zugeführte
Spannung ext. Vcc, um die Spannung von B1 auf das Niveau
"high" zu setzen, wird unmittelbar durch Einstellung des
Wertes des Widerstandes R1 und die Zahl der PMOS-Transis
toren 22, 23 und 24 der spannungsherabsetzenden Transistor-
Einrichtung erhalten. Die Spannung von B1 des Niveaus "high"
wird zugeführt, falls die Spannung von B2 das Niveau "high"
aufweist, um den Treiber-Steuer-Schaltkreis 200 über die
zwei Inverter INV1 und INV2 anzusteuern. Der Grund, daß die
Spannung von B1 weiterhin den Zustand "high" aufweist, ist
derjenige, daß der Differential-Verstärker-Schaltkreis 100A
den Pull-up-Transistor 21 so ansteuert, daß er alternierend
eingeschaltet oder in einer sehr kurzen Folge eingeschaltet
und abgeschaltet wird.
Somit schaltet das B2-Signal mit dem Zustand "high" das
Übertragungs-Gatter TM1 des Treiber-Steuer-Schaltkreises 200
ab und demzufolge den Pull-down-Transistor 25 ein. Dann wird
der Ausgang G2 des Komparators 200 von dem Steueranschluß
des Treibers 50 unterbrochen (abgetrennt) und die G1-Span
nung wird über den Kanal des eingeschalteten Pull-down-Tran
sistors 25 zur Masse hin entladen. Demzufolge wird der Trei
ber 50 vollständig eingeschaltet, um so die interne Span
nung int. Vcc, die das Niveau der extern zugeführten Spannung
ext. Vcc besitzt, zu erzeugen. Natürlich halten die Span
nungen von B1 und B2, sofern die extern zugeführte Spannung
ein Niveau oberhalb des spezifizierten oder vorgegebenen
Wertes aufweist, weiterhin das hohe Niveau aufrecht, so daß
die interne Spannung so beibehalten wird, daß sie den glei
chen Wert wie die extern zugeführte Spannung aufweist. In
diesem Fall wird der Ausgang des Komparators 300 von dem
Steueranschluß des Treibers 50 durch Abtrennung unterbrochen
gehalten.
Somit wird nach T1, zu dem die extern zugeführte Span
nung ext. Vcc ein Niveau oberhalb des spezifizierten Wertes
des Chips aufweist, die interne Spannung int. Vcc so beibe
halten, daß das gleiche Niveau wie die extern zugeführte
Spannung. ext. Vcc (in Fig. 3 wird die Lage T1 genau in die
vorwärts oder rückwärts weisende Richtung gemäß den Kenn
linien des Chips eingestellt) aufrecht erhalten wird. Demzu
folge kann die interne Spannung das gleiche Niveau wie die
extern zugeführte Spannung aufweisen, so daß der
"Burn-in-Test" in einfacher Weise durchgeführt werden kann,
um fehlerhafte Chips auszusondern. Obwohl der Schaltkreis
nach der Fig. 2 eine bevorzugte Ausführungsform darstellt,
ist die vorliegende Erfindung nicht auf diese Ausführungs
form beschränkt, sondern kann in einzelnen Bauteilen im
Rahmen des allgemeinen Erfindungsgedankens geändert werden.
Claims (15)
1. Schaltkreis zur Erzeugung einer vorgegebenen internen
Spannung entsprechend einer von außen zugeführten Span
nung, um die interne Spannung Einrichtungen eines Halb
leiterchips (Mikrochips) zuzuführen, wobei der die in
terne Spannung erzeugende Schaltkreis einen eine Refe
renzspannung erzeugenden Schaltkreis zur Erzeugung einer
ersten Referenzspannung, einen ersten Differentialver
stärker zur Aufnahme der ersten Referenzspannung und ei
ne vorher festgelegte interne Spannung und einen Aus
gangstreiber- (Verstärker-) Schaltkreis zur Erzeugung
der internen Spannung unter Steuerung des ersten Dif
ferentialverstärkers aufweist, wobei der die interne
Spannung erzeugende Schaltkreis durch folgende Merkmale
gekennzeichnet ist:
Einen externen, die Spannung messenden Schaltkreis zur Ermittlung der externen Spannung, um so die interne Spannung auf das Niveau der zugeführten externen Span nung zu bringen, wenn die externe Spannung einen vorge gebenen Wert überschreitet, und
einen Verstärkungs-Steuer-Schaltkreis, der zwischen dem ersten Differentialverstärker und dem Ausgangs-Verstär ker-Schaltkreis geschaltet ist, um die elektrische Ver bindung zwischen dem Ausgangssignal des ersten Diffe rential-Verstärkers und dem Steueranschluß des Verstär ker-Schaltkreises in Abhängigkeit des Ausgangssignals des die externe Spannung messenden Schaltkreises zu steuern.
Einen externen, die Spannung messenden Schaltkreis zur Ermittlung der externen Spannung, um so die interne Spannung auf das Niveau der zugeführten externen Span nung zu bringen, wenn die externe Spannung einen vorge gebenen Wert überschreitet, und
einen Verstärkungs-Steuer-Schaltkreis, der zwischen dem ersten Differentialverstärker und dem Ausgangs-Verstär ker-Schaltkreis geschaltet ist, um die elektrische Ver bindung zwischen dem Ausgangssignal des ersten Diffe rential-Verstärkers und dem Steueranschluß des Verstär ker-Schaltkreises in Abhängigkeit des Ausgangssignals des die externe Spannung messenden Schaltkreises zu steuern.
2. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß
der vorgegebene Wert in den Kenndaten des betreffenden
Chips vorgegeben ist.
3. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß
der die externe Spannung messende Schaltkreis einen
Pull-up-Transistor aufweist, der einen Kanal besitzt,
dessen eines Ende mit der externen Spannungsversorgung
verbunden ist,
eine die Spannung herabsetzende Transistor-Einrichtung, die Kanäle besitzt, die seriell mit dem anderen Ende des Kanals des Pull-up-Transistors verbunden sind,
einen Pull-down-Widerstand, der mit den Kanälen der die Span nung herabsetzenden Transistor-Einrichtung verbunden ist, und
einen zweiten Differentialverstärker mit zwei entspre chenden Eingangsleitungen, wobei die erste Eingangslei tung mit einem gemeinsamen Anschluß der die Spannung herabsetzenden Transistor-Einrichtung und dem Pull-down-Widerstand verbunden ist, wobei die zweite Eingangsleitung derart verbunden ist, daß sie eine zweite Referenzspannung führt, wobei der Ausgang des zweiten Differentialverstärkers zu der Steuerelektrode des Pull-Up-Transistors und zu dem Verstärker- Steuer- Schaltkreis als Steuersignal zugeführt wird und wobei dieses einen Ausgang (Signal) des die externe Spannung messenden Schaltkreises bildet.
eine die Spannung herabsetzende Transistor-Einrichtung, die Kanäle besitzt, die seriell mit dem anderen Ende des Kanals des Pull-up-Transistors verbunden sind,
einen Pull-down-Widerstand, der mit den Kanälen der die Span nung herabsetzenden Transistor-Einrichtung verbunden ist, und
einen zweiten Differentialverstärker mit zwei entspre chenden Eingangsleitungen, wobei die erste Eingangslei tung mit einem gemeinsamen Anschluß der die Spannung herabsetzenden Transistor-Einrichtung und dem Pull-down-Widerstand verbunden ist, wobei die zweite Eingangsleitung derart verbunden ist, daß sie eine zweite Referenzspannung führt, wobei der Ausgang des zweiten Differentialverstärkers zu der Steuerelektrode des Pull-Up-Transistors und zu dem Verstärker- Steuer- Schaltkreis als Steuersignal zugeführt wird und wobei dieses einen Ausgang (Signal) des die externe Spannung messenden Schaltkreises bildet.
4. Schaltkreis nach Anspruch 3, dadurch gekennzeichnet, daß
der Pull-up-Transistor ein PMOS-Transistor ist.
5. Schaltkreis nach Anspruch 3, dadurch gekennzeichnet, daß
die die Spannung herabsetzenden Transistor-Einrichtungen
eine Vielzahl von PMOS-Transistoren aufweisen, die eine
Diodenverbindung miteinander bilden.
6. Schaltkreis nach Anspruch 3, dadurch gekennzeichnet, daß
ein Verstärker-Inverter-Schaltkreis (Wandler) einen
CMOS-Schaltkreis aufweist, der zwischen dem Ausgang des
die externe Spannung messenden Schaltkreises und dem
Verstärker-Steuer-Schaltkreis gebildet ist, so daß der
Ausgang der die externe Spannung messende Schaltkreis
durch den Verstärker-Inverter-Schaltkreis zu dem Ver
stärker-Steuer-Schaltkreis übertragen wird.
7. Schaltkreis nach Anspruch 6, dadurch gekennzeichnet, daß
der Ausgang des Ausgangs-Verstärker-Schaltkreises das
selbe Niveau wie die externe Spannung aufweist, falls
sich das Ausgangssignal des die externe Spannung messen
den Schaltkreises in dem logischen Zustand "high" über
der logischen Schwellwertspannung des MOS-Elementes in
dem Verstärker-Inverter-Schaltkreis befindet.
8. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß
der Verstärker-Steuer-Schaltkreis folgende Merkmale auf
weist:
Einen Übertragungs-Transistor dessen einer Kanal mit dem Ausgangsleitung des ersten Differential-Verstärkers ver bunden ist, um das Ausgangssignal des die externe Span nung messenden Schaltkreises als Steuersignal aufzu nehmen, wobei die Ausgangsleitung mit dem Steueranschluß des Ausgangs-Verstärker-Schaltkreises verbunden ist, und
ein Pull-down-Transistor, der einen Kanal aufweist, des sen eines Ende mit dem Kanal des Übertragungs-Transis tors und mit dem Steueranschluß des Ausgangs-Verstär ker-Schaltkreises verbunden ist, um das Ausgangssignal des die externe Spannung messenden Schaltkreises als Steuersignal aufzunehmen.
Einen Übertragungs-Transistor dessen einer Kanal mit dem Ausgangsleitung des ersten Differential-Verstärkers ver bunden ist, um das Ausgangssignal des die externe Span nung messenden Schaltkreises als Steuersignal aufzu nehmen, wobei die Ausgangsleitung mit dem Steueranschluß des Ausgangs-Verstärker-Schaltkreises verbunden ist, und
ein Pull-down-Transistor, der einen Kanal aufweist, des sen eines Ende mit dem Kanal des Übertragungs-Transis tors und mit dem Steueranschluß des Ausgangs-Verstär ker-Schaltkreises verbunden ist, um das Ausgangssignal des die externe Spannung messenden Schaltkreises als Steuersignal aufzunehmen.
9. Schaltkreis nach Anspruch 8, dadurch gekennzeichnet, daß
der Übertragungs-Transistor ein Übertragungs-Gatter mit
Steuer-Gattern zum komplementären Empfang des Ausgangs
signals des die externe Spannung messenden Schaltkreises
aufweist.
10. Schaltkreis zur Umwandlung einer extern zugeführten
Spannung eines ersten Niveaus in eine vorgegebene in
terne Spannung eines zweiten Niveaus, um die interne
Spannung als eine Betriebsspannung den Elementen eines
Halbleiter-Speicher-Chips zuzuführen, wobei der Schalt
kreis folgende Merkmale aufweist:
Einen Treiberschaltkreis zur Erzeugung der internen Spannung,
einen Differential-Verstärker zur Aufnahme des Ausgangs des Verstärker-Schaltkreises und einer Referenz-Span nung, um ein Steuersignal für den Verstärker-Schaltkreis zu bilden,
einen Meß-Schaltkreis zur Ermittlung der Änderungen der extern zugeführten Spannung, und
einen Verstärker-Steuer-Schaltkreis zur Steuerung des Steuersignals des Verstärker-Schaltkreises in Abhängig keit eines Ausgangssignals des Meß-Schaltkreises.
Einen Treiberschaltkreis zur Erzeugung der internen Spannung,
einen Differential-Verstärker zur Aufnahme des Ausgangs des Verstärker-Schaltkreises und einer Referenz-Span nung, um ein Steuersignal für den Verstärker-Schaltkreis zu bilden,
einen Meß-Schaltkreis zur Ermittlung der Änderungen der extern zugeführten Spannung, und
einen Verstärker-Steuer-Schaltkreis zur Steuerung des Steuersignals des Verstärker-Schaltkreises in Abhängig keit eines Ausgangssignals des Meß-Schaltkreises.
11. Schaltkreis nach Anspruch 10, dadurch gekennzeichnet,
daß der Verstärker-Schaltkreis die interne Spannung des
Referenz-Spannungsniveaus oder des extern zugeführten
Spannungsniveaus jeweils entsprechend vorgibt, ob das
Ausgangs-Spannungsniveau des Meß-Schaltkreises einen
ersten oder einen zweiten Zustand aufweist, der durch
das extern zugeführte Spannungsniveau festgelegt wird.
12. Schaltkreis nach Anspruch 11, dadurch gekennzeichnet,
daß der erste und der zweite Zustand jeweils das lo
gische Spannungsniveau "low" und "high" darstellt.
13. Schaltkreis nach Anspruch 11, dadurch gekennzeichnet,
daß die elektrische Verbindung zwischen dem Ausgang des
Differential-Verstärkers und dem Steueranschluß des Ver
stärker-Schaltkreises durch den Ausgang des Meß-Schalt
kreises im ersten Zustand verbunden oder im zweiten Zu
stand unterbrochen ist.
14. Schaltkreis mit einem eine Referenzspannung erzeugenden
Schaltkreis zur Erzeugung einer Referenzspannung, einen
Differential-Verstärker zur Aufnahme der Referenzspan
nung und einer vorgegebenen internen Spannung und einen
Verstärker-Schaltkreis zur Erzeugung der internen Span
nung unter Steuerung des Differential-Verstärkers, um
eine extern zugeführte Spannung eines ersten Niveaus in
eine vorgegebene interne Spannung eines zweiten Niveaus
zu konvertieren, um die interne Spannung Elementen eines
Halbleiter-Speicher-Chips zuzuführen, wobei der Schalt
kreis folgende Merkmale aufweist:
Einen Steuerschaltkreis zur Steuerung eines Gatter-Sig nals des Verstärker-Schaltkreises, derart, daß der Ver stärker-Schaltkreis eine interne Spannung gemäß der Re ferenzspannung des ersten Zustandes der extern zugeführ ten Spannung oder des extern zugeführten Spannungs niveaus in einen zweiten Zustand der extern zugeführten Spannung erzeugt.
Einen Steuerschaltkreis zur Steuerung eines Gatter-Sig nals des Verstärker-Schaltkreises, derart, daß der Ver stärker-Schaltkreis eine interne Spannung gemäß der Re ferenzspannung des ersten Zustandes der extern zugeführ ten Spannung oder des extern zugeführten Spannungs niveaus in einen zweiten Zustand der extern zugeführten Spannung erzeugt.
15. Schaltkreis nach Anspruch 14, dadurch gekennzeichnet,
daß der erste und der zweite Zustand jeweils Werten ent
spricht, wenn die extern zugeführte Spannung unter oder
über einem vorgegebenen Wert in einer Spezifikation für
den Chip liegt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910014272A KR940008286B1 (ko) | 1991-08-19 | 1991-08-19 | 내부전원발생회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4226047A1 true DE4226047A1 (de) | 1993-02-25 |
DE4226047C2 DE4226047C2 (de) | 1994-10-06 |
Family
ID=19318758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4226047A Expired - Fee Related DE4226047C2 (de) | 1991-08-19 | 1992-08-06 | Schaltkreis zur Erzeugung einer internen Spannungsversorgung mit einer Steuerschaltung zur Durchführung eines Belastungstests ("Burn-in-Test") |
Country Status (8)
Country | Link |
---|---|
US (1) | US5349559A (de) |
JP (1) | JP2662345B2 (de) |
KR (1) | KR940008286B1 (de) |
DE (1) | DE4226047C2 (de) |
FR (1) | FR2680585B1 (de) |
GB (1) | GB2259575B (de) |
IT (1) | IT1255813B (de) |
TW (1) | TW225060B (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4332618A1 (de) * | 1992-09-24 | 1994-03-31 | Gold Star Electronics | Einbrenntestschaltung für eine Halbleiterspeichervorrichtung |
DE4334918A1 (de) * | 1992-10-15 | 1994-04-21 | Mitsubishi Electric Corp | Spannungsversorgungsschaltung und Halbleitervorrichtung mit einer solchen Schaltung |
US6011428A (en) * | 1992-10-15 | 2000-01-04 | Mitsubishi Denki Kabushiki Kaisha | Voltage supply circuit and semiconductor device including such circuit |
DE19744686C2 (de) * | 1997-04-11 | 2000-03-09 | Mitsubishi Electric Corp | Integrierte Halbleiterschaltungseinrichtung mit einer einstellbaren Hochspannungserfassungsschaltung zum Erfassen hoher Spannungspegel |
Families Citing this family (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950008453B1 (ko) * | 1992-03-31 | 1995-07-31 | 삼성전자주식회사 | 내부전원전압 발생회로 |
JP3362873B2 (ja) * | 1992-08-21 | 2003-01-07 | 株式会社東芝 | 半導体装置 |
US5532618A (en) * | 1992-11-30 | 1996-07-02 | United Memories, Inc. | Stress mode circuit for an integrated circuit with on-chip voltage down converter |
JP3071600B2 (ja) * | 1993-02-26 | 2000-07-31 | 日本電気株式会社 | 半導体記憶装置 |
DE4324853C1 (de) * | 1993-07-23 | 1994-09-22 | Siemens Ag | Spannungserzeugungsschaltung |
US5563540A (en) * | 1993-09-17 | 1996-10-08 | International Business Machines Corporation | Electronic switch having programmable means to reduce noise coupling |
KR970010284B1 (en) * | 1993-12-18 | 1997-06-23 | Samsung Electronics Co Ltd | Internal voltage generator of semiconductor integrated circuit |
DE69427686T2 (de) * | 1994-03-31 | 2002-04-25 | St Microelectronics Srl | Schaltungsanordnung zum Messen der Schwellenspannungaufteilung von nicht-flüchtigen Speicherzellen |
KR0127318B1 (ko) * | 1994-04-13 | 1998-04-02 | 문정환 | 백바이어스전압 발생기 |
US5508649A (en) * | 1994-07-21 | 1996-04-16 | National Semiconductor Corporation | Voltage level triggered ESD protection circuit |
KR0154167B1 (ko) * | 1994-09-12 | 1998-10-15 | 김영환 | 백 바이어스 검출회로 |
WO1996013003A1 (en) * | 1994-10-19 | 1996-05-02 | Micron Technology, Inc. | An efficient method for obtaining usable parts from a partially good memory integrated circuit |
US5598122A (en) * | 1994-12-20 | 1997-01-28 | Sgs-Thomson Microelectronics, Inc. | Voltage reference circuit having a threshold voltage shift |
JP3523718B2 (ja) * | 1995-02-06 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体装置 |
DE19655211B4 (de) * | 1995-02-06 | 2004-11-04 | Mitsubishi Denki K.K. | Halbleitereinrichtung |
JP2785732B2 (ja) * | 1995-02-08 | 1998-08-13 | 日本電気株式会社 | 電源降圧回路 |
US5745499A (en) * | 1995-10-11 | 1998-04-28 | Micron Technology, Inc. | Supervoltage detection circuit having a multi-level reference voltage |
JP2830799B2 (ja) * | 1995-10-25 | 1998-12-02 | 日本電気株式会社 | 半導体集積回路装置 |
KR0179551B1 (ko) * | 1995-11-01 | 1999-04-15 | 김주용 | 고전위 발생기 |
JPH09147557A (ja) * | 1995-11-17 | 1997-06-06 | Mitsubishi Electric Corp | 半導体記憶装置および半導体装置 |
KR0179820B1 (ko) * | 1996-02-01 | 1999-04-15 | 문정환 | 반도체 메모리의 번인 감지 회로 |
US5946257A (en) * | 1996-07-24 | 1999-08-31 | Micron Technology, Inc. | Selective power distribution circuit for an integrated circuit |
JP3516556B2 (ja) * | 1996-08-02 | 2004-04-05 | 沖電気工業株式会社 | 内部電源回路 |
JP3709246B2 (ja) * | 1996-08-27 | 2005-10-26 | 株式会社日立製作所 | 半導体集積回路 |
JP3080015B2 (ja) * | 1996-11-19 | 2000-08-21 | 日本電気株式会社 | レギュレータ内蔵半導体集積回路 |
KR19990010546A (ko) * | 1997-07-16 | 1999-02-18 | 윤종용 | 저전압 반도체 장치의 전원 구동 회로 |
JP3087839B2 (ja) * | 1997-08-28 | 2000-09-11 | 日本電気株式会社 | 半導体装置、そのテスト方法 |
KR100496795B1 (ko) * | 1997-12-23 | 2005-09-02 | 삼성전자주식회사 | 스태틱 랜덤 액세스 메모리 장치 |
KR100295292B1 (ko) * | 1997-12-31 | 2001-09-17 | 박종섭 | 디램의내부전압구동회로 |
US6119252A (en) * | 1998-02-10 | 2000-09-12 | Micron Technology | Integrated circuit test mode with externally forced reference voltage |
JPH11231954A (ja) * | 1998-02-16 | 1999-08-27 | Mitsubishi Electric Corp | 内部電源電圧発生回路 |
KR100506046B1 (ko) * | 1998-06-30 | 2005-10-12 | 주식회사 하이닉스반도체 | 내부전압 발생장치 |
US5949726A (en) * | 1998-07-22 | 1999-09-07 | Vanguard International Semiconductor Corporation | Bias scheme to reduce burn-in test time for semiconductor memory while preventing junction breakdown |
ES2258869T3 (es) * | 1998-10-21 | 2006-09-01 | The United States Government As Represented By The Department Of Health And Human Services | Particulas similares a virus para la induccion de autoanticuerpos. |
KR100283906B1 (ko) * | 1998-10-31 | 2001-03-02 | 김영환 | 반도체 메모리의 초기 안정화 신호 발생 회로 |
US6657452B2 (en) * | 1999-12-17 | 2003-12-02 | Infineon Technologies Ag | Configuration for measurement of internal voltages of an integrated semiconductor apparatus |
US6185139B1 (en) * | 2000-01-12 | 2001-02-06 | Motorola, Inc. | Circuit and method for enabling semiconductor device burn-in |
KR100353544B1 (en) * | 2000-12-27 | 2002-09-27 | Hynix Semiconductor Inc | Circuit for generating internal supply voltage of semiconductor memory device |
JP3964182B2 (ja) * | 2001-11-02 | 2007-08-22 | 株式会社ルネサステクノロジ | 半導体装置 |
US6762636B1 (en) * | 2001-12-11 | 2004-07-13 | Cypress Semiconductor Corp. | Circuit and method for adjusting duty cycle of a high speed, low swing output signal |
KR100479822B1 (ko) * | 2002-07-11 | 2005-03-30 | 주식회사 하이닉스반도체 | 내부 전압 안정화 회로 |
KR100558477B1 (ko) * | 2003-04-28 | 2006-03-07 | 삼성전자주식회사 | 반도체 장치의 내부 전압 발생회로 |
JP2005229763A (ja) * | 2004-02-16 | 2005-08-25 | Nec Kansai Ltd | 昇圧回路 |
US7057447B1 (en) * | 2004-03-04 | 2006-06-06 | National Semiconductor Corporation | Voltage regulator using a single voltage source and method |
KR100574489B1 (ko) * | 2004-04-12 | 2006-04-27 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 내부전압 발생회로 |
KR100616194B1 (ko) * | 2004-04-20 | 2006-08-25 | 주식회사 하이닉스반도체 | 지연 고정 루프 회로용 내부 전원 전압 발생기 |
US7064602B2 (en) * | 2004-05-05 | 2006-06-20 | Rambus Inc. | Dynamic gain compensation and calibration |
KR100670700B1 (ko) * | 2004-10-30 | 2007-01-17 | 주식회사 하이닉스반도체 | 지연고정루프의 전원공급회로 |
US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
KR100668874B1 (ko) * | 2006-01-12 | 2007-01-16 | 주식회사 하이닉스반도체 | 내부 전압 레벨 제어 회로 |
KR100761371B1 (ko) * | 2006-06-29 | 2007-09-27 | 주식회사 하이닉스반도체 | 액티브 드라이버 |
KR100799109B1 (ko) * | 2006-06-30 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 소자 |
KR100803363B1 (ko) * | 2006-11-13 | 2008-02-13 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 전압 생성 회로 |
KR100873613B1 (ko) | 2006-11-14 | 2008-12-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 전압 생성 회로 및 방법 |
US9317051B2 (en) * | 2014-02-06 | 2016-04-19 | SK Hynix Inc. | Internal voltage generation circuits |
JP2016080623A (ja) * | 2014-10-21 | 2016-05-16 | 旭化成エレクトロニクス株式会社 | 半導体集積回路 |
KR20160138618A (ko) * | 2015-05-26 | 2016-12-06 | 에스케이하이닉스 주식회사 | 내부전압 발생 장치 |
JP7153458B2 (ja) * | 2018-03-26 | 2022-10-14 | ラピスセミコンダクタ株式会社 | 半導体装置及び電子機器 |
CN108919875B (zh) * | 2018-09-12 | 2023-11-24 | 上海艾为电子技术股份有限公司 | 使能产生电路及其使能控制方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3722421C2 (de) * | 1986-09-11 | 1990-03-22 | Mitsubishi Denki K.K., Tokio/Tokyo, Jp |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4095164A (en) * | 1976-10-05 | 1978-06-13 | Rca Corporation | Voltage supply regulated in proportion to sum of positive- and negative-temperature-coefficient offset voltages |
JPS53103770A (en) * | 1977-02-22 | 1978-09-09 | Seiko Instr & Electronics Ltd | Electronic timepiece |
US4482985A (en) * | 1981-04-17 | 1984-11-13 | Hitachi, Ltd. | Semiconductor integrated circuit |
JPS59111514A (ja) * | 1982-12-17 | 1984-06-27 | Hitachi Ltd | 半導体集積回路 |
FR2578828B1 (fr) * | 1985-03-13 | 1990-06-22 | Centre Nat Rech Scient | Aluminosilicate cristallise a structure expansee et son procede de fabrication |
US4670861A (en) * | 1985-06-21 | 1987-06-02 | Advanced Micro Devices, Inc. | CMOS N-well bias generator and gating system |
JP2721151B2 (ja) * | 1986-04-01 | 1998-03-04 | 株式会社東芝 | 半導体集積回路装置 |
JPH083766B2 (ja) * | 1986-05-31 | 1996-01-17 | 株式会社東芝 | 半導体集積回路の電源電圧降下回路 |
JPS63181196A (ja) * | 1987-01-22 | 1988-07-26 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
JPH01129769A (ja) * | 1987-11-12 | 1989-05-23 | Hitachi Ltd | 半導体集積回路 |
US5046052A (en) * | 1988-06-01 | 1991-09-03 | Sony Corporation | Internal low voltage transformation circuit of static random access memory |
JPH02299034A (ja) * | 1989-05-12 | 1990-12-11 | Fujitsu Ltd | 半導体集積回路装置 |
JP2815612B2 (ja) * | 1989-05-15 | 1998-10-27 | 株式会社ナムコ | Cmos入力型icおよび電源切替回路 |
JPH03160699A (ja) * | 1989-11-17 | 1991-07-10 | Hitachi Ltd | 半導体集積回路装置 |
JP2809768B2 (ja) * | 1989-11-30 | 1998-10-15 | 株式会社東芝 | 基準電位発生回路 |
US5063304A (en) * | 1990-04-27 | 1991-11-05 | Texas Instruments Incorporated | Integrated circuit with improved on-chip power supply control |
EP0469589A3 (en) * | 1990-07-31 | 1993-06-09 | Texas Instruments Incorporated | Improvements in or relating to integrated circuits |
JP2945508B2 (ja) * | 1991-06-20 | 1999-09-06 | 三菱電機株式会社 | 半導体装置 |
-
1991
- 1991-08-19 KR KR1019910014272A patent/KR940008286B1/ko not_active IP Right Cessation
-
1992
- 1992-07-09 TW TW081105440A patent/TW225060B/zh not_active IP Right Cessation
- 1992-07-31 FR FR9209521A patent/FR2680585B1/fr not_active Expired - Lifetime
- 1992-08-06 DE DE4226047A patent/DE4226047C2/de not_active Expired - Fee Related
- 1992-08-07 IT ITMI921963A patent/IT1255813B/it active IP Right Grant
- 1992-08-07 JP JP4211061A patent/JP2662345B2/ja not_active Expired - Fee Related
- 1992-08-07 GB GB9216841A patent/GB2259575B/en not_active Expired - Fee Related
- 1992-08-18 US US07/940,205 patent/US5349559A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3722421C2 (de) * | 1986-09-11 | 1990-03-22 | Mitsubishi Denki K.K., Tokio/Tokyo, Jp |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4332618A1 (de) * | 1992-09-24 | 1994-03-31 | Gold Star Electronics | Einbrenntestschaltung für eine Halbleiterspeichervorrichtung |
DE4332618B4 (de) * | 1992-09-24 | 2004-09-16 | Lg Semicon Co. Ltd., Cheongju | Einbrenntestschaltung für eine Halbleiterspeichervorrichtung |
DE4334918A1 (de) * | 1992-10-15 | 1994-04-21 | Mitsubishi Electric Corp | Spannungsversorgungsschaltung und Halbleitervorrichtung mit einer solchen Schaltung |
US6011428A (en) * | 1992-10-15 | 2000-01-04 | Mitsubishi Denki Kabushiki Kaisha | Voltage supply circuit and semiconductor device including such circuit |
DE4334918C2 (de) * | 1992-10-15 | 2000-02-03 | Mitsubishi Electric Corp | Absenkkonverter zum Absenken einer externen Versorgungsspannung mit Kompensation herstellungsbedingter Abweichungen, seine Verwendung sowie zugehöriges Betriebsverfahren |
US6097180A (en) * | 1992-10-15 | 2000-08-01 | Mitsubishi Denki Kabushiki Kaisha | Voltage supply circuit and semiconductor device including such circuit |
DE19744686C2 (de) * | 1997-04-11 | 2000-03-09 | Mitsubishi Electric Corp | Integrierte Halbleiterschaltungseinrichtung mit einer einstellbaren Hochspannungserfassungsschaltung zum Erfassen hoher Spannungspegel |
Also Published As
Publication number | Publication date |
---|---|
US5349559A (en) | 1994-09-20 |
IT1255813B (it) | 1995-11-16 |
GB2259575A (en) | 1993-03-17 |
GB9216841D0 (en) | 1992-09-23 |
JPH06295585A (ja) | 1994-10-21 |
GB2259575B (en) | 1995-08-09 |
DE4226047C2 (de) | 1994-10-06 |
TW225060B (de) | 1994-06-11 |
JP2662345B2 (ja) | 1997-10-08 |
ITMI921963A0 (it) | 1992-08-07 |
KR940008286B1 (ko) | 1994-09-09 |
KR930005027A (ko) | 1993-03-23 |
FR2680585B1 (fr) | 1994-03-11 |
FR2680585A1 (fr) | 1993-02-26 |
ITMI921963A1 (it) | 1994-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4226047A1 (de) | Eine interne spannungsversorgung erzeugender schaltkreis | |
DE4226048C2 (de) | Schaltkreis zur Erzeugung einer internen Stromversorgung mit der Möglichkeit eines Zuverlässigkeitstests ("burn-in") | |
DE4115082C2 (de) | Halbleitereinrichtung mit einer Spannungswandlerschaltung zum Umwandeln einer extern angelegten Betriebsspannung in eine vorbestimmte Spannung, insb. einer Speichereinrichtung sowie entsprechendes Betriebsverfahren für diese Halbleitereinrichtung | |
DE4332452C2 (de) | Halbleitervorrichtung mit einem Boostmittel und Verfahren zum Festklemmen einer Spannung | |
DE4126474C2 (de) | ||
DE3872762T2 (de) | Referenzspannungsgeneratorschaltung. | |
DE102006050103A1 (de) | ZQ-Eichschaltung und Halbleitervorrichtung | |
DE4244555C2 (de) | Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Durchführen eines Beschleunigungstests ("burn-in") | |
DE4007187C2 (de) | Integrierte Halbleiterschaltungseinrichtung | |
DE19618752C2 (de) | Einschaltrücksetzsignal-Erzeugungsschaltkreis einer Halbleitervorrichtung | |
DE19813706A1 (de) | Integrierte Halbleiter-Schaltungsvorrichtung | |
DE102005048575A1 (de) | Impedanzeinstellschaltung, integriertes Schaltungsbauelement und Impedanzsteuerverfahren | |
DE602004011809T2 (de) | Interne spannungsdifferenz für eine speicherschnittstelle | |
DE4201516C2 (de) | Schaltungsanordnung zum Bewirken eines Streßtests bei einer Halbleiterspeichervorrichtung | |
DE4223127C2 (de) | Schaltkreis zum Herbeiführen eines Prüfbetriebszustands für Halbleiterschaltungen | |
DE69936277T2 (de) | Synchron-Halbleiterspeichervorrichtung | |
DE4142065C2 (de) | Leseverstärkersteuerungsschaltkreis für eine Halbleiterspeichervorrichtung | |
DE10322246A1 (de) | Für Energieversorgung bestimmtes internes Spannungs-Steuergerät mit zwei Schaltkreisen zur Erzeugung von zwei Referenzspannungen für interne Energiezufuhr | |
DE19650149C2 (de) | Integrierte Halbleiterschaltung mit Zwischenpotential-Erzeugungsschaltung | |
DE112021001262T5 (de) | Versorgungsspannungs-auswahlschaltung | |
DE69009072T2 (de) | Bi-MOS logischer Schaltkreis zum Entladen der in einer parasitären Kapazität angesammelten Ladungen. | |
DE4336883C2 (de) | Ausgangstreiberschaltung | |
DE19548940C2 (de) | Halbleitereinrichtung und Verfahren zum Einstellen eines internen Stromversorgungspotentials der Halbleitereinrichtung | |
DE19834957C2 (de) | Halbleitervorrichtung | |
DE10318629A1 (de) | Pegelbestimmungsschaltung zum Bestimmen eines Logikpegels eines Eingangssignals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110301 |