FR2680585A1 - Circuit generateur de tension interne correspondant a une tension externe appliquee a une puce a semi-conducteur. - Google Patents
Circuit generateur de tension interne correspondant a une tension externe appliquee a une puce a semi-conducteur. Download PDFInfo
- Publication number
- FR2680585A1 FR2680585A1 FR9209521A FR9209521A FR2680585A1 FR 2680585 A1 FR2680585 A1 FR 2680585A1 FR 9209521 A FR9209521 A FR 9209521A FR 9209521 A FR9209521 A FR 9209521A FR 2680585 A1 FR2680585 A1 FR 2680585A1
- Authority
- FR
- France
- Prior art keywords
- voltage
- circuit
- pilot
- control
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/81—Threshold
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Automation & Control Theory (AREA)
- General Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
a) circuit générateur de tension interne correspondant à une tension externe appliquée à une puce à semi-conducteur b) circuit générateur de tension interne caractérisé en ce qu'il comprend: un circuit de détection de tension externe (100) destiné à détecter la tension externe de manière à amener la tension interne au niveau de la tension externe appliquée lorsque cette tension externe dépasse une valeur donnée; un circuit de commande de pilote (200) branché entre le premier amplificateur différentiel (100A) et le circuit pilote de sortie pour commander le branchement électrique entre le signal de sortie du premier amplificateur différentiel et la borne de commande du circuit pilote (50) en réponse au signal de sortie du circuit de détection de tension externe (100).
Description
"Circuit générateur de tension interne correspondant à une tension externe
appliquée à une puce à semi-
conducteur" La présente invention concerne un dispositif à mémoire à semi-conducteurs et, plus particulière- ment, un circuit destiné à générer une tension interne donnée correspondant à une tension externe appliquée, de manière à appliquer cette tension interne aux dis- positifs d'une puce à semi-conducteur, ce circuit gé-10 nérateur de tension interne comportant un circuit gé- nérateur de tension de référence destiné à générer une première tension de référence, un premier amplifica- teur différentiel destiné à recevoir cette première tension de référence et une tension interne précédem-15 ment fournie, et un circuit pilote de sortie destiné à fournir la tension interne sous la commande du premier
amplificateur différentiel Le circuit générateur de tension interne ci-dessus est destiné à être monté dans un dispositif à mémoire à semiconducteurs à for-20 te intégration.
Lorsqu'un dispositif à mémoire à semi- conducteurs est fortement intégré, on doit miniaturi-
ser de plus en plus les éléments tels qu'un transistor représentant un élément constitutif d'une puce Dans25 ce cas, lorsque les éléments miniaturisés sont alimen-
tés par une tension externe ayant été appliquée aux éléments non miniaturisés, les éléments miniaturisés tels que le transistor risquent d'être détruits par les contraintes dues au champ électrique relativement intense Par suite, un dispositif à mémoire à semi- conducteurs à forte intégration de classe supérieure à 16 méga octets, nécessite l'utilisation d'un circuit générateur de tension interne pour abaisser le niveau d'une tension externe jusqu'au niveau de la tension de fonctionnement de la puce Par exemple, un dispositif à mémoire à semi-conducteurs de classe 16 méga octets doit utiliser la tension interne de 4 V qu'on obtient généralement en abaissant une tension externe de 5 V. De plus, un dispositif à mémoire à semi-conducteurs de classe supérieure à 16 méga octets, doit utiliser une
tension externe et une tension interne encore plus ré-
duites. Cependant, un tel circuit classique ne peut amener la tension interne à un niveau égal à celui de la tension externe pour qu'on puisse soumettre la puce
a mémoire à semi-conducteurs à un essai tel qu'un "es-
sai de brûlage interne" (dans lequel les puces de se-
mi-conducteurs terminées sont soumises à une haute tension dépassant une valeur donnée à une température
élevée et pendant une longue période de temps de ma-
nière à rejeter les puces défectueuses), du fait que le circuit classique est conçu pour fournir toujours la tension interne donnée correspondant à une tension quelconque appliquée de l'extérieur Par suite, il est
impossible de déceler facilement les puces défectueu-
ses, ce qui conduit à une perte de temps considérable et à une réduction de la fiabilité des dispositifs à
mémoire à semi-conducteurs.
La présente invention a pour but de créer un circuit générateur de tension interne qui fournisse une tension de source interne donnée à un dispositif à
mémoire à semi-conducteurs lorsque la tension appli-
quée de l'extérieur se trouve dans une plage donnée, ou qui fournisse une tension externe lorsque la ten-
sion appliquée de l'extérieur dépasse elle-même un ni-
veau spécifié.
A cet effet, la présente invention concerne un circuit générateur de tension interne caractérisé en ce qu'il comprend: un circuit de détection de tension externe destiné à détecter la tension externe de manière à
amener la tension interne au niveau de la tension ex-
terne appliquée lorsque cette tension externe dépasse une valeur donnée;
un circuit de commande de pilote branché en-
tre le premier amplificateur différentiel et le cir-
cuit pilote de sortie pour commander le branchement
électrique entre le signal de sortie du premier ampli-
ficateur différentiel et la borne de commande du cir-
cuit pilote en réponse au signal de sortie du circuit
de détection de tension externe.
Selon une autre caractéristique de l'inven-
tion, la valeur donnée est spécifiée dans la spécifi-
cation de la puce.
Selon une autre caractéristique encore de
l'invention, le circuit de détection de tension exter-
ne comprend: un transistor d'arrêt muni d'un canal dont une extrémité est branchée à la tension externe;
des moyens de transistors de chute de ten-
sion comportant des canaux branchés en série avec l'autre extrémité du canal du transistor d'arrêt; une résistance d'arrêt branchée aux canaux des moyens de transistors de chute de tension; et un second amplificateur différentiel muni de deux lignes d'entrée respectives, la première ligne d'entrée étant branchée à une borne commune des moyens de transistors de chute de tension et à la résistance d'arrêt, la seconde ligne d'entrée étant branchée de manière à porter une seconde tension de référence, et
le signal de sortie du second amplificateur différen-
tiel étant appliqué en signal de commande à l'électro-
de de commande du transistor d'arrêt et au circuit de commande de pilote, ce signal de sortie constituant
une sortie du circuit de détection de tension externe.
Selon une autre caractéristique encore de l'invention, le transistor d'arrêt est un transistor MOS à canal P. Selon une autre caractéristique encore de l'invention, les moyens de transistors de chute de tension comprennent un certain nombre de transistors MOS à canal P formant un branchement à diode les uns
avec les autres.
Selon une autre caractéristique encore de l'invention, le circuit générateur de tension interne comprend en outre un circuit d'inverseur de pilote en
technologie à transistor MOS complémentaire, ce cir-
cuit étant formé entre la sortie du circuit de détec-
tion de tension externe et le circuit de commande de pilote, de façon que le signal de sortie du circuit de
détection de tension externe soit transmis par l'in-
termédiaire du circuit d'inverseur de pilote au cir-
cuit de commande de pilote.
Selon une autre caractéristique encore de 1 'invention, le signal de sortie du circuit pilote de sortie est au même niveau que la tension externe si le signal de sortie du circuit de détection de tension
externe se trouve dans un état logique "haut" supé-
rieur à la tension de seuil logique de l'élément MOS
(métal oxyde silicium) du circuit d'inverseur de pilo-
te. Selon une autre caractéristique encore de
l'invention, le circuit de commande de pilote com-
prend:
un transistor de transmission muni d'un ca-
nal branché à la ligne de sortie du premier amplifica-
teur différentiel pour recevoir, comme signal de com-
mande, le signal de sortie du circuit de détection de tension externe, cette ligne de sortie étant branchée à la borne de commande du circuit pilote de sortie; et un transistor d'arrêt muni d'un canal dont une extrémité est branchée à la voie du transistor de
transmission et à la borne de commande du circuit pi-
lote de sortie, de manière à recevoir comme signal de commande le signal de sortie du circuit de détection
de tension externe.
Selon une autre caractéristique encore de l'invention, le transistor de transmission est une
porte de transmission munie de portes de commande des-
tinées à recevoir complémentairement le signal de sor-
tie du circuit de détection de tension externe.
Selon une autre caractéristique encore de l'invention, celle-ci concerne un circuit destiné à transformer une tension d'un premier niveau appliquée
extérieurement, en une tension interne donnée d'un se-
cond niveau, de manière à fournir cette tension inter-
ne comme tension de fonctionnement aux éléments d'une puce à mémoire à semi-conducteurs, circuit caractérisé en ce qu'il comprend:
un circuit pilote destiné à produire la ten-
sion interne;
un amplificateur différentiel destiné à re-
cevoir le signal de sortie du circuit pilote et une
tension de référence pour fournir un signal de comman-
de du circuit pilote; un circuit de détection destiné à détecter
les variations de la tension appliquée extérieure-
ment; et un circuit de commande de pilote destiné à contrôler le signal de commande du circuit pilote en
réponse à un signal de sortie du circuit de détection.
Selon une autre caractéristique encore de
l'invention, le circuit pilote fournit la tension in-
terne respectivement au niveau de la tension de réfé-
rence ou au niveau de la tension appliquée extérieure-
ment, suivant que le niveau de la tension de sortie du circuit de détection se trouve dans un premier état ou
dans un second état déterminés par le niveau de ten-
sion appliqué extérieurement.
Selon une autre caractéristique encore de
l'invention, le premier état et le second état repré-
sentent respectivement un niveau de tension logique
"bas" et un niveau de tension logique "haut".
Selon une autre caractéristique encore de l'invention, la liaison électrique entre la sortie de l'amplificateur différentiel et la borne de commande du circuit pilote, est branchée dans le premier état ou débranchée dans le second état, par le signal de
sortie du circuit de détection.
Selon une autre caractéristique encore de l'invention, celle-ci concerne un circuit comportant un circuit générateur de tension de référence destiné à générer une tension de référence, un amplificateur
différentiel destiné à recevoir la tension de référen-
ce et une tension interne donnée, et un circuit pilote destiné à produire la tension interne sous la commande
de l'amplificateur différentiel, de manière à trans-
former une tension appliquée extérieurement d'un pre-
nier niveau, en une tension interne donnée d'un second
niveau, pour appliquer cette tension interne aux élé-
ments d'une puce à mémoire à semi-conducteurs, circuit caractérisé en ce qu'il comprend: un circuit de commande destiné à commander un signal de grille du circuit pilote de manière à amener ce circuit pilote à produire la tension interne
au niveau de référence dans le premier état de la ten-
sion appliquée extérieurement, ou au niveau de la ten-
sion appliquée extérieurement dans le second état de
la tension appliquée extérieurement.
Selon une autre caractéristique enfin de
l'invention, le premier état et le second état repré-
sentent respectivement le cas o la tension appliquée extérieurement est inférieur à une valeur déterminée dans une spécification de la puce, et le cas o la
tension appliquée extérieurement est supérieure à cet-
te valeur spécifiée.
Pour mieux faire comprendre l'invention et
pour montrer comment celle-ci peut être mise en oeu-
vre, on se référera à la description détaillée qui
suit et qui se rapporte aux dessins schématiques ci-
joints dans lesquels:
la figure 1 est un schéma électrique des-
tiné à illustrer un circuit classique de génération d'une tension interne;
la figure 2 est un graphique destiné à re-
présenter les caractéristiques de sortie du circuit de la figure 1;
la figure 3 est un schéma par blocs desti-
né à illustrer un circuit de génération d'une tension interne selon la présente invention; la figure 4 est une forme de réalisation spécifique de la figure 3; et
la figure 5 est un graphique destiné à re-
présenter les caractéristiques de sortie du circuit de
la figure 4.
L'un des générateurs de tension interne classiques, dont le principe consiste à abaisser le niveau d'une tension externe jusqu'à un niveau donné requis pour le fonctionnement d'une puce à mémoire à
semi-conducteurs, est représenté à la figure 1 Le gé-
nérateur de tension interne comprend un circuit géné-
rateur de tension de référence 10 destiné à générer une tension de référence VREF, un comparateur 30 d'un
amplificateur différentiel destiné à comparer la ten-
sion interne à la tension de référence VHF, et un pi-
lote 20 destiné à régler la tension externe ext Vcc au niveau de la tension interne int Vcc sous la commande
du comparateur 30.
La tension interne produite par le pilote 20 est appliquée aux éléments à mémoire (non représentés)
de la puce, ainsi qu'à une entrée du comparateur 30.
Si la tension interne est abaissée, ce qu'on détecte par le comparateur 30, de manière à réduire la tension de sortie Gi, le pilote 20 est alors plus fortement
déclenché pour compenser la chute de la tension inter-
ne Les caractéristiques de fonctionnement du compara-
teur 30 sont bien connues de la technique, de sorte
que leur description détaillée ne sera pas reprise
ici Un tel circuit générateur de tension interne
classique produit toujours une tension interne cons-
tante lorsqu'il reçoit une tension externe dont la va-
leur dépasse un niveau donné, comme indiqué à la figu-
re 2.
Comme indiqué à la figure 3, un circuit de
génération d'une tension interne selon la présente in-
vention comporte un détecteur de tension externe 100
destiné à détecter une tension appliquée de l'exté-
rieur, un circuit de commande de pilote 200, un compa-
rateur 300 et un pilote 50 Le détecteur de tension externe 100 fournit au circuit de commande de pilote
un signal représentant le niveau de la tension ap-
pliquée à la borne de source de tension.
Le circuit de commande de pilote 200 déclen- che ou coupe la sortie du comparateur 300 en réponse
au signal du détecteur de tension externe 100, et com-
mande l'opération de "déclenchement" du pilote 50 Les constructions du comparateur 300 et du pilote 50 sont
bien connues dans ce domaine technique.
En se référant à la figure 4, le détecteur de tension externe 100 comprend un transistor d'arrêt 21 dont une extrémité du canal est branchée à la borne de tension externe ext Vcc, des moyens de transistors de chute de tension 22, 23, 24 dont les voies sont branchées en série avec l'autre extrémité de la voie du transistor d'arrêt 21, une résistance d'arrêt Ri branchée aux voies des moyens de transistors de chute de tension 22, 23, 24, et un circuit d'amplificateur différentiel 100 A dont la première entrée est branchée à la borne commune des moyens de transistors de chute de tension 22, 23, 24 et de la résistance d'arrêt Ri,
et dont la seconde entrée est alimentée par une secon-
de tension de référence VREF 2 La sortie du circuit d'amplificateur différentiel l OA est branchée à la
borne de commande du transistor d'arrêt 21 et à l'en-
trée de deux inverseurs INV 1 et INV 2 branchés en sé-
rie. Le nombre des transistors MOS à canal P 22, 23, 24 des moyens de transistors de chute de tension,
est choisi en fonction de la tension appliquée exté-
rieurement ext v O c, et les deux inverseurs INV 1 et
INV 2 constituent un circuit de commande d'amplifica-
tion du signal Bi On règle le niveau de la seconde tension de référence VEF 2 en fonction de la valeur
spécifiée de la source de tension externe, cette va-
leur étant générée par un circuit générateur de ten-
sion de référence.
Le circuit de commande de pilote 200 com-
prend une porte de transmission TM 1 et un transistor d'arrêt 25 La voie de la porte de transmission TM 1 est branchée à la ligne de sortie du comparateur 300
branchée à la borne de commande du pilote 50 Le si-
gnal de sortie du détecteur de tension externe 100 est appliqué comme signal de commande de la porte de
transmission TM 1 Le transistor d'arrêt 25 est comman-
dé par le signal de sortie du détecteur de tension ex-
terne 100 et comporte une voie comprise entre une voie
de la porte de transmission TM 1 et la masse, une ex-
trémité de ce transistor 25 étant branchée à la ligne Gi comprise entre la voie de la porte de transmission TM 1 et la borne de commande du pilote 50, tandis que l'autre extrémité du transistor 24 est branchée à la
masse On remarquera que le signal de sortie du détec-
teur de tension externe 100 destiné à couper la porte
de transmission TM 1, déclenche la conduction du trans-
istor d'arrêt 25 en faisant chuter la tension de Gi au
niveau de la masse, ce qui déclenche ainsi complète-
ment la conduction du pilote 50.
On décrira ci-après le fonctionnement du
circuit de la figure 4.
Si la tension appliquée extérieurement pré-
sente un niveau insuffisant pour faire passer le noeud FI (ou BI) du détecteur de tension externe 100 à un
niveau haut (c'est à-dire si la tension appliquée ex-
térieurement présente un niveau inférieur à la valeur spécifiée de la puce, de sorte que la tension du noeud FI est inférieure à la seconde tension de référence VEF 2), la sortie B 2 du détecteur de tension externe 100 passe au niveau logique "bas", de sorte que la il porte de transmission TM 1 du circuit de commande de pilote 200 est conductrice tandis que le transistor d'arrêt 25 est coupé Par suite, le signal de sortie du comparateur 300 est appliqué à la borne de commande du pilote 50 Dans ce cas, le circuit selon l'inven- tion fonctionne de la même manière que le circuit classique de la figure 1, et le niveau de la tension interne int Vcc varie à l'intérieur de l'intervalle tl de la figure 5 Si la tension appliquée extérieurement
ext Vcc reste à un niveau inférieur à la valeur spéci-
fiée, le graphique doit présenter le même aspect que
celui du circuit classique représenté à la figure 2.
Lorsqu'on veut effectuer une tâche particu-
lière telle qu'un "essai de brûlage interne", si la tension appliquée extérieurement présente un niveau supérieur à la valeur spécifiée, la tension du noeud Fl dépasse la seconde tension de référence VUF 2 de sorte que la tension de Bl passe au niveau logique
"haut" (on peut facilement obtenir la tension appli-
quée extérieurement ext Vcc permettant de faire passer
la tension de Bl au niveau "haut", en réglant la va-
leur de la résistance Rl et le nombre des transistors MOS à canal P 22, 23, 24 des moyens de transistors de chute de tension) La tension de Bl au niveau "haut" est appliquée comme tension de B 2 au niveau "haut", au circuit de commande de pilote 200 par l'intermédiaire
des deux inverseurs INV 1 et INV 2 La raison pour la-
quelle la tension de Bl reste au niveau "haut", est que le circuit 100 A de l'amplificateur différentiel
amène le transistor d'arrêt 21 à commuter alternative-
ment entre la conduction et la coupure en une période
de temps très courte.
Par suite, le signal B 2 au niveau "haut"
coupe la porte de transmission TM 1 du circuit de com-
mande de pilote 200, et déclenche la conduction du
transistor d'arrêt 25 Ainsi, la sortie G 2 du compara-
teur 300 est débranchée de la borne de commande du pi-
lote 50, et la tension Gi est déchargée à la masse par
la voie du transistor d'arrêt conducteur 25 Par sui-
te, la conduction du pilote 50 est complètement dé- clenchée de manière à amener la tension interne
int Vcc au niveau de la tension appliquée extérieure-
ment ext Vcc Bien évidemment, tant que la tension ap-
pliquée extérieurement présente un niveau supérieur à la valeur spécifiée, les tensions de Bl et B 2 restent au niveau haut de sorte que la tension interne est
maintenue au même niveau que la tension appliquée ex-
térieurement Dans ce cas, la sortie du comparateur 300 est maintenue débranchée de la borne de commande
du pilote 50.
Ainsi, après l'instant ti o la tension ap-
pliquée extérieurement ext Vcc présente un niveau su-
périeur à la valeur spécifiée de la puce, la tension interne int Vcc est maintenue au même niveau que la tension appliquée extérieurement ext Vcc (à la figure ), on peut convenablement régler la position de l'in- stant tl vers l'avant ou vers l'arrière suivant les caractéristiques de la puce) Par suite, la tension
interne peut avoir le même niveau que la tension ap-
pliquée de l'extérieur, ce qui permet ainsi d'effec-
tuer facilement l"'essai de brûlage interne" pour dé-
celer les puces défectueuses.
Bien que le circuit de la figure 4 constitue
une forme préférée de réalisation de la présente in-
vention, les différentes parties et les différents éléments de ce circuit peuvent être réalisés sous des
formes différentes sans sortir du principe de l'inven-
tion.
Claims (4)
1 )Circuit destiné à générer une tension in-
terne donnée correspondant à une tension externe ap-
pliquée, de manière à appliquer cette tension interne aux dispositifs d'une puce à semi-conducteur, ce cir-
cuit générateur de tension interne comportant un géné-
rateur de tension de référence destiné à générer une
première tension de référence, un premier amplifica-
teur différentiel destiné à recevoir la première ten-
sion de référence et une tension interne précédemment fournie, et un circuit pilote de sortie destiné à fournir la tension interne sous la commande du premier
amplificateur différentiel, circuit générateur de ten-
sion interne caractérisé en ce qu'il comprend: un circuit de détection de tension externe ( 100) destiné à détecter la tension externe de manière à amener la tension interne au niveau de la tension
externe appliquée lorsque cette tension externe dépas-
se une valeur donnée;
un circuit de commande de pilote ( 200) bran-
ché entre le premier amplificateur différentiel ( 1 OA)
et le circuit pilote de sortie pour commander le bran-
chement électrique entre le signal de sortie du pre-
mier amplificateur différentiel et la borne de comman-
de du circuit pilote ( 50) en réponse au signal de sor-
tie du circuit de détection de tension externe ( 100).
2 ) Circuit selon la revendication 1, carac-
térisé en ce que la valeur donnée est spécifiée dans
la spécification de la puce.
30) Circuit selon la revendication 1, carac-
térisé en ce que le circuit de détection de tension externe comprend un transistor d'arrêt muni d'un canal dont une extrémité est branchée à la tension externe;
des moyens de transistors de chute de ten-
sion comportant des voies branchées en série avec l'autre extrémité de la voie du transistor d'arrêt; une résistance d'arrêt branchée aux voies des moyens de transistors de chute de tension; et un second amplificateur différentiel muni de deux lignes d'entrée respectives, la première ligne d'entrée étant branchée à une borne commune des moyens de transistors de chute de tension et à la résistance d'arrêt, la seconde ligne d'entrée étant branchée de manière à porter une seconde tension de référence, et
le signal de sortie du second amplificateur différen-
tiel étant appliqué en signal de commande à l'électro-
de de commande du transistor d'arrêt et au circuit de commande de pilote, ce signal de sortie constituant
une sortie du circuit de détection de tension externe.
) Circuit selon la revendication 3, carac-
térisé en ce que le transistor d'arrêt est un transis-
tor MOS à canal P.
) Circuit selon la revendication 3, carac-
térisé en ce que les moyens de transistors de chute
de tension comprennent un certain nombre de transis-
tors MOS à canal P formant un branchement à diode les
uns avec les autres.
) Circuit selon la revendication 3, carac-
térisé en ce qu'il comprend en outre un circuit d'in-
verseur de pilote en technologie à transistor MOS (mé-
tal oxyde silicium) complémentaire, ce circuit étant
formé entre la sortie du circuit de détection de ten-
sion externe et le circuit de commande de pilote, de façon que le signal de sortie du circuit de détection de tension externe soit transmis par l'intermédiaire
du circuit d'inverseur de pilote au circuit de comman-
de de pilote.
) Circuit selon la revendication 6, carac-
térisé en ce que le signal de sortie du circuit pilote de sortie est au même niveau que la tension externe si le signal de sortie du circuit de détection de tension
externe se trouve dans un état logique "haut" supé-
rieur à la tension de seuil logique de l'élément MOS du circuit d'inverseur de pilote.
) Circuit selon la revendication 1, carac-
térisé en ce que le circuit de commande de pilote com-
prend:
un transistor de transmission muni d'un ca-
nal branché à la ligne de sortie du premier amplifica-
teur différentiel pour recevoir, comme signal de com-
mande, le signal de sortie du circuit de détection de tension externe, cette ligne de sortie étant branchée à la borne de commande du circuit pilote de sortie; et un transistor d'arrêt muni d'un canal dont une extrémité est branchée à la voie du transistor de
transmission et à la borne de commande du circuit pi-
lote de sortie, de manière à recevoir comme signal de commande le signal de sortie du circuit de détection
de tension externe.
9) Circuit selon la revendication 8, carac-
térisé en ce que le transistor de transmission est une
porte de transmission munie de portes de commande des-
tinées à recevoir complémentairement le signal de sor-
tie du circuit de détection de tension externe.
e) Circuit selon la revendication 1, des-
tiné à transformer une tension d'un premier niveau ap-
pliquée extérieurement, en une tension interne donnée d'un second niveau, de manière à fournir cette tension interne comme tension de fonctionnement aux éléments
d'une puce à mémoire à semi-conducteurs, circuit ca-
ractérisé en ce qu'il comprend:
un circuit pilote destiné à produire la ten-
sion interne;
un amplificateur différentiel destiné à re-
cevoir le signal de sortie du circuit pilote et une
tension de référence pour fournir un signal de comman-
de du circuit pilote; un circuit de détection destiné à détecter les variations de la tension appliquée extérieurement et un circuit de commande de pilote destiné à contrôler le signal de commande du circuit pilote en
réponse à un signal de sortie du circuit de détection.
) Circuit selon la revendication 10, ca-
ractérisé en ce que le circuit pilote fournit la ten-
sion interne respectivement au niveau de la tension de
référence ou au niveau de la tension appliquée exté-
rieurement, suivant que le niveau de la tension de
sortie du circuit de détection se trouve dans un pre-
mier état ou dans un second état déterminés par le ni-
veau de tension appliqué extérieurement.
12 ) Circuit selon la revendication 11, ca-
ractérisé en ce que le premier état et le second état
représentent respectivement un niveau de tension logi-
que "bas" et un niveau de tension logique "haut".
) Circuit selon la revendication 11, ca-
ractérisé en ce que la liaison électrique entre la sortie de l'amplificateur différentiel et la borne de
commande du circuit pilote, est branchée dans le pre-
mier état ou débranchée dans le second état, par le
signal de sortie du circuit de détection.
14 ') Circuit selon la revendication 1, com-
portant un circuit générateur de tension de référence
destiné à générer une tension de référence, un ampli-
ficateur différentiel destiné à recevoir la tension de référence et une tension interne donnée, et un circuit pilote destiné à produire la tension interne sous la commande de l'amplificateur différentiel, de manière à transformer une tension appliquée extérieurement d'un
premier niveau, en une tension interne donnée d'un se-
cond niveau, pour appliquer cette tension interne aux
éléments d'une puce à mémoire à semi-conducteurs, cir-
cuit caractérisé en ce qu'il comprend: un circuit de commande destiné à commander un signal de grille du circuit pilote de manière à amener ce circuit pilote à produire la tension interne
au niveau de référence dans le premier état de la ten-
sion appliquée extérieurement, ou au niveau de la ten-
sion appliquée extérieurement dans le second état de
la tension appliquée extérieurement.
) Circuit selon la revendication 14, ca-
ractérisé en ce que le premier état et le second état
représentent respectivement le cas o la tension ap-
pliquée extérieurement est inférieure à une valeur spécifiée dans une spécification de la puce, et le cas o la tension appliquée extérieurement est supérieure
à cette valeur spécifiée.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910014272A KR940008286B1 (ko) | 1991-08-19 | 1991-08-19 | 내부전원발생회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2680585A1 true FR2680585A1 (fr) | 1993-02-26 |
| FR2680585B1 FR2680585B1 (fr) | 1994-03-11 |
Family
ID=19318758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9209521A Expired - Lifetime FR2680585B1 (fr) | 1991-08-19 | 1992-07-31 | Circuit generateur de tension interne correspondant a une tension externe appliquee a une puce a semi-conducteur. |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5349559A (fr) |
| JP (1) | JP2662345B2 (fr) |
| KR (1) | KR940008286B1 (fr) |
| DE (1) | DE4226047C2 (fr) |
| FR (1) | FR2680585B1 (fr) |
| GB (1) | GB2259575B (fr) |
| IT (1) | IT1255813B (fr) |
| TW (1) | TW225060B (fr) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0564280A2 (fr) * | 1992-03-31 | 1993-10-06 | Samsung Electronics Co., Ltd. | Circuit pour produire une tension de source interne |
| EP0613071A2 (fr) * | 1993-02-26 | 1994-08-31 | Nec Corporation | Dispositif de circuit intégré à semi-conducteurs avec circuit de surveillance de tension à faible consommation d'énergie pour générateur de tension abaissé incorporé |
| EP0675504A1 (fr) * | 1994-03-31 | 1995-10-04 | STMicroelectronics S.r.l. | Circuit pour la mesure de la distribution de tension de seuil de cellules de mémoire non volatile |
| EP0843247A2 (fr) * | 1996-11-19 | 1998-05-20 | Nec Corporation | Circuit intégré semi-conducteur à régulateur intégré |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3362873B2 (ja) * | 1992-08-21 | 2003-01-07 | 株式会社東芝 | 半導体装置 |
| KR960005387Y1 (ko) * | 1992-09-24 | 1996-06-28 | 문정환 | 반도체 메모리의 번 인 테스트(Burn-In Test) 장치 |
| JP2851767B2 (ja) * | 1992-10-15 | 1999-01-27 | 三菱電機株式会社 | 電圧供給回路および内部降圧回路 |
| DE4334918C2 (de) * | 1992-10-15 | 2000-02-03 | Mitsubishi Electric Corp | Absenkkonverter zum Absenken einer externen Versorgungsspannung mit Kompensation herstellungsbedingter Abweichungen, seine Verwendung sowie zugehöriges Betriebsverfahren |
| US5532618A (en) * | 1992-11-30 | 1996-07-02 | United Memories, Inc. | Stress mode circuit for an integrated circuit with on-chip voltage down converter |
| DE4324853C1 (de) * | 1993-07-23 | 1994-09-22 | Siemens Ag | Spannungserzeugungsschaltung |
| US5563540A (en) * | 1993-09-17 | 1996-10-08 | International Business Machines Corporation | Electronic switch having programmable means to reduce noise coupling |
| KR970010284B1 (en) * | 1993-12-18 | 1997-06-23 | Samsung Electronics Co Ltd | Internal voltage generator of semiconductor integrated circuit |
| KR0127318B1 (ko) * | 1994-04-13 | 1998-04-02 | 문정환 | 백바이어스전압 발생기 |
| US5508649A (en) * | 1994-07-21 | 1996-04-16 | National Semiconductor Corporation | Voltage level triggered ESD protection circuit |
| KR0154167B1 (ko) * | 1994-09-12 | 1998-10-15 | 김영환 | 백 바이어스 검출회로 |
| WO1996013003A1 (fr) * | 1994-10-19 | 1996-05-02 | Micron Technology, Inc. | Procede efficace pour obtenir des pieces utilisables a partir d'un circuit integre a memoire partiellement bonne |
| US5598122A (en) * | 1994-12-20 | 1997-01-28 | Sgs-Thomson Microelectronics, Inc. | Voltage reference circuit having a threshold voltage shift |
| JP3523718B2 (ja) * | 1995-02-06 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体装置 |
| DE19655211B4 (de) * | 1995-02-06 | 2004-11-04 | Mitsubishi Denki K.K. | Halbleitereinrichtung |
| JP2785732B2 (ja) * | 1995-02-08 | 1998-08-13 | 日本電気株式会社 | 電源降圧回路 |
| US5745499A (en) * | 1995-10-11 | 1998-04-28 | Micron Technology, Inc. | Supervoltage detection circuit having a multi-level reference voltage |
| JP2830799B2 (ja) * | 1995-10-25 | 1998-12-02 | 日本電気株式会社 | 半導体集積回路装置 |
| KR0179551B1 (ko) * | 1995-11-01 | 1999-04-15 | 김주용 | 고전위 발생기 |
| JPH09147557A (ja) * | 1995-11-17 | 1997-06-06 | Mitsubishi Electric Corp | 半導体記憶装置および半導体装置 |
| KR0179820B1 (ko) * | 1996-02-01 | 1999-04-15 | 문정환 | 반도체 메모리의 번인 감지 회로 |
| US5946257A (en) * | 1996-07-24 | 1999-08-31 | Micron Technology, Inc. | Selective power distribution circuit for an integrated circuit |
| JP3516556B2 (ja) * | 1996-08-02 | 2004-04-05 | 沖電気工業株式会社 | 内部電源回路 |
| JP3709246B2 (ja) * | 1996-08-27 | 2005-10-26 | 株式会社日立製作所 | 半導体集積回路 |
| JP3676904B2 (ja) * | 1997-04-11 | 2005-07-27 | 株式会社ルネサステクノロジ | 半導体集積回路 |
| KR19990010546A (ko) * | 1997-07-16 | 1999-02-18 | 윤종용 | 저전압 반도체 장치의 전원 구동 회로 |
| JP3087839B2 (ja) * | 1997-08-28 | 2000-09-11 | 日本電気株式会社 | 半導体装置、そのテスト方法 |
| KR100496795B1 (ko) * | 1997-12-23 | 2005-09-02 | 삼성전자주식회사 | 스태틱 랜덤 액세스 메모리 장치 |
| KR100295292B1 (ko) * | 1997-12-31 | 2001-09-17 | 박종섭 | 디램의내부전압구동회로 |
| US6119252A (en) * | 1998-02-10 | 2000-09-12 | Micron Technology | Integrated circuit test mode with externally forced reference voltage |
| JPH11231954A (ja) * | 1998-02-16 | 1999-08-27 | Mitsubishi Electric Corp | 内部電源電圧発生回路 |
| KR100506046B1 (ko) * | 1998-06-30 | 2005-10-12 | 주식회사 하이닉스반도체 | 내부전압 발생장치 |
| US5949726A (en) * | 1998-07-22 | 1999-09-07 | Vanguard International Semiconductor Corporation | Bias scheme to reduce burn-in test time for semiconductor memory while preventing junction breakdown |
| ES2258869T3 (es) * | 1998-10-21 | 2006-09-01 | The United States Government As Represented By The Department Of Health And Human Services | Particulas similares a virus para la induccion de autoanticuerpos. |
| KR100283906B1 (ko) * | 1998-10-31 | 2001-03-02 | 김영환 | 반도체 메모리의 초기 안정화 신호 발생 회로 |
| US6657452B2 (en) * | 1999-12-17 | 2003-12-02 | Infineon Technologies Ag | Configuration for measurement of internal voltages of an integrated semiconductor apparatus |
| US6185139B1 (en) * | 2000-01-12 | 2001-02-06 | Motorola, Inc. | Circuit and method for enabling semiconductor device burn-in |
| KR100353544B1 (en) * | 2000-12-27 | 2002-09-27 | Hynix Semiconductor Inc | Circuit for generating internal supply voltage of semiconductor memory device |
| JP3964182B2 (ja) * | 2001-11-02 | 2007-08-22 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6762636B1 (en) * | 2001-12-11 | 2004-07-13 | Cypress Semiconductor Corp. | Circuit and method for adjusting duty cycle of a high speed, low swing output signal |
| KR100479822B1 (ko) * | 2002-07-11 | 2005-03-30 | 주식회사 하이닉스반도체 | 내부 전압 안정화 회로 |
| KR100558477B1 (ko) * | 2003-04-28 | 2006-03-07 | 삼성전자주식회사 | 반도체 장치의 내부 전압 발생회로 |
| JP2005229763A (ja) * | 2004-02-16 | 2005-08-25 | Nec Kansai Ltd | 昇圧回路 |
| US7057447B1 (en) * | 2004-03-04 | 2006-06-06 | National Semiconductor Corporation | Voltage regulator using a single voltage source and method |
| KR100574489B1 (ko) * | 2004-04-12 | 2006-04-27 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 내부전압 발생회로 |
| KR100616194B1 (ko) * | 2004-04-20 | 2006-08-25 | 주식회사 하이닉스반도체 | 지연 고정 루프 회로용 내부 전원 전압 발생기 |
| US7064602B2 (en) * | 2004-05-05 | 2006-06-20 | Rambus Inc. | Dynamic gain compensation and calibration |
| KR100670700B1 (ko) * | 2004-10-30 | 2007-01-17 | 주식회사 하이닉스반도체 | 지연고정루프의 전원공급회로 |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| KR100668874B1 (ko) * | 2006-01-12 | 2007-01-16 | 주식회사 하이닉스반도체 | 내부 전압 레벨 제어 회로 |
| KR100761371B1 (ko) * | 2006-06-29 | 2007-09-27 | 주식회사 하이닉스반도체 | 액티브 드라이버 |
| KR100799109B1 (ko) * | 2006-06-30 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 소자 |
| KR100803363B1 (ko) * | 2006-11-13 | 2008-02-13 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 전압 생성 회로 |
| KR100873613B1 (ko) | 2006-11-14 | 2008-12-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 전압 생성 회로 및 방법 |
| US9317051B2 (en) * | 2014-02-06 | 2016-04-19 | SK Hynix Inc. | Internal voltage generation circuits |
| JP2016080623A (ja) * | 2014-10-21 | 2016-05-16 | 旭化成エレクトロニクス株式会社 | 半導体集積回路 |
| KR20160138618A (ko) * | 2015-05-26 | 2016-12-06 | 에스케이하이닉스 주식회사 | 내부전압 발생 장치 |
| JP7153458B2 (ja) * | 2018-03-26 | 2022-10-14 | ラピスセミコンダクタ株式会社 | 半導体装置及び電子機器 |
| CN108919875B (zh) * | 2018-09-12 | 2023-11-24 | 上海艾为电子技术股份有限公司 | 使能产生电路及其使能控制方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0063483A2 (fr) * | 1981-04-17 | 1982-10-27 | Hitachi, Ltd. | Circuit semi-conducteur intégré |
| EP0113865A1 (fr) * | 1982-12-17 | 1984-07-25 | Hitachi, Ltd. | Circuit semi-conducteur intégré |
| DE3710865A1 (de) * | 1986-04-01 | 1987-10-22 | Toshiba Kawasaki Kk | Halbleitervorrichtung |
| DE4038319A1 (de) * | 1989-11-30 | 1991-06-06 | Toshiba Kawasaki Kk | Bezugsspannungserzeugungsschaltung |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4095164A (en) * | 1976-10-05 | 1978-06-13 | Rca Corporation | Voltage supply regulated in proportion to sum of positive- and negative-temperature-coefficient offset voltages |
| JPS53103770A (en) * | 1977-02-22 | 1978-09-09 | Seiko Instr & Electronics Ltd | Electronic timepiece |
| FR2578828B1 (fr) * | 1985-03-13 | 1990-06-22 | Centre Nat Rech Scient | Aluminosilicate cristallise a structure expansee et son procede de fabrication |
| US4670861A (en) * | 1985-06-21 | 1987-06-02 | Advanced Micro Devices, Inc. | CMOS N-well bias generator and gating system |
| JPH083766B2 (ja) * | 1986-05-31 | 1996-01-17 | 株式会社東芝 | 半導体集積回路の電源電圧降下回路 |
| JPS6370451A (ja) * | 1986-09-11 | 1988-03-30 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPS63181196A (ja) * | 1987-01-22 | 1988-07-26 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
| JPH01129769A (ja) * | 1987-11-12 | 1989-05-23 | Hitachi Ltd | 半導体集積回路 |
| US5046052A (en) * | 1988-06-01 | 1991-09-03 | Sony Corporation | Internal low voltage transformation circuit of static random access memory |
| JPH02299034A (ja) * | 1989-05-12 | 1990-12-11 | Fujitsu Ltd | 半導体集積回路装置 |
| JP2815612B2 (ja) * | 1989-05-15 | 1998-10-27 | 株式会社ナムコ | Ｃｍｏｓ入力型ｉｃおよび電源切替回路 |
| JPH03160699A (ja) * | 1989-11-17 | 1991-07-10 | Hitachi Ltd | 半導体集積回路装置 |
| US5063304A (en) * | 1990-04-27 | 1991-11-05 | Texas Instruments Incorporated | Integrated circuit with improved on-chip power supply control |
| EP0469589A3 (en) * | 1990-07-31 | 1993-06-09 | Texas Instruments Incorporated | Improvements in or relating to integrated circuits |
| JP2945508B2 (ja) * | 1991-06-20 | 1999-09-06 | 三菱電機株式会社 | 半導体装置 |
-
1991
- 1991-08-19 KR KR1019910014272A patent/KR940008286B1/ko not_active IP Right Cessation
-
1992
- 1992-07-09 TW TW081105440A patent/TW225060B/zh not_active IP Right Cessation
- 1992-07-31 FR FR9209521A patent/FR2680585B1/fr not_active Expired - Lifetime
- 1992-08-06 DE DE4226047A patent/DE4226047C2/de not_active Expired - Fee Related
- 1992-08-07 IT ITMI921963A patent/IT1255813B/it active IP Right Grant
- 1992-08-07 JP JP4211061A patent/JP2662345B2/ja not_active Expired - Fee Related
- 1992-08-07 GB GB9216841A patent/GB2259575B/en not_active Expired - Fee Related
- 1992-08-18 US US07/940,205 patent/US5349559A/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0063483A2 (fr) * | 1981-04-17 | 1982-10-27 | Hitachi, Ltd. | Circuit semi-conducteur intégré |
| EP0113865A1 (fr) * | 1982-12-17 | 1984-07-25 | Hitachi, Ltd. | Circuit semi-conducteur intégré |
| DE3710865A1 (de) * | 1986-04-01 | 1987-10-22 | Toshiba Kawasaki Kk | Halbleitervorrichtung |
| DE4038319A1 (de) * | 1989-11-30 | 1991-06-06 | Toshiba Kawasaki Kk | Bezugsspannungserzeugungsschaltung |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0564280A2 (fr) * | 1992-03-31 | 1993-10-06 | Samsung Electronics Co., Ltd. | Circuit pour produire une tension de source interne |
| EP0564280A3 (en) * | 1992-03-31 | 1994-08-24 | Samsung Electronics Co Ltd | Circuit for generating an internal source voltage |
| EP0613071A2 (fr) * | 1993-02-26 | 1994-08-31 | Nec Corporation | Dispositif de circuit intégré à semi-conducteurs avec circuit de surveillance de tension à faible consommation d'énergie pour générateur de tension abaissé incorporé |
| EP0613071A3 (fr) * | 1993-02-26 | 1995-03-22 | Nippon Electric Co | Dispositif de circuit intégré à semi-conducteurs avec circuit de surveillance de tension à faible consommation d'énergie pour générateur de tension abaissé incorporé. |
| US5428299A (en) * | 1993-02-26 | 1995-06-27 | Nec Corporation | Semiconductor integrated circuit device having low power consumption voltage monitoring circuit for built-in step-down voltage generator |
| EP0675504A1 (fr) * | 1994-03-31 | 1995-10-04 | STMicroelectronics S.r.l. | Circuit pour la mesure de la distribution de tension de seuil de cellules de mémoire non volatile |
| US5600594A (en) * | 1994-03-31 | 1997-02-04 | Sgs-Thomson Microelectronics S.R.L. | Threshold voltage measuring device for memory cells |
| EP0843247A2 (fr) * | 1996-11-19 | 1998-05-20 | Nec Corporation | Circuit intégré semi-conducteur à régulateur intégré |
| EP0843247A3 (fr) * | 1996-11-19 | 1999-03-10 | Nec Corporation | Circuit intégré semi-conducteur à régulateur intégré |
| US5994950A (en) * | 1996-11-19 | 1999-11-30 | Nec Corporation | Regulator built-in semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US5349559A (en) | 1994-09-20 |
| IT1255813B (it) | 1995-11-16 |
| GB2259575A (en) | 1993-03-17 |
| GB9216841D0 (en) | 1992-09-23 |
| JPH06295585A (ja) | 1994-10-21 |
| GB2259575B (en) | 1995-08-09 |
| DE4226047A1 (de) | 1993-02-25 |
| DE4226047C2 (de) | 1994-10-06 |
| TW225060B (fr) | 1994-06-11 |
| JP2662345B2 (ja) | 1997-10-08 |
| ITMI921963A0 (it) | 1992-08-07 |
| KR940008286B1 (ko) | 1994-09-09 |
| KR930005027A (ko) | 1993-03-23 |
| FR2680585B1 (fr) | 1994-03-11 |
| ITMI921963A1 (it) | 1994-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2680585A1 (fr) | Circuit generateur de tension interne correspondant a une tension externe appliquee a une puce a semi-conducteur. | |
| EP1366402B1 (fr) | Regulateur de tension protege contre les courts-circuits | |
| EP0522949A1 (fr) | Détecteur de proximité | |
| FR2677793A1 (fr) | Circuit pour produire une tension d'alimentation interne. | |
| FR2654883A1 (fr) | Circuit d'attaque de dispositifs de commutation. | |
| CA2315896C (fr) | Circuit electronique de surveillance de tension electrique | |
| EP0493238A1 (fr) | Circuit de protection contre les court-circuits pour un interrupteur électronique | |
| FR2462818A1 (fr) | Circuit pour eviter le declic se produisant lors de l'enclenchement et du declenchement de la tension d'alimentation d'un amplificateur | |
| EP0275752A1 (fr) | Circuit intégré comportant des éléments d'aiguillage vers des éléments de redondance dans une mémoire | |
| EP0585024B1 (fr) | Circuit détecteur de pression | |
| CH625962A5 (fr) | ||
| US6917217B2 (en) | Device for preparing an input signal for a line which is mismatched on the output side | |
| EP0910002B1 (fr) | Moyens pour fournir un courant de grande précision | |
| EP1542172A2 (fr) | Circuit électronique pour alimentation de bobine émettrice | |
| FR2728117A1 (fr) | Circuit de commande pour interrupteur electronique et interrupteur en faisant application | |
| EP0506531B1 (fr) | Circuit de détection d'un seuil haut d'une tension d'alimentation | |
| EP0538121B1 (fr) | Dispositif pour générer une tension de programmation d'une mémoire permanente programmable, notamment de type EPROM, procédé et mémoire s'y rapportant | |
| EP0043747B1 (fr) | Dispositif de contrôle acoustique à distance testable par variation de la tension d'alimentation | |
| FR2728999A1 (fr) | Circuit tampon de sortie de donnees d'un dispositif de memoire a semi-conducteurs | |
| EP0650891A1 (fr) | Procédé et dispositif pour la validation au sol des fonctions de sécurité du système de pilotage équipant un aérodyne | |
| EP1109026B1 (fr) | Dispositif de détection d'une haute tension | |
| FR2605762A1 (fr) | Dispositif de commutation pour l'etablissement et la coupure de la tension de fonctionnement pour un branchement de microprocesseur sans provoquer les defauts communs faisant suite a cette coupure | |
| WO2007006984A2 (fr) | Dispositif de commande d'un transistor haute tension, en particulier un transistor mos d'un generateur haute tension radio-frequence pour l'allumage commande d'un moteur a combustion interne | |
| FR2654880A1 (fr) | Circuit integre de puissance "intelligent" du type mos, pour la commande de l'alimentation d'une charge electrique. | |
| FR2680586A1 (fr) | Circuit generateur de tension d'alimentation interne programmable electriquement. |