KR0154167B1 - 백 바이어스 검출회로 - Google Patents

백 바이어스 검출회로

Info

Publication number
KR0154167B1
KR0154167B1 KR1019940022909A KR19940022909A KR0154167B1 KR 0154167 B1 KR0154167 B1 KR 0154167B1 KR 1019940022909 A KR1019940022909 A KR 1019940022909A KR 19940022909 A KR19940022909 A KR 19940022909A KR 0154167 B1 KR0154167 B1 KR 0154167B1
Authority
KR
South Korea
Prior art keywords
back bias
node
voltage
nmos transistor
gate
Prior art date
Application number
KR1019940022909A
Other languages
English (en)
Other versions
KR960012457A (ko
Inventor
김홍석
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019940022909A priority Critical patent/KR0154167B1/ko
Priority to US08/525,276 priority patent/US5818213A/en
Priority to GB9518626A priority patent/GB2293245B/en
Publication of KR960012457A publication Critical patent/KR960012457A/ko
Application granted granted Critical
Publication of KR0154167B1 publication Critical patent/KR0154167B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Dram (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 백 바이어스 레벨 검출기에 관한 것으로 기준전압(VT)를 이용하여 NMOS트랜지스터의 문턱전압(VT)을 검출하고 백 바이어스를 조절함으로써 상기 NMOS트랜지스터의 문턱전압(VT)을 효율적으로 제어하기 위한 백 바이어스 전압레벨 검출이 용이하고 상기 백 바이어스 검출기의 동작속도를 향상시킬 수 있다.

Description

백 바이어스 검출회로
제1도는 종래 기술에 의한 백 바이어스 전압 검출기를 도시한 회로도.
제2도는 본 발명에 의한 백 바이어스 검출회로의 제1실시 예시도.
제3도는 본 발명에 의한 백 바이어스 검출회로의 제2실시 예시도.
제4도는 본 발명의 제1 실시예에 대한 시뮬레이션 결과를 나타낸 그래프도.
제5도는 본 발명의 제2 실시예에 대한 시뮬레이션 결과를 나타낸 그래프도.
* 도면의 주요부분에 대한 부호의 설명
11 : 백 바이어스 전압레벨 검출수단 12 : 가변저항수단
본 발명은 백 바이어스 전압 발생회로(back biase voltage generator)에 관한 것으로 특히, 백 바이어스 전압 변화에 의한 NMOS트랜지스터의 문턱전압(Threshold Voltage : VT) 변화를 검출하여 백 바이어스 전압 검출 동작을 수행하도 (MP3)를 사용하여 간접적으로 전압레벨을 맞추므로 효율적이지 못한 문제점이 있었다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 본 발명에서는, 기준전압(Vref)을 이용해서 NMOS트랜지스터의 문턱전압(VT)을 검출하여 백 바이어스를 조절하고,전류미러를 사용하여 증폭시키도록 구현함으로써 백 바이어스 전압레벨 검출이 용이하고, 상기 백 바이어스 검출기의 동작속도를 향상시킬 수 있도록 한 백 바이어스 걸출회로를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명에서는 백 바이어스 레벨의 변동에 응답된 NMOS트랜지스터의 문턱전압(VT)을 검출하는 백 바이어스 전압레벨 검출수단(11)과, 상기 백 바이어스 전압레벨 검출수단(11)에서 검출된 백 바이어스 전압을 증폭시키는 역할을 하는 가변저항수단(12)을 포함하여 구현하였다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2도는 본 발명에 의한 백 바이어스 검출회로의 제1 실시예를 나타낸 것으로, 노트(N6)와 접지전압(VSS) 사이에 연결되며 게이트에 기준전압(Vref)이 연결된 NMOS트랜지스터(MN2)와, 상기 노드(N7)와 접지전압(VSS)사이에 접속되며 게이트가 상기 노트(N6)에 연결된 NMOS 트랜지스터(MN3)로 이루어진 백 바이어스 전압레벨 검출수단(11)과 ; 전원전압(VCC)과 노드(N4) 사이에 접속되며 게이트가 노드(N5)에 연결된 PMOS트랜지스터(MP4)와, 전원전압(VCC)과 노드(N7)사이에 접속되며 게이트가 상기 노드(N5)에 연결된 PMOS트랜지스터(MP5)와, 상기 노드(N4)와 노드(N5)가 연결된 구조로 이루어진 가변저항수단(12) ; 및 상기 노드(N7)의 전위를 입력하여 백 바이어스 출력신호(bbeb)를 출력하는 버퍼(G3)를 포함하여 구성한다.
상기 백 바이어스 전압레벨 검출수단(11)의 NMOS트랜지스터(MN2)의 게이트에 기준전압(Vref)을 인가하면, 상기 NMOS트랜지스터(MN2)가 턴-온되어 선형(linear) 상태에 들어가게 되므로, 백 바이어스 레벨의 변화에 따라 노드(N6)에 걸리는 드레인 전류(id)의 변화를 크게 할 수 있다.
따라서, 상기 노드(N6)에 걸리는 드레인 전류(id)의 변화를 이용하여 NMOS트랜지스터(MN3)를 제어함으로써, 상기 NMOS트랜지스터(MN2)의 드레인에 접속된 노드(N7)를 통하여 백 바이어스 레벨을 검출할 수 있다.
그리고, 상기 백 바이어스 레벨을 NMOS트랜지스터(MN2, MN3)의 전류미러를 동작시켜, 상기 백 바이어스 레벨의 변화가 NMOS트랜지스터(MN2, MN3)의 문턱전압(VT)에 영향을 미치는 즉시, 백 바이어스 레벨의 변화를 검출하여 동작하도록 한다.
상기 NMOS트랜지스터(MN2, MN3)의 문턱전압(VT)은 다음과 같은 관계식이 성립한다.
여기서,
상기 NMOS트랜지스터(MN2, MN3)의 문턱전압(VT)은 백 바이어스 레벨에 따라 백 바이어스 레벨의 1/2승에 비례하므로, 이것의 변화가 드레인 전류(id)의 변화에 바로 나타나도록 기준전압(Vref)을 조정하여, NMOS트랜지스터(MN2, MN3)의전류미러가 선형영역에 있도록 하면, 상기 백 바이러스 전압레벨 및 반응속도(응답속도)를 조절할 수 있다.
이때 드레인 전류(id)는,
여기서
이므로 드레인 전류(id)는 Vt²에 비례하여 전류미러를 빨리 동작하도록 만든다.
상기 회로의 동작을 시뮬레이션한 결과를 그래프로 도시하면 제4도와 같다.
제3도는 본 발명의 의한 백 바이어스 검출회로의 제2실시예를 나타낸 것으로, 전원전압(VCC)과 노드(N8) 사이에 접속되며 게이트가 노드(N9)에 연결된 PMOS트랜지스터(MP6)와, 전원전압((VCC)과 노드(N10) 사이에 접속되며 게이트가 상기 노드(N9)에 연결된 PMOS트랜지스터(MP7)와, 상기 노드(N9)는 접지전압((VSS)에 연결된 구조와, 상기 노드(N8)와 접지전압(VSS) 사이에 접속되며 게이트에 기준 전압(Vref)이 연결된 NMOS트랜지스터(MN4)와, 상기 노드(N10)와 접지전압(VSS) 사이에 접속되며 게이트가 상기 노드(N8)에 연결된 PMOS트랜지스터(MP8)와, 상기 노드(N10)의 전위를 입력하여 백 바이어스 출력신호(bbeb)를 출력하는 버퍼(G4, G5)로 구성한다.
상기 백 바이어스 검출회로는, 기준전압(Vref)을 NMOS트랜지스터(MN4)의 게이트에 가하여 NMOS트랜지스터(MN4)의 백 바이어스 변화를 검출한 후 상기 변화된 전위를 PMOS트랜지스터의 게이트에 입력시켜 NMOS트랜지스터의 문턱전압 변화의 영향을 다음단에 받지 않도고 하여 백 바이어스 검출 전위를 안정화 시킨다.
상기 회로의 동작을 시뮬레이션한 결과 그래프로 도시하면 제5도와 같다.
이상에서 설명한 본 발명의 백 바이어스 검출회로를 반도체 소자의 내부에 구현하게 되면, 기준전압(Vref)을 이용하여 NMOS트랜지스터의 문턱전압(VT)을 검출하고, 백 바이어스를 조절함으로써 상기 NMOS트랜지스터의 문턱전압(VT)을 효율적으로 제어하기 위한 백 바이어스 전압레벨 검출이 용이하고, 상기 백 바이어스 검출 회로의 동작속도를 향상시킬 수 있다.

Claims (6)

  1. 반도체 메모리 소자의 백 바이어스 전압레벨 검출기에 있어서, 백 바이어스 레벨의 변동에 응답된 NMOS트랜지스터의 문턱전압(VT)을 검출하는 백 바이어스 전압레벨 검출수단(11)과, 상기 백 바이어스 전압레벨 검출수단(11)에서 검출된 백 바이어스 전압을 증폭시키는 역할을 하는 가변저항수단(12)을 포함하는 것을 특징으로 하는 백 바이어스 검출회로.
  2. 제1항에 있어서, 백 바이어스 전압레벨 검출수단(11)은, 상기 백 바이어스의 변화가 상기 NMOS트랜지스터의 드레인 전류를 변화시키는 것을 특징으로 하는 백 바이어스 검출회로.
  3. 제1항에 있어서, 상기 백 바이어스 전압레벨 검출수단(11)은, 노드(N6)와 접지전압(VSS) 사이에 연결되며 게이트에 기준전압(Vref)이 연결된 NMOS트랜지스터(MN2)와, 노드(N7)와 접지전압(VSS)사이에 접속되며 게이트가 상기 노드(N6)에 연결된 NMOS트랜지스터(MN3)로 이루어진 것을 특징으로 하는 백 바이어스 검출회로.
  4. 제3항에 있어서, 상기 백 바이어스 전압레벨 검출수단(11)은, 노드(N8)와 접지전압(VSS) 사이에 연결되며 게이트에 기준전압(Vref)이 연결된 NMOS트랜지스터(MN4)와, 상기 노드(N10)와 접지전압(VSS) 사이에 접속되며 게이트가 상기 노드(N8)에 연결된 PMOS트랜지스터(MP9)로 이루어진 것을 특징으로 하는 백 바이어스 검출회로.
  5. 제1항에 있어서, 상기 가변저항수단(12)은 전류미러로 이루어진 것을 특징으로 하는 백 바이어스 검출회로.
  6. 제5항에 있어서, 상기 가변저항수단(12)은, 전원전압(VCC)과 노드(N8) 사이에 접속되며 게이트가 노드(N9)에 연결된 PMOS트랜지스터(MP6)와, 전원전압(VCC)과 노드(N10) 사이에 접속되며 게이트가 상기 노드(N9)에 연결된 PMOS트랜지스터(M07)와, 상기 노드(N9)는 접지전압(VSS)에 연결된 구조로 이루어진 것을 특징으로 하는 백 바이어스 검출회로.
KR1019940022909A 1994-09-12 1994-09-12 백 바이어스 검출회로 KR0154167B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940022909A KR0154167B1 (ko) 1994-09-12 1994-09-12 백 바이어스 검출회로
US08/525,276 US5818213A (en) 1994-09-12 1995-09-08 Back bias voltage detection circuit for semiconductor memory device
GB9518626A GB2293245B (en) 1994-09-12 1995-09-12 Back bias voltage detection circuit for semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940022909A KR0154167B1 (ko) 1994-09-12 1994-09-12 백 바이어스 검출회로

Publications (2)

Publication Number Publication Date
KR960012457A KR960012457A (ko) 1996-04-20
KR0154167B1 true KR0154167B1 (ko) 1998-10-15

Family

ID=19392527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940022909A KR0154167B1 (ko) 1994-09-12 1994-09-12 백 바이어스 검출회로

Country Status (3)

Country Link
US (1) US5818213A (ko)
KR (1) KR0154167B1 (ko)
GB (1) GB2293245B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721227B1 (ko) * 1999-07-27 2007-05-22 어플라이드 머티어리얼스, 인코포레이티드 웨이퍼 전압 측정 또는 산정 장치 및 기판의 ｄｃ 바이어스 전압 모니터링 시스템 및 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417702B1 (en) * 1999-04-13 2002-07-09 Concordia University Multi-mode current-to-voltage converter
KR100307534B1 (ko) * 1999-09-07 2001-11-05 김영환 백 바이어스 레벨 센싱 회로
JP3593486B2 (ja) * 2000-01-28 2004-11-24 株式会社東芝 電圧比較回路およびこれを用いた基板バイアス調整回路
US6737909B2 (en) * 2001-11-26 2004-05-18 Intel Corporation Integrated circuit current reference
US7292088B2 (en) * 2004-05-19 2007-11-06 International Rectifier Corporation Gate driver output stage with bias circuit for high and wide operating voltage range
US7911261B1 (en) 2009-04-13 2011-03-22 Netlogic Microsystems, Inc. Substrate bias circuit and method for integrated circuit device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58190775A (ja) * 1982-04-30 1983-11-07 Fujitsu Ltd 電源電圧検出回路
US4716323A (en) * 1985-04-27 1987-12-29 Kabushiki Kaisha Toshiba Power voltage drop detecting circuit
DE69119439T2 (de) * 1990-02-05 1996-09-26 Texas Instruments Inc Substratvorspannung Detektorschaltung
KR930001236A (ko) * 1991-06-17 1993-01-16 김광호 전원전압 변동에 둔감한 특성을 갖는 기판 전압 레벨 감지회로
KR940008286B1 (ko) * 1991-08-19 1994-09-09 삼성전자 주식회사 내부전원발생회로
JPH0554650A (ja) * 1991-08-26 1993-03-05 Nec Corp 半導体集積回路
KR940008147B1 (ko) * 1991-11-25 1994-09-03 삼성전자 주식회사 저전력 데이타 리텐션 기능을 가지는 반도체 메모리장치
US5264784A (en) * 1992-06-29 1993-11-23 Motorola, Inc. Current mirror with enable

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721227B1 (ko) * 1999-07-27 2007-05-22 어플라이드 머티어리얼스, 인코포레이티드 웨이퍼 전압 측정 또는 산정 장치 및 기판의 ｄｃ 바이어스 전압 모니터링 시스템 및 방법

Also Published As

Publication number Publication date
GB2293245A (en) 1996-03-20
GB2293245B (en) 1998-09-16
KR960012457A (ko) 1996-04-20
GB9518626D0 (en) 1995-11-15
US5818213A (en) 1998-10-06

Similar Documents

Publication Publication Date Title
KR100205530B1 (ko) 감지 증폭기
KR960009394B1 (ko) 동적 임의 접근 메모리용 전원 회로
KR930009148B1 (ko) 전원전압 조정회로
US5668483A (en) CMOS buffer having stable threshold voltage
JPH02183126A (ja) 温度閾値検知回路
KR100386085B1 (ko) 고전압 발생회로
KR100266650B1 (ko) 반도체 소자의 내부전압 발생회로
KR100439024B1 (ko) 기준전압 발생회로
US4461991A (en) Current source circuit having reduced error
US20020005740A1 (en) Power-up/power-down detection circuit
KR0154167B1 (ko) 백 바이어스 검출회로
JPH04343034A (ja) 半導体センサ
JP2784023B2 (ja) Ｍｏｓ・ｅｐ ｒｏｍメモリにおけるマトリックスセルの状態を検知するための回路
KR100295055B1 (ko) 전압조정이가능한내부전원회로를갖는반도체메모리장치
US5994937A (en) Temperature and power supply adjusted address transition detector
JP4181695B2 (ja) レギュレータ回路
US5907255A (en) Dynamic voltage reference which compensates for process variations
US5748030A (en) Bias generator providing process and temperature invariant MOSFET transconductance
US5719524A (en) Circuit having an input terminal for controlling two functions
US5694073A (en) Temperature and supply-voltage sensing circuit
KR970004438B1 (ko) 발진기 회로
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
KR0174497B1 (ko) 고속 cmos 전하펌프의 전류 스위칭회로
JPH08251010A (ja) 半導体装置
KR930008658B1 (ko) 전압레벨 검출회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee