JP2016080623A - 半導体集積回路 - Google Patents

Abstract

【課題】テスト用電源端子を追加することなく、また、チップ面積を増加することなく、量産テストが可能な半導体集積回路を提供すること。
【解決手段】シリーズレギュレータ１３は、レギュレートモードでは、電源端子１１に供給される電源電圧を降圧したレギュレート電圧を出力し、導通モードでは、電源端子１１に供給される電圧を伝送する。電圧動作回路１５は、シリーズレギュレータ１３から出力される電圧で動作する。コントロール回路１４は、シリーズレギュレータ１３において、レギュレート電圧を電圧動作回路１５へ出力するレギュレートモードと電源端子１１に供給される電圧を電圧動作回路１５へ伝送する導通モードとの切り替えを制御するコントロール信号を発生する。
【選択図】図３

Description

本発明は、半導体集積回路に関し、より詳細には、レギュレータを内蔵した動作テスト機能を有する半導体集積回路に関する。

近年、トランジスタの微細化が進み電源電圧よりトランジスタ耐圧が低くなってきた。このためＩＣチップに外部から入力される電源電圧を、ＩＣチップ内に内蔵したレギュレータにて降圧し、降圧した電圧（レギュレータ出力）を微細化したトランジスタなどで使用する回路構成が用いられる。
この種のレギュレータを内蔵した半導体集積回路において、レギュレータ出力で動作する回路の量産テストを行う場合、電源電圧の変動に対する動作マージンを確認するため、回路に供給される電圧の大きさを変更して動作テストをする必要がある。

例えば、特許文献１に記載のものは、内部で使用する電源電圧を生成する電圧レギュレータを内蔵した半導体集積回路とそのテスト方法に関するものである。
図１は、従来のレギュレータを内蔵した半導体集積回路の回路構成図である。
電源端子（ＶＤＤ）１とレギュレータ３が接続され、レギュレータ出力がテスト用電源端子２と電圧動作回路５に接続されている。内蔵レギュレータは、ＶＤＤ電源から降圧した電圧を出力し、レギュレータ出力に接続された電圧動作回路５に一定電圧を供給する。また、レギュレータ３はコントロール回路４により入出力端子（Ｄａｔａピン）６を通して制御される。

内蔵レギュレータで駆動される半導体集積回路のテストを行う場合には、レギュレータ３をコントロール回路４からの信号でパワーダウンし、レギュレータ出力をハイ・インピーダンス状態にする。レギュレータ３からの出力が停止した状態でテスト用電源端子（ＶＤＤＴ）２から動作マージン確認用の電源電圧を電圧動作回路５に供給する。
また、接触端子である電源電圧端子から供給された電源電圧を所定の電圧レベルに制限することによって内部回路の電源電圧を生成するためのレギュレータ回路として、半導体集積回路で一般的にシリーズレギュレータ回路が採用されている。

この種のシリーズレギュレータは、負荷に直列に制御用トランジスタが接続された、降圧のみ可能な連続電流の定電圧直流電源回路である。トランジスタなど素子を負荷と直列に入れて、高過ぎる電圧の分だけ電力をそこで消費し電圧降下を発生させることで、負荷に一定の電圧がかかるよう調整する。スイッチング制御電源（スイッチングレギュレータ）と比べ、電力損失は多くなるが、電源リプルやノイズが少なく、安定性が高く、回路面積も小さく、低価格であるなど、優位な点が多いため、小電力回路の電源として多用されている。

特開２００７−３０３８６８号公報

しかしながら、量産テスト時にテスト用端子から電源を供給する構成は、テスト用電源端子が必要なためチップ面積が増大し、また、ピン数が増えるためプラスチックパッケージが大きくなるという問題がある。
一方、レギュレータ出力は定電圧を出力するため、電圧動作回路に供給する電圧の大きさを変更する事はできない。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、テスト用電源端子を追加することなく、また、チップ面積を増加することなく、量産テストが可能な半導体集積回路を提供することにある。

本発明は、このような目的を達成するためになされたもので、以下のような事項を特徴とする。
（１）；電源電圧が供給される電源端子と、レギュレートモードでは、前記電源端子に供給される前記電源電圧を降圧したレギュレート電圧を出力し、導通モードでは、前記電源端子に供給される電圧を伝送するシリーズレギュレータと、前記シリーズレギュレータから出力される電圧で動作する電圧動作回路と、前記シリーズレギュレータにおいて、前記レギュレート電圧を前記電圧動作回路へ出力する前記レギュレートモードと前記電源端子に供給される電圧を前記電圧動作回路へ伝送する前記導通モードとの切り替えを制御するコントロール回路とを備えていることを特徴とする半導体集積回路である。

（２）；（１）において、前記シリーズレギュレータが、基準電圧と前記シリーズレギュレータが出力する電圧に応じたフィードバック電圧とに基づいて制御信号を出力する制御回路と、一端が前記電源端子に接続され、他端が前記電圧動作回路への出力ノードに接続される制御用トランジスタと、前記制御用トランジスタの制御端子に、前記制御信号を入力して前記電源電圧を降圧した前記レギュレート電圧を出力するか、所定電圧を入力して前記電源端子に供給される電圧を伝送するかを前記コントロール信号に基づいて切り替える第１の切替部とを備えていることを特徴とする。

（３）；（２）において、前記シリーズレギュレータが、前記出力ノードの電圧を検出してフィードバック電圧を出力する電圧検出回路と、前記コントロール信号に基づいて、前記電圧検出回路と前記出力ノードとを接続するかを切り替える第２の切替部とをさらに備えていることを特徴とする。
（４）；（３）において、前記コントロール信号に基づいて、前記第１の切替部が、前記制御用トランジスタへ前記制御信号を入力し、かつ、前記第２の切替部が、前記電圧検出回路と前記出力ノードとを接続するか、前記第１の切替部が、前記制御用トランジスタへ前記所定電圧を入力し、かつ、前記第２の切替部が、前記電圧検出回路と前記出力ノードとを切断するかを切り替えることを特徴とする。

（５）；（３）又は（４）において、前記制御回路は、第１の入力端子に前記基準電圧が入力され、第２の入力端子に前記フィードバック電圧が入力され、出力端子から制御信号を出力する演算増幅器であり、前記電圧検出回路は、前記出力ノードの電圧を分圧した前記フィードバック電圧を出力する分圧回路を備えていることを特徴とする。
（６）；（５）において、前記第２の切替部が、前記分圧回路の間に接続されていることを特徴とする。

（７）；電源電圧が供給される電源端子と、シリーズレギュレータと、前記シリーズレギュレータの出力ノードから出力される電圧で動作する電圧動作回路とを備えている半導体集積回路において、前記シリーズレギュレータは、第１の入力端子に基準電圧が入力され、第２の入力端子に前記出力ノードの出力電圧に応じたフィードバック電圧が入力される演算増幅器と、一端は電源電圧が供給され、他端が前記出力ノードと接続されるトランジスタと、前記トランジスタの制御端子と前記演算増幅器の出力端子とを接続するか、前記トランジスタの制御端子と所定電圧とを接続するかを切り替える第１のスイッチとを備えていることを特徴とする。

（８）；（７）において、前記シリーズレギュレータが、前記出力ノードの電圧を検出してフィードバック電圧を出力する電圧検出回路と、前記コントロール信号に基づいて、前記電圧検出回路と前記出力ノードとを接続するかを切り替える第２のスイッチとをさらに備えていることを特徴とする。
（９）；（８）において、前記第２のスイッチが、前記出力ノードと前記電圧検出回路との間に接続されていることを特徴とする。

（１０）；（１）において、前記シリーズレギュレータが、基準電圧と前記シリーズレギュレータが出力する電圧に応じたフィードバック電圧とに基づいて制御信号を出力する制御回路と、前記制御回路に直接接続されているとともに、一端が前記電源端子に接続され、他端が前記電圧動作回路への出力ノードに接続される制御用トランジスタと、前記出力ノードの電圧を検出してフィードバック電圧を出力する電圧検出回路と、前記コントロール信号に基づいて、前記電圧検出回路と前記出力ノードとを接続するかを切り替える第２の切替部とを備え、前記制御用トランジスタをスイッチとして機能させることを特徴とする。

（１１）；（１）において、前記シリーズレギュレータが、基準電圧とシリーズレギュレータが出力する電圧に応じたフィードバック電圧とに基づいて制御信号を出力する制御回路と、一端が電源端子に接続され、他端が前記電圧動作回路への出力ノードに接続される制御用トランジスタと、前記制御用トランジスタの制御端子に、制御信号を入力して電源電圧を降圧したレギュレート電圧を出力するか、所定電圧を入力して前記電源端子に供給される電圧を伝送するかをコントロール信号に基づいて切り替える第１の切替部と、前記出力ノードに直接接続されているとともに、前記出力ノードの電圧を検出してフィードバック電圧を出力する電圧検出回路とを備え、前記制御用トランジスタをスイッチとして機能させることを特徴とする。

本発明によれば、テスト用電源端子を追加することなく、また、チップ面積を増加することなく、量産テストが可能な半導体集積回路を実現できる。

従来のレギュレータを内蔵した半導体集積回路の回路構成図である。 本発明に係る半導体集積回路に内蔵されるレギュレータとしてのシリーズレギュレータの回路構成図である。 本発明に係る半導体集積回路の実施形態１を説明するための回路構成図である。 図３に示した実施形態１の具体的なシリーズレギュレータの実施例１を説明するための回路構成図である。 図４に示した半導体集積回路の量産テスト時における動作を説明するための回路構成図である。 本発明に係る半導体集積回路の実施形態３を説明するための回路構成図である。 本発明に係る半導体集積回路の実施形態４を説明するための回路構成図である。

以下、図面を参照して本発明の各実施形態について説明する。
図２は、本発明に係る半導体集積回路に内蔵されるレギュレータとしてのシリーズレギュレータの回路構成図である。
シリーズレギュレータ１３は、基準電圧発生回路２２と、この基準電圧発生回路２２に接続された制御回路２３と、この制御回路２３に接続された電圧検出回路２４と、電源端子１１及び制御回路２３に接続された制御用トランジスタ２１とを備えている。
また、シリーズレギュレータ１３は、通常動作時であるレギュレートモードでは、電源端子１１に供給される電源電圧を降圧したレギュレート電圧を出力し、テストモード時である導通モードでは、電源端子１１に供給される電圧を伝送する。

また、基準電圧発生回路２２は、基準電圧Ｖｒｅｆを制御回路２３へ出力する。制御回路２３は、出力電圧ＶＯＵＴ１２を検出する電圧検出回路２４の出力と、基準電圧発生回路２２の出力である基準電圧とを比較し、制御用トランジスタ２１へ制御電圧を出力する。
また、制御用トランジスタ２１は、制御回路２３からの制御電圧に基づいて、電源電圧から一定電圧であるＶｏｕｔを出力する。電圧検出回路２４は、出力電圧Ｖｏｕｔを検出して、上述したように、制御回路２３へ出力する。

このように、制御電圧に基づいて制御用トランジスタ２１を制御することで、シリーズレギュレータの１３出力電流が変動しても出力電圧ＶＯＵＴ１２を一定に保つ動作をする。
所定電圧とは、制御用トランジスタ２１をスイッチとして動作させることができる電圧であり、ＰＭＯＳトランジスタでは接地電圧、ＮＭＯＳトランジスタでは電源電圧、ｎ型バイポーラトランジスタでは電源電圧、ｐ型バイポーラトランジスタでは接地電圧などが挙げられる。

＜実施形態１＞
図３は、本発明に係る半導体集積回路の実施形態１を説明するための回路構成図で、図２に示したシリーズレギュレータを備えた半導体集積回路の回路構成図である。なお、図２と同じ機能を有する構成要素には同一の符号を付してある。
本実施形態１の半導体集積回路は、電源端子１１と、この電源端子１１に接続されているシリーズレギュレータ１３と、このシリーズレギュレータ１３に接続されている電圧動作回路１５と、この電圧動作回路１５及びシリーズレギュレータ１３に接続されているコントロール回路１４とから構成されている。

電源端子１１は、電源電圧が供給されるものである。また、シリーズレギュレータ１３は、レギュレートモードでは、電源端子１１に供給される電源電圧を降圧したレギュレート電圧を出力し、導通モードでは、電源端子１１に供給される電圧を伝送するものである。
また、電圧動作回路１５は、シリーズレギュレータ１３から出力される電圧で動作するものである。また、コントロール回路１４は、シリーズレギュレータ１３において、レギュレート電圧を電圧動作回路１５へ出力するレギュレートモードと電源端子１１に供給される電圧を電圧動作回路１５へ伝送する導通モードとの切り替えを制御するコントロール信号を発生するものである。

また、シリーズレギュレータ１３は、基準電圧とシリーズレギュレータ１３が出力する電圧に応じたフィードバック電圧とに基づいて制御信号を出力する制御回路２３と、一端が電源端子１１に接続され、他端が電圧動作回路１５への出力ノードに接続される制御用トランジスタ２１と、この制御用トランジスタ２１の制御端子に、制御信号を入力して電源電圧を降圧したレギュレート電圧を出力するか、所定電圧を入力して電源端子１１に供給される電圧を伝送するかをコントロール信号に基づいて切り替える第１の切替部２５とを備えている。

また、シリーズレギュレータ１３は、出力ノードの電圧を検出してフィードバック電圧を出力する電圧検出回路２４と、コントロール信号に基づいて、電圧検出回路２４と出力ノードとを接続するかを切り替える第２の切替部２６とをさらに備えている。
また、シリーズレギュレータ１３は、コントロール信号に基づいて、第１の切替部２５が、制御用トランジスタ２１へ制御信号を入力し、かつ、第２の切替部２６が、電圧検出回路２４と出力ノードとを接続するか、あるいは、第１の切替部２５が、制御用トランジスタ２１へ所定電圧を入力し、かつ、第２の切替部２６が、電圧検出回路２４と出力ノードとを切断するかを切り替えるように構成されている。

つまり、本実施形態１における半導体集積回路は、シリーズレギュレータ１３と、シリーズレギュレータ１３のレギュレータ出力で動作する電圧動作回路１５と、コントロール回路１４と、電源端子１１と、入出力端子１６とを備えている。
また、シリーズレギュレータ１３は、電源端子１１から供給される電源電圧から定電圧であるレギュレータ出力を回路へ供給する。
また、コントロール回路１４は、入出力端子１６から入力される信号に基づいてレギュレータを制御するコントロール信号を出力する。また、電圧動作回路１５からの出力を外部出力することができる。
また、シリーズレギュレータ１３は、基準電圧発生回路２２と制御回路２３と電圧検出回路２４と制御用トランジスタ２１と第１の切替部２５と第２の切替部２６とを備えている。

第１の切替部２５は、制御用トランジスタ２１と制御回路２３との間に接続されている。また、第１の切替部２５は、通常動作時は、制御回路２３の出力が制御用トランジスタ２１へ入力され、テスト動作時は、制御用トランジスタ２１と制御回路２３を切り離すように切り替えを行う。
第２の切替部２６は、制御用トランジスタ２１の出力ノードＶｏｕｔと電圧検出回路２４１の間に接続されている。また、第２の切替部２６は、通常動作時は、出力ノードＶｏｕｔが電圧検出回路２４へ入力され、テスト動作時は、出力ノードＶｏｕｔから電圧検出回路２４を切り離すように切り替えを行う。

第１の切替部２５及び第２の切替部２６は、コントロール信号によって制御され、通常動作時とテスト動作時で切り替えが行われる。
このような構成によって、通常動作時は、シリーズレギュレータとして動作し、テスト動作時は、制御用トランジスタ２１がスイッチとなるように切り替えが行われるため、電源端子１１に外部入力する電圧を変動させることによって、電圧動作回路１５に供給される電圧が変更できる。そのため、テスト用電源端子が不要となる。
制御用トランジスタ２１には、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタ、ＮＰＮトランジスタ、ＰＮＰトランジスタなどが使用され、ＶＯＵＴに接続される電圧動作回路１５に電流を供給するためオン抵抗が非常に小さい特徴を有する。また、第１の切替部２５や第２の切替部２６は、制御回路内部や分圧回路内部にある構成であってもよい。

図４は、図３に示した実施形態１の具体的なシリーズレギュレータの実施例１を説明するための回路構成図である。なお、図３と同じ機能を有する構成要素には同一の符号を付してある。
本実施例１の半導体集積回路において、制御回路２３は、第１の入力端子に基準電圧が入力され、第２の入力端子にフィードバック電圧が入力され、出力端子から制御信号を出力する演算増幅器であり、電圧検出回路２４は、出力ノードの電圧を分圧したフィードバック電圧を出力する分圧回路を備えている。

また、本実施例１の半導体集積回路は、電源電圧が供給される電源端子１１と、シリーズレギュレータ１３と、このシリーズレギュレータ１３の出力ノードから出力される電圧で動作する電圧動作回路１５とを備えている。
また、シリーズレギュレータ１３は、第１の入力端子に基準電圧が入力され、第２の入力端子に出力ノードの出力電圧に応じたフィードバック電圧が入力される演算増幅器２３と、一端は電源電圧が供給され、他端が出力ノードと接続される制御トランジスタ２１と、この制御トランジスタ２１の制御端子と演算増幅器２３の出力端子とを接続するか、制御トランジスタ２１の制御端子と所定電圧ＶＤＤとを接続するかを切り替える第１のスイッチＳＷ１とを備えている。

また、シリーズレギュレータ１３は、出力ノードの電圧を検出してフィードバック電圧を出力する電圧検出回路２４と、コントロール信号に基づいて、電圧検出回路２４と出力ノードとを接続するかを切り替える第２のスイッチＳＷ２とをさらに備えている。また、第２のスイッチＳＷ２は、出力ノードと電圧検出回路２４との間に接続されている。
つまり、シリーズレギュレータ１３は、制御回路であるオペアンプ（Ｅｒｒｏｒ ＡＭＰ）２３と、電圧検出回路２４である分圧回路と、制御用トランジスタ２１であるＰＭＯＳトランジスタと、第１の切替部２５であるスイッチＳＷ１と第２の切替部２６であるスイッチＳＷ２とを備えている。

オペアンプ２３の非反転入力端子（−）には、基準電圧Ｖｒｅｆが入力され、反転入力端子（＋）には分圧回路の出力が入力され、出力端子から制御用トランジスタ２１のゲートに制御電圧を出力する。
オペアンプ２３の出力端子と制御用トランジスタ２１のゲートとの間に第１の切替部２５であるスイッチＳＷ１が接続される。このスイッチＳＷ１は、制御用トランジスタ２１のゲートにオペアンプ２３の出力端子を接続するか、接地電圧に接続するかを切り替える。

制御用トランジスタ２１のソースは、電源端子ＶＤＤと接続され、ドレインがレギュレータ出力ＶＯＵＴに接続される。制御用トランジスタ２１には、ＰＭＯＳトランジスタが使用され、ＶＯＵＴに接続される電圧動作回路１５に電流を供給するためオン抵抗が非常に小さい特徴を有する。
分圧回路は、第１の抵抗素子Ｒ１と第２の抵抗素子Ｒ２が直列接続され、レギュレータ出力であるＶｏｕｔを分圧してオペアンプ２３の反転入力端子へ出力する。
分圧回路と、レギュレータ出力との間に第２の切替部２６であるスイッチＳＷ２が接続される。このスイッチＳＷ２は、分圧回路とレギュレータ出力ノードとを接続するか、切断するかを切り替える。

次に、図４に示した実施例１の半導体集積回路の回路動作について説明する。レギュレータが動作する場合、図３に示すように、Ｄａｔａピン１６を通してシリーズレギュレータ１３のスイッチＳＷ１，ＳＷ２をコントロールし、スイッチＳＷ１は、オペアンプ（Ｅｒｒｏｒ ＡＭＰ）２３の出力とＰＭＯＳトランジスタのゲートと接続され、スイッチＳＷ２はオンしている。

オペアンプ（Ｅｒｒｏｒ ＡＭＰ）２３が反転入力端子に接続されるレギュレータ出力ＶＯＵＴの分圧した電圧と基準電圧発生回路２２の出力が一致するようＰＭＯＳトランジスタを制御することにより、レギュレータ出力電圧ＶＯＵＴはレギュレータ出力に接続された電圧動作回路１５に電流を供給し、その出力ＶＯＵＴは定電圧を得る事ができる。また、分圧回路の分圧比を変える事によりＶＤＤ電源から降圧した所望の出力電圧を得る事ができる。

図５は、図４に示した半導体集積回路の量産テスト時における動作を説明するための回路構成図で、量産テスト時に本発明の内蔵レギュレータで駆動される電圧動作回路に外部から電源を供給する回路構成図である。
量産テスト時において、図５に示すように、Ｄａｔａピン１６を通してコントロール回路１４の出力を制御し、スイッチＳＷ１は、ＰＭＯＳトランジスタのゲートとＶＳＳ電源に接続され、スイッチＳＷ２は、オフしている。このスイッチ接続にすると電圧検出回路２４の入力は、ハイ・インピーダンス状態となり、電圧検出回路２４に出力電圧ＶＯＵＴから電流が流れない。制御用トランジスタ２１のＰＭＯＳは、スイッチとして使用され、電源端子ＶＤＤとレギュレータ配下の電圧動作回路１５が接続される。
つまり、電源端子ＶＤＤの電源電圧を変更することで電圧動作回路１５に供給される電圧が変更される。動作マージンテストの結果は、電圧動作回路１５からの出力を、Ｄａｔａピン１６を通して出力することで判定できる。

本実施形態１及び実施例１では、シリーズレギュレータ１３にスイッチＳＷ１，ＳＷ２を追加しているが、このスイッチＳＷ１，ＳＷ２のサイズは非常に小さく、スイッチＳＷ１，ＳＷ２によるチップサイズの増加は問題とならない。図４の構成によれば、シリーズレギュレータ１３で使用されるオン抵抗が小さい制御トランジスタ２１をスイッチとして使用するため、制御トランジスタ２１での電圧降下は、非常に小さい状態で電源端子ＶＤＤとレギュレータ配下の電圧動作回路１５が接続される。

新たにスイッチを追加して電源電圧ＶＤＤとレギュレータ出力に接続された電圧動作回路１５を接続する構成と比較すると、スイッチでの電圧降下を抑えるためスイッチのオン抵抗を下げる必要があり、スイッチサイズを大きくする必要があり、チップサイズが増加する問題が発生する。
一方、本実施形態１及び実施例１では、一般的なシリーズレギュレータにスイッチを追加すれば所望の設定が可能となる。追加するスイッチは非常に小さくチップサイズの増加は問題とならない。

本発明により、テスト用電源端子を追加することなく、また、チップ面積を増加することなく内蔵レギュレータで駆動される回路に外部から電圧を変動させて供給することが可能となる。
通常、動作時からテスト時に動作モードの変更を行う場合、スイッチ切り替え時の電源電圧変動を緩和するためレギュレータ出力ＶＯＵＴとＶＳＳ電源間にコンデンサをいれると好ましい。

＜実施形態２＞
本実施形態２は、図示しないが、第２の切替部２６は、分圧回路の間に接続されていてもよい。電圧検出回路２４の入力部をハイ・インピーダンス状態とするために、スイッチを用いてレギュレータ出力ＶＯＵＴから接続を切り離せる構成であればよい。スイッチＳＷ２の位置は変更可能であり、電源端子ＶＤＤからの電流がすべて電圧動作回路１５に供給できる様、電流パスをオフできる位置であればどこに入れてもよい。

＜実施形態３＞
図６は、本発明に係る半導体集積回路の実施形態３を説明するための回路構成図である。なお、図３と同じ機能を有する構成要素には同一の符号を付してある。
本実施形態３の半導体集積回路は、シリーズレギュレータ１３が、基準電圧とシリーズレギュレータ１３が出力する電圧に応じたフィードバック電圧とに基づいて制御信号を出力する制御回路２３と、この制御回路２３に直接接続されているとともに、一端が電源端子１１に接続され、他端が電圧動作回路１５への出力ノードに接続される制御用トランジスタ２１と、出力ノードの電圧を検出してフィードバック電圧を出力する電圧検出回路２４と、コントロール信号に基づいて、電圧検出回路２４と出力ノードとを接続するかを切り替える第２の切替部２６とを備え、制御回路２３は制御用トランジスタ２１をスイッチとして機能させるように構成されている。

つまり、テスト時において制御回路２３から制御用トランジスタ２１をスイッチとして使用する形態であってもよく、電源電圧ＶＤＤ又は接地電圧ＶＳＳ又は任意の定電圧を、制御用トランジスタがオンする電圧として供給する構成であってもよい。
なお、本実施形態３において、制御回路２３が制御用トランジスタ２１をスイッチとして機能させるように構成されていれば、第２切替部がない構成であってもよい。

＜実施形態４＞
図７は、本発明に係る半導体集積回路の実施形態４を説明するための回路構成図である。なお、図３と同じ機能を有する構成要素には同一の符号を付してある。
本実施形態４の半導体集積回路は、シリーズレギュレータ１３は、基準電圧とシリーズレギュレータ１３が出力する電圧に応じたフィードバック電圧とに基づいて制御信号を出力する制御回路２３と、一端が電源端子１１に接続され、他端が電圧動作回路１５への出力ノードに接続される制御用トランジスタ２１と、この制御用トランジスタ２１の制御端子に、制御信号を入力して電源電圧を降圧したレギュレート電圧を出力するか、所定電圧を入力して電源端子１１に供給される電圧を伝送するかをコントロール信号に基づいて切り替える第１の切替部２５とを備えている。

また、シリーズレギュレータ１３は、出力ノードに直接接続されているとともに、出力ノードの電圧を検出してフィードバック電圧を出力する電圧検出回路２４とを備えている。
また、シリーズレギュレータ１３は、コントロール信号に基づいて、第１の切替部２５が、制御用トランジスタ２１へ制御信号を入力し、あるいは、第１の切替部２５が、制御用トランジスタ２１へ所定電圧を入力するのを切り替えるように構成されている。

第１の切替部２５は、通常動作時であるレギュレートモードで、制御回路２３の出力が制御用トランジスタ２１へ入力され、テスト動作時である導通モードで、制御用トランジスタ２１と制御回路２３を切り離すように切り替えを行う。つまり、テスト時において第２の切替部２６がない形態であってもよい。
また、シリーズレギュレータ１３で使用する制御用トランジスタ２１は、ＥＳＤ（静電気放電；Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）保護のため、ソースに保護抵抗を入れる場合がある。つまり、図４においてＰＭＯＳトランジスタと直列に保護抵抗を有する構成である。
このように、上述したような構成により、テスト用電源端子を追加することなく、また、チップ面積を増加することなく、量産テストが可能な半導体集積回路を実現できる。

１，１１ 電源端子
２ テスト用電源端子
３ レギュレータ
４，１４ コントロール回路
５，１５ 電圧動作回路
６，１６ 入出力端子（Ｄａｔａピン）
１２ 出力端子（出力電圧ＶＯＵＴ）
１３ シリーズレギュレータ
２１ 制御用トランジスタ
２２ 基準電圧発生回路
２３ 制御回路
２４ 電圧検出回路
２５ 第１の切替部
２６ 第２の切替部

Claims (11)

1. 電源電圧が供給される電源端子と、
   レギュレートモードでは、前記電源端子に供給される前記電源電圧を降圧したレギュレート電圧を出力し、導通モードでは、前記電源端子に供給される電圧を伝送するシリーズレギュレータと、
   前記シリーズレギュレータから出力される電圧で動作する電圧動作回路と、
   前記シリーズレギュレータにおいて、前記レギュレート電圧を前記電圧動作回路へ出力する前記レギュレートモードと前記電源端子に供給される電圧を前記電圧動作回路へ伝送する前記導通モードとの切り替えを制御するコントロール回路と
   を備えている半導体集積回路。
2. 前記シリーズレギュレータが、
   基準電圧と前記シリーズレギュレータが出力する電圧に応じたフィードバック電圧とに基づいて制御信号を出力する制御回路と、
   一端が前記電源端子に接続され、他端が前記電圧動作回路への出力ノードに接続される制御用トランジスタと、
   前記制御用トランジスタの制御端子に、前記制御信号を入力して前記電源電圧を降圧した前記レギュレート電圧を出力するか、所定電圧を入力して前記電源端子に供給される電圧を伝送するかを前記コントロール信号に基づいて切り替える第１の切替部と
   を備えている請求項１に記載の半導体集積回路。
3. 前記シリーズレギュレータが、
   前記出力ノードの電圧を検出してフィードバック電圧を出力する電圧検出回路と、
   前記コントロール信号に基づいて、前記電圧検出回路と前記出力ノードとを接続するかを切り替える第２の切替部と
   をさらに備えている請求項２に記載の半導体集積回路。
4. 前記コントロール信号に基づいて、前記第１の切替部が、前記制御用トランジスタへ前記制御信号を入力し、かつ、前記第２の切替部が、前記電圧検出回路と前記出力ノードとを接続するか、前記第１の切替部が、前記制御用トランジスタへ前記所定電圧を入力し、かつ、前記第２の切替部が、前記電圧検出回路と前記出力ノードとを切断するかを切り替える請求項３に記載の半導体集積回路。
5. 前記制御回路は、第１の入力端子に前記基準電圧が入力され、第２の入力端子に前記フィードバック電圧が入力され、出力端子から制御信号を出力する演算増幅器であり、
   前記電圧検出回路は、前記出力ノードの電圧を分圧した前記フィードバック電圧を出力する分圧回路を備えている請求項３又は４に記載の半導体集積回路。
6. 前記第２の切替部が、前記分圧回路の間に接続されている請求項５に記載の半導体集積回路。
7. 電源電圧が供給される電源端子と、シリーズレギュレータと、前記シリーズレギュレータの出力ノードから出力される電圧で動作する電圧動作回路とを備えている半導体集積回路において、
   前記シリーズレギュレータは、
   第１の入力端子に基準電圧が入力され、第２の入力端子に前記出力ノードの出力電圧に応じたフィードバック電圧が入力される演算増幅器と、
   一端は電源電圧が供給され、他端が前記出力ノードと接続されるトランジスタと、
   前記トランジスタの制御端子と前記演算増幅器の出力端子とを接続するか、前記トランジスタの制御端子と所定電圧とを接続するかを切り替える第１のスイッチと
   を備えている半導体集積回路。
8. 前記シリーズレギュレータが、
   前記出力ノードの電圧を検出してフィードバック電圧を出力する電圧検出回路と、
   前記コントロール信号に基づいて、前記電圧検出回路と前記出力ノードとを接続するかを切り替える第２のスイッチと
   をさらに備えている請求項７に記載の半導体集積回路。
9. 前記第２のスイッチが、前記出力ノードと前記電圧検出回路との間に接続されている請求項８に記載の半導体集積回路。
10. 前記シリーズレギュレータが、
    基準電圧と前記シリーズレギュレータが出力する電圧に応じたフィードバック電圧とに基づいて制御信号を出力する制御回路と、
    前記制御回路に直接接続されているとともに、一端が前記電源端子に接続され、他端が前記電圧動作回路への出力ノードに接続される制御用トランジスタと、
    前記出力ノードの電圧を検出してフィードバック電圧を出力する電圧検出回路と、
    前記コントロール信号に基づいて、前記電圧検出回路と前記出力ノードとを接続するかを切り替える第２の切替部とを備え、
    前記制御用トランジスタをスイッチとして機能させる請求項１に記載の半導体集積回路。
11. 前記シリーズレギュレータが、
    基準電圧とシリーズレギュレータが出力する電圧に応じたフィードバック電圧とに基づいて制御信号を出力する制御回路と、
    一端が電源端子に接続され、他端が前記電圧動作回路への出力ノードに接続される制御用トランジスタと、
    前記制御用トランジスタの制御端子に、制御信号を入力して電源電圧を降圧したレギュレート電圧を出力するか、所定電圧を入力して前記電源端子に供給される電圧を伝送するかをコントロール信号に基づいて切り替える第１の切替部と、
    前記出力ノードに直接接続されているとともに、前記出力ノードの電圧を検出してフィードバック電圧を出力する電圧検出回路とを備え、
    前記制御用トランジスタをスイッチとして機能させる請求項１に記載の半導体集積回路。

Images