DE4332618A1 - Einbrenntestschaltung für eine Halbleiterspeichervorrichtung - Google Patents
Einbrenntestschaltung für eine HalbleiterspeichervorrichtungInfo
- Publication number
- DE4332618A1 DE4332618A1 DE4332618A DE4332618A DE4332618A1 DE 4332618 A1 DE4332618 A1 DE 4332618A1 DE 4332618 A DE4332618 A DE 4332618A DE 4332618 A DE4332618 A DE 4332618A DE 4332618 A1 DE4332618 A1 DE 4332618A1
- Authority
- DE
- Germany
- Prior art keywords
- burn
- voltage
- signal
- level
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Dram (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
Die Erfindung betrifft allgemein eine Testschaltung für eine
Halbleiterspeichervorrichtung, um ein frühzeitiges Aussor
tieren von qualitativ minderwertigen Halbleiterchips zu er
möglichen, und insbesondere eine Einbrenntestschaltung, um
den Einbrenntest für einen Halbleiterchip in der Weise zu
ermöglichen, daß das Testbetriebsart-Zeitgabesignal und der
Pegel der äußeren Leistungsversorgungsspannung miteinander
kombiniert werden, um eine Kompatibilität mit üblichen Test
betriebsartzeitgabesignalen beizubehalten und um zu verhin
dern, daß die Testschaltung in ihrer sogenannten "standby"-
Betriebsart für den Einbrenntest eine Leistungsaufnahme
zeigt.
Es ist allgemein bekannt, daß das Einbrenntesten einer Halb
leiterspeichervorrichtung, wie beispielsweise eines dynami
schen RAN, ein Testverfahren ist, bei dem die Halbleiter
vorrichtung bei einer höheren Spannung und höheren Tempera
tur als denjenigen während eines normalen Betriebszustandes
betrieben wird, um qualitativ schwache Halbleitervorrichtun
gen nach ihrer Gehäusung zu entfernen.
Eine übliche Einbrenntestschaltung eines auf einem Chip aus
geführten Leistungsversorgungsregelsystemes für die Spei
chervorrichtung ist beispielsweise in dem US-Patent
5 063 304 geoffenbart, welches am 5. November 1991 erteilt
wurde und auf die Firma Texas Instruments Inc. übertragen
wurde. Bei dieser bekannten Schaltung besteht, wie dies aus
der beigefügten Fig. 1 ersichtlich ist, eine Testschaltung
aus einem Spannungssensor 20 zum Erfassen des Eingangspegels
einer äußeren Leistungsversorgungsspannung (Vcc), einem Be
zugsspannungsgenerator 10 zum Erzeugen der Bezugsspannung,
auf der die Erfassung der äußeren Versorgungsspannung Vcc
und die Erzeugung der geregelten inneren Versorgungsspannung
basieren, einem inneren Spannungsgenerator 30 zum Erzeugen
einer beschleunigten Spannung (Vint), welche von der ange
legten Leistungsversorgungsspannung abhängt und die einem
Speicherarray 50 und seiner peripheren Schaltung zugeführt
wird.
Wenn das Speicherarray 50 in den normalen Betriebszustand im
Gegensatz zu dem Betriebszustand für das Einbrenntesten ein
gestellt wird, erzeugt der innere Spannungsgenerator 30 eine
konstante innere Spannung (Vint), die unabhängig von dem
Eingangspegel der äußeren Leistungsversorgungsspannung (Vcc)
ist, indem die Bezugsspannung (Vref) von dem Bezugsspan
nungsgenerator 10 angepaßt wird. Daher wird das Speicher
array 50 mit einer konstanten inneren Versorgungsspannung
betrieben.
Wenn die Spannung der äußeren Leistungsversorgung (Vcc) auf
einen vorbestimmten Pegel erhöht wird, welcher höher als die
Spannung des Einbrenntests ist, erfaßt der Spannungssensor
20 den Pegel der äußeren Versorgungsspannung und erzeugt ein
Signal, welches den Beginn des Einbrenntests für die Spei
chervorrichtung darstellt. Dieses Einbrennsignal wird an den
inneren Spannungsgenerator 30 angelegt, woraufhin der innere
Spannungsgenerator 30 seine Betriebsart von der Erzeugung
des oben erwähnten konstanten inneren Spannungssignales auf
die Erzeugung einer beschleunigten inneren Spannung um
stellt, welche von der angelegten Leistungsversorgungsspan
nung abhängt und welcher ausreichend ist, um den Einbrenn
test durchzuführen.
Daher ist das Halbleiterspeicherarray 50 nunmehr in die Ein
brenntestbetriebsart umgeschaltet.
Da die obige bekannte Einbrenntestschaltung ermittelt, ob
die Speichervorrichtung in einem normalen Betriebszustand
oder in dem Einbrenntestbetriebszustand betrieben wird, in
dem der Pegel der äußeren Versorgungsspannung erfaßt wird,
sollte der Spannungssensor 20 zum Erfassen des Eingangspe
gels der äußeren Spannungsversorgung stets aktiviert sein,
wodurch sich eine Stromaufnahme selbst im Falle des "stand
by"-Betriebszustandes ergibt.
Wenn die äußere Leistungsversorgung mit einem impuls-artigen
Rauschen behaftet ist, erkennt der Spannungssensor 20 dies
als ein Spannungssignal mit hohem Pegel und ermöglicht in
nicht gewünschter Weise, daß der innere Spannungsgenerator
30 wie in der Einbrenntestbetriebsart arbeitet. Hierdurch
wird die Zuverlässigkeit der gesamten Einbrenntestschaltung
vermindert.
Ausgehend von diesem Stand der Technik liegt der vorliegen
den Erfindung daher die Aufgabe zugrunde, eine Testschaltung
der eingangs genannten Art so weiterzubilden, daß deren Zu
verlässigkeit weiter erhöht wird.
Diese Aufgabe wird durch eine Einbrenntestschaltung gemäß
Patentanspruch 1 gelöst.
Die Erfindung schafft eine Einbrenntestschaltung für eine
Halbleiterspeichervorrichtung mit einem Bezugsspannungsge
nerator zum Erzeugen einer Bezugsspannung; einem Zeitgabe
generator zum Erzeugen von Zeitgabesignalen, wie beispiels
weise WCBR-, CBR- und ROR-Signalen, welcher auf den Ein
gangszustand von äußeren Eingangssignalen anspricht, wie
beispielsweise den Signalen /RAS, /CAS und /WE; einer Erfas
sungssteuerschaltung zum Erzeugen eines Pulses von kurzer
Dauer in Reaktion auf den eingangsseitigen Zustand der Sig
nale WCBR, CBR oder ROR; einem Spannungssensor zum Erfassen
des Eingangspegels der äußeren Leistungsversorgungsspannung
und zum Erzeugen eines Ausgangssignales HVCC, welches dar
stellt, ob der Eingangspegel der äußeren Leistungsversor
gungsspannung höher als die vorgegebene Spannung für den
Einbrenntest ist, wobei dieses Signal HVCC erzeugt wird,
während der Puls von kurzer Dauer von der Erfassungssteuer
schaltung zugeführt wird; einem Einbrennsensor zum Erzeugen
eines Ausgangssignales, welches den Beginn oder das Ende der
Einbrenntestbetriebsart auf der Grundlage des eingangs sei
tigen Zustandes der Zeitgabesignale WCBR, CBR und ROR und
des Ausgangssignalpegels des Spannungssensors bestimmt; und
einem inneren Spannungsgenerator zum Zuführen einer konstan
ten inneren Spannung oder einer sich erhöhenden inneren
Spannung, welche von der angelegten äußeren Leistungsver
sorgung abhängt, zu dem Speicherarray in Reaktion auf den
Zustand des ausgangsseitigen Signales des Einbrennsensors.
Vorzugsweise erzeugt der Einbrennsensor das Ausgangssignal,
welches den inneren Spannungsgenerator in die Einbrenntest
betriebsart umschaltet, wenn sowohl das Signal /CAS wie auch
das Signal /WE ihren logischen niedrigen Pegel haben, wenn
das Signal /RAS seinen Zustand von "hoch" nach "niedrig"
ändert und wenn der Spannungspegel der äußeren Leistungs
versorgung, welcher durch den Spannungssensor erfaßt wird,
höher ist als die voreingestellte Einbrennspannung.
Ferner erzeugt der Einbrennsensor das Ausgangssignal, wel
ches den inneren Spannungsgenerator in die Einbrenntestbe
triebsart rücksetzt, wenn das Signal /CAS seinen "niedrigen"
logischen Zustand hat und das Signal /WE seinen "hohen" lo
gischen Zustand hat, wenn sich das Signal /RAS von seinem
"hohen" zu seinem "niedrigen" logischen Pegel ändert und
wenn das Signal /CAS seinen "hohen" logischen Zustand bei
behält, während sich das Signal /RAS von seinem "hohen" lo
gischen Zustand zu seinem "niedrigen" logischen Zustand und
erneut zu seinem "hohen" logischen Zustand ändert, sowie
wenn der erfaßte Spannungspegel der äußeren Spannungsversor
gung niedriger ist als derjenige der voreingestellten Ein
brennspannung.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung
werden nachfolgend unter Bezugnahme auf die beiliegenden
Zeichnungen näher erläutert. Es zeigen:
Fig. 1 ein Blockdiagramm einer bekannten Einbrenntest
schaltung in einer Halbleiterspeichervorrichtung;
Fig. 2 ein Blockdiagramm einer Einbrenntestschaltung, die
gemäß der vorliegenden Erfindung konfiguriert ist;
Fig. 3 eine zeitliche Darstellung zum Erläutern der Be
triebsweise der Einbrenntestschaltung der Erfin
dung;
Fig. 4 ein detailliertes Schaltungsdiagramm einer Erfas
sungssteuerschaltung 70 gemäß Fig. 2;
Fig. 5 ein detailliertes Schaltungsdiagramm des Einbrenn
sensors 80 gemäß Fig. 2;
Fig. 6 Signalverläufe, die von den jeweiligen Teilen der
Schaltung gemäß Fig. 5 abgeleitet sind; und
Fig. 7 eine Kurvendarstellung einer typischen Änderung der
inneren Versorgungsspannung in Abhängigkeit von der
äußeren Leistungsversorgungsspannung.
Wie in Fig. 2 gezeigt ist, umfaßt ein bevorzugtes Ausfüh
rungsbeispiel der Einbrenntestschaltung für die Halbleiter
speichervorrichtung gemäß der vorliegenden Erfindung einen
Zeitgabegenerator 60, welcher die Signale WCBR, CBR und ROR
auf der Grundlage des Zustandes äußerer Eingangssignale
/RAS, /CAS und /WE erzeugt. Die Ausgangsleitungen, welche
die Signale WCBR, CBR und ROR des Zeitgabegenerators 60 füh
ren, sind mit einer Erfassungssteuerschaltung 70 sowie mit
einem Einbrennsensor 80 verbunden. Der Ausgang des Einbrenn
sensors 80 wird dem Generator 30 für die innere Spannung zu
geführt.
Ferner ist der Ausgang der Erfassungssteuerschaltung 70 mit
dem Aktivierungseingang des Spannungssensors 20 verbunden.
Der Ausgang des Spannungssensors 20 ist mit dem Einbrenn
sensor 80 verbunden.
Der Zeitgabegenerator 60 ist ein Teil der peripheren Schal
tung einer Halbleiterspeichervorrichtung, wie beispielsweise
eines dynamischen RAN, welche das zeitliche Verhalten des
Reihenadressabtastsignales (/RAS), des Spaltenadressabtast
signales (/CAS) und des Schreibaktivierungssignales (/WE)
erzeugt, und welche das CBR-Signal (/CAS before /RAS refresh
= CBR), das ROR-Signal (/RAS only refresh = ROR) und das
Schreib-Aktivierungs-CBR-Signal bzw. WCBR-Signal (Write
Enable CBR = WCBR) erzeugt, wodurch die Betriebsweise der
Speichervorrichtung in eine Testbetriebsart geschaltet wird.
Die genannten WCBR-, CBR- und ROR-Signale sind gegenseitig
exclusiv, d. h., daß lediglich eines dieser drei Signale zu
einem bestimmten Zeitpunkt einen "hohen" logischen Pegel
hat.
Wie dies in Fig. 4 gezeigt ist, umfaßt die Erfassungssteuer
schaltung 70 ein NOR-Gatter G1 zum Empfangen der WCBR-, CBR-
und ROR-Signale von dem Zeitgabegenerator 60, einen Inverter
INV0, der mit dem Ausgang des Gatters G1 verbunden ist, eine
Inverterkette INV1 bis INV2n, wobei diese Inverter geradzah
lig sind und parallel zu dem Inverter INV0 geschaltet sind,
ein NAND-Gatter G2, das mit den Ausgängen der jeweiligen In
verter INV0 und INV2n verbunden ist, sowie einen Inverter
INV, welcher mit dem Ausgang des Gatters G2 verbunden ist.
Wenn die logisch "hohen" Signale WCBR, CBR oder ROR an den
Eingang des NOR-Gatters G1 angelegt werden, ändert das Aus
gangssignal des Gatters G1 seinen Pegelzustand nach "nied
rig". Dieses logische "niedrige" Signal wird den Invertern
INV0 und INV1 bis INV2n zugeführt, um einen Puls von kurzer
Zeitdauer mit "niedrigem" Pegel am Ausgang des NAND-Gatters
G2 aufgrund der Differenz der Zeitverzögerung zwischen dem
Inverter INV0 und den Invertern INV1 bis INV2n zu erzeugen.
Dieser kurze Puls von niedrigem logischen Pegel erscheint am
Ausgang des Inverters INV als ein Puls (EN) mit "hohem" lo
gischen Pegel, welcher an den Spannungssensor 20 gemäß Fig.
2 angelegt wird.
Die detaillierte Schaltungskonfiguration des Einbrennsensors
80 gemäß Fig. 2 ist in Fig. 5 gezeigt, wobei die Zeitgabe
signale WCBR, CBR und ROR von dem Zeitgabegenerator 60 sowie
das Ausgangssignal HVCC des Spannungssensors 20 kombiniert
werden, um das Einbrenntestbetriebsartsignal zu erzeugen.
Daher werden die Eingangssignale des NAND-Gatters G10 mit
den WCBR- und HVCC-Signalen angelegt, wobei die Eingangs
signale des NOR-Gatters G12 mit den CBR- und ROR-Signalen
angelegt werden. Der Ausgangs des Gatters G10 ist mit einem
Eingang des NOR-Gatters G11 verbunden, dessen weiterer Ein
gang mit dem /RESET-Eingangsanschluß durch einen Inverter
INV20 verbunden ist, um das Ausgangssignal des Einbrennsen
sors 80 in einen "hohen" logischen Pegel zu bringen, wenn
die Speichervorrichtung leistungsmäßig hochgefahren wird,
d. h. wenn sie anfänglich mit der Leistungsversorgungsspan
nung betrieben wird.
Ferner wird der Ausgang des NOR-Gatters G11 dem "Setz"-Ein
gang eines Flip-Flop 90 zugeführt, während der Ausgang des
Gatters G12 mit einem Eingang des NAND-Gatters G13 durch
einen Inverter INV30 verbunden ist und der andere Eingang
desselben mit dem Eingang des HVCC-Signales durch einen In
verter INV10 verbunden ist. Wiederum ist der Ausgang des
Gatters G13 mit einem Eingang des NAND-Gatters G14 verbun
den, um eine Kombination mit dem /RESET-Signal herbeizufüh
ren, wobei dessen Ausgang mit dem "RESET"-Eingang des Flip-
Flop 90 verbunden ist. Der Ausgang /Q des Flip-Flop 90 lie
fert das Einbrenntestbetriebsartsignal (/BITM).
In ähnlicher Weise wie bei der bekannten Schaltung ist der
Generator 30 für die innere Spannung derart konfiguriert,
daß eine Bezugsspannung VREF von dem Bezugsspannungsgenera
tor 10 und der Einbrenntestbetriebsartsignalausgang von dem
Einbrennsensor 80 angelegt werden, um die innere Spannung
Vint zu erzeugen, die dem Speicherarray 50 zugeführt wird.
Die Betriebsweise sowie die Wirkung der Einbrenntestschal
tung gemäß der vorliegenden Erfindung werden aufgrund der
nachfolgenden Beschreibung unter Bezugnahme auf das Zeit
diagramm gemäß Fig. 3 verdeutlicht.
Das Testbetriebsartzeitgabesignal WCBR wird innerhalb des
Zeitgabegenerators 60 erzeugt, wenn das /CAS-Signal und das
/WE-Signal ihren "niedrigen" logischen Zustand haben und
wenn sich das /RAS-Signal bezüglich seines Pegelzustandes
von "hoch" nach "niedrig" ändert. Gemäß Fig. 3 (e) hat der
Signalverlauf des WCBR-Signales einen "hohen" logischen Zu
stand bei dem oben beschriebenen äußeren Eingangssignalzu
stand (d. h. der sogenannten "WCBR-Bedingung"). Wenn das
WCBR-Signal mit "hohem" logischen Pegel an die Erfassungs
steuerschaltung 70 angelegt wird, wird ein Aktivierungspuls
(EN) mit einem "hohen" Pegelzustand und kurzer Zeitdauer
(vergleiche Fig. 3h) erzeugt. Dieser Aktivierungspuls akti
viert den Spannungssensor 20, so daß dieser während des
Zeitintervalles des Aktivierungspulses wirksam ist. Dadurch
erfaßt der Spannungssensor 20 den Eingangspegel der äußeren
Leistungsversorgung Vcc während der Aktivierungspuls (EN)
einen "hohen" Pegelzustand hat.
Wenn die durch den Spannungssensor 20 erfaßte Spannung der
äußeren Leistungsversorgung Vcc höher als die Spannung ist,
welche für die Einstellung des Einbrenntestes Vbin verwendet
wird, wird das Ausgangssignal HVCC mit "hohem" Pegel erzeugt
und durch den Spannungssensor 20 gehalten. Zu diesem Zeit
punkt bestimmt der Einbrennsensor 80 die Betriebsart der
Speichervorrichtung auf der Grundlage des Pegelzustandes des
empfangenen WCBR-Signales sowie des gehaltenen Ausgangssig
nales HVCC.
Wenn das Ausgangssignal HVCC des Spannungssensors 20 einen
"hohen" Pegelzustand hat (Vcc < Vbin) und das WCBR-Signal
einen "hohen" Pegel hat, erzeugt der Einbrennsensor 80 das
Einbrenntestbetriebsartsignal mit "niedrigem" Pegel (/BITM;
vergleiche Fig. 3j), wodurch die Speichervorrichtung in die
Einbrenntestbetriebsart eintreten kann.
Wenn der Einbrennsensor 80 in die Einbrenntestbetriebsart
gesetzt wird, wird das gehaltene /BITN-Signal durch den Ein
brennsensor 80 an den Generator 30 für die innere Spannung
angelegt. Zu diesem Zeitpunkt ändert der Generator 30 für
die innere Spannung seinen Betriebszustand, wie dies in Fig.
7 gezeigt ist, von der Erzeugung einer konstanten inneren
Spannung Vint1 unabhängig von dem Anstieg der äußeren Ver
sorgungsspannung zu der Erzeugung einer ansteigenden inneren
Spannung Vint2 proportional zu dem Anstieg der äußeren Lei
stungsversorgungsspannung.
Wenn jetzt der Zustand der Eingangssignale /RAS, /CAS und
/WE der WCBR-Bedingung entspricht und wenn die Spannung der
äußeren Leistungsversorgung Vcc, die durch den Spannungs
sensor 20 erfaßt wird, niedriger als die Spannung Vbin ist,
die für den Einbrenntest festgesetzt ist, behält das Aus
gangssignal HVCC des Spannungssensors 20 seinen anfänglichen
"niedrigen" Zustand bei, wobei das Ausgangssignal /BITN des
Einbrennsensors 80 gleichfalls seinen "hohen" Pegelzustand
beibehält. Dies ermöglicht es, daß die Einbrenntestschaltung
in einer normalen parallelen Testbetriebsart arbeitet und
der Generator 30 für die innere Spannung eine konstante in
nere Spannung beibehält und erzeugt, wie dies nicht bei der
Einbrenntestbetriebsart der Fall ist.
Obwohl die Spannung der äußeren Leistungsversorgung Vcc zu
diesem Zeitpunkt über die voreingestellte Spannung Vbin für
den Einbrenntest ansteigt, wird der Spannungssensor 20 nicht
mit dem Aktivierungspuls EN beaufschlagt, so daß dessen Aus
gangssignal HVCC seinen "niedrigen" Pegelzustand beibehält,
falls der Zustand der äußeren Eingangssignale nicht der
WCBR-Bedingung entspricht. Da ferner der Einbrennsensor 80
sein Ausgangssignal /BITM in einem "hohen" Pegelzustand bei
behält, behält der Generator 30 für die innere Spannung eine
konstante innere Spannung an seinem Ausgang bei.
Hierdurch wird die Speichervorrichtung davon abgehalten, in
die Einbrenntestbetriebsart aufgrund des Rauschens der
äußeren Leistungsversorgungsspannung einzutreten.
Wenn die Betriebsweise der Einbrenntestschaltung gemäß der
Erfindung in die Einbrenntestbetriebsart eingestellt wird,
wodurch die WCBR-Bedingung erfüllt wird, und wenn die er
forderliche äußere Leistungsversorgungsspannung höher ist
als die voreingestellte Einbrennspannung, wird der darauf
folgende Speicherzugriff auf die Speichervorrichtung in der
Einbrenntestbetriebsart durchgeführt, wobei anderenfalls die
spezielle Bedingung, die nachfolgend erläutert wird, erfüllt
ist.
Das bedeutet, daß die Änderung der Betriebsweise von der
Einbrenntestbetriebsweise in die normale Betriebsweise zu
dem CBR-Auffrischzeitpunkt oder dem ROR-Auffrischzeitpunkt
sowie bei einer niedrigen äußeren Leistungsversorgungsspan
nung, die unterhalb der voreingestellten Einbrennspannung
Vbin liegt, durchgeführt wird. Zu diesem Zeitpunkt erzeugt
der Zeitgabegenerator 60 das CBR-Ausgangssignal (vergleiche
Fig. 3f), wenn das /CAS-Eingangssignal seinen "niedrigen"
Pegelzustand aufweist und das /WE-Signal seinen "hohen" Pe
gelzustand hat, wenn das /RAS-Signal seinen Pegelzustand von
"hoch" nach "niedrig" ändert (die sogenannte "CBR-Bedin
gung").
Gleichfalls das ROR-Ausgangssignal erzeugt (vergleiche Fig.
3g), wenn das /CAS-Signal seinen "hohen" Pegelzustand bei
behält, wenn das /RAS-Signal seinen Pegelzustand von "hoch"
nach "niedrig" und erneut nach "hoch" ändert (die sogenannte
"ROR-Bedingung").
Wenn das CBR-Signal oder das ROR-Signal von der Erfassungs
steuerschaltung 70 empfangen werden, erzeugt diese einen
Aktivierungspuls EN von kurzer Zeitdauer in der gleichen
Art, als ob das WCBR-Signal an die Erfassungssteuerschaltung
70 angelegt wird. Daraufhin wird der Spannungssensor 20
durch den Aktivierungspuls aktiviert und erfaßt den Span
nungspegel der äußeren Versorgungsspannung Vcc während des
kurzen Zeitintervalles.
Falls die Spannung Vcc größer als Vbin ist, behält das
Ausgangssignal HVCC des Spannungssensors 20 seinen "hohen"
Pegelzustand bei. Gleichfalls wird der gehaltene "niedrige"
Pegel des Ausgangssignales /BITN des Einbrennsensors 80
beibehalten. Daher arbeitet die Speichervorrichtung ständig
in der Einbrenntestbetriebsart, wobei während dieser
Betriebsart das CBR-Auffrischen oder das ROR-Auffrischen
durchgeführt wird.
Wenn jedoch der erfaßte Spannungspegel der äußeren Span
nungsversorgung niedriger als die voreingestellte Einbrenn
spannung (Vcc < Vbin) bei Vorliegen der CBR-Bedingung oder
der ROR-Bedingung ist, ändert sich das Ausgangssignal /BITM
des Einbrennsensors 80 von seinem "niedrigen" in seinen
"hohen" logischen Pegel, woraufhin der Generator 30 für die
innere Spannung, der das /BITX-Signal mit "hohem" Pegel em
pfängt, eine Rücksetzung der Speichervorrichtung in die nor
male Betriebsart ermöglicht, wobei eine konstante innere
Spannung unabhängig von dem Anstieg der äußeren Leistungs
versorgungsspannung erzeugt wird.
Daher wird die Einbrenntestbetriebsweise des Generators 30
für die innere Spannung, der die erhöhte innere Spannung
proportional zu dem Anstieg der äußeren Versorgungsspannung
erzeugte, angehalten.
Das Signalerzeugungsverfahren für das /BITN-Signal innerhalb
des Einbrennsensors 80, welches das Setzen und Rücksetzen
der Einbrenntestbetriebsart bestimmt, wird detailliert unter
Bezugnahme auf das Zeitdiagramm der Fig. 6 beschrieben.
Es ist vorgesehen, daß die Zeitgabesignale WCBR, CBR, ROR
sowie das Ausgangssignal HVCC an die Gatter G10 und G12 ge
mäß Fig. 5 mit dem in Fig. 3 gezeigten Signalstatus angelegt
werden.
Im Verlauf der Einstellung der Einbrenntestbetriebsart hat
das WCBR-Eingangssignal einen "hohen" Pegelzustand. Gleich
falls hat das HVCC-Eingangssignal einen "hohen" Pegel. Daher
wird der Ausgang (L) des NAND-Gatters G10 "niedrig". Da zu
diesem Zeitpunkt das CBR-Signal und das ROR-Signal, welche
an die beiden Eingänge des NOR-Gatters G12 angelegt werden,
einen "niedrigen" Pegelzustand haben, wird der Ausgang des
Gatters G12 nach "hoch" gesetzt und durch einen Inverter
INV30 erneut auf "niedrig" gesetzt. Dieses Signal mit "nied
rigem" Pegel wird an die Eingänge des NAND-Gatters G13 zu
sammen mit dem HVCC-Ausgangssignal angelegt, welches sich
durch einen Inverter INV10 in den "niedrigen" Pegelzustand
ändert, um an dem Ausgang (N) desselben ein Signal mit "ho
hem" Pegel zu erzeugen.
Dieses Signal mit "hohem" Pegel wird an die Eingänge des
NAND-Gatters G14 zusammen mit dem /RESET-Signal von "hohem"
Pegel angelegt, wodurch das Rücksetzsignal an dem Ausgang
(R) des Gatters G14 auf einen "niedrigen" Pegel gesetzt
wird.
Das Rücksetzsignal R wird an den Rücksetzeingang des Flip-
Flop 90 angelegt. Am Ausgang Q sowie an dem Ausgang /Q des
Flip-Flop 90 werden daher Signale mit "hohem" bzw. "niedri
gem" Pegelzustand erzeugt. Das Ausgangssignal /Q mit "nied
rigem" Pegel bildet das Einbrenntestbetriebsartsignal /BITN
und wird an dem Generator 30 für die innere Spannung ange
legt.
Das Signal /BITM mit "niedrigem" Pegelzustand ändert seinen
Pegelzustand nach "hoch" im Verlaufe des Rücksetzens der
Einbrenntestbetriebsart in Reaktion auf "hohe" Pegel der
CBR- oder ROR-Zeitgabesignale. Zu dem CBR-Zeitpunkt haben
das CBR-Signal und ROR-Signal, die von dem Gatter G12 em
pfangen werden, einen "hohen" bzw. "niedrigen" Pegelzustand.
Zu dem ROR-Zeitpunkt haben das CBR-Signal und das ROR-Signal
einen "niedrigen" bzw. "hohen" Pegelzustand.
Daher stellen die Signalverläufe N und R gemäß Fig. 6 die
Signalantworten zu dem CBR-Zeitpunkt an den Ausgängen der
Gatter G13 bzw. G14 in Fig. 5 dar. Die Signalverläufe N- und
R- gemäß Fig. 6 sprechen auf das ROR-Zeitgabesignal an.
Fig. 7 zeigt eine funktionale Kurvendarstellung einer typi
schen Änderung der Innenspannung, wenn der Generator 30 für
die innere Spannung in eine normale Betriebsart und in eine
Einbrenntestbetriebsart eingestellt wird. Erneut ist eine
ansteigende innere Spannung Vint2 dargestellt, die propor
tional zu der äußeren Versorgungsspannung Vcc ist, wenn der
Status der äußeren Eingangssignale die WCBR-Bedingung er
füllt und die äußere Leistungsversorgungsspannung Vcc höher
wird als die voreingestellte Einbrennspannung Vbin, sowie
eine konstante innere Spannung Vint1, die unabhängig von dem
Anstieg der äußeren Leistungsversorgungsspannung ist, wenn
der Status der äußeren Eingangssignale der CBR-Bedingung
oder der ROR-Bedingung entspricht und die äußere Spannung
Vcc niedriger als die voreingestellte Einbrennspannung Vbin
ist.
Aus der obigen Beschreibung ist es offenkundig, daß die
Spannungserfassungssteuerung gemäß der Erfindung bewirkt,
daß der Spannungssensor lediglich dann wirksam ist, wenn ein
Puls von kurzer Zeitdauer zugeführt wird, wodurch die Lei
stungsaufnahme des Spannungssensors auch bei der Erfassungs
operation für die äußere Leistungsversorgungsspannung ver
nachlässigbar ist.
Da ferner die Einbrenntestbetriebsart bei der Speichervor
richtung aktiviert wird, wenn äußere Eingangssignale die
spezielle Bedingung erfüllen und die Spannung der äußeren
Leistungsversorgung höher als die voreingestellte Spannung
für den Einbrenntest wird, wird es verhindert, daß die Spei
chervorrichtung in die Einbrenntestbetriebsart aufgrund des
Rauschens der äußeren Leistungsversorgungsspannung eintritt.
Claims (5)
1. Einbrenntestschaltung für eine Halbleiterspeichervor
richtung, mit:
einem Bezugsspannungsgenerator (10) zum Erzeugen einer Bezugsspannung;
einem Spannungssensor (20) zum Erfassen des Eingangs pegels einer äußeren Leistungsversorgungsspannung (Vcc); und
einem Generator (30) für eine innere Spannung zum Zu führen einer in Abhängigkeit von der angelegten äußeren Leistungsversorgungsspannung (Vcc) ansteigenden inneren Spannung zu der Halbleiterspeichervorrichtung (50);
gekennzeichnet durch
einen Zeitgabegenerator (60) zum Erzeugen von Zeitgabe signalen (WCBR, CBR, ROR) in Reaktion auf den eingangs seitigen Status äußerer Eingangssignale (/RAS, /CAS, /WE);
eine Erfassungssteuerschaltung (70) zum Erzeugen eines Pulses (EN) von kurzer Zeitdauer in Reaktion auf den eingangsseitigen Status der Zeitgabesignale (WCBR, CBR, ROR); und
einen Einbrennsensor (80) zum Erzeugen eines Ausgangs signales, welches den Beginn oder das Ende der Einbrenn testbetriebsart auf der Grundlage des eingangsseitigen Status der Zeitgabesignale (WCBR, CBR, ROR) sowie auf der Grundlage des Ausgangssignalpegels des Spannungs sensors (20) bestimmt;
wobei der Spannungssensor (20) ein Ausgangssignal (HVCC) erzeugt, welches darstellt, ob der Eingangspegel der äußeren Leistungsversorgungsspannung (Vcc) höher als eine vorgegebene Spannung (Vbin) für den Einbrenntest während der kurzen Pulsdauer des Pulses (EN) ist, welche von der Erfassungssteuerschaltung (90) festgelegt wird; und
wobei der Generator (30) für die innere Spannung entwe der eine konstante innere Spannung oder eine ansteigende innere Spannung abhängig von angelegten äußeren Lei stungsversorgungsspannung der Halbleiterspeichervorrich tung (50) in Reaktion auf den Status des Ausgangssigna les (/BITN) des Einbrennsensors (80) zuführt.
einem Bezugsspannungsgenerator (10) zum Erzeugen einer Bezugsspannung;
einem Spannungssensor (20) zum Erfassen des Eingangs pegels einer äußeren Leistungsversorgungsspannung (Vcc); und
einem Generator (30) für eine innere Spannung zum Zu führen einer in Abhängigkeit von der angelegten äußeren Leistungsversorgungsspannung (Vcc) ansteigenden inneren Spannung zu der Halbleiterspeichervorrichtung (50);
gekennzeichnet durch
einen Zeitgabegenerator (60) zum Erzeugen von Zeitgabe signalen (WCBR, CBR, ROR) in Reaktion auf den eingangs seitigen Status äußerer Eingangssignale (/RAS, /CAS, /WE);
eine Erfassungssteuerschaltung (70) zum Erzeugen eines Pulses (EN) von kurzer Zeitdauer in Reaktion auf den eingangsseitigen Status der Zeitgabesignale (WCBR, CBR, ROR); und
einen Einbrennsensor (80) zum Erzeugen eines Ausgangs signales, welches den Beginn oder das Ende der Einbrenn testbetriebsart auf der Grundlage des eingangsseitigen Status der Zeitgabesignale (WCBR, CBR, ROR) sowie auf der Grundlage des Ausgangssignalpegels des Spannungs sensors (20) bestimmt;
wobei der Spannungssensor (20) ein Ausgangssignal (HVCC) erzeugt, welches darstellt, ob der Eingangspegel der äußeren Leistungsversorgungsspannung (Vcc) höher als eine vorgegebene Spannung (Vbin) für den Einbrenntest während der kurzen Pulsdauer des Pulses (EN) ist, welche von der Erfassungssteuerschaltung (90) festgelegt wird; und
wobei der Generator (30) für die innere Spannung entwe der eine konstante innere Spannung oder eine ansteigende innere Spannung abhängig von angelegten äußeren Lei stungsversorgungsspannung der Halbleiterspeichervorrich tung (50) in Reaktion auf den Status des Ausgangssigna les (/BITN) des Einbrennsensors (80) zuführt.
2. Einbrenntestschaltung nach Anspruch 1, dadurch gekenn
zeichnet,
daß der Einbrennsensor (80) das Ausgangssignal erzeugt,
durch das der Generator (30) für die innere Spannung in
die Einbrenntestbetriebsart zu bringen ist, wenn sowohl
das /CAS- wie auch das /WE-Signal einen "niedrigen" Pe
gelzustand haben, wenn sich der Pegelzustand des /RAS-
Signales von "hoch" nach "niedrig" ändert und wenn der
Spannungspegel der äußeren Leistungsversorgung, welcher
durch den Spannungssensor (20) erfaßt wird, höher als
die voreingestellte Einbrennspannung (Vbin) ist.
3. Einbrenntestschaltung nach Anspruch 1 oder 2, dadurch
gekennzeichnet,
daß der Einbrennsensor (80) das Ausgangssignal, durch
das der Generator (30) für die innere Spannung die Ein
brenntestbetriebsart rücksetzen läßt, erzeugt, wenn das
/CAS-Signal seinen "niedrigen" logischen Pegel und das
/WE-Signal seinen "hohen" logischen Pegel aufweist, wenn
sich das /RAS-Signal von dem "hohen" zu dem "niedrigen"
logischen Pegel ändert und wenn das /CAS-Signal seinen
"hohen" Pegelzustand beibehält, während das /RAS-Signal
seinen Pegelzustand von "hoch" nach "niedrig" und sodann
nach "hoch" ändert, sowie wenn der erfaßte Spannungs
pegel der äußeren Versorgungsspannung (Vcc) niedriger
ist als die voreingestellte Einbrennspannung (Vbin).
4. Einbrenntestschaltung nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
daß die Erfassungssteuerschaltung (70) ein NOR-Gatter
(G1) zum Empfangen der Zeitgabesignale (WCBR, CBR, ROR)
von dem Zeitgabegenerator (60), einen Inverter (INV0),
der mit dem Ausgang des NOR-Gatters (G1) verbunden ist,
eine Inverterkette (INV1 bis INV2n) mit einer geradzah
ligen Anzahl von Invertern, die parallel zu dem Inverter
(INV0) geschaltet sind, ein NAND-Gatter (G2) das mit den
Ausgängen der jeweiligen Inverter (INV0 und INV2n) ver
bunden ist, und einen Inverter (INV) umfaßt, der mit dem
Ausgang des Gatters (G2) verbunden ist.
5. Einbrenntestschaltung nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet,
daß der Einbrennsensor (80) derart konfiguriert ist, daß die Eingänge des NAND-Gatters (G10) mit den WCBR- und HVCC-Signalen beaufschlagt werden,
daß die Eingänge des NOR-Gatters (G12) mit den CBR- und ROR-Signalen beaufschlagt werden,
daß der Ausgang des Gatters (G10) einem Eingang des NOR-Gatters (G11) zugeführt wird und der andere Ausgang desselben mit dem /RESET-Eingangsanschluß durch einen Inverter (INV20) verbunden ist und des Ausgang des NOR-Gatters (G11) mit dem "Setz"-Eingang eines Flip-Flop (90) verbunden ist,
daß der Ausgang des Gatters (G12) mit einem Eingang des NAND-Gatters (G13) durch einen Inverter (INV30) verbun den ist,
daß der andere Eingang des NAND-Gatters (G13) mit dem Eingangsanschluß für das HVCC-Signal durch einen Inver ter (INV10) verbunden ist,
daß der Ausgang des Gatters (G13) mit einem Eingang des NAND-Gatters (G14) verbunden ist, um eine Kombination mit dem /RESET-Signal herbeizuführen,
daß der Ausgang desselben mit dem "Rücksetz"-Eingang des Flip-Flop (90) verbunden ist, und
daß das Einbrenntestbetriebsartsignal (/BITN) an dem Ausgang (/Q) des Flip-Flop (90) erzeugt wird.
daß der Einbrennsensor (80) derart konfiguriert ist, daß die Eingänge des NAND-Gatters (G10) mit den WCBR- und HVCC-Signalen beaufschlagt werden,
daß die Eingänge des NOR-Gatters (G12) mit den CBR- und ROR-Signalen beaufschlagt werden,
daß der Ausgang des Gatters (G10) einem Eingang des NOR-Gatters (G11) zugeführt wird und der andere Ausgang desselben mit dem /RESET-Eingangsanschluß durch einen Inverter (INV20) verbunden ist und des Ausgang des NOR-Gatters (G11) mit dem "Setz"-Eingang eines Flip-Flop (90) verbunden ist,
daß der Ausgang des Gatters (G12) mit einem Eingang des NAND-Gatters (G13) durch einen Inverter (INV30) verbun den ist,
daß der andere Eingang des NAND-Gatters (G13) mit dem Eingangsanschluß für das HVCC-Signal durch einen Inver ter (INV10) verbunden ist,
daß der Ausgang des Gatters (G13) mit einem Eingang des NAND-Gatters (G14) verbunden ist, um eine Kombination mit dem /RESET-Signal herbeizuführen,
daß der Ausgang desselben mit dem "Rücksetz"-Eingang des Flip-Flop (90) verbunden ist, und
daß das Einbrenntestbetriebsartsignal (/BITN) an dem Ausgang (/Q) des Flip-Flop (90) erzeugt wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR92018222U KR960005387Y1 (ko) | 1992-09-24 | 1992-09-24 | 반도체 메모리의 번 인 테스트(Burn-In Test) 장치 |
KR92-18222U | 1992-09-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4332618A1 true DE4332618A1 (de) | 1994-03-31 |
DE4332618B4 DE4332618B4 (de) | 2004-09-16 |
Family
ID=19340612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4332618A Expired - Fee Related DE4332618B4 (de) | 1992-09-24 | 1993-09-24 | Einbrenntestschaltung für eine Halbleiterspeichervorrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5452253A (de) |
JP (1) | JP3397850B2 (de) |
KR (1) | KR960005387Y1 (de) |
DE (1) | DE4332618B4 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19630913B4 (de) * | 1996-02-01 | 2012-08-09 | Lg Semicon Co., Ltd. | Schaltung zur Erfassung sowohl eines Normalbetriebs als auch eines Einbrennbetriebs einer Halbleitervorrichtung |
CN109147860A (zh) * | 2017-06-27 | 2019-01-04 | 华邦电子股份有限公司 | 存储器存储装置及其测试方法 |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3142435B2 (ja) * | 1994-02-15 | 2001-03-07 | 株式会社東芝 | 半導体集積回路装置 |
KR0119887B1 (ko) * | 1994-06-08 | 1997-10-30 | 김광호 | 반도체 메모리장치의 웨이퍼 번-인 테스트 회로 |
KR0135108B1 (ko) * | 1994-12-13 | 1998-04-25 | 김광호 | 스트레스 테스트 회로를 포함하는 반도체 메모리 장치 |
DE19524874C1 (de) * | 1995-07-07 | 1997-03-06 | Siemens Ag | Verfahren zum Versetzen einer integrierten Schaltung von einer ersten in eine zweite Betriebsart |
KR0172399B1 (ko) * | 1995-09-19 | 1999-03-30 | 김광호 | 과전류를 방지하기 위한 번-인 단축회로를 내장한 반도체 메모리 장치 |
US5745499A (en) * | 1995-10-11 | 1998-04-28 | Micron Technology, Inc. | Supervoltage detection circuit having a multi-level reference voltage |
KR0179551B1 (ko) * | 1995-11-01 | 1999-04-15 | 김주용 | 고전위 발생기 |
KR100214466B1 (ko) * | 1995-12-26 | 1999-08-02 | 구본준 | 반도체 메모리의 셀프 번인회로 |
US5787096A (en) * | 1996-04-23 | 1998-07-28 | Micron Technology, Inc. | Circuit and method for testing an integrated circuit |
KR100228766B1 (ko) * | 1996-06-29 | 1999-11-01 | 김영환 | 내부 전위 발생장치 |
US5727001A (en) * | 1996-08-14 | 1998-03-10 | Micron Technology, Inc. | Circuit and method for testing an integrated circuit |
US5754559A (en) * | 1996-08-26 | 1998-05-19 | Micron Technology, Inc. | Method and apparatus for testing integrated circuits |
KR100200926B1 (ko) * | 1996-08-29 | 1999-06-15 | 윤종용 | 내부전원전압 발생회로 |
KR19990055280A (ko) * | 1997-12-27 | 1999-07-15 | 윤종용 | 번-인 테스트 장치의 모니터 보드 감시장치 |
KR100319164B1 (ko) | 1997-12-31 | 2002-04-22 | 박종섭 | 다중레벨검출에의한다중구동장치및그방법 |
US6119252A (en) * | 1998-02-10 | 2000-09-12 | Micron Technology | Integrated circuit test mode with externally forced reference voltage |
US6137301A (en) * | 1998-05-11 | 2000-10-24 | Vanguard International Semiconductor Company | EPROM used as a voltage monitor for semiconductor burn-in |
US5949726A (en) * | 1998-07-22 | 1999-09-07 | Vanguard International Semiconductor Corporation | Bias scheme to reduce burn-in test time for semiconductor memory while preventing junction breakdown |
KR100302617B1 (ko) * | 1999-09-01 | 2001-11-01 | 김영환 | 번인 테스트 회로 |
US6185139B1 (en) * | 2000-01-12 | 2001-02-06 | Motorola, Inc. | Circuit and method for enabling semiconductor device burn-in |
US6651199B1 (en) * | 2000-06-22 | 2003-11-18 | Xilinx, Inc. | In-system programmable flash memory device with trigger circuit for generating limited duration program instruction |
US6650105B2 (en) | 2000-08-07 | 2003-11-18 | Vanguard International Semiconductor Corporation | EPROM used as a voltage monitor for semiconductor burn-in |
KR100380344B1 (ko) * | 2000-08-09 | 2003-04-14 | 삼성전자주식회사 | 패키지 번인 테스트가 가능한 반도체 장치 및 패키지 번인테스트방법 |
KR20020069860A (ko) * | 2001-02-28 | 2002-09-05 | (주)실리콘세븐 | 외부 전원 전압을 이용한 번인 테스트 구동 회로 |
US6529436B1 (en) * | 2001-04-26 | 2003-03-04 | Lsi Logic Corporation | Supply degradation compensation for memory self time circuits |
KR100439101B1 (ko) * | 2001-12-24 | 2004-07-05 | 주식회사 하이닉스반도체 | 번인 스트레스 전압 제어 장치 |
JP2004062924A (ja) * | 2002-07-25 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその初期化方法 |
KR100542695B1 (ko) * | 2003-11-13 | 2006-01-11 | 주식회사 하이닉스반도체 | 반도체 소자의 테스트 모드 회로 |
KR100691486B1 (ko) * | 2004-07-13 | 2007-03-09 | 주식회사 하이닉스반도체 | 반도체메모리소자 |
JP2007019094A (ja) * | 2005-07-05 | 2007-01-25 | Matsushita Electric Ind Co Ltd | 半導体試験装置 |
US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
US7705600B1 (en) * | 2006-02-13 | 2010-04-27 | Cypress Semiconductor Corporation | Voltage stress testing of core blocks and regulator transistors |
KR100761371B1 (ko) * | 2006-06-29 | 2007-09-27 | 주식회사 하이닉스반도체 | 액티브 드라이버 |
KR100816729B1 (ko) * | 2006-09-28 | 2008-03-25 | 주식회사 하이닉스반도체 | 코어전압 생성 장치 및 그를 포함하는 반도체 메모리 장치 |
KR100873613B1 (ko) * | 2006-11-14 | 2008-12-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 전압 생성 회로 및 방법 |
JP2012252733A (ja) * | 2011-05-31 | 2012-12-20 | Elpida Memory Inc | 半導体装置 |
KR101926603B1 (ko) * | 2011-12-08 | 2018-12-10 | 삼성전자 주식회사 | 반도체 메모리 장치 및 반도체 메모리 장치의 번-인 테스트 방법 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1049838A1 (ru) * | 1982-04-16 | 1983-10-23 | Организация П/Я Х-5263 | Устройство контрол интегральных схем |
US4680762A (en) * | 1985-10-17 | 1987-07-14 | Inmos Corporation | Method and apparatus for locating soft cells in a ram |
DE3639169A1 (de) * | 1986-01-21 | 1987-07-23 | Mitsubishi Electric Corp | Halbleiterspeichervorrichtung |
DE3903714A1 (de) * | 1988-03-14 | 1989-09-28 | Mitsubishi Electric Corp | Halbleiterspeichereinrichtung mit einer testmode-setzschaltung |
DD292328A5 (de) * | 1990-02-26 | 1991-07-25 | Fz Mikroelektronik Dresden,De | Verfahren und schaltungsanordnung fuer den selbsttest dynamischer halbleiterspeicher mit wahlfreiem zugriff |
US5119337A (en) * | 1989-05-20 | 1992-06-02 | Kabushiki Kaisha Toshiba | Semiconductor memory device having burn-in test function |
DE4226048A1 (de) * | 1991-08-19 | 1993-02-25 | Samsung Electronics Co Ltd | Elektrisch programmierbarer zur internen stromversorgungserzeugung geeigneter schaltkreis |
DE4226047A1 (de) * | 1991-08-19 | 1993-02-25 | Samsung Electronics Co Ltd | Eine interne spannungsversorgung erzeugender schaltkreis |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH081747B2 (ja) * | 1989-05-08 | 1996-01-10 | 三菱電機株式会社 | 半導体記憶装置およびその動作方法 |
US5063304A (en) * | 1990-04-27 | 1991-11-05 | Texas Instruments Incorporated | Integrated circuit with improved on-chip power supply control |
-
1992
- 1992-09-24 KR KR92018222U patent/KR960005387Y1/ko not_active IP Right Cessation
-
1993
- 1993-09-23 US US08/125,574 patent/US5452253A/en not_active Expired - Lifetime
- 1993-09-24 DE DE4332618A patent/DE4332618B4/de not_active Expired - Fee Related
- 1993-09-24 JP JP23758693A patent/JP3397850B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1049838A1 (ru) * | 1982-04-16 | 1983-10-23 | Организация П/Я Х-5263 | Устройство контрол интегральных схем |
US4680762A (en) * | 1985-10-17 | 1987-07-14 | Inmos Corporation | Method and apparatus for locating soft cells in a ram |
DE3639169A1 (de) * | 1986-01-21 | 1987-07-23 | Mitsubishi Electric Corp | Halbleiterspeichervorrichtung |
DE3903714A1 (de) * | 1988-03-14 | 1989-09-28 | Mitsubishi Electric Corp | Halbleiterspeichereinrichtung mit einer testmode-setzschaltung |
US5119337A (en) * | 1989-05-20 | 1992-06-02 | Kabushiki Kaisha Toshiba | Semiconductor memory device having burn-in test function |
DD292328A5 (de) * | 1990-02-26 | 1991-07-25 | Fz Mikroelektronik Dresden,De | Verfahren und schaltungsanordnung fuer den selbsttest dynamischer halbleiterspeicher mit wahlfreiem zugriff |
DE4226048A1 (de) * | 1991-08-19 | 1993-02-25 | Samsung Electronics Co Ltd | Elektrisch programmierbarer zur internen stromversorgungserzeugung geeigneter schaltkreis |
DE4226047A1 (de) * | 1991-08-19 | 1993-02-25 | Samsung Electronics Co Ltd | Eine interne spannungsversorgung erzeugender schaltkreis |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19630913B4 (de) * | 1996-02-01 | 2012-08-09 | Lg Semicon Co., Ltd. | Schaltung zur Erfassung sowohl eines Normalbetriebs als auch eines Einbrennbetriebs einer Halbleitervorrichtung |
CN109147860A (zh) * | 2017-06-27 | 2019-01-04 | 华邦电子股份有限公司 | 存储器存储装置及其测试方法 |
CN109147860B (zh) * | 2017-06-27 | 2020-11-17 | 华邦电子股份有限公司 | 存储器存储装置及其测试方法 |
Also Published As
Publication number | Publication date |
---|---|
US5452253A (en) | 1995-09-19 |
JPH06213977A (ja) | 1994-08-05 |
JP3397850B2 (ja) | 2003-04-21 |
KR940008674U (ko) | 1994-04-21 |
DE4332618B4 (de) | 2004-09-16 |
KR960005387Y1 (ko) | 1996-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4332618B4 (de) | Einbrenntestschaltung für eine Halbleiterspeichervorrichtung | |
DE19549532B4 (de) | Synchrone Halbleiterspeichervorrichtung mit Selbstvorladefunktion | |
DE3587223T2 (de) | Unabhängige Matrixtaktierung. | |
DE4017616C2 (de) | ||
DE4322994C2 (de) | Halbleiterspeichervorrichtung und Verfahren zum Setzen des Test-Modus einer Halbleiterspeichervorrichtung | |
DE69331214T2 (de) | Dynamische RAM-Einrichtung mit einem Stromversorgungssystem mit angepasster Vorspannung für Transistoren und Kondensatoren in einem Einbrenntestverfahren | |
DE69517079T2 (de) | Verfahren und Vorrichtung zur Prüfung eines Speichers mit programmierbarer Selbstauffrischung | |
DE4126474C2 (de) | ||
DE69623376T2 (de) | Halbleiterspeicheranordnung | |
DE2857457C2 (de) | Speichervorrichtung | |
DE69319372T2 (de) | Halbleiterspeichervorrichtung mit Selbstauffrischungsfunktion | |
DE19734909C2 (de) | Halbleiterspeichereinrichtung mit einer internen Spannungsabsenkungsschaltung | |
DE10216607A1 (de) | Halbleiterspeichervorrichtung | |
DE102007038615A1 (de) | Speicher mit Speicherbänken und Modusregistern, sowie Verfahren zum Betreiben eines solchen Speichers | |
DE19652890A1 (de) | Verfahren zum Messen einer Verzögerungszeit und bei einem derartigen Verfahren verwendete Schaltung zum Erzeugen einer Zufalls-Impulsfolge | |
DE69936277T2 (de) | Synchron-Halbleiterspeichervorrichtung | |
DE3883132T2 (de) | Synchrone Halbleiterspeichervorrichtung. | |
DE4333765A1 (de) | Halbleiterspeichervorrichtung | |
DE69429044T2 (de) | Speicher, in dem eine Verbesserung durchgeführt wird, insbesondere die Vorladung von Ausgangsleseleitungen | |
DE10022698A1 (de) | Halbleiterspeichereinrichtung | |
DE102004031451A1 (de) | Halbleiterspeichervorrichtung zur Lieferung einer stabilen Hochspannung während eines Auto-Refresh-Vorgangs und Verfahren dazu | |
DE19832960A1 (de) | Halbleiterspeichervorrichtung mit Einbrenntestfunktion | |
DE69128978T2 (de) | Dynamische Speicheranordnung und ihre Prüfungsverfahren | |
DE102006041963A1 (de) | Halbleiter-Speicherelement | |
DE69832007T2 (de) | Steuerschaltung für Computerspeicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OR8 | Request for search as to paragraph 43 lit. 1 sentence 1 patent law | ||
8105 | Search report available | ||
8127 | New person/name/address of the applicant |
Owner name: LG SEMICON CO. LTD., CHUNGCHEONGBUK-DO, KR |
|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110401 |