DE2720533A1 - Monolithisch integrierte schaltungsanordnung mit ein-transistor- speicherelementen - Google Patents

Monolithisch integrierte schaltungsanordnung mit ein-transistor- speicherelementen

Info

Publication number
DE2720533A1
DE2720533A1 DE19772720533 DE2720533A DE2720533A1 DE 2720533 A1 DE2720533 A1 DE 2720533A1 DE 19772720533 DE19772720533 DE 19772720533 DE 2720533 A DE2720533 A DE 2720533A DE 2720533 A1 DE2720533 A1 DE 2720533A1
Authority
DE
Germany
Prior art keywords
storage
field effect
electrically conductive
storage capacitors
conductive coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772720533
Other languages
English (en)
Other versions
DE2720533C2 (de
Inventor
Karlheinrich Dr Horninger
Guenther Meusburger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19772720533 priority Critical patent/DE2720533A1/de
Priority to US05/898,489 priority patent/US4197554A/en
Priority to FR7812678A priority patent/FR2390009B1/fr
Priority to JP5325478A priority patent/JPS53138687A/ja
Priority to GB17355/78A priority patent/GB1588089A/en
Publication of DE2720533A1 publication Critical patent/DE2720533A1/de
Application granted granted Critical
Publication of DE2720533C2 publication Critical patent/DE2720533C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

SIEMENS AKTIENGESELLSCHAFT Unser Zeichen
Berlin und München ^ VPA 77 P 7 04 4 BRD
Monolithisch integrierte Schaltungsanordnung mit Ein-Transistor-Speieherelementen.
Die Erfindung bezieht sich auf eine monolithisch integrierte Schaltungsanordnung der im Oberbegriff des Patentanspruchs 1 genannten Art.
Eine derartige Schaltungsanordnung ist aus der DT-AS 25 53 591 und aus der Zeitschrift "Electronic Letters", Vol. 12, No. 6, 18.3.1976, Seiten 14O-141, bekannt. Dabei ist ein zu der Halbleiterschicht entgegengesetzt dotiertes, streifenförmiges Gebiet vorgesehen, das mit einem Bezugspotential beschaltet ist und zu den an der Oberfläche der Halbleiterschicht befindlichen, insbesondere aus Inversionsschichten bestehenden Gegenelektroden der MIS-Speicherkondensatoren mehrerer Speicherelemente hingeführt ist. Unter einem MIS-Speicherkondensator wird hierbei ein Kondensator verstanden, der eine durch eine Isolierschicht von einer Siliziumschicht getrennte metallische Gate-Elektrode aufweist, wobei die letztere auch durch eine elektrisch leitende Gate-Elektrode aus hochdotiertem Halbleitermaterial, wie ζ. Β. Polysilizium, ersetzt sein kann. Die in den einzelnen Speicherelementen gespeicherten Informationen sind dabei durch die Spannungen an den Gate-Elektroden der jeweiligen MIS-Speicherkondensatoren gegenüber dem durch das streifenförmige Gebiet zugeführten Bezugspotential gegeben. Weiterhin ist zwischen dem Speicherkondensatorbereich und dem Feldeffekttransistor jedes einzelnen Speicherelements ein Bereich vorgesehen, in dem die die Oberfläche der Halbleiterschicht bedeckende Isolierschicht wesentlich dicker ausgebildet ist als
St. 1 CKa / 6.5.1977
809845/0475
unterhalb der Gate-Elektrode des Speicherkondensators. Hierdurch wird verhindert, daß die sich an der Oberfläche der Halbleiterschicht ausbildende Inversionsschicht des Speicherkondensators bis zu dem Drain-Gebiet des zugeordneten Feldeffekttransistors hin ausdehnt.
Aufgabe vorliegender Erfindung ist es, bei Schaltungsanordnungen der eingangs genannten Art die für die Speicherelenente auf der Halbleiterschicht benötigte Fläche zu reduzieren, um auf einer vorgegebenen Speicherfläche mehr Speicherkapazität unterzubringen oder um die für eine vorgegebene Speicherkapazität insgesamt benötigte Halbleiteroberfläche zu verringern.
Das wird erf indungsgeiaäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Maßnahmen erreicht.
Gemäß weiterer Erfindung wird die genannte Aufgabe auch durch die im kennzeichnenden Teil des Patentanspruchs 2 angegebenen Maßnahmen gelöst.
20
Gemäß weiterer Erfindung wird diese Aufgabe auch durch die im kennzeichnenden Teil des Patentanspruchs 3 angeführten Maßnahmen gelöst.
Schaltungsanordnungen nach der Erfindung zeichnen sich dabei durch besonders einfache strukturelle Merkmale aus, durch die eine sehr wirksame Reduzierung der für die Speicherelemente benötigten Oberfläche der Halbleiterschicht erreicht wird.
Nachfolgend werden anhand der Zeichnung einige bevorzugtet erfindungsgemäß ausgebildete Schaltungsanordnungen näher beschrieben. Dabei zeigt:
Figur 1 eine erste erfindungsgemäße Schaltungsanordnung, bei der zwei nebeneinanderliegende Speicherelemente dargestellt sind,
Figur 2 eine andere erfindungsgemäße Schaltungsanordnung mit einem Speichereiementenpaar, dessen Speicherkondensator— bereiche übereinander angeordnet sind und
809845/0476
Figur 3 eine weitere erfindungsgemäße Schaltungsanordnung mit einem Speicherelementenpaar, dessen Speicherkondensatorbereiche ebenfalls übereinander angeordnet sind.
In Fig. 1 ist eine p-leitende Halbleiterschicht 1, ζ. Β. aus Silizium, mit n-leitenden Diffusionsgebieten 2 bis 5 versehen, von denen 2 das Source-Gebiet und 3 das Drain-Gebiet eines ersten Auswahl-MIS-Feldeffekttransistors T bedeuten. Das Source-Gebiet 2 stellt gleichzeitig einen Teil einer dotierten Bitleitung dar, die mit einem Anschluß BL versehen ist. Die mit 6 bezeichnete Gate-elektrode von T1 stellt gleichzeitig den Teil einer Wortleitung dar, die mit einem Anschluß VL be schalt et ist. 4 und 5 bezeichnen das Drain- und Source-Gebiet eines zweiten Auswahl-MIS-Feldeffekttransistors Tf dessen Gateelektrode mit 7 bezeichnet ist. 5 und 7 sind dabei wieder Teile einer Bitleitung bzw. Wortleitung, die mit entsprechenden Anschlüssen BL1 und WL1 beschaltet sind. Die genannten Wort- und Bitleitungen sind jeweils mehreren gleichartig ausgebildeten, auf der Halbleiterschicht 1 angeordneten Auswahltransistoren gemeinsam.
T wird durch einen Speicherkondensator C zu einem ersten Speicherelement ergänzt, T_ durch einen Speicherkondensator C zu einem zweiten Speicherelement. Dabei stellt 8 diejenige Elektrode von C dar, die mit dem Drain-Gebiet 3 von T verbunden ist.
Hieraus ergibt sich, daß im leitenden Zustand von T , der durch das Anlegen eines bestimmten Potentials an WL hervorgerufen wird, eine an dem Bitleitungsanschluß BL liegende, durch ein vorgegebenes Potential dargestellte Information über 2 und 3 der KLek-' trode 8 zugeführt und somit in C gespeichert wird. Die der ELektrode 8 entsprechende Elektrode von C ist mit S bezeichnet. 10 stellt eine gemeinsame Gegenelektrode zu den Elektroden 8 und 9 dar und ist derart ausgebildet, beispielsweise in Form eines Streifens, daß sie eine allen auf der Halbleiter schicht 1 angeordneten Speicherkondensatoren gemeinsame Gegenelektrode ist. In Fig. 1 sind die Speicherkondensatoren C1 und C durch zwischen den Elektroden 8, 10 und 9, 10 eingezeichnete Kondensatorsymbole angedeutet.
809845/0476
Die den Speicherkondensatoren gemeinsame Gegenelektrode 10 ist aus einer elektrisch leitenden Beschichtung gebildet, die über einer die Oberfläche der Halbleiterschicht 1 bedeckenden Isolierschicht 11, z. B. aus SiO2, aufgebracht ist. Die Form der Elektrode 10 wird dabei vorzugsweise durch Anwendung an sich bekannter fotolithografischer Schritte erhalten. Über der Elektrode wird dann eine weitere Isolierschicht 12, z. B. aus SiO , vorgesehen, die dann eine weitere Beschichtung mit einem elektrisch leitenden Material erfährt. Durch Anwendung weiterer fotolithografischer Verfahrensschritte werden schließlich aus diesem Material die gegeneinander isolierten Elektroden 8 und 9 sowie die entsprechenden Elektroden der weiteren, nicht dargestellten Speicherkondensatoren hergestellt. Zur Verbindung dieser Elektroden mit den Drain-Gebieten der zugehörigen Auswahl-Feldeffekttransistoren muß vor dem Aufbringen der Beschichtung S, 9 die Isolierschicht 11 oberhalb der Gebiete 3» 4- usw. entfernt werden, so daß auch eine Beschichtung der hierdurch entstehenden Ausnehmungen erfolgt. Durch die allen Speicherkondensatoren gemeinsame Bezugselektrode 10 wird die Ausbildung von Inversionssenichten in der Halbleiterschicht 1 unterhalb der Elektroden 8 und 9 verhindert, so daß die Bereiche der Speicherkapazitäten C^ und Cp dicht neben äen Drainbereichen 3 und 4 vorgesehen werden können. Hierdurch ergibt sich eine beträchtliche Flächeneinsparung gegenüber bekannten Speicherelementen dieser Art.
Figur 2 zeigt eine Schaltungsanordnung, bei der die auf der EaIbleiterschicht 1 angeordneten Speicherelemente jeweils paarweise zusammengefaßt sind. Dabei ist ein solches Paar aargestellt und mit T1 1, C1' und T2', Cn 1 bezeichnet. Mit 10' ist eine Gegenelektrode gekennzeichnet, die den beiden dargestellten Speicherkondensatoren C1 1 und Cp1 sowie den übrigen, nicht dargestellten Speicherkonäensatoren gemeinsam ist. Diejenige Elektrode von C1', der ein cu speicherndes Informationspotential über BL, 2 und 3 in der bereits an Rand von Figur 1 beschriebenen Weise zugeführt wird, ist mit 8' bezeichnet. Sie unterscheidet sich insofern von der Elektrode 8 nach Figur 1, als sie durch ihre Formgebung einen Bereich
809846/0475
13 der unter ihr befindlichen Isolierschicht definiert, der dicker ist als der sich unterhalb der Elektrode 8' befindende Bereich. Die Speicherkapazität C21 des rechtsseitigen Speicherelements Tp', C9' weist eine Elektrode auf, die aus einer Inversionsschicht 14 besteht, die sich an der Oberfläche der Halbleiterschicht 1 unterhalb von S' ausbildet. Die Inversionsschicht besteht aus Ladungsträgern, die in leitenden Zustand des Auswahltransistors T2 !, d.h. bein Anlegen eines bestimmten, über VL' und die zugehörige Wortleitung zugeführten Fctertials an das Gate 7, durch das über BL1 und die zugeordnete Bitleitung dem Gebiet 5 mitgeteilte Informationspotential aus dem Draingebiet 4 austreten. Anstelle dieser Inversionsschicht 14 kann aber auch eine entgegengesetzt zu 1 dotierte Diffusionsschicht vorgesehen sein, die mit dem Draingebiet 4 verbunden ist. Y.rie der Figur 2 unmittelbar entnehmbar ist, sind die Speicherkondensatorbereiche derjenigen Speicherelemente, die jeweils paarweise zusammengefaßt sind, bezüglich der Halbleiterschicht 1 übereinander angeordnet, was eine sehr weitgehende Einsparung an Speicherfläche innerhalb der einzelnen Elementenpaare bedeutet.
Die Schaltungsanordnung nach Figur 3 unterscheidet sich von der Anordnung nach Figur 2 dadurch, daß das Draingebiet 4 weggelassen ist und die Elektrode 7 durch eine sog. Verschiebeelektrode 15 ersetzt ist, die bis auf einen sehr kleinen Spalt an die gemeinsame Elektrode 10' heranreicht. Hierdurch entsteht eine Ladungsverschiebeanordnung Tp'', bei der die Inversionsschicht 14 durch die bei Zuführung eines vorgegebenen Potentials über V1Tj1 an die Elektrode 15 aus dem über BL' mit dem zu speichernden Potential beaufschlagten So^rcegebiet 5 ausgetrete^und an den durch Η angedeuteten Bereich der Halbleiterschicht 1 transportierten Ladungsträgern gebildet ist.
Die elektrisch leitenden Beschichtungen 8, 9, 10 und 10' bestehen zweckmäSigerweise aus starkdotiertem Halbleitermaterial, z.B. aus Polysilizium, oder werden als metallische Beschichtungen ausgeführt. Die dargestellten und beschriebenen Speicher-
*übrige
809845/0475
77 P 7 0 4 4 BRD
elemente werden über die Wortleitungen WL, "wL1 , die Bitleitungen BL, BL1 und die ein Bezugspotential zuführenden Schaltungsteile 10, 10' zum Zwecke des Einschreitens, Auslesens und Regenerierer-s von Informationen in an sich bekannter Weise potentialmäßig gesteuert, wie auch an Eand der ST-AS 2 5-53 591 im einzelnen beschrieben ist.
5 Patentansprüche
3 Figuren
809845/0475
L e e r s e i \ e

Claims (1)

  1. 77P 7 0 4 4 BRD
    Patentansprüche
    Monolithisch integrierte Schaltungsanordnung mit auf einer Halbleiterschicht angeordneten Ein-Transistor-Speicherelementen, die jeweils aus einem Auswahl-MIS-Feldeffekttransistor und einem Speicherkondensator bestehen, wobei die mit dem zu speichernden Informationspotential beaufschlagte Elektrode des Speicherkondensators mit dem Draingebiet des Feldeffekttransistors elektrisch leitend verbunden ist, bei der die Source-Anschlüsse der Feldeffekttransistoren mehrerer Speicherelemente mit einer gemeinsamen Bitleitung und die Gateanschlüsse der Feldeffekttransistoren mehrerer Speicherelemente jeweils mit einer gemeinsamen Wortleitung verbunden sind, dadurch gekennzeichnet , daß über einer die Oberfläche der Halbleiterschicht (1) bedeckenden Isolierschicht (11) eine erste elektrisch leitende Beschichtung vorgesehen ist, die eine den Speicherkondensatoren (C1, C2) aller Speicherelemente gemeinsame Bezugselektrode (10) bildet und an ein Bezugspotential geschaltet ist, und daß über der ersten elektrisch leitenden Beschichtung und von dieser durch eine weitere Isolierschicht (12) getrennt eine zweite elektrisch leitende Beschichtung vorgesehen ist, aus der die gegeneinander isolierten, mit den zu speichernden Informationspotentialen beaufschlagten Elektroden (8, 9) der Speicherkondensatoren (C1, C2) gebildet sind.
    2. Monolithisch integrierte Schaltungsanordnung mit auf einer Halbleiterschicht angeordneten Ein-Transistor-Speicherelementen, die jeweils aus einem Auswahl - MIS-Feldeffekttransistor und einem Speicherkondensator bestehen, wobei die mit dem zu speichernden Informationspotential beaufschlagte Elektrode des Speicherkondensators mit dem Draingebiet des Feldeffekttransistors elektrisch leitend verbunden ist, bei der die Source-Anschlüsse der Feldeffekttransistoren mehrerer Speicherelemente mit einer gemeinsamen Bitleitung und die Gateanschlüsse der Feldeffekttransistoren mehrerer Speicherelemente jeweils mit einer gemeinsamen Wortleitung verbunden sind, dadurch gekennzeichnet., daß die Speicherelemente paarweise zusammengefaßt sind, so daß die Bereiche der beiden Speicherkondensatoren jedes Paares bezüglich der Halblei-
    809845/0475
    ORIGINAL INSPECTED
    terschicht übereinander liegen, daß über einer die Oberfläche der Halbleiterschicht bedeckenden Isolierschicht eine erste elektrisch leitende Beschichtung vorgesehen ist, die eine den Speicherkondensatoren (C-1, Cp1) aller Speicherelemente gemeinsame Bezugselektrode "CO') bildet und an ein Bezugspotential geschaltet ist, daß über der ersten elektrisch leitenden Beschichtung und von dieser durch eine v/eitere Isolierschicht getrennt eine zweite elektrisch leitende Beschichtung vorgesehen ist, aus der die gegeneinander isolierten, mit den zu speichernden Informationspotentialen beaufschlagten Elektroden (8·) der ersten Speicherkondensatoren (C-') aller Speicherelementenpaare gebildet sind, und daß die gegeneinander isolierten, mit den zu speichernden Informationspotentialen beaufschlagten Elektroden der zweiten Speicherkondensatoren (C21) der Speicherelementenpaare aus Inversions- oder Diffusionsschichten (14) bestehen, die sich an der Oberfläche der Halbleiterschicht (1) etwa unterhalb der entsprechenden Elektroden (S1) der ersten Speicherkondensatoren (C-1) der betreffenden Speicherelementenpaare befinden und mit den Draingebieten (4) der den zweiten Speicherkondensatoren (Cp') zugeordneten Feldeffekttransistoren (To1) verbunden sind.
    Monolithisch integrierte Schaltungsanordnung mit auf einer Halbleiterschicht angeordneten Ein-Transistor-Speicherelementen, die jeweils aus einem Auswahl-KIS-Feldeffekttransistor und einem Speicherkondensator besteh-en, wobei die mit dem zu speichernden Informationspotential beaufschlagte Elektrode des Speicherkondensators mit dem Draingebiet des Feldeffekttransistors elektrisch leitend verbunden ist, bei der die Source-Anschlüsse der Feldeffekttransistoren mehrerer Speicherelemente mit einer gemeinsamen Bitleitung und die Gateanschlüsse der Feldeffekttransistoren mehrerer Speicherelemente jeweils mit einer gemeinsamen Wortleitung verbunden sind, dadurch gekennzeichnet, daß die Speicherelemente paarweise zusammengefaßt sind, so daß die Bereiche der beiden Speicherkondensatoren jedes Paares bezüglich der Halbleiterschicht übereinander liegen, daß über einer die Oberfläche der Halbleiter-
    809845/0475
    77P 7
    -#- j 77P 7 0 4 4 BRD
    schicht (1) bedeckenden Isolierschicht eine erste elektrisch leitende Beschichtung vorgesehen ist, die eine den Speicherkondensatoren (C^1, Cp") aller Speicherelemente gemeinsame Bezugselektrode (IC) "bildet und an ein Bezugspotential geschaltet ist, daß über der ersten elektrisch leitenden Beschichtung und von dieser durch eine weitere Isolierschicht getrennt eine zweite elektrisch leitende Beschichtung vorgesehen ist, aus der die gegeneinander isolierten, mit den zu speichernden Informationspotentialen beaufschlagten Elektroden (S') der ersten Speicherkondensatoren (C1') aller Speichereiementenpaare gebildet sind, und daß die gegeneinander isolierten, mit den zu speichernden Informationspotentialen beaufschlagten Elektroden der zweiten Speicherkondensatoren (C2") der Speichereiementenpaare aus Inversionsschichten (14) bestehen, die sich an der Oberfläche der Halbleiterschicht (1) etwa unterhalb der entsprechenden Elektroden (81) der ersten Speicherkondensatoren (C^') der betreffenden Speichereleraentenpaare befinden und aus den zweiten Speicherkondensatoren (C9 11) zugeordneten, mit Bitleitungen beschalteten Sourcegebieten (5) über zwischengeordnete, an Wortleitungen geschaltete Verschiebeelektroden (15) angesammelt sind.
    L. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die erste und/oder die zweite elektrisch leitende Beschichtung aus stark dotiertem Halbleitermaterial, insbesondere Polysilizium, besteht.
    5. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die erste und/oder die zweite elektrisch leitende Beschichtung als metallische Beschichtung ausgeführt ist.
    809845/0475
DE19772720533 1977-05-06 1977-05-06 Monolithisch integrierte schaltungsanordnung mit ein-transistor- speicherelementen Granted DE2720533A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19772720533 DE2720533A1 (de) 1977-05-06 1977-05-06 Monolithisch integrierte schaltungsanordnung mit ein-transistor- speicherelementen
US05/898,489 US4197554A (en) 1977-05-06 1978-04-20 Monolithically integrated circuit arrangement comprising one-transistor storage elements
FR7812678A FR2390009B1 (de) 1977-05-06 1978-04-28
JP5325478A JPS53138687A (en) 1977-05-06 1978-05-02 Monolithic ic having one transistor memory
GB17355/78A GB1588089A (en) 1977-05-06 1978-05-03 Monolithically integrated circuit arrangements comprising one-transistor storage elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772720533 DE2720533A1 (de) 1977-05-06 1977-05-06 Monolithisch integrierte schaltungsanordnung mit ein-transistor- speicherelementen

Publications (2)

Publication Number Publication Date
DE2720533A1 true DE2720533A1 (de) 1978-11-09
DE2720533C2 DE2720533C2 (de) 1989-05-11

Family

ID=6008278

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772720533 Granted DE2720533A1 (de) 1977-05-06 1977-05-06 Monolithisch integrierte schaltungsanordnung mit ein-transistor- speicherelementen

Country Status (5)

Country Link
US (1) US4197554A (de)
JP (1) JPS53138687A (de)
DE (1) DE2720533A1 (de)
FR (1) FR2390009B1 (de)
GB (1) GB1588089A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3137708A1 (de) * 1981-09-22 1983-04-07 Siemens AG, 1000 Berlin und 8000 München Integratorschaltung mit einem differenzverstaerker
US4735915A (en) * 1983-07-05 1988-04-05 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor random access memory element
US5065201A (en) * 1989-03-14 1991-11-12 Sharp Kabushiki Kaisha Semiconductor memory device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL173572C (nl) * 1976-02-12 1984-02-01 Philips Nv Halfgeleiderinrichting.
US4360823A (en) * 1977-03-16 1982-11-23 U.S. Philips Corporation Semiconductor device having an improved multilayer wiring system
US4475118A (en) * 1978-12-21 1984-10-02 National Semiconductor Corporation Dynamic MOS RAM with storage cells having a mainly insulated first plate
JPS5593252A (en) * 1979-01-05 1980-07-15 Mitsubishi Electric Corp Substrate potential generating apparatus
JPS5846178B2 (ja) * 1980-12-03 1983-10-14 富士通株式会社 半導体装置
US4591738A (en) * 1983-10-27 1986-05-27 International Business Machines Corporation Charge pumping circuit
US4833521A (en) * 1983-12-13 1989-05-23 Fairchild Camera & Instrument Corp. Means for reducing signal propagation losses in very large scale integrated circuits
US4652898A (en) * 1984-07-19 1987-03-24 International Business Machines Corporation High speed merged charge memory
JPS61127161A (ja) * 1984-11-26 1986-06-14 Fujitsu Ltd 半導体記憶装置
JPH0815206B2 (ja) * 1986-01-30 1996-02-14 三菱電機株式会社 半導体記憶装置
US5049958A (en) * 1989-01-27 1991-09-17 Texas Instruments Incorporated Stacked capacitors for VLSI semiconductor devices
KR920009748B1 (ko) * 1990-05-31 1992-10-22 삼성전자 주식회사 적층형 캐패시터셀의 구조 및 제조방법
JP2823393B2 (ja) * 1991-09-09 1998-11-11 シャープ株式会社 半導体メモリ素子及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1774482B2 (de) * 1967-07-14 1973-02-15 International Business Machines Corp , Armonk, NY (V St A) Kapazitiver wortorientierter speicher unter verwendung von feldeffekttransistoren
DE2148948A1 (de) * 1971-09-30 1973-04-12 Siemens Ag Elektrischer kondensator in einer integrierten schaltung, insbesondere als speicher fuer halbleiterspeicher
DE2619849A1 (de) * 1975-05-05 1976-11-18 Intel Corp Speicherbauteil in integrierter schaltungstechnik
DE2553591B1 (de) * 1975-11-28 1977-03-31 Siemens Ag Speichermatrix mit einem oder mehreren ein-transistor-speicherelementen

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2318912A1 (de) * 1972-06-30 1974-01-17 Ibm Integrierte halbleiteranordnung
DE2441385C3 (de) * 1974-08-29 1981-05-07 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Vergrößern des Lesesignals bei einem Ein- Transistor-Speicherelement
JPS619741B2 (de) * 1975-02-20 1986-03-25 Fujitsu Ltd
JPS5279679A (en) * 1975-12-26 1977-07-04 Toshiba Corp Semiconductor memory device
NL173572C (nl) * 1976-02-12 1984-02-01 Philips Nv Halfgeleiderinrichting.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1774482B2 (de) * 1967-07-14 1973-02-15 International Business Machines Corp , Armonk, NY (V St A) Kapazitiver wortorientierter speicher unter verwendung von feldeffekttransistoren
DE2148948A1 (de) * 1971-09-30 1973-04-12 Siemens Ag Elektrischer kondensator in einer integrierten schaltung, insbesondere als speicher fuer halbleiterspeicher
DE2619849A1 (de) * 1975-05-05 1976-11-18 Intel Corp Speicherbauteil in integrierter schaltungstechnik
DE2553591B1 (de) * 1975-11-28 1977-03-31 Siemens Ag Speichermatrix mit einem oder mehreren ein-transistor-speicherelementen

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
In Betracht gezogenes älteres Patent: DE-PS 27 05 503 *
US-Z.: Electroncs letters, Vol. 12, No. 6, 18. März 1976, S. 140-141 *
US-Z.: IBM TDB, Vol. 17, No. 6, Nov. 1974, S. 1569-1570 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3137708A1 (de) * 1981-09-22 1983-04-07 Siemens AG, 1000 Berlin und 8000 München Integratorschaltung mit einem differenzverstaerker
US4735915A (en) * 1983-07-05 1988-04-05 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor random access memory element
US5065201A (en) * 1989-03-14 1991-11-12 Sharp Kabushiki Kaisha Semiconductor memory device

Also Published As

Publication number Publication date
FR2390009B1 (de) 1982-10-22
US4197554A (en) 1980-04-08
FR2390009A1 (de) 1978-12-01
DE2720533C2 (de) 1989-05-11
JPS53138687A (en) 1978-12-04
JPS6123663B2 (de) 1986-06-06
GB1588089A (en) 1981-04-15

Similar Documents

Publication Publication Date Title
DE4000429C2 (de) Dram
DE2720533A1 (de) Monolithisch integrierte schaltungsanordnung mit ein-transistor- speicherelementen
DE2619849B2 (de) Speicher in integrierter Schaltungstechnik
DE2619713C2 (de) Halbleiterspeicher
DE2705503C3 (de) Halbleiterspeicheranordnung
DE2730202A1 (de) Halbleiterspeicher
DE3844120A1 (de) Halbleitereinrichtung mit grabenfoermiger struktur
DE3915438A1 (de) Verdrahtungsaufbau fuer eine halbleiterspeichereinrichtung und herstellungsverfahren dafuer
DE3937068A1 (de) Dynamische halbleiterspeicheranordnung
DE2557165C3 (de) Decoderschaltung und ihre Anordnung zur Integrierung auf einem Halbleiterbaustein
DE2705757A1 (de) Ram-speicher
DE4134531C2 (de) Erhöhung der Lebensdauer eines Speicherkondensators durch Wahl einer Festspannung
DE2532594A1 (de) Halbleiterspeicher
DE2431079C3 (de) Dynamischer Halbleiterspeicher mit Zwei-Transistor-Speicherelementen
DE3438069A1 (de) Dynamischer speicher
DE2740113A1 (de) Monolithisch integrierter halbleiterspeicher
DE2642615A1 (de) Halbleiterspeicher
DE2713479A1 (de) Verfahren zur herstellung von integrierten schaltkreisen
DE2033260B2 (de) Kapazitiver Speicher mit Feldeffekttransistoren
DE69831202T2 (de) Realisierung eines intermetallischen Kondensators
DE4420026A1 (de) Halbleiterspeichervorrichtung
DE3643635C2 (de)
DE2728927C2 (de) Ein-Transistor-Speicherelement
DE2441385C3 (de) Verfahren zum Vergrößern des Lesesignals bei einem Ein- Transistor-Speicherelement
DE3101101C2 (de) Leseschaltung für eine Halbleiterspeicherzelle

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G11C 11/24

D2 Grant after examination
8364 No opposition during term of opposition