DE2713479A1 - Verfahren zur herstellung von integrierten schaltkreisen - Google Patents

Verfahren zur herstellung von integrierten schaltkreisen

Info

Publication number
DE2713479A1
DE2713479A1 DE19772713479 DE2713479A DE2713479A1 DE 2713479 A1 DE2713479 A1 DE 2713479A1 DE 19772713479 DE19772713479 DE 19772713479 DE 2713479 A DE2713479 A DE 2713479A DE 2713479 A1 DE2713479 A1 DE 2713479A1
Authority
DE
Germany
Prior art keywords
strips
layer
aluminum
silicon dioxide
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19772713479
Other languages
English (en)
Inventor
Arup Bhattacharyya
Ronald Silverman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2713479A1 publication Critical patent/DE2713479A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H01L21/31687—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures by anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Description

2 7 1 3 A 7
Böblingen, den 25.März 1977 ka-som/br
Anmelderin:
International Business Machines Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen:
Neuanmeldung
Aktenzeichen der Anmelderin: BU 975 015
Vertreter:
Patentassessor
Dipl.-Ing. Richard Katzenberger 7030 Böblingen
Bezeichnung:
Verfahren zur Herstellung von integrierten Schaltkreisen
70''S/* 0/0971
Die Erfindung betrifft ein Verfahren zur Herstellung von integrierten Schaltkreisen mit Transistoren insbesondere für einen kapazitiven, wortorientierten Speicher, dessen Speicherzellen durch je einen Feldeffekt-Transistor und einen Kondensator gebildet werden.
Es ist bekannt (US-PS 3 736 193) integrierte Schaltkreise durch die Anwendung von Polysilikonschichten dadurch herzustellen, daß Bereiche des einen Leitfähigkeitstyps voneinander durch Bereiche des anderen Leitfähigkeitstyps isoliert sind. Diese Technik ermöglicht die Herabsetzung der Anzahl der Verfahrensschritte bei der Herstellung der Schaltkreise, und sie ermöglicht außerdem eine Verdichtung der Schaltkreiselemente. Es ist ferner bekannt (US-PS 3 648 125) bei der Herstellung von integrierten Schaltkreisen verschiedene Halbleiterbereiche dadurch voneinander zu isolieren, daß aufgetragene Silikonschichten oxidiert werden. Bei der Herstellung von Speicherzellen durch Halbleiter (Electronics September 1972, Seite 31), ist es ferner bekannt die Oxidationstechnik für Zwecke der Isolierung anzuwenden.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung von integrierten Schaltkreisen hoher Dichte durch eine geringere Anzahl von Verfahrensschritten und durch Herabsetzung des Aufwandes für die einzelnen Verfahrensschritte zu vereinfachen.
Die genannte Aufgabe wird gemäß der vorliegenden Erfindung durch die nachfolgend in der Beschreibung und der Anspruchsfassung beschriebenen Verfahrensechritte gelöst. ;
Die Beschreibung der Verfahrensschritte ergibt sich anhand der Ifolgenden Abbildungen.
Es zeigen:
Fig. 1A die Anordnung einer Matrix von Speicherzellen!
die durch Feldeffekt-Transistoren auf einem
709840/0973
BU 975 015
•'s
Halbleiterchip formiert sind, Flg. 1B zeigt eine Schnittdarstellung entlang der Schnittlinie 1B-1B in Fig. 1A, Fig. 1C zeigt eine Schnittdarstellung entlang der Schnittlinie 1C-1C in Fig. 1A, Fig. 2Ά zeigt eine vergrößerte Schnittdarstellung des
Schaltkreiszustandes am Beginn der Verfahrensschritte,
Fig. 2B zeigt eine Schnittdarstellung des Schaltkreiszustandes, entlang der Schnittlinie 2B-2B in Fig. 2A,
Fig. 2C zeigt eine Querschnittsdarstellung des Schaltkreiszustandes bei nachfolgenden Verfahrensschritten,
Fig. 2D eine Querschnittsdarstellung des Schaltkreiszustandes am Ende der Verfahrensschritte.
Das in den Fign. 1B und 1C nahe gestellte Halbleitersubstrat 10 enthält Oxidstreifen 12 und 14, die an der Oberfläche des Substrats in genügender Tiefe zur Vermeidung von Spannungsübergängen eingebettet sind. An der Oberfläche des Halbleitersubstrats 10 ist eine Schicht 16 von Silikondioxid aufgetragen. In rechtwinkliger Anordnung zu den isolierenden Oxidstreifen 12 und 14 befindet sich eine Anzahl von Leitern 22, 24, 26, 28, 30 und 32, die auf der Schicht 16 angeordnet sind. Quellen- und Senkenelektroden 34, 36, 38, 40, 24, 44 und 46 liegen im P-Typ Halbleitermaterial des Substrats 10. Sie sind , Vorzugsweise aus Silikon hergestellt, in welches eine geeignete N-Typ-Verunreinigung eingeführt ist. Die Quellen- und Senkenelektroden 34 bis 46 können im Material des Substrats 10 j durch bekannte Ionenimplantation dadurch formiert sein, daß
die Ionen die Silikondioxidschicht 16 durchdringend in geeignete Tiefe des Halbleitermaterials des Substrats 10 eingeführt
709840/0973
BU975015
werden. Die Leiter 22 bis 32 können gemäß der Darstellung nach den Fign. 1B und 1C durch eine Isolationsschicht 48 bedeckt sein.
Aus den Darstellungen der Flgn. 1A, 1B und 1C ist ersichtlich/ daß verschiedene Feldeffekt-Transistoren in geeigneter Weise verbunden sein können. Z.B. kann die Elektrode 34 als Senkenelektrode und die Elektrode 36 als Quellenelektrode benützt werden, um einen N-Kanal-Feldeffekt-Transistor zu formieren, an dem der Leiter 22 als Torelektrode dadurch wirkt, daß durch die Schicht 16 geeignete Verbindungen zu den Elektroden 34 und 36 und durch den Isolator zu dem Leiter 22 hergestellt werden. Andere Elektroden wie z.B. 38 und 40, können als ausgewählte Senken- und Quellenelektroden in einem Transistor benutzt werden, bei welchem der Leiter 26 als Torelektrode dient. Aus der Darstellung geht auch hervor, daß durch Anlegen eines geeigneten Vorspannungspotentials der Leiter 22 am Transistor als Torelektrode benützt wird und vom Transistor isoliert wird, wenn Leiter 26 als Torelektrode benützt wird. Andere Leiter und Quellen- und Senkenelektroden können dazu benützt werden, um andere Transistoren zu bilden, und andere Leiter können als Abschirmungen für die Isolierung des Transistors von einem anderen Transistor einfach dadurch benützt werden, daß eine geeignete Vorspannung an den anderen Leiter gelegt wird.
Es ist auch deutlich, daß die Quellen- und Senkenelektroden, z.B. Elektrode 42 in Fig. 1B eine Abmessung hat, die durch die ι Oxidstreifen 12 und 14 bestimmt wird, und daß eine andere Ab- ! messung festgelegt ist durch die Leiter 28 und 30 gemäß der Darstellung nach Fig. 1C. Es sollte festgehalten werden, daß j der Elektrodenbereich nicht durch die Ausrichtung der Masken !bestimmt wird, um die Isolationsstreifen 12 und 14 oder die Leiter 28 und 30 zu erzeugen. Entsprechend hierzu werden die Quellen- und Senkenelektroden durch die Ausrichtung der Masken nicht beeinflußt. Eine falsche Ausrichtung der Masken hat daher1 auf die Größe der Transistoren keinen Einfluß.
709840/0973
7713479
BU 975 O15
Um die Anordnung als eine Matrix von Speicherzellen zu benutzen, ist es notwendig, daß die Bezugsebenen 50 und 52 über die isolierten Leiter 22 bis 32 gelegt werden. Aus Fig. 1C geht genauer hervor, daß die Bezugsebene 50 von den Leitern 22, 24 und 26 durch die Isolierschicht 48 getrennt ist. Es sollte auch festgehalten werden, daß die Bezugsebene 50 mit der Oberfläche der Silikondioxidschicht 16 zwischen den Leitern 22 und 24 und zwischen den Leitern 24 und 26 in Verbindung steht, um mit einer stromführenden Elektrode 36, vorzugsweise einer Quellenelektrode, einen Speicherkondensator 54 und mit der Elektrode 38, ebenfalls vorzugsweise einer Quellenelektrode, einen Speicherkondensator 56 zu bilden. Die Bezugsebene 52 ist in gleicher Weise über den Leitern 28, 30 und 32 angeordnet, um mit der Elektrode 42 einen Speicherkondensator 58 und mit der Elektrode 44 einen Speicherkondensator 60 zu bilden. Die Bezugsebenen 50 und 52 können mit Spannungsquellen 61 und 63 verbunden sein. Eine Isolierschicht 62 liegt über den Bezugsebenen 50 und 52. Ausgänge 66, 68, 70 und 72 der Wort-Treiberschaltung 64 sind mit Leitern 22, 26, 28 und 32 verbunden. Diese Leiter 22, 26, 28 und 32 werden als Wortleitungen für die Speicherzellen benutzt. Die Leiter 24 und 30 werden als felderzeugende Abschirmungen dadurch benützt, daß eine geeignete Bezugsspannung von den Spannungsquellen 74 und 76 an sie gelegt wird. Durch die Anwendung von Kontaktöffnungen in der Isolierschicht 16 bei den Elektroden 34, 40 und 46, zu deren Benützung als Senkenelektroden, kann eine geeignete Bitleitung 78 galvanisch mit diesen Senkenelektroden verbunden werden. Ein Ausgang 82 der Bit-Treiber/Abfühlschaltung 80 ist mit der Bitleitung 78 verbunden. Der in den Fign. 1A, 1B und 1C gezeigte Teil der Speicherzellenmatrix enthält Speicherzellen, von denen jede mit der! Bitleitung 78 verbunden ist und kontrolliert wird durch Tor- !
elektroden 22, 26, 28 und 32. Die Isolation zwischen den Spei- j icherzellen wird erreicht durch Leiter 24 und 30. Die vier
Zellen der Speicherzellenmatrix enthalten eine erste Speicher-
l I
zelle mit dem Speicherkondensator 54 und einen Transistor, der
!durch die Torelektrode 22, die Senkenelektrode 34 und die ! Quellenelektrode 36 gebildet wird. Eine zweite Speicherzelle
709840/0973
BU 975 015
wird gebildet durch den Speicherkondensator 56 und einen zweiten Transistor mit der Torelektrode 26, der Senkenelektrode 40 und der Quellenelektrode 38. Eine dritte Speicherzelle wird gebildet durch den Speicherkondensator 58 und einen dritten Transistor mit der Torelektrode 28, der Senkenelektrode 40 und der Quellenelektrode 42. Eine vierte Speicherzelle wird gebildet durch den Speicherkondensator 60 und einen vierten Transistor mit der Torelektrode 32, einer Senkenelektrode 46 und einer Quellenelektrode 44. Durch Anlegen einer Vorspannung an die Bezugsebenen 50 und 52 benötigen die Quellenelektroden 36 38, 42 und 44 bekannterweise keine Diffusionen sondern sie können durch Inversionsschichten gebildet werden. Obwohl gemäß der Darstellung nach den Fign. 1A, 1B und 1C nur eine Reihe der Speicherzellen mit der Bitleitung 78 verbunden ist, können in nicht dargestellter Weise zusätzliche Reihen mit Bitleitungen vorgesehen sein, die zur Bitleitung 78 parallel angeordnet sind.
Um eine Information in eine Speicherzelle der Matrix einzugeben, z.B. in den Speicherkondensator 56, wird in bekannter Weise der Torelektrode 26 aus der Wort-Treiberschaltung 64 ein Steuersignal durch den Ausgang 68 zugeführt, um den Transistor, der die Elektroden 26, 38 und 40 hat, durchzuschalten. Wenn eine 1-Bit-Information im Kondensator 56 gespeichert werden soll, wird auch von der Bit-Treiberschaltung 80 der Leitung 78 durch den Ausgang 82 ein Signal zugeführt, um den Kondensator 56 aufzuladen. Wenn eine O-Bit-Information im Kondensator 56 gespeichert werden soll, würde der Bitleitung 78 kein Signal
Zugeführt, und deshalb könnte der Kondensator 56 nicht geladen Werden. Um die im Kondensator 56 enthaltene Information zu j
lesen, wird von der Wort-Treiberschaltung 64 der Elektrode 26 ' durch den Ausgang 68 ein Steuersignal zugeführt, um den Transistor, der die Elektroden 26, 38 und 40 hat, wieder einzuschalten. Wenn eine 1-Bit-Information im Kondensator 56 gespeichert ' ist, enthält dieser eine Ladung, die durch den Torschaltungsbereich des Transistors zwischen den Elektroden 38 und 40 ent-
laden und zur Bitleitung 78 übertragen wird. Diese Entladung
709840/0973
BU 975 015
— ^ —-
wird durch den Abfühlverstärker 80 festgestellt. Wenn eine O-Bit-Information Im Kondensator 56 enthalten war, kannte dieser nicht entladen werden, und deshalb könnte durch den Abfühlverstärker 80 keine Entladung festgestellt werden. Daraus geht hervor, daß beim Schreiben/Lesen von Information am Kondensator 58 der Transistor mit der Torelektrode 28, der Senkenelektrode 40 und der Quellenelektrode 42 für den Vorgang benützt wird dadurch, daß ein Signal von der Treiberschaltung 64 durch den Ausgang 70 zur Torelektrode 28 übertragen wird, und daß ein Bitsignal, wenn notwendig in der beschriebenen Art und Weise zur Bitleitung 78 zum Zwecke der Informationsspeicherung im Kondensator 56 übertragen wird. Der Abfühlverstärker 80 wird auch dazu benützt, Information am Kondensator 58 auszulesen. In gleicher Weise benützen die Speicherkondensatoren 54 und 60 die gemeinsame Bitleitung 78, jedoch werden sie in entsprechender Weise durch die Wort-Treiberschaltung 64 über Leitungen 66 und 72 gesteuert.
Obwohl nur vier Speicherzellen gezeigt werden, die mit der Bitleitung 78 verbunden sind, ist ersichtlich, daß eine größere Anzahl von in gleicher Weise angeordnete Speicherzellen mit dieser Leitung verbunden werden können. Es soll auch festgehalten werden, daß die Senkenelektrode 40 als eine gemeinsame Senkenelektrode sowohl fUr den Speicherkondensator 56 als auch für den Speicherkondensator 58 benützt wird. Es ist ferner zu !erkennen, daß bei Ansteuerung des Kondensators 58 durch ein !signal an der Torelektrode 28 eine Vorspannung von der Wort-
ι '
Treiberschaltung 64 dem Ausgang 68 zugeführt werden kann, um durch den Leiter 26 ein Abschirmfeld zu erzeugen, das die Spei-! cherzelle mit dem Kondensator 58 von Spannungsausschlägen isoliert, die an der linken Seite des HalbleiterSubstrats auftreten können, während bei Verbindung der Leitung 30 mit der SpannungsguelIe 76 diese ein Abschirmfeld erzeugt für die Spei-1 icherzelle mit dem Kondensator 58 zur Abschirmung gegen alle | Spannungsausschläge, welche in dem Halbleitersubstrat 10 auf j der rechten Seite vorkommen können. !
709840/0973
BU 975 015
Daraus geht hervor, daß durch die Leitungen beiderseits der Torelektrode eines Transistors, die durch Erzeugung von Abschirmfeldern für die Isolation der Speicherzelle in einer Abmessungsrichtung benützt werden, und die durch die eingebetteten Oxidstreifen 12 und 14 die Speicherzellen in der anderen Abmessungsrichtung isoliert werden, jede der Speicherzellen vollständig gegen Spannungsausschläge geschützt werden, die in dem Halbleitersubstrat 10 außerhalb des ausgewählten oder adressierten Speicherzellenbereichs auftreten können. Da jede der Speicherzellen vollständig von einer anderen Speicherzelle in der Matrixanordnung isoliert ist, und da sie unabhängig von Einstellfehlern der Maske formiert sind, kann innerhalb der Matrixanordnung eine hohe Dichte erzielt werden.
Ein Verfahren zur Herstellung von integrierten Schaltkreisen für einen kapazitiven, wortorientierten Speicher gemäß der in den Fign. 1A, 1B und 1C gezeigten Anordnung wird erläutert anhand der Fign. 2A, 2B, 2C und 2D. Das Verfahren ergibt sich aus den folgenden Verfahrensschritten.
Aus Gründen einer klaren Darstellung werden durch die Fign. 2A, 2B, 2C und 2D nur zwei Speicherzellen dargestellt. Diese ergeben sich durch den Speicherkondensator 54 und einen Transistor mit der Torelektrode 22, der Senkenelektrode 34 und der Quellenelektrode 36. Die zweite Speicherzelle enthält den Speicherkondensator 56 und einen zweiten Transistor mit der Torelektrode 26, der Senkenelektrode 40 und der Quellenelektrode 38. An der Oberfläche des Halbleitersubstrats 10 werden zunächst die Oxidstreifen 12 und 14 in genügender Tiefe eingebettet, durch das Einätzen von Nuten, das durch eine Hochtemperaturoxij ι
dation ergänzt wird. Nach Herstellung der Streifen wird die
Oberfläche des Halbleitersubstrats 10 ohne Beeinflussung der \
Oxidstreifen 12 und 14 gereinigt. Auf die gereinigte Oberflä- j ehe wird eine dünne Oxidschicht 16 von ungefähr einer Dicke
von 500 8 thermisch aufgebracht. ι
709840/0973
BU 975 015
Auf der Oxidschicht 16 wird ein Maskenfilm aus Aluminium von ungefähr 10 000 8 Dicke aufgedampft. Auf die Aluminiumschicht wird eine Silikonschicht von ungefähr 600 A* Dicke aufgedampft.
Die Silikonschicht wird abgedeckt durch einen Photolack, und
sie wird durch eine Atzlösung in eine Anzahl von Streifen 20a, 20b, 20c und 2Od unterteilt, die zur Richtung der Streifen 12 und 14 senkrecht angeordnet sind. Nach diesem Vorgang wird der Photolack entfernt und die Streifen 20a, 20b, 20c und 2Od wirken als eine Maske für den darunterliegenden Aluminiumfilm, der jetzt durch Ätzen in eine Anzahl von getrennt voneinander verlaufenden Streifen 18a, 18b, 18c und 18d unterteilt werden. Der Aluminiumfilm wird geätzt durch eine Ätzlösung, welche die darüberliegenden Silikonstreifen 20a, 20b, 20c und 2Od nicht angreift. Hie aus Fig. 2A hervorgeht, haben die Aluminiumstreifen schrägverlaufende Seitenbegrenzungen mit einer Spitzenbreite, die kleiner ist als die Breite der Silikonstreifen 20a, 20b, 20c und 2Od. Diese Gestaltung ergibt sich durch den chemischen Ätzprozeß. Weil das Ätzmittel, das zur Entfernung des Aluminiumfilms benützt wird, nur durch die darüberliegenden Silikonstreifen 2Oa, 2Ob, 20c und 2Od begrenzt wird, kann es das Material in den Bereichen zwischen den Silikonstreifen angreifen. Die Erosionswirkung ergibt sich nach allen Richtungen im gleichen Verhältnis. In dieser Weise wird das Aluminium nicht nur direkt unterhalb der öffnung sondern auch seitwärts die Silikonstreifen 20a, 20b, 20c und 2Od hinterschneidend entfernt. Der Betrag der Hinterschneidung ist annähernd gleich der Dicke des Aluminiumfilms.
Die Aluminiumstreifen 18a, 18b, 18c und 18d werden in dieser : Weise kleiner bemessen als die darüberliegenden Silikonstreifen 20a, 20b, 20c und 2Od. Nach Herstellung der Aluminiumstreifen wird darüber eine Polysilikonschicht von ungefähr 6 000 8 Dicke aufgedampft. Weil die Polysilikonauflage eine geringere 'Dicke aufweist als die Aluminiumschicht, überlagert sie die Silikonstreifen 20a, 20b, 20c und 2Od mit den Streifen 21a, 21b, 21c und 21d, und sie bildet zwischen den Silikonstreifen
709840/0973
BU 975 015
- VT -
20a, 20b, 20c und 20d die Streifen 22, 24, 26 und 28.
Nach dem Auftragen der Polysilikonschicht wird sie durch eine geeignete Dotierung mit hoher Leitfähigkeit ausgestattet. Die Dotierung erfolgt vorzugsweise bei einer niedrigen Temperatur durch Ionenimplantation. Die leitenden Polysilikonstreifen 22, 24, 26 und 28 werden dann stark oxidiert durch anodische Oxidation, um eine Isolierschicht 48 von ungefähr 3 000 S Dicke zu erzeugen. Die anodische Oxidation erfolgt vorzugsweise bei einer Temperatur im Bereich von 250 0C bis 400 0C. Die so erzeugte Oxidschicht erlaubt das nachfolgende Auftragen von leitenden Materialien ohne weitere Isolation auf den leitenden Streifen 22, 24, 26 und 28. Es sei erwähnt, daß während der anodischen Oxidation die dünne Oxidschicht 16 entweder durch Aluminiumstreifen 18a, 18b, 18c und 18d oder durch Silikonstreifen 22 bis 28 bedeckt bleibt. In dieser Weise bleibt die dünne Oxidschicht 16 unter den genannten Streifen durch den Vorgang der anodischen Oxidation unbeeinflußt.
Die anodische Oxidation bildet auch eine dünne Aluminiumoxidschicht auf dem Aluminium. Diese kann jedoch durch eine Ätzlösung bei ungefähr 80 °C bei gleichzeitiger Auflösung der Aluminiumstreifen 18a, 18b, 18c und 18d entfernt werden. Die darüber liegenden Silikonschichten 20a, 20b, 20c und 2Od, 21a, 21b, 21c und 21d werden dadurch ebenfalls beseitigt, wodurch die Oberfläche der dünnen Oxidschicht 16 zwischen den leitenden und isolierten Polysilikonschichten 22, 24, 26 und 28 freigegeben werden.
Nach Freilegung der Bereiche wird die Einheit wiederum ionenimplantiert, um eine Anzahl von Quellen- und Senkenelektroden 34, 36, 38 und 40 um annähernd 500 bis 2 000 Ä* Dicke zu erzeugen. In diesem Fall ist für die Darstellung der Elektroden 34, 36, 38 und 40 eine N-Dotierung erwünscht. Die Oxidschicht 48 auf den leitenden Polysilikonstreifen 22, 24, 26 und 28 ist
709840/0973
BU 975 015
von ausreichender Dicke, um eine Ionenimplantation in diesen Streifen zu vermeiden.
Nach der Implantation kann die Oxidschicht 16 über den Bereichen der Elektroden 34, 36, 38 und 40 entfernt werden. Dieser Vorgang ist nicht erforderlich, wenn ein Material höherer Durchlässigkeit als die Oxidschicht 16 über den Elektroden 34, 36, 38 und 40 aufgetragen werden soll. Es ist jedoch notwendig, daß bei dem genannten Vorgang die Oxidschicht 16 unter den PoIysilikonstreifen 22, 24, 26 und 28 nicht beeinflußt wird.
Für den vorliegenden Fall sei jedoch angenommen, daß die Oxidschicht 16 über den Elektroden 34, 36, 38 und 40 nicht entfernt wird. In dieser Weise wird anschließend an die Ionenimplantation die ganze Anordnung beschichtet durch das Aufdampfen einer Aluminiumschicht von 10 000 A* Dicke. Die Aluminiumschicht wiederum wird bedeckt durch das Aufdampfen einer Silikonschicht von 600 R Dicke.
Die Silikonschicht wird anschließend bedeckt durch einen Photolack, der geätzt wird zur Herstellung einer Maske mit den Streifen 25a, und 25b, die zu den Oxidstreifen 12 und 14 senkrecht angeordnet sind. Die Maske dient zum Atzen des darunterliegenden Aluminiumfilms, der in die Streifen 23a und 23b unterteilt wird. Anschließend wird der Aluminiumfilm geätzt durch eine Ätzlösung, welche die Silikonstreifen oder die Silikonoxidschichten 48 nicht angreift.
Wie aus Fig. 2D hervorgeht, ist der ganze Bereich zwischen den !Elektroden 22 und 26 von Silikon- und Aluminiummaterial freigemacht. Nach Anordnung der Streifen 23a und 23b wird eine Polysilikonschicht von ungefähr 6 000 A* Dicke an der ganzen Anordnung aufgetragen, um die Schichten 27a und 27b über den Streifen 23a und 23b und eine Referenzebene 50 über den Elektroden 24, 36 und 30 anzuordnen, durch welche die Ladefläche einer Speicherkapazität gebildet wird. IM eine vollständige
7098A0/0973
BU 975 015
Abdeckung zu erreichen, deckt diese Bezugsebene 50 teilweise die Elektroden 22 und 26.
Die Silikonschicht wird nun dotiert, um ihr eine hohe Leitfähigkeit zu verleihen. Die gleiche Dotierungstechnik kann für die Herstellung der Bezugsebene 50 verwendet werden, wie sie bereits für die Herstellung der Streifen 22, 24, 26 und 28 beschrieben wurde.
Die leitende Silikonschicht 50 erhält nun eine Anodenoxidation, und eine Isolierschicht 62 von 3 000 i. Dicke wird darüber angeordnet. Anschließend werden die Aluminium- und Silikonschichten 23a, 23b, 25a, 25b, 27a und 27b durch eine Ätzlösung entfernt. Zu diesem Zeitpunkt erfolgt eine kurze Wärmebehandlung, um die implantierten Ionen zu aktivieren, und um die Elektrodenanschlußbereiche in der gewünschten Eindringtiefe, z.B. in einer Tiefe von 1 500 bis 2 000 £ anzuordnen. Die Behandlung wird bei einer Temperatur zwischen 900 0C und 1 0OO 0C während einer Dauer zwischen 15 und 60 Minuten durchgeführt.
Es wird nun eine Tauchätzung angewendet, um in der dünnen Oxidschicht 16, welche die Senkenelektroden 34, 40 und 46 abdeckt, eine Öffnung zu erzeugen. Eine Metallschicht, vorzugsweise aus Aluminiumsilikon wird nun aufgetragen in Berührung mit den Senkenelektroden 34, 40 und 46, wobei eine geeignete Ätzung zur Herstellung der Bitleitung 78 erfolgt. Die ganze Anordnung wird nun gesintert bei einer Temperatur zwischen 35O 0C und 400 0C, um eine gute galvanische Verbindung zwischen der Bitleitung 78 und den Senkenelektroden herzustellen.
Es sollte festgehalten werden, daß bei der Herstellung der Matrix von Speicherzellen die Speicher- oder Masseflächen 50 und 5 nicht genau ausgerichtet werden müssen, weil zwischen den PoIy-Öilikonschichten 22 bis 32 Überlappungen bestehen. Die erforderliche Ausrichtung der Flächen 50 und 52 besteht nur darin,
fiaß ihre Kanten die Elektroden 22, 26, 28 und 32 übergreifend
709840/0973
BU 975 015
-"--„ε
angeordnet sind. Weil der Speicherkondensator keinen Spalt aufweist, ist die Größe der Speicherkapazität von der Ausrichtung unabhängig.
Die dielektrische Beständigkeit des Speicherkondensators kann gegebenenfalls durch eine geeignete Vorspannung an den Schichten 50 und 52 verbessert werden. Es kann auch erwähnt werden, daß anstelle von Polysilikon als Material für die Elektroden, die Feldabschirmungen und die Kondensatorplatten ein wärmebeständiges Metall, wie z.B. Tantalum benützt werden, das anodisch oxidiert wird, um die Isolationsschranke zwischen den leitenden Elementen der Speichermatrix zu bilden. Es kann auch erwähnt werden, daß andere Materialien als polykristallines Silikon oder Tantalum für die Herstellung der leitenden Streifen 22 bis 32 benützt werden können.
Obwohl die Isolationsstreifen 12 und 14 als eingebettete Oxidstreifen bezeichnet wurden, könnten diese in anderer Weise hergestellt werden, wie z.B. aus einem dicken Oxid, Aluminiumoxid, Tantalumoxid oder aus hochdotierten Halbleiterstreifen.
Die Bitleitung 78 könnte abweichend von der Beschreibung aus Polysilikon hergestellt werden, wodurch die ganze Matrixanordnung einheitlich aus Polysilikonstreifen bestehen würde, die durch ein geeignetes Verfahren isoliert werden könnten. Der Vorteil von oxidierten Polysilikonstreifen besteht darin, daß das Auftreten von Kurzschlüssen zwischen den leitenden Teilen fast vollständig vermieden werden kann.
709840/0973

Claims (1)

? / L· i / J BU 975 015 PATENTANSPRUCH
1. Verfahren zur Herstellung von integrierten Schaltkreisen mit Transistoren, insbesondere für einen kapazitiven, wortorientierten Speicher, dessen Speicherzellen durch je einen Feldeffekt-Transistor und einen Kondensator gebildet werden, gekennzeichnet durch die Verfahrensschritte :
a) Beschichtung eines Halbleitersubstrats (10), in dessen Oberfläche Parallelstreifen (12, 14) eines Oxidmaterials eingebettet sind, durch eine aus Silikondioxid bestehende Isolationsschicht (16);
b) Aufdampfen einer Aluminiumschicht;
c) Aufdampfen eines Silikonmaterials in senkrecht zu den Parallelstreifen (12, 14) des Oxidmaterials verlaufenden Streifen (20a bis 2Od) zur Herstellung einer Maske;
d) Ablösen des Aluminiummaterials im Bereich der Maskenöffnungen zur Herstellung von Aluminiumstreifen (18a bis 18d)χ an der aus Silikondioxid bestehenden Isolierschicht (16);
e) Auftragen eines Polysilikonmaterials zur Herstellung von Schichtstreifen (22, 24, 26, 28) an der aus Silikondioxid bestehenden Isolierschicht (16);
f) Dotierung des Polysilikonmaterials durch Ionenimplantation zur Herstellung von Schichtstreifen (22, 24, 26, 28) hoher Leitfähigkeit;
g) Anodische Oxidation der Schichtstreifen (22, 24, 26, 28) hoher Leitfähigkeit^ zu deren Beschichtung durch ein Oxidmaterial (48);
h) Ablösen der Aluminiumstreifen (18a bis 18d) und der von diesen gehaltenen Streifen (20a bis 2Od; 21a bis 21d) der Maske durch Ätzen;
709840/0973
ORIGINAL INSPECTED
BU 975 015
i) Ionenimplantation an der aus Silikondioxid bestehenden Schicht (16) zur Herstellung von Senkenanschlußelektroden (34, 36, 38, 40);
k) Aufbringen einer Aluminiumschicht (23a, 23b) an der aus einer Silikondioxid bestehenden Schicht (16) und der an dieser angeordneten, Torelektroden bildenden Schichtstreifen (22, 24, 26, 28);
1) Aufbringen einer Silikonschicht und deren Unterteilung in rechtwinklig zu den Parallelstreifen (12, 14) des Oxidmaterials verlaufenden Streifen (25a, 25b) ;
m) Ätzen der Aluminiumschicht und deren Unterteilung in Streifen (23a, 23b) zur Herstellung einer Maske;
n) Aufbringen einer Polysilikonschicht an der Maske und deren Dotierung zur Herstellung einer Kondensatorebene (50) über den Senkenanschlußelektroden (34, 36, 38, 40);
o) Aufbringen einer Isolierschicht (62) und deren Beschichtung durch ein Material (78) hoher Leitfähigkeit, dessen Kontaktierung mit Senkenanschlußelektroden (34, 40, 46) durch Öffnungen der aus Silikondioxid bestehenden Isolationsschicht (16) zur Herstellung von Bitleitungen.
709840/0973
DE19772713479 1976-03-29 1977-03-26 Verfahren zur herstellung von integrierten schaltkreisen Withdrawn DE2713479A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/671,907 US4094057A (en) 1976-03-29 1976-03-29 Field effect transistor lost film fabrication process

Publications (1)

Publication Number Publication Date
DE2713479A1 true DE2713479A1 (de) 1977-10-06

Family

ID=24696368

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772713479 Withdrawn DE2713479A1 (de) 1976-03-29 1977-03-26 Verfahren zur herstellung von integrierten schaltkreisen

Country Status (5)

Country Link
US (1) US4094057A (de)
JP (1) JPS52119086A (de)
DE (1) DE2713479A1 (de)
FR (1) FR2346855A1 (de)
GB (1) GB1513116A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4219834A (en) * 1977-11-11 1980-08-26 International Business Machines Corporation One-device monolithic random access memory and method of fabricating same
JPS5496775A (en) * 1978-01-17 1979-07-31 Hitachi Ltd Method of forming circuit
JPS55153368A (en) * 1979-05-18 1980-11-29 Fujitsu Ltd Semiconductor memory device
JPS5681968A (en) * 1979-12-07 1981-07-04 Toshiba Corp Manufacture of semiconductor device
US4240845A (en) * 1980-02-04 1980-12-23 International Business Machines Corporation Method of fabricating random access memory device
DE3153620C2 (de) * 1980-04-01 1992-01-23 Canon K.K., Tokio/Tokyo, Jp
DE3370252D1 (en) * 1982-12-28 1987-04-16 Toshiaki Ikoma Voltage-control type semiconductor switching device
US5087591A (en) * 1985-01-22 1992-02-11 Texas Instruments Incorporated Contact etch process
US5113238A (en) * 1989-01-06 1992-05-12 Wang Chen Chin Contactless non-volatile memory array cells
JP3466851B2 (ja) 1997-01-20 2003-11-17 株式会社東芝 半導体装置及びその製造方法
DE102010029525B4 (de) * 2010-05-31 2014-12-18 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist, und Verfahren zur Herstellung des Halbleiterbauelements

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3351825A (en) * 1964-12-21 1967-11-07 Solitron Devices Semiconductor device having an anodized protective film thereon and method of manufacturing same
US3791024A (en) * 1971-10-21 1974-02-12 Rca Corp Fabrication of monolithic integrated circuits
US3894891A (en) * 1973-12-26 1975-07-15 Ibm Method for making a space charge limited transistor having recessed dielectric isolation
US3919060A (en) * 1974-06-14 1975-11-11 Ibm Method of fabricating semiconductor device embodying dielectric isolation

Also Published As

Publication number Publication date
GB1513116A (en) 1978-06-07
JPS52119086A (en) 1977-10-06
FR2346855B1 (de) 1980-02-08
US4094057A (en) 1978-06-13
FR2346855A1 (fr) 1977-10-28

Similar Documents

Publication Publication Date Title
DE3123876C2 (de) Nicht-flüchtige Halbleiter-Speichervorrichtung
DE3816358C2 (de)
DE3037431C2 (de)
EP0024311B1 (de) Verfahren zum Herstellen eines hochintegrierten Festwertspeichers
DE3937502C2 (de) Isoliereinrichtung für eine integrierte Schaltung und Verfahren zu deren Herstellung
DE2642303A1 (de) Verfahren zur herstellung eines fet- speicherelements und hiernach gebildetes speicherelement einer speicheranordnung
DE2741152A1 (de) Speicherzelle fuer einen silizium- gate-n-kanal-mos-direktzugriffspeicher und verfahren zu ihrer herstellung
DE2730202A1 (de) Halbleiterspeicher
DE4323363A1 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE2705503C3 (de) Halbleiterspeicheranordnung
DE3916228A1 (de) Halbleiterspeichervorrichtung mit stapelkondensatorzellenstruktur und verfahren zu ihrer herstellung
DE69013094T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.
DE2713479A1 (de) Verfahren zur herstellung von integrierten schaltkreisen
DE10053962A1 (de) Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner Herstellung
DE2837877A1 (de) Mos-integrierter halbleiterspeicher sowie verfahren zu seiner herstellung
DE4134531C2 (de) Erhöhung der Lebensdauer eines Speicherkondensators durch Wahl einer Festspannung
DE2937952C2 (de) Nichtflüchtige Speicheranordnung
DE3140268A1 (de) Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung
DE4034995A1 (de) Hochintegriertes halbleiterspeicherbauelement und verfahren zu seiner herstellung
DE68911418T2 (de) Hochintegrierte EPROM-Speicheranordnung mit einem grossen Kopplungsfaktor.
DE19950362C1 (de) DRAM-Zellenanordnung, Verfahren zu deren Betrieb und Verfahren zu deren Herstellung
EP0883185A1 (de) Selbstverstärkende DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE2926417A1 (de) Dynamische halbleiterspeicherzelle und verfahren zu ihrer herstellung
DE3832641C2 (de)
DE4123158A1 (de) Verfahren zur herstellung eines leiterschichtarrays mit kontrollierten abstaenden zwischen den leiterschichten

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee