DE1774482B2 - Kapazitiver wortorientierter speicher unter verwendung von feldeffekttransistoren - Google Patents
Kapazitiver wortorientierter speicher unter verwendung von feldeffekttransistorenInfo
- Publication number
- DE1774482B2 DE1774482B2 DE19681774482 DE1774482A DE1774482B2 DE 1774482 B2 DE1774482 B2 DE 1774482B2 DE 19681774482 DE19681774482 DE 19681774482 DE 1774482 A DE1774482 A DE 1774482A DE 1774482 B2 DE1774482 B2 DE 1774482B2
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- memory
- line
- effect transistor
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims description 103
- 230000005669 field effect Effects 0.000 title claims description 81
- 210000004027 cell Anatomy 0.000 claims description 56
- 239000003990 capacitor Substances 0.000 claims description 38
- 230000000694 effects Effects 0.000 claims description 10
- 230000008929 regeneration Effects 0.000 claims description 7
- 238000011069 regeneration method Methods 0.000 claims description 7
- 210000000352 storage cell Anatomy 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 230000007704 transition Effects 0.000 claims description 3
- 238000013461 design Methods 0.000 claims description 2
- 238000011161 development Methods 0.000 claims 2
- 230000018109 developmental process Effects 0.000 claims 2
- 230000003247 decreasing effect Effects 0.000 claims 1
- 238000012217 deletion Methods 0.000 claims 1
- 230000037430 deletion Effects 0.000 claims 1
- 239000007787 solid Substances 0.000 claims 1
- 238000012549 training Methods 0.000 claims 1
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 241000158147 Sator Species 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 235000020130 leben Nutrition 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
- H01L27/0733—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with capacitors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Description
durch diese Ausführungsform die elektrischen Para- Brücke zwischen dem Quellenbereich und den
neter der Schaltung weniger kritisch, wodurch so- Senkenbereich normalerweise nichtleitend ist un<
wohl die Fehlermöglichkeit im Betrieb auf ein durch Anlegen eines positiven Signales an die Tor
Minimum herabgesetzt wird als auch die Massen- elektrode 12 G leitend gemacht wird. Damit eini
fabrikauon großer Stückzahlen betriebsfähiger 5 Leitung auftritt, muß zwischen Quelle und Senki
Speicherzellen auf einem Plättchen erleichtert wird. eine Spannungsdifferenz bestehen und die Spannunj
Schließlich ist gemäß der Erfindung ein weiterer auf der Torelektrode muß die Spaanung an den
Feldeffekt-Transistor vorgesehen, dessen Quejlen-, negativeren Quellenanschluß um die Schwellen
Senken- und Trägerschichtanschluß den entsprechen- spannung des Feldeffekt-Transistors überschreiten
den Anschlüssen des Feldeffekt-Transistors parallel- io Die Erfindung ist jedoch nicht auf Verstärker
geschaltet sind und dessen Torelektrode mit seinem Elemente mit NPN-Struktur begrenzt, sondern e:
Senkenanschluß verbunden ist. können auch PNP-Feldeffekt-Elemente verwende!
Damit wird erreicht, daß die elektrischen Para- werden. Es können jedoch auch Sperr-Elemente bemeter
der Schaltung weniger kritisch gemacht wer- nutzt werden, in denen die Brücke zwischen Quelle
den, welches ein wesentlicher Gesichtspunkt bei der 15 und Senke normalerweise leitet und durch Signale ar
Herstellung von Speichern in integrierter Schaltungs- die Torelektrode gesperrt wird, wobei jedoch die au)
technik ist, wo eine große Anzahl von aktiven die Schaltung zu Steuerzwecken gegebenen Signale
Elementen gleichzeitig auf einer Trägerschicht her- entsprechend geändert werden müssen,
gestellt werden und alle innerhalb der vorgeschriebe- Die Arbeitsweise des in F i g. 1 gezeigten Speichers
gestellt werden und alle innerhalb der vorgeschriebe- Die Arbeitsweise des in F i g. 1 gezeigten Speichers
nen Toleranzen arbeiten müssen, ohne daß Reserve- 20 beim Lesen und Schreiben von Informationen in den
zellen angeschlossen werden. Speicherzellen 10 wird durch dieWortleitungs-Treiber,
Die Erfindung wird an Hand der Zeichnung im dargestellt durch den Block 20, und die Bitleitungseinzelnen
erläutert. Es zeigt Treiber und Abfrageverstärker, dargestellt durch den
Fig. 1 eine teilweise schematische Darstellung der Block 22, gesteuert. Es sind drei Wortleitungen 24
elektrischen Verbindungen in einem erfindungsgemäß 25 für jede senkrechte Spalte oder Wortposition im
aufgebauten Speicher, Speicher und drei Bitleitungen für jede horizontale
Fig. 2, 2a Draufsicht bzw. Schnittansicht eines Zeile oder Bitposition im Speicher gezeichnet. Der
Ausführungsbeispiels einer Speicherzelle für die in Speicher ist wortorganisiert und arbeitet auf der
F i g. 1 gezeigte Schaltung, wobei die Speicherzelle Basis eines Lese-Schreib-Zyklus. Besonders während
in einer integrierten Schaltung auf einer einzigen 30 der ersten oder Leseoperation des Zyklus werden
Trägerschicht gebildet wird, die in den drei Speicherzellen der drei vertikal ver-
Fig. 3 eine Schnittansicht eines anderen Ausfüh- laufenden Wörter gespeicherten Bits durch Anlegen
rungsbeispiels einer integrierten Schaltungsform einer eines Signals an die entsprechende Wortleitung 24
Speicherzelle des in Fig. 1 dargestellten Speichers, ausgelesen. Die die gespeicherte Information dar-
Fig. 4 a, 4b zwei verschiedene Arten der Signal- 35 stellenden Signale werden über die Bitleitungen 26
anlegung an die Wort- und Bitleitungen des in F i g. 1 auf die Abfrageverstärker gegeben. Während des
gezeigten Speichers zur Ausführung von Lese- und zweiten Teils eines jeden Lese-Schreibezyklus wird
Schreiboperationen in diesem Speicher und dieselbe oder eine neue Information in dieselbe
F i g. 5, 6, 7 elektrische Schaltbilder dreier anderer Wortposition geschrieben, indem über die Bittreiber-Ausführungsbeispiele
von erfindungsgemäß herge- 40 Leitungen entsprechende Signale auf die Bitleitung
stellten Speicherzellen. 26 gegeben werden. Zwei mögliche verschiedene Im-
Der in F i g. 1 dargestellte Speicher ist eine An- pulsfolgen sind in den F i g. 4 a und 4 b dargestellt.
Ordnung von 3 χ 3 = 9 Speicherzellen 10, von denen Die Abfragesignale sind in diesen Figuren mit einer
jede aus einem Feldeffekt-Transistor 12 und einem relativ zu den Treibersignalen wesentlich größeren
Kondensator 14 besteht. In diesem Auiführungs- 45 Amplitude dargestellt, als diese in der Praxis aufbeispiel
sind nur 9 Speicherzellen gezeigt, da dies zur treten. Der Betrieb der einzelnen Speicherzellen geht
Darstellung des Erfindungsprinzips genügt. In der aus der folgenden genaueren Beschreibung der Ar-Praxis
lassen sich natürlich weit größere Anordnun- beitsweise der im linken oberen Teil der in Fig. 1
gen derartiger Speicherzellen durchführen. Jeder dargestellten Speicherzelle 10 hervor.
Feldeffekt-Transistor 12 in jeder Speicherzelle 10 ent- 50 Die in dieser Speicherzelle gespeicherte Informahält eine Torelektrode 12 G, auf welche Signale zur tion, eine binäre Eins oder eine binäre Null, wird Steuerung des Stromflusses zwischen einem Quellen- durch die an der Speicheranode 30 anliegenden anschluß 12 S und einem Senkenanschluß 12 D ge- Spannung angegeben. Beim Einspeichern einer binägeben werden. Eine weitere Verbindung besteht zur ren Null ist diese Spannung niedrig und der Konden-Trägerschicht oder dem Plättchen, auf welchem die 55 sator 14 wird im wesentlichen nicht geladen. Beim Feldeffekt-Transistoren gebildet werden die bei 12 W Einspeichern einer binären Ei1Is ist die Spannung an dargestellt sind. Jeder dieser Transistoren ist ein iso- der Speicheranode 30 auf einem höheren positiven lierter Feldeffekt-Transistor. Derartige Feldeffekt- Wert und der Kondensator 14 wird geladen. Somit Transistoren sind als Metalloxyd-Halbleiter-Tran- ist das Speicherelement in der Speicherzelle der sistoren bekannt. Alle Feldeffekt-Transistoren wer- 60 Kondensator 14 und eine binäre Eins oder eine binare den auf einer P-leitenden Trägerschicht oder einem Null wird in dieser Speicherzelle abhängig von der Plättchen aus Silicium aufgebaut. Die Quellen- und Ladung des Kondensators gespeichert. Im Ruhe-Senkenbereiche sind N-dotiert und weisen eine zustand der Speicherzelle zwischen Lese- und planare Oberfläche auf. Diese beiden Bereiche sind Schreiboperationen wird eine im Kondensator 14 gedurch eine Brücke an der Oberfläche des Träger- 65 speicherte Ladung über den Feldeffekt-Transistor 12 plättchens verbunden, die unmittelbar neben der gehalten, der im Stromkreis des Kondensators an-Torelektrode 12 G liegt. Die Feldeffekt-Transistoren liegt. Dieser Feldeffekt-Transistor ist normalerweise haben Verstärkerwirkung, was besagen soll, daß die gesperrt und stellt eine sehf hohe Impedanz für die
Feldeffekt-Transistor 12 in jeder Speicherzelle 10 ent- 50 Die in dieser Speicherzelle gespeicherte Informahält eine Torelektrode 12 G, auf welche Signale zur tion, eine binäre Eins oder eine binäre Null, wird Steuerung des Stromflusses zwischen einem Quellen- durch die an der Speicheranode 30 anliegenden anschluß 12 S und einem Senkenanschluß 12 D ge- Spannung angegeben. Beim Einspeichern einer binägeben werden. Eine weitere Verbindung besteht zur ren Null ist diese Spannung niedrig und der Konden-Trägerschicht oder dem Plättchen, auf welchem die 55 sator 14 wird im wesentlichen nicht geladen. Beim Feldeffekt-Transistoren gebildet werden die bei 12 W Einspeichern einer binären Ei1Is ist die Spannung an dargestellt sind. Jeder dieser Transistoren ist ein iso- der Speicheranode 30 auf einem höheren positiven lierter Feldeffekt-Transistor. Derartige Feldeffekt- Wert und der Kondensator 14 wird geladen. Somit Transistoren sind als Metalloxyd-Halbleiter-Tran- ist das Speicherelement in der Speicherzelle der sistoren bekannt. Alle Feldeffekt-Transistoren wer- 60 Kondensator 14 und eine binäre Eins oder eine binare den auf einer P-leitenden Trägerschicht oder einem Null wird in dieser Speicherzelle abhängig von der Plättchen aus Silicium aufgebaut. Die Quellen- und Ladung des Kondensators gespeichert. Im Ruhe-Senkenbereiche sind N-dotiert und weisen eine zustand der Speicherzelle zwischen Lese- und planare Oberfläche auf. Diese beiden Bereiche sind Schreiboperationen wird eine im Kondensator 14 gedurch eine Brücke an der Oberfläche des Träger- 65 speicherte Ladung über den Feldeffekt-Transistor 12 plättchens verbunden, die unmittelbar neben der gehalten, der im Stromkreis des Kondensators an-Torelektrode 12 G liegt. Die Feldeffekt-Transistoren liegt. Dieser Feldeffekt-Transistor ist normalerweise haben Verstärkerwirkung, was besagen soll, daß die gesperrt und stellt eine sehf hohe Impedanz für die
Schaltung dar. Somit kann trotz des Verlusts über 24 wird solange aufrechterhalten, bis der Kondenden
Senkenanschluß 12 D über den Trägerschicht- sator 14 ganz geladen ist. Zu diesem Zeitpunkt fällt
körper zum Trägerschichtanschluß 12 W im Konden- die Spannung auf der Wortleitung ab und dadurch
sator 14 eine Ladung für eine Zeit gespeichert wer- wird das Signal von der Torelektrode 12 G genomden,
die lang ist im Vergleich zu der für eine 5 men. Der Feldeffekt-Transistor 12 schaltet dann ab
Lese-Schreiboperation erforderlichen Zeit. und stellt jetzt eine hohe Impedanz im Ladekreis
Während einer in der ersten Wortposition im dar. Nach dem Wortleitungssignal endet auch das
Speicher durchgeführten Lese-Schreiboperation wird Bitleitungssignal und so wird sichergestellt, daß
die entsprechende Wortleitung 24 mit einem positi- der Kondensator 14 ungefähr auf die Spannung aufven
Impuls erregt, wie in F i g. 4 a dargestellt ist. io geladen wird, die an der Bitleitung zu dem Zeitpunkt
Diese Spannung wird auf die Torelektrode 12 G für lag, als der Feldeffekt-Transistor 12 sperrte,
jeden Transistor in der ersten Spalte gegeben. Die an Nach Abschluß des zweiten Teils des Lese-
die Torelektrode angelegte Spannung führt dazu, daß Schreibzyklus ist somit eine binäre Null oder Eins in
die Brücke den Quellen- und Senkenbereich im jeden Kondensator 14 der ersten Speicherspalte einTransistor
leitend verbindet. Wenn angenommen 15 gespeichert und die Spannung an den Speicherwird,
daß eine binäre Eins in der betrachteten anöden 30 zeigt an, ob eine binäre Eins oder Null in
Speicherzelle gespeichert werden soll, so wird der der Speicherzelle gespeichert ist.
Kondensator 14 aufgeladen und wenn der Feld- Ein in F i g. 4 b wiedergegebenes anderes Leseeffekt-Transistor
12 leitend ist, entlädt sich der Kon- Schreibschema unterscheidet sich von dem in
densator 14 darüber und gibt ein Signal auf die Bit- 20 F i g. 4 a dargestellten insofern, als die Spannung der
leitung 26, die mit dem Quellenanschluß 12 5 des Bitleitung normalerweise auf einem positiven Wert
Transistors verbunden ist. Dieses Signal wird über gehalten wird und ein negativer Impuls auf die Bitdie
Leitung 26 auf einen Abfrageverstärker für die leitung gegeben wird, um die Spannung auf Null zu
erste Bitposition gegeben und kann von diesem ab- reduzieren, wenn eine binäre Null in eine durch diese
gefühlt und auf andere Teile des Datenverarbeitungs- 25 Bitleitung gesteuerte Speicherzelle geschrieben wergerätes
übertragen werden, in welchem der Speicher den soll. Wenn in der Praxis Impulse der in F i g. 4 b
verwendet wird. Wenn das Wortleitungssignal auf gezeigten Art verwendet werden, zeigt ein bei der
die Leitung 24 gegeben wird und eine binäre Null in Entladung des Kondensators 14 während des Ausder
Speicherzelle gespeichert wird, hat der Konden- lesens abgegebenes großes Signal eine binäre Null an,
sator 14 keine oder nur eine geringe Ladung und die 30 und ein kleines Signal eine binäre Eins. Während
Speicheranode 30 hat niedriges Potential. Dann wird des Schreibteils eines Lese-Schreibzyklus wird kein
kein Signal über den leitenden Feldeffekt-Transistor Signal oberhalb der Bezugsspannung der Bitleitung
12 auf die Bitleitung gegeben, welches eine binäre zum Schreiben einer binären Eins gegeben, sondern
Null in der Speicherzelle anzeigt. Beim Lesen sind nur ein negatives Signal zum Schreiben einer binären
nur Speicherzellen des gewählten Wortes mit der 35 Null.
Bitleitung verbunden und die Wortleitung der ande- In der in F i g. 1 dargestellten Schaltung benötigt
ren Speicherzellen sind stromlos und können also jede Speicherzelle nur einen Feldeffekt-Transistor
weder einen Strom auf die Wortleitung geben noch und einen Kondensator. Da die gesamte Schaltung
ihn von dieser abnehmen. bei Benutzung der bekannten integrierten Schaltungs-
Nachdem der erste Teil des Lese-Schreibzyklus 40 technik auf einer einzigen Trägerschicht hergestellt
beendet ist, wird eine neue Information in die werden kann, benötigt jede Speicherzelle nur einen
Speicherzellen der ersten Spalte geschrieben, indem sehr kleinen Bereich der Trägerschicht, wodurch
entsprechende Signale auf die Bitleitungen 26 unter sich eine hohe Packungsdichte erreichen läßt. Der
Steuerung der im Block 22 dargestellten Bittreiber Speicher selbst ist ein destruktiver Speicher, das
gegeben werden. Die auf die Billeitungen 26 gegebe- 45 heißt, bei jedem Auslesen wird die ausgelesene Infornen
Signale können dieselbe Information darstellen, mation gelöscht und muß neu geschrieben werden,
die ursprünglich in der ersten Spalte des Speichers wenn sie im Speicher stehenbleiben soll. Außerdem
gespeichert war, es kann jedoch auch eine neue Infor- muß die gespeicherte Information periodisch regenemation
eingeschrieben werden. Die Arbeitsweise der riert werden, da sie durch die Ladung des Konden-Abfrageverstärker
und die Bitleitungs-Treiber beim 50 sators 14 gespeichert wird und diese Art der Speiche-Anlegen
von Informationssignalen an die Bitleitung rung nicht permanent ist. Für die Regenerierung gibt
26 ist dieselbe wie bei herkömmlichen Speichern und es verschiedene Möglichkeiten. So kann bei jedem
wird deshalb nicht genauer beschrieben. Wenn eine zehnten Zyklus eine Wortposition im Speicher rebinäre
Eins während des zweiten Teils des Lese- generiert werden, während die anderen Zyklen für
Schreibzyklus geschrieben werden soll, wird ein 55 normale Speicheroperationen benutzt werden. In
positives Signal auf die entsprechende Bitleitung26 einem solchen Fall durchläuft der Regenerationsgegeben.
Wenn eine binäre Null geschrieben werden zyklus der Reihe nach alle Wortpositionen. Die
soll, bleibt die Bitleitung 26 im wesentlichen auf Regenerierung kann außerdem durch periodisches
Nullpotential. Während des zweiten Teils der Lese- Auslesen und Neuschreiben aller Wortpositionen er-Schreiboperaüon
wird die Spannung der Schreib- 60 folgen. Die Regenerationsfrequenz hängt in großem
leitung aufrechterhalten, wie in Fig. 4a dargestellt, Maße von der Größe des Kondensators 14 und den
und der Feldeffekt-Transistor 12 bleibt zwischen für die Entladung des Kondensators verantwortlichen
Quelle und Senke leitend. Somit lädt das auf die Bit- Kriechstrecken ab, wenn der Feldeffekt-Transistor 12
leitung 26 gegebene Signal den Kondensator 14 ent- sperrt. Die Ableitung erfolgt vorwiegend über eine
weder auf Nullpotential oder auf die höhere positive 65 rückwärts vorgespannte Halbleiterverbindimg und ist
Spannung, wodurch entsprechend der auf die Bit- als solche sehr von der Temperatur an der Verbineitung
26 gegebenen Spannung eine binäre Eins dar- dungssteile abhängig. Betriebstemperaturen von etwa
;estellt wird. Das Schreibsignal auf der Wortleitung 100° C sind möglich, bei niedrigeren Temperaturen
(ο
lassen sich jedoch wesentlich größere Speicherzeiten Fläche 38 gebildet, die sowohl den Senkenanschluß
erreichen. Da der Stromverlust in der Speicherzelle 12 D des Feldeffekt-Transistors 12 als auch den Belag
im statischen Zustand der Größenordnung von Nano- 14 C des Kondensators 14 enthält. In der in F i g. 3
watt oder noch weniger liegt, läßt sich der Speicher gezeichneten Ausführung, in der dieselben Bezugsauf
einer niedrigeren Temperatur halten. 5 zeichen soweit wie möglich verwendet werden, läuft
Der gesamte Speicher der Fig. 1 kann als inte- der Senkenanschluß 12 D nicht durch und bildet kei-
grierte Schaltung auf einer einzigen Silicium-Träger- nen Belag des Kondensators 14, sondern es wird eine
schicht hergestellt werden. Ein günstiges Ausfüh- metallisierte Verbindung zum Senkenanschluß 12 D
rungsbeispiel einer Speicherzelle ist in den F i g. 2 bei 42 hergestellt, die mit dem oberen Belag 14 A des
und 2 a gezeigt. Die mit 32 bezeichnete Trägerschicht io Kondensators 14 verbunden ist. Wie vorher trennt
ist an der ganzen Oberfläche mit einer dicken Schicht eine dünne Oxydschicht 14 B den Belag 14 A von
Siliciumdioxyd 34 bedeckt, ausgenommen die Stellen einem diffundierten N +-leitenden Belag 14 C, der
auf der Trägerschicht, an denen Anschlüsse herzu- den anderen Belag des Kondensators 14 bildet. Die
stellen oder Einzelteile aufzubauen sind. Die Träger- Erdverbindung für den Kondensator 14 erfolgt durch
schicht 32 ist P-dotiert und der Quellen- und Senken- 15 einen metallisierten Leiter 44, der den diffundierten
bereich für die Speicherzelle (12 D und 12 5) wird Belag 14 C berührt.
durch Diffusion von N-leitenden Störstellen über die Bei den in den F i g. 2, 2 a und 3 gezeigten Aus-Oberfläche
der Trägerschicht gebildet, so daß sich führungsbeispieien ist der Kondensator 14 so konzwei
stark mit N-Störstellen dotierte N +-Bereiche struiert, daß eine Reihenschaltung des Kondensators
bilden. Die beiden N+ -Bereiche, die als Quelle 20 mit der Kapazität vermieden wird, die nonnalerweise
und Senke dienen, sind durch eine Brücke an der an der rückwärts vorgespannten Verbindung einer
Oberfläche der Trägerschicht miteinander verbunden. Feldeffekt-Einrichtung vorhanden ist. Die weiteren
Die in Fig. 2 dargestellte Wortleitung 24 verläuft Verbindungen sind direkt mit beiden Anschlüssen des
horizontal und nicht vertikal wie bei der Darstellung Kondensators gemacht und nicht über die Siliciumin
F i g. 1 und von dieser in Aluminium auf der Ober- »5 Trägerschicht 32. Der Anschluß für den Kondenfläche
der Trägerschicht niedergeschlagenen Wort- sator, der einen Teil der Silicium-Trägerschicht ist,
leitung erstreckt sich ein Vorsprung über den Be- ist stark N-dotiert. Diese Art der Konstruktion soll
reich, der den Quellenanschluß 125 und den Sen- sicherstellen, daß alle zwangläufig in der Schaltung
kenanschluß 12 D trennt und die Torelektrode 12 G vorhandenen kleineren Kapazitäten nicht in Reihe mit
bildet. Die Torelektrode 12 G ist durch eine relativ 30 dem Kondensator 14 liegen und daher nicht den
dünne Oxydschicht 36 von den Oberflächen des Aufbau einer großen Ladung dieses Kondensators
Plättchens getrennt. begrenzen. Diese Struktur erwies sich als vorteilhafi
Der Quellenanschluß 125 ist in Wirklichkeit ein gegegenüber denen, in welchen z.B. der Konden-
Teil einer vertikal verlaufenden Fläche, wie in Fig. 2 sator direkt zwischen einem Aluminiumanschkiß und
zij sehen i^t, die sowohl die Quelle für jeden Feld- 35 der P-dotierten Trägerschicht mit einer dünnen
effekt-Transistor in einer Reihe als auch die Bit- Oxyd-Zwischenschicht gebildet wird. Bei dieser
leitung 26 für diese Reihe im Speicher bildet. Der Konstruktionsart erschwert die normale Sperrschicht
Senkenanschluß 12 D ist ein Teil einer größeren an der Oberfläche der P-dotierten Trägerschicht den
Fläche mit der allgemeinen Bezeichnung 38 in den Aufbau einer großen Ladung des Kondensators, die
F i g. 2 und 2 a. Diese Fläche schließt einen anderen 40 nicht schnell abfließt.
rechtwinkligen Abschnitt gemäß Fig. 2 ein, der mit Drei weitere Ausführungsbeispiele der Erfindung
14 C bezeichnet ist und einen der Beläge des Kon- sind in den F i g. 5, 6, und 7 dargestellt. Jedes dieser
densators 14 bildet. Unmittelbar über dem durch Beispiele unterscheidet sich von dem in F i g. 7 geDiffusion
gebildeten Belag 14 C befindet sich eine zeigten Beispiel hauptsächlich dadurch, daß die
dünne Oxydschicht ί4 B. die das Dielektrikum des 45 Kapazität, die λιιιιι Speichern der Information in
Kondensators bildet. Der zweite Belag 14 A ist das jeder Speicherzelle aufgeladen wird, die Kapazität
niedergeschlagene Aluminium. Dieser obere Belag zwischen Tor- und Trägerschicht eines anderen
14 A ist mit dem metallisierten Leiter 14 D auf der Feldeffekt-Transistors ist. Die in diesen Figuren dar-Oberfläche
der Trägerschicht verbunden. Dieser Lei- gestellten Ausführungsbeispiele sind insofern von
ter ist außerdem an die entsprechenden Anschlüsse 5° Vorteil, als integrierte Speicherzellen hergestellt werder
anderen Kondensatoren 14 im Speicher ange- den, die ein Minimum an Einzelheiten erfordern und
schlossen und endet am Erdanschluß gemäß der Dar- nichtlöschend abgefragt werden können. Trotzdem ist
stellung in Fig. 1. Die Trägerschicht selbst ist über die Kapazität des als Speichermedhim verwendeten
eine Bezugsspannungsquelle 40 mit Erde verbunden. Feldeffekt-Transistors in jeder dieser Ausführungen
Die ganze Trägerschicht, auf der der Speicher gebildet 55 nonnalerweise nicht so groß wie die Kapazität des
wird, sollte an eine Bezugsspannung angeschlossen einzelnen in Fig. I dargestellten Kondensators, noch
sein. Wo eine P-dotierte Trägerschicht verwendet hält sie die Ladung für eine solch lange Zeit. Die
wird, wie in diesem Falle, legt man zu diesem Z-.veck Kapazität des Feldeffekt-Transistors kann natürlich
üblicherweise eine negative Vorspannung an. Bei durch Vergrößerung der Abmessungen des Tor-Verwendung einer N-dotierten Trägerschicht kann 60 elektroden-Bereichs gesteigert werden. In jedem der
diese direkt an Erde angeschlossen werden. in Fig. 6, 5 und 7 gezeigten Ausführungsbeispiele
Ein anderes Ausführungsbeispiel einer integrierten ist nur die Struktur für eine Speicherzelle dargestellt,
Speicherzellenstruktur ist in der Schnittansicht der die ja ein Teü eines größeren in F i g. 1 dargestellten
Fig. 3 dargestellt Diese Struktur unterscheidet sich Speichers bildet Da viele Leitungen und Einzelteile
von dem Ausfuhrungsbeispiel der Fig. 2 und 2a in 85 in allen Aosfühnangsbeispielen hier diese'lben Fuai-
der Art des Senkenanschlusses 12 D an den Kondea- tionen übernehmen und dieselbe Struktur haben, ent-
satorl4. Bei der in Fig.2 gezeigten Ausfuhrung sprechen die Bezugsnurnmera der Fig. 5, 6 und 7
wird diese Verbindung dnrch die kontinuierliche soweit wie möglich.den in Fig. I verwendeten.
ίο
Die in F i g. 5 gezeigte Speicherzelle erfordert nur andere Amplitude hat. Das auf die Torelektrode 12 G
zwei Feldeffekt-Transistoren, von denen der eine der gegebene negative Lesesignal hat die falsche Polari-Eingangstransistor
(Feldeffekt-Transistor 12) und der tat, um den Feldeffekt-Transistor 12 leitend zu
andere der Ausgangstransistor (Feldeffekt-Transistor machen und hat somit keinen Einfluß auf den FeId-50)
ist. Die Torelektrode 12 G des Eingangstransistors 5 effekt-Transistor, löscht also infolgedessen auch nicht
ist mit der entsprechenden Wortleitung 24 verbunden, die an der Speicheranode 30 gespeicherte Informasein
Quellenanschluß 12 5 mit der entsprechenden tion. Das auf den mit der Wortleitung verbundenen
Bitleitung. Der Senkenanschluß 12 D des Feldeffekt- Quellenanschluß 50 S gegebene negative Signal erTransistors
12 ist an die Torelektrode 5OG des Feld- möglicht jedoch eine Leitung über den Feldeffekteffekt-Transistors
50 angeschlossen, dessen Quellen- io Transistor 50, wenn zu dieser Zeit eine binäre Eins
anschluß 50 S mit der Wortleitung 24 und dessen an der Speicheranode 30 gespeichert ist und daher
Senkenanschluß 50 D mit der Bitleitung verbunden eine positive Spannung an der Torelektrode 50 G
ist. liegt. Das Signal auf der Wortleitung läuft dann über
Wenn eine binäre Eins in die Speicherzelle ge- den Feldeffekt-Transistor 50 auf die Bitabfrageleitung
schrieben werden soll, wird darstellungsgemäß eine 15 und zeigt an, daß eine Eins in der Speicherzelle gepositive
Spannung auf die Wortleitung 24 gegeben. speichert ist. Wenn eine Null gespeichert ist, ist die
Diese Spannung wird sowohl auf die Torelektrode Torelektrode 50 G in bezug auf den Quellenanschluß
12 G des Feldeffekt-Transistors 12 als auch auf den 505 nicht ausreichend genug positiv, um den Feld-Quellenanschluß
50 S des Feldeffekt-Transistors 50 effekt-Transistor 50 leitend zu machen, und es wird
gegeben. Wenn eine binäre Eins in die Speicherzelle ao kein Impuls auf der Bitleitung 26 erzeugt. Um einen
geschrieben werden soll, wird ein positiver Impuls optimalen Betrieb der in F i g. 5 dargestellten Speiauf
die Bitleitung 26 gegeben und wenn eine binäre cherzelle zu erreichen, sollte die Schwellenspannung
Null geschrieben werden soll, wird diese Leitung des Feldeffekt-Transistors 50 in der Größe mit der
darstellungsgemäß auf Nullpotential gehalten. An- im Einerzustand an der Speicheranode 30 liegenden
genommen, eine binäre Eins soll geschrieben werden as Spannung und mit dem Leseimpuls auf der Wort-
und wenn infolgedessen ein positives Signal auf die leitung vergleichbar sein. Bei einer solchen Konstruk-Bitleitung
26 gegeben wird, so gelangt dieses Signal tion ist der Feldeffekt-Transistor 50 nur leitend,
an den Quellenanschluß 12 S des Feldeffekt-Transi- wenn der Leseimpuls auf der Wortleitung angelegt
stors 12 und den Senkenanschluß 50 D des Feld- wird und die Einerspannung an der Speicheranode
effekt-Transistors 50. Zu diesem Zeitpunkt macht 30 30 liegt. Andernfalls könnten Speicherzellen, die
das positive Signal auf der Wortleitung 24 den Feld- nicht ausgelesen werden, die Bitleitung »abladen»
effekt-Transistor 12 leitend, so daß das Signal auf der und einen Teil des Abfragesignals während der Lese-Bitleitung
26 über diesen Feldeffekt-Transistor auf operation ableiten. Die Trägerschichtanschlüsse 12 W
die Torelektrode 50 G des Feldeffekt-Transistors 50 und 50 W, die mit der Trägerschicht verbunden sind,
gegeben wird. Da zu diesem Zeitpunkt der Quellen- 35 auf der der Feldeffekt-Transistor gebildet wird, sollanschluß
50 S die hohe positive Spannung der Wort- ten ebenfalls so negativ vorgespannt werden, wie der
leitung 24 hat und der Senkenanschluß 50 D die auf die Wortleitung 24 gegebene Leseimpuls ist. Dapositive
Spannung der Bitleitung, macht das über den durch wird verhindert, daß beim Auslesen die Ver-Feldeffekt-Transistor
12 auf die Torelektrode 50 G bindungen im Feldeffekt-Transistor 50 vorwärts vordes
Feldeffekt-Transistors 50 übertragene Signal die- 40 gespannt werden.
sen nicht leitend. Um diesen NPN-Transistor leitend Das in Fig. 6 gezeigte Ausführungsbeispiel unterzu
machen, muß die Torspannung positiver sein als scheidet sich von dem in F i g. 5 gezeigten nur durch
die Quellenspannung, und zwar um einen Betrag, einen dritten zusätzlichen in die Schaltung eingebauder
gleich der Schwellenspannung des Feldeffekt- ten Feldeffekt-Transistor 52, dessen Torelektrode
Transistors ist. Wenn der Feldeffekt-Transistor 12 45 52 G und dessen Senkenanschluß 52 D beide direkt
leitet, lädt sich jedoch die Torkapazität des Feld- mit der Speicheranode 30 verbunden sind, deren
effekt-Transistors 50 über den Feldeffekt-Transistor Spannung anzeigt, ob eine Eins oder eine Null in
12 bis zum Spannungswert der Bitleitung 26 auf. Der der Speicherzelle gespeichert ist. Der Quellen-Wortimpuls
auf der Wortleitung ist vor dem Bit- anschluß 52 S des Feldeffekt-Transistors 52, der
leitungsimpuls beendet, so daß die Ladung im Feld- 5° sicherstellen soll, daß die Spannung an der Speichereffekt-Transistor
50 gespeichert wird. Wenn während anode 30 nicht zu hoch wird, ist mit der Bitleitung 26
einer Schreiboperation eine Null geschrieben werden verbunden. Wenn die Spannung an der Speichersoll
und die Bitleitung 26 auf Nullpotential gehalten anode 30 einen vorgegebenen Wert übersteigt, gewird,
wird natürlich keine Ladung an der Torelek- langt diese auf die Torelektrode 52 G, wodurch der
trode 50 G des Feldeffekt-Transistors 50 gespeichert. 55 Feldeffekt-Transistor leitet, bis die Spannung an der
Der Informationsgehalt der in Fig. 5 dargestellten Speicheranode 30 auf den entsprechenden Wert abSpeicherzelle
wird durch die Spannung an der Spei- gefallen ist Der zusätzliche Einbau des Feldeffektcheranode
30 wiedergegeben. Die Spannung an die- Transistors 52 in die Schaltung macht deren eleksem
Punkt ist hoch, wenn eine Ladung in der Kapa- trische Parameter weniger kritisch, was natürlich ein
zität des Feldeffekt-Transistors 50 gespeichert ist, 6° wichtiger Gesichtspunkt bei der Herstellung von
welches eine binäre Eins anzeigt Die Spannung an Speichern in integrierter Schaltung ist, wo eine große
der Speicheranode 30 Hegt ungefähr bei Erdpoten- Anzahl von aktiven Elementen gleichzeitig auf einer
tial, wenn eine Null gespeichert ist Die gespeicherte Trägerschicht hergestellt werden und alle innerhalb
Information wird ausgelesen, indem man die Span- der Konstraktionsparameter der Schaltung arbeiten
ming auf der Bitleitung ungefähr bei Nullpotential 65 müssen, wenn das Tableau verwendet werden solL
hält und auf die Wortleitung 24 ein negatives Signal ohne daß Reservezellen angeschlossen oder Progibt,
das die entgegengesetzte Polarität des wahrend grammverknüpfungstechniken verwendet werden,
der Schreiboperation gegebenen Signals und die Das in Fig. 7 dargestellte Ausführungsbeispiel
H O 12
'i
gleicht denen der F i g. 5 und 6 insofern, als nur zwei Feldeffekt-Transistors 12, die die gespeicherte Ladung
Feldeffekt-Transistoren für jede Speicherzelle erfor- und damit die Spannung an der Speicheranode 30
derlich sind. Dieses Ausführungsbeispiel unterschei- beeinflußt.
det sich dadurch, daß im Gegensatz zu den mit nur Beim Auslesen wird ein negatives Signal von
einer Wortleitung und einer Bitleitung ausgestatteten 5 ungefähr — 5 V auf die Lese-Wortleitung 24 L gevorherigen
Beispielen hier zwei Wortleitungen 24 5 geben. Wenn zu diesem Zeitpunkt die Speicherzelle
und 24 L vorgesehen sind, von denen die eine zum eine binäre Eins speichert und die Speicheranode 30
Lesen und die andere zum Schreiben benutzt wird. auf einer höheren positiven Spannung zwischen 3 und
Gleicherweise existieren auch zwei Bitleitungen 265 5 V liegt, ist die Torelektrode 50 G auf einer posi-
und 26 L, die entsprechend verwendet werden. Ob- i° tiven Spannung, die die Spannung am Quellenwohl
die Verwendung von zusätzlichen Wort- und anschluß 50 S um einen Wert übersteigt, der größer
Bitleitungen die Anordnung von Mehrleitern auf dem ist als die Schwellwertspannung des Feldeffekt-Tranintegrierten Schaltplättchen erfordert, erweist sich sistors 50. Dieser Feldeffekt-Transistor leitet dann, so
dieses Ausführungsbeispiel doch insofern als vorteil- daß ein Signal auf die Bit-Abfrageleitung 26 L gehaft,
als die bei Anlegen bipolarer Signale auf die- 15 geben und auf den an dieser Leitung angeschlossenen
selbe Leitung vorliegenden Konstruktionseinschrän- Abfrageverstärker übertragen wird,
kungen wegfallen. Außerdem werden durch diese Wenn bei einer Schreiboperation ein Signal auf
Konstruktion die elektrischen Parameter der Schal- die Bit-Schreibleitung 26 5 gegeben wird, bleibt die
tungcn noch weniger kritisch, wodurch sowohl die in F i g. 7 dargestellte Speicherzelle davon unbeein-Fehlermöglichkeit
während des Betriebes auf ein 20 flußt, wenn nicht zu diesem Zeitpunkt ein Signal auf
Minimum herabgesetzt wird, als auch die Massen- die Schreib-Wortleitung 24 S gegeben wird. In ähnfabrikation
großer Stückzahlen betriebsfähiger Spei- licher Weise bleibt die Speicherzelle bei einer Lesecherzellen
auf einem Plättchen erleichtert wird. Wie operation unbeeinflußt, wenn nicht ein Signal auf
vorher erfolgt die Speicherung durch Laden einer die Lese-Wortleitung 24 L gegeben wird.
Kapazität in der Schaltung, hauptsächlich der Kapa- 25 Die Einzelteile der in F i g. 1 gezeigten Ausführung
zität zwischen Torelektrode und Trägerschicht des können mit denen der in F i g. 5 gezeigten Ausfüh-Feldeffekt-Transistors
50. Wenn eine Null in der rung kombiniert werden. Somit kann ein besonderer Speicherzelle gespeichert wird, ist die Speicheranode Kondensator zum Speichern der eine Information
30 im wesentlichen auf Nullpotential, wenn eine Eins darstellenden Ladung verwendet werden, die dann
gespeichert wird, hat sie eine positive Spannung, 30 auf die Torelektrode eines zweiten Feldeffekt-Tran
z.B. 5 V. Die Schreib- Wortleitung 24 S ist nur mit sistors gekoppelt wird, um ein nichtlöschendes Ausder
Torelektrode 12 G des Feldeffekt-Transistors 12 lesen zu erreichen.
verbunden und große positive Signale werden beim Wie oben erklärt, wird in allen gezeigten Ausfüh-
Schreiben auf diese Leitung gegeben. Die zu schrei- rungsbeispielen der vorliegenden Erfindung eine
bende Information ist durch die Höhe der Spannung 35 Information in Form einer Ladung auf einer Kapaauf
der Bit-Schreibleitung 26 5 bestimmt, die nur mit ziiät in der Speicherzelle gespeichert. Die Ladung
dem Quellenanschluß 125 des Feldeffekt-Transistors wird entweder in einem separaten Kondensator ge-12
verbunden ist. Diese Leitung führt im wesent- speichert oder in der in einem der Feldeffekt-Tran liehen
0 V, wenn eine Null zu schreiben ist und wird sistoren der Speicherzelle vorhandenen Kapazität,
durch ein entsprechendes Signal auf eine Spannung 4° Prüfungen haben ergeben, daß unter ungünstigen
von etwa 6 V gehoben, wenn eine Eins zu schreiben Bedingungen die Ladungsableitung hinreichend langist.
Die Amplitude des positiven Signals auf der sam erfolgt, so daß eine Regenerierung nur ungefähr
Schreib-Wortleitung, z. B. 12 V, muß um mindestens alle 200 μβ erforderlich ist. Bei Betrachtung einer
die Schwellwertspannung, die ja an die Torelektrode 200-Wortreihe können Lese- und Schreiboperationen
12 G des Feldeffekt-Transistors 12 gelegt wird, um 45 in 100 ns ausgeführt werden. Somit können alle
diesen leitend zu machen, größer sein als das positive Wörter im Speicher der Reihe nach in Perioden von
Signal auf der Bitschreibleitung 26 S. Bei einem eine 20 \is regeneriert und die Speicheroperationen dann
binäre Eins darstellenden Signal auf der Bitschreib- in 180 μβ (1800 Lese-Schreiboperationen) ausgeführt
leitung 26 5 lädt die Leitung des Feldeffekt-Transi- werden, bevor der nächste Regenerationszyi^as erstors
12 die Kapazität zwischen Torelektrode und 5° folgt. Die Regeneration braucht nicht auf einmal zu
Trägerschicht des FeldeSekt-Transistors 50 auf. erfolgen, sondern kann während einer Lese-Schreib-Diese
Ladung bleibt erhalten, wenn zuerst das operation eingestreut werden. Bei Anwendung der
Schreibsignal auf der Schreibwortleitung 24 S und oben beschriebenen Geschwindigkeiten und Betriebsdann
das Bitsignal auf der Bitschreibleitung 26 S arten werden nur 10 °/o der gesamten Speicherzeit für
endet Die Spannung an der Speicheranode 30 liegt 55 die Regenerierung benötigt und die Zeit für einen
dann bei 5 V. Außerdem besteht eine Kapazität an effektiven Lese-Schreibzyklus liegt unter 115 Nanoder
rückwärts vorgespannten Senkenverbindung des Sekunden.
Hierzu 1 Blatt Zeichnungen
Claims (5)
1. Kapazitiver wortorientierter Speicher unter Speichermodus in einem Photodetektor betrieber
Verwendung von Feldeffekt-Transistoren für werden, ist in der Zeitschrift Electronics, 1. Mai 1967.
binär codierte Daten, dadurch gekenn- 5 auf den Seiten 75 bis78, von G. P. Weckler in dem
zeichnet, daß jede Speicherzelle aus einem Artikel »Charge Storage Lights the Way for Solid-Feldeffekt-Transistor
(12) und einem Kondensa- State Image Sensors« erfolgt
tor (14) besteht, der mit dem Senkenanschluß Ein wesentlicher Fortschritt bei der Verwendung
(12D) des Feldeffekt-Transistors verbunden ist, von Feldeffekt-Transistoren für Speicherzwecke war
daß die Torelektrode (12 G) mit der Wortleitung io die Verbindung mehrerer derartiger Transistoren in
(24), der Quellenanschluß (12 S) mit der Bit- jeder Speicherzelle zu einer Verriegelungsschaltung,
leitung (26) und der Trägerschichtanschluß Derartige Speicher erfordern jedoch zahlreiche aktive
(12 W) mit einer Bezugsspannungsquelle (40) Elemente in jeder Speicherzelle und daher benötigt
verbunden sind und daß die Bitleitung (26) beim jede Speicherzelle eine relativ große Fläche auf der
Lesevorgang als Abfrageleitung dient 15 Trägerschicht der integrierten Schaltung. Diese Kon-
2. Kapazitiver wortorientierter Speicher unter struktionsart begrenzt deshalb die Anzahl der auf
Verwendung von Feldeffekt-Transistoren nach einer Trägerschicht aufbaubaren Speicherzellen und
Anspruch 1, dadurch gekennzeichnet daß als erfordert außerdem die Verwendung längerer Trei-Speicherkondensator
die Kapazität zwischen Tor- ber- und AbfrageMtungen auf Kosten der Arbeitselektrodc
(50 G) und Trägerschicht eines weiteren 20 geschwindigkeit des Speichers.
Feldeffekt-Transistors (50) dient, dessen Quellen- Der Erfindung liegt daher die Aufgabe zugrunde,
anschluß (50 S) an die Wortleitung (24), dessen eine möglichst kleine Speicherzelle mit einem Mini-Senkenanschluß
(50D) an die Bitleitung (26) und mum an Elementen bei hoher Arbeitsgeschwindigkeit
dessen Trägerschichtanschluß (50 W) an die Be- zu erstellen.
zugsquelle (40) angeschlossen sind. 25 Diese Aufgabe wird dadurch gelöst daß jede
3. Kapazitiver wortorientierter Speicher unter Speicherzelle aus einem Feldeffekt-Transistor und
Verwendung von Feldeffekt-Transistoren, nach einem Kondensator besteht der mit dem Senken-Anspruch
2, dadurch gekennzeichnet, daß zum anschluß des Feldeffekt-Transistors verbunden ist,
Abfragen die Wortleitung (24) mit einem Signal daß die Torelektrode mit der Wortleitung, der
beaufschlagt wird, welches die dem Einspeicher- 30 Quellenanschluß mit der Bitleitung und der Trägerimpuls
entgegengesetzte Polarität hat. Schichtanschluß mit einer Bezugsspannungsquelle
4. Kapazitiver wortorientierter Speicher unter verbunden sind und daß die Bitleitung beim Lese-Verwendung
von Feldeffekt-Transistoren nach Vorgang als Abfrageleitung dient.
Anspruch 2, dadurch gekennzeichnet daß der Damit werden die Vorteile erzielt, daß in inte-
Quellenanschluß (50 5) des weiteren Feldeffekt- 35 grierter Schaltungsbauweise der Platzbedarf für die
Transistors (50) an eine zusätzliche Lesewort- nur zwei Elemente einer Speicherzelle auf der Träleitung(24L)
und der Senkenanschluß (50 D) gerschicht sehr gering ist und bereits ein größerer
desselben Feldeffekt-Transistors an eine zusatz- Speicher als vielen Speicherzellen auf einer einzelnen
liehe Bit-Abfrageleitung (26L) angeschlossen Trägerschicht aufgebaut werden und bei sehr hoher
sind, denen beim Lesevorgang der Leseimpuls 4° Geschwindigkeit betrieben werden kann. Trotz notzugeführt
bzw. der Abfrageimpuls entnommen wendiger Regenerierung des Speicherinhalts wegen
wird. abnehmender Kondensatorladung sind Lese-Schreib-
5. Kapazitiver wortorientierter Speicher unter zyklen im Bereich von 120 ns erreichbar.
Verwendung von Feldeffekt-Transistoren nach Gemäß einer Weiterbildung der Erfindung dient
Anspruch 2, gekennzeichnet durch einen weiteren 45 als Speicherkondensator die Kapazität zwischen Tor-Feldeffekt-Transistor
(52), dessen Quellen-, Sen- elektrode und Trägerschicht eines weiteren Feldken- und Trägerschichtanschluß (52 S, 52 D und effekt-Transistors, dessen Quellenanschluß an die
52 W) den entsprechenden Anschlüssen des Feld- Wortleitung, dessen Senkenanschluß an die Bitleitung
effekt-Transistors (12) parallel geschaltet sind und dessen Trägerschichtanschluß an die Bezugsund
dessen Torelektrode (52 G) mit seinem 50 quelle angeschlossen sind.
Senkenanschluß (52D) verbunden ist. Damit wird erreicht, daß die Speicherzelle nicht-
löschend abgefragt werden kann.
Weiterhin wird gemäß einer Weiterbildung der
Erfindung zum Abfragen die Wortleitung mit einem
Die Erfindung bezieht sich auf einen kapazitiven 55 Signal beaufschlagt welches die dem Einspeicherwortorientierten
Speicher unter Verwendung von impuls entgegengesetzte Polarität hat Feldeffekt-Transistoren für binär codierte Daten. Damit wird ein Löschen der gespeicherten Infor-
Es sind bereits Speicher mit Feldeffekt-Transisto- mation beim Abfragen vermieden,
ren aus folgenden Veröffentlichungen bekannt: Dann werden gemäß einer Weiterbildung der Er-
1. IBM Technical Disclosure Bulletin, Vol. 8, 6o findu«g der Quellenanschluß des weiteren Feldeffekt-No.
3, August 1965, Seiten 461 und 462, Transistors an eine zusätzliche Wortleitung und der
A. S. Faber »Integrated High-Speed Read- Senkenanschluß desselben Feldeffekt-Transistors an
Only Memory with Slow Electronic Write«. eine zusätzliche Bitabfrageleitung angeschlossen,
denen beim Lesevorgang der Leseimpuls zugeführt
2. IBM Technical Disclosure Bulletin, Vol. 8, 65 bzw. der Abfrageinipuls entnommen wird.
No. 8, Januar 1966, Seiten 1142 und 1143, Damit wird erreicht, daß die bei Anlegen bipolarer
P. Pleshko, »Nondestructive Readout Memory Signale auf dieselbe Leitung vorliegenden Konstruk-CeIl
Using MOS Transistors«. tionseinschränkungen wegfallen. Außerdem werden
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US653415A US3387286A (en) | 1967-07-14 | 1967-07-14 | Field-effect transistor memory |
US65341567 | 1967-07-14 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1774482A1 DE1774482A1 (de) | 1972-02-03 |
DE1774482B2 true DE1774482B2 (de) | 1973-02-15 |
DE1774482C DE1774482C (de) | 1973-09-06 |
Family
ID=
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2441385A1 (de) * | 1974-08-29 | 1976-03-11 | Siemens Ag | Ein-transistor-speicherelement |
DE2720533A1 (de) * | 1977-05-06 | 1978-11-09 | Siemens Ag | Monolithisch integrierte schaltungsanordnung mit ein-transistor- speicherelementen |
DE2728928A1 (de) * | 1977-06-27 | 1979-01-18 | Siemens Ag | Ein-transistor-speicherelement |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2441385A1 (de) * | 1974-08-29 | 1976-03-11 | Siemens Ag | Ein-transistor-speicherelement |
DE2720533A1 (de) * | 1977-05-06 | 1978-11-09 | Siemens Ag | Monolithisch integrierte schaltungsanordnung mit ein-transistor- speicherelementen |
DE2728928A1 (de) * | 1977-06-27 | 1979-01-18 | Siemens Ag | Ein-transistor-speicherelement |
Also Published As
Publication number | Publication date |
---|---|
BE717096A (de) | 1968-12-02 |
FR1575946A (de) | 1969-07-25 |
DE1774482A1 (de) | 1972-02-03 |
JPS5644516B1 (de) | 1981-10-20 |
NL6808354A (de) | 1969-01-16 |
SE354373B (de) | 1973-03-05 |
CH466369A (de) | 1968-12-15 |
NL166567C (nl) | 1981-08-17 |
JPS4813252B1 (de) | 1973-04-26 |
US3387286A (en) | 1968-06-04 |
GB1181324A (en) | 1970-02-11 |
NL166567B (nl) | 1981-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2635028C2 (de) | Auf einem Halbleiterplättchen integriertes Speichersystem | |
DE2552644C2 (de) | Integrierter Halbleiter-Festspeicher und Verfahren zu seiner Herstellung | |
DE1817510A1 (de) | Monolythischer Halbleiterspeicher | |
DE2038483A1 (de) | Halbleiterzelle fuer Speicher mit gleichzeitigem Zugriff durch mehrere Adressiersystee | |
DE2621654C3 (de) | Speicheranordnung mit Feldeffekt- Transistoren | |
DE2156805B2 (de) | Monolithischer speicher mit speicherzellen aus zwei halbleiterbauelementen | |
DE69929409T2 (de) | Speicherzelle mit kapazitiver Last | |
DE2818783C3 (de) | Datenspeicherzelle | |
DE2223734C3 (de) | Monolithische Speicherzelle | |
DE2431079C3 (de) | Dynamischer Halbleiterspeicher mit Zwei-Transistor-Speicherelementen | |
DE1524900C3 (de) | Bistabile Speicherzelle mit zwei Transistoren | |
DE2000683A1 (de) | Festwertspeicher | |
DE2309616C2 (de) | Halbleiterspeicherschaltung | |
DE1499650A1 (de) | Einrichtung zur Speicherung und Verarbeitung von Daten | |
DE2033260C3 (de) | Kapazitiver Speicher mit Feldeffekttransistoren | |
DE2351554C2 (de) | Speicher für direkten Zugriff mit dynamischen Speicherzellen | |
DE2711542A1 (de) | Kapazitiver halbleiterspeicher | |
DE1950695C3 (de) | Datenspeicher mit Speicherstellen aus jeweils mehreren Halbleiterelementen | |
DE2101180B2 (de) | ||
DE1774482B2 (de) | Kapazitiver wortorientierter speicher unter verwendung von feldeffekttransistoren | |
DE1774482C (de) | Kapazitiver wortorientierter Speicher unter Verwendung von Feldeffekt-Transistoren | |
DE2034169A1 (de) | Speicherzelle fur Speicher mit wahl freiem Zugriff | |
DE2739086C2 (de) | Verfahren zum Betrieb eines dynamischen Halbleiter-Speicherelementes und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE2223341C3 (de) | Speicherelement und daraus aufgebaute dynamische Randomspeicher | |
DE2125451A1 (de) | Integrierte Halbleiterschaltung zur Speicherung von Daten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |