DE2619713C2 - Halbleiterspeicher - Google Patents

Halbleiterspeicher

Info

Publication number
DE2619713C2
DE2619713C2 DE2619713A DE2619713A DE2619713C2 DE 2619713 C2 DE2619713 C2 DE 2619713C2 DE 2619713 A DE2619713 A DE 2619713A DE 2619713 A DE2619713 A DE 2619713A DE 2619713 C2 DE2619713 C2 DE 2619713C2
Authority
DE
Germany
Prior art keywords
layer
bul
zone
conductor track
bll
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2619713A
Other languages
English (en)
Other versions
DE2619713A1 (de
Inventor
Paul-Werner V. Dipl.-Ing. 8190 Wolfratshausen Basse
Rüdiger Dr. 8000 München Hofmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2619713A priority Critical patent/DE2619713C2/de
Priority to GB5813/77A priority patent/GB1530094A/en
Priority to US05/789,953 priority patent/US4109270A/en
Priority to IT23107/77A priority patent/IT1085458B/it
Priority to FR7713322A priority patent/FR2350666A1/fr
Priority to NL7704864A priority patent/NL7704864A/xx
Priority to JP52051692A priority patent/JPS6018149B2/ja
Publication of DE2619713A1 publication Critical patent/DE2619713A1/de
Application granted granted Critical
Publication of DE2619713C2 publication Critical patent/DE2619713C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0733—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich auf einen Halbleiterspeicher der im Oberbegriff des Patentanspruchs 1 genannten Gattung
Ein-Translstorspelcherzellen in MOS-Technik sind bekannt (s. z. B. Electronics, Sept. 13, 1973, Seiten 116 bis 121). Diese Ein-Translstorspeicherzellen bestehen aus einem Auswahltransistor und einem an den Auswahltransistor angeschlossenen Speicherkondensator. Der Auswahltransistor ist mit seiner Steuerelektrode an die Wortleiturig des Halbleiterspeichers angeschlossen. Die gesteuerte Strecke des Auswahltransistors liegt zwischen der Bitleitung mit dem Speicherkondensator. Der andere Anschluß des Speicherkondensators liegt an einer festen Spannung, z. B. der Spannung K00. Die in der Speicherzelle abzuspeichernde Information wird durch die Ladung des Speicherkondensators festgelegt. Das Ein- bzw. Auslesen einer Information in bzw. aus der Speicherzelle erfolgt Ober den Auswahl transistor, wenn dieser von der Wortleitung her angesteuert wird.
Die bisherige Ausführung von Ein-Transistorspeicherzellen In MOS-Technik war so, daß der Speicherkondensator neben dem Auswahltransistor auf einem Halbleitersubstrat angeordnet ist. Dies hat aber den Nachteil, daß für die Realisierung einer Speicherzelle verhältnismäßig viel Platzbedarf notwendig war.
Weiterhin Ist bekannt, daß mit Hilfe der sogenannten V-MOS-Technik MOS-Transistoren In einem Halbleitersubstrat hergestellt werden können (so z. B. Solid State Electronics 1976, Vol. 19, S. 159 ofc 166; Electronics Letters, 20. September 1973, Vol. 9, Nr. 19, Selten 457 bis 458). Bei dieser V-MOS-Technlk wird auf einem Si-Halbleltersubstrat eine Epitaxieschicht aufgebracht, in der der Transistor angeordnet Ist. Dabei wird die Steuerelektrode dadurch gebildet, daß In die Epitaxieschicht ein V-förmlger Graben eingeätzt wird, der durch eine Isolierschicht aus Siliciumdioxid isoliert wird und darauf dann der Anschluß für die Steuerelektrode des Transistors aufgebrüht wird. Die gesteuerten Elektroden des Transistors können neben der Steuerelektrode In der Epitaxieschicht angeordnet sein. Der Kanal des MOS-Transistors bildet sich In den Ranken des V-förmlgen Grabens. Bezüglich der Eigenschaften und Vorteile der V-MOS-Technlk und dem Herstellungsverfahren wird auf die angegebenen Literaturstellen verwiesen.
Des weiteren Ist aus der älteren Anmeldung DE-OS 26 30 571 eine Ein-Translstor-Spelcherzelle mit vergrabenem Speicherelement bekannt. Der Auswahltransistor der Ein-Translstor-Spelcherzelle Ist dabei ebenfalls In V»MOS-Technlk ausgebildet. Der Auswahltransistor enthält dabei oberhalb eines Substrats, das mit Störstellen der einen Art hochdotiert Ist, folgende Elemente: eine verdeckte Zone, die mit Störstellen der anderen Art hochdotiert Ist, eine auf der verdeckten Zone und dem Halbleitersubstrat angeordnete Epitaxieschicht, die mit Störstellen der einen Art schwach dotiert Ist, eine an der Oberfläche der Epitaxieschicht oberhalb der verdeckten Zone angeordnete zweite Schicht, die mit
Störstellen der anderen Art hochdotiert Ist, einen V-förmlgen Graben, der die zweite Schicht und die Epitaxieschicht in jeweils zwei getrennte Teilabschnitte unterteilt und der bis in die verdeckte Zone reicht, sowie eine Isolierschicht, die in dem V-förmigen Graben und den beiden Teilabschnitten der zweiten Schicht ausgebildet ist, und auf der eine Leiterbahn angeordnet Ist. Gemäß F i g. 3 bildet am unteren Ende des V-förmigen Einschnittes der Source-Bereich des Transistors mit dem Substrat zusammen ein Speicherelement. Diese Anordnung erlaubt je V-förmigem Einschnitt die Anordnung lediglich einer einzigen Ein-Translstorspelcherzelle, bestehend aus Auswahltransistor und Speicherelement. Dadurch wird der für eine Ein-Translstorspelcherzelle benötigte Flächenbedarf gegenüber einer Anordnung des Speicherkondensators neben dem Auswahltransistor um den Flächenanteil des Speicherkondensators reduziert.
Die der Erfindung zugrundeliegende Aufgabe besteht darin, einen Halbleiterspeicher mit Ein-Transistorspeicherzellen anzugeben, der In V-MOS-Technik pausiert 1st und einen gegenüber der aus der DE-OS 26 30 571 bekannten Anordnung nochmals verringerten Flächenbedarf aufweist.
Diese Aufgabe wird durch die Lehre des Patentan-Spruchs 1 gelöst.
Unter einer mit Störstellen der einen Art dotierten Schicht wird eine Schicht angegeben, In der z. B. Akzeptoren angeordnet sind, die also p-dotiert 1st. Entsprechend wird unter einer mit Störstellen der anderen Art dotierten Schicht eine Schicht verstanden, In der Donatoren angeordnet sind, die also n-dotiert 1st. Selbstverständlich kann die Zuordnung zwischen Störstellen der einen Art und Dotierung auch umgekehrt sein.
Bei der Realisierung des Halbleitersubstrats mit der V-MOS-Technlk wird jeweils an jede Flanke des V-förmigen Grabens eine Speicherzelle angeordnet. Diese Anordnung besteht dadurch, daß die an der Grenzfläche zwischen dem Halbleitersubstrat und der Epitaxieschicht vorhandene verdeckte Zone (verdeckte Schicht) und die oberhalb der verdeckten Schicht an der Oberfläche der Epitaxieschicht angeordnete zweite Schicht durch den langgestreckten V-förmlgen Graben In jeweils zwei Teilabschnitte unterteilt wird. In dem V-förmigen Graben wird dann noch Isllert zu den Schichten eine Leiterbahn angeordnet, die ein Teil der Wortleitung sein kann. Jeder Teilabschnitt der zweiten Schicht bildet jeweils eine Bitleitung. Somit entsteht an der einen Seite des V-förmlgen Grabens eine erste Speicherzelle aus der von dem einen Teilabschnitt der verdeckten Schicht und dem Halb'sltersubstrat gebildeten Sperrschicht (Speicherkondensator) und dem einen Auswahltransistor aus dem einen Teilabschnitt der verdeckten Schicht, der einen Bitleitung und der Im V-förmigen Graben verlaufenden Leiterbahn. Die andere Speicherzelle Hegt an der anderen Seite des V-förmlgen Grabens. Sie besteht aus der zwischen dem anderen Teilabschnitt der verdeckten Schicht und dem Halbleitersubstrat gebildeter. Sperrschicht (zweiter Speicherkondensator) und dem zweiten Auswahltransistor aus dem zweiten T':llabschriltt der verdeckten Schicht und der zweiten Blt'eitung, \owl<! der Im V-förmlgen Graben verlaufenden Leiterbahn.
Weiterbildungen der Erfindung ergeben sich aus den 6: Unteransprüclr-'n.
Die Vorteile des erl'lnclungsgemäßen Halbleiterspelchers bestehen darin. ilaC die Auswaliltranslstoren und die Speicherkondensatoren übereinander angeordnet sind. Dabei wird an jeder Flanke des V-förmigen Grabens jeweils eine Speicherzelle angeordnet.
Anhand eines Ausführungsbeispiels, das in den Figuren dargestellt ist, wird die Erfindung weiter erläutert. Es zeigt
F i g. 1 eine Prinzipdarstellung einer Ein-Transistorspeicherzelle in MOS-Technik,
Fig. 2 den Querschnitt durch eine Ein-Transistorspeicherzelle in der bekannten n-Kanal-Silizium-Gate-Technlk,
Fig. 3 eine Aufsicht auf zwei Ein-Transistorspelcherzellen in der V-MOS-Technik,
Fig. 4 einen Querschnitt durch zwei Ein-Transistorspeicherzellen in V-MOS-Technik.
Die bekannte Ein-Transistorspeicherzelle in MOS-Technik der Fig. 1 besteht aus einem Auswahltransistor AT und einem Speicherkondensator CS. Die Speicherzelle ist zwischen einer Wortleitun.R WL und einer Bitleitung BL angeordnet. Dabei Ist d«: Steuerelektrode des Auswahltransistors AT mit der Wostieltung WL verbunden, während die gesteuerte Strecke des Auswahltransistors AT zwischen der Bitleitung BL und dem Speicherkondensator CS Hegt. Der andere Anschluß des Speicherkondensators CS ist an eine feste Spannung V00 angeschlossen. Im Speicherkondensator CS wird jeweils die eine Information kennzeichnende Ladung gespeichert. Die Ladung kann über den Auswahltransistor AT auf die Bitleitung BL übertragen werden. Dies geschieht dann, wenn die Wortleitung WL entsprechend angesteuert wird.
Aus F1 g. 2 ergibt sich die Realisierung einer Ein-Translstorspelcherzelle nach der bekannten n-Kanal-Silizium-Gate-Technik. Dabei liegen der Speicherkondensator CS und der Auswahltransistor AT nebeneinander auf einem Sr-Halbleltersubstrat SU. In das Halbleitersubstrat SU sind dabei die zwei gesteuerten Elektroden SEI und SEI hineindiffundiert. Zwischen den gesteuerten Elektroden SEI und SEI, diese teilweise überlappend liegt Isoliert zum Halbleitersubstrat SU die Steuerelektrode G. Die eine gesteuerte Elektrode SEI Hegt In der Bitleitung BL. Die andere gesteuerte Elektrode SEI ist mit dem Speicherkondensator CS verbunden. Diese wird gebildet mit Hilfe einer Leiterbahn SK, die isoliert über dem Halbleitersubstrat SU liegt. Wird an die Leiterbahn SK eine entsprechende Spannung angelegt, dann bildet sich an der Oberfläche des Halbleitersubstrats SU eine Inversionsschicht IV, die mit der gesteuerten Elektrode SEI des Auswahltransistors AT verbunden ist. Die zur Realisierung des Speicherkondensators CS und des Auswahltransistors AT notwendigen Isolierschichten /S können aus Siliziumdioxid bestehen. Die Steuerelektrode G des Auswahltransistors AT kann In Polyslllzlum ausführt sein. Auf jeden Fall ergibt sich aus Flg. 2, daß der Speicherkondersatoi CS und der Auswahltrans'stor AT der Eln-Translstorspelcherzelle nebeneinander auf dem Halbleitersubstrat SU liegen und somit zu. Realisierung solcher Speicherzellen ein verhältnl3mäßlg großer Platzbedarf notwendig Ist.
Dieser Platzbedarf kann erheblich vermindert werden, wenn die Auswahltransistoren In V-MOS-T ;chnlk realisiert werden. Die Anordnung der Speicherzellen In dieser Technik kann am besten mit Hilfe der Flg. 4 erläutert werden, In der ein Querschnitt durch zwei EIn-Transistorspelcherzellen in V-MOS-Technlk gezeigt lsi.
in ein Si-Halbleitersubstrat SU, das hoch p-dotlcrt ist (p*h wird eine Schicht eindiffundiert, die hoch
n-dotlert 1st (η*). Damit bildet sich /wischen dem Halbleitersubstrat SU und der Schicht BU, die Im folgenden verdeckte Schicht genannt werden soll, eine Sperrschicht, die für die Realisierung des Speicherkondensators herangezogen werden kann.
Auf die verdpckte Schicht BU und das Halbleitersubstrat SU wird eine Epitaxieschicht /:" angeordnet. Diese Epitaxieschicht E Ist schwach p-dotiert (p ).
Oberhalb der verdeckten Schicht BU an der Oberfläche der Epitaxieschicht E wird eine zweite Schicht, die ι ο hoch n-dotlert (n*) Ist, eindiffundiert. Anschließend wird diese zweite Schicht, die Epitaxieschicht E und die verdeckte Schicht BU durch einen V-förmlgen Graben vollständig In jeweils zwei Teilabschnitte unterteilt. Es bilden sich somit zwei Teilabschnitte BUX und BUl der verdeckten Schicht BU und zwei Teilabschnitte BLX. BLl der zweiten Schicht, die nicht mehr miteinander verbunden sind. Aul die Epitaxieschicht h eingeschlossen dem V-förmlgen Graben GR wird eine Isolierschicht /5 aufgebracht, die z. B. aus Slllzlumdloxld bestehen kann. Auf diese Isolierschicht IS wird eine Leiterbahn angeordnet, die auch durch den V-förmlgen Graben GR hindurchgeht. Diese Leiterbahn kann aus Polysllizlum bestehen und die Wortleltung WL der Speicherzellen sein.
An jeder Flanke des V-förmlgen Grabens GR entsteht auf diese Welse jeweils eine Speicherzelle. Der Speicherkondensator der ersten Speicherzelle wird gebildet aus der Sperrschicht zwischen dem ersten Teilabschnitt BUl der verdeckten Schicht BU und dem Halbleltersubstrat SU. Der Auswahltransistor ATl der ersten Speicherzelle besteht aus dem ersten Teilabschnitt BUl der verdeckten Schicht, der Bitleitung SLl und dem Leiterbahnabschnitt LBl im V-förmlgen Graben GR. Durch Ansteuerung der Wortleltung WL entsteht dann ein Kanal KX zwischen der Bitieiiung SLi und dem Teilabschnitt BUl der verdeckten Schicht. Der Speicherkondensator der ersten Speicherschicht wird durch die Kapazität CSl angedeutet.
Die zweite Speicherzelle, die an der anderen Flanke des V-förmlgen Grabens GR Hegt, besteht aus dem Speicherkondensator, gebildet aus der Sperrschicht zwischen derr zweiten Teilabschnitt BUl der verdeckten Schicht BU und dem Halbleitersubstrat SU und aus dem zweiten Auswahltransistor ATl, gebildet aus dem zweiten Teilabschnitt BUl der verdeckten Schicht, der zweiten Einleitung BLl und dem Leiterbahnabschnitt LBl Im V-förmigen Graben GR. Wenn an die Wortleitung WL wieder eine entsprechende Spannung angelegt wird, dann bildet sich ein Kanal Kl zwischen dem so zweiten Teilabschnitt BUl der verdeckten Schicht und der Bitleitung BLl.
An das Halbleitersubstrat SU wird eine feste Spannung, z. B. VBB angelegt. Wird dann an die Wortleitung WL eine entsprechende Spannung, in diesem Falle eine positive Spannung angelegt, dann werden die zwei Auswahltransistoren ATl und ATL in den leitenden Zustand gebracht und es ist ein Ladungstransfer zwischen den Teilabschnitten BUl bzw. BUl der verdeckten Schicht und den Bitleitungen BLl bzw. BLl über die Kanäle Kl bzw. Kl möglich.
Aus F1 g. 3 ergeben sich die Ausmaße der Speicherzellen. Jeweils innerhalb der durch die Kreuzung der Bitleitung BLl und BLl und der Wortleitung WL gebildeten Fläche werden die Speicherzellen angeordnet. Diese bestehen jeweils aus der aufgetrennten verdeckten Schicht BU, also den Teilabschnitten BUl und BUl. Die Größe der Speicherkapazität der durch die Sperrschichten zwischen den Teilabschnitten der verdeckten Schicht und dem Halbleitersubstrat gebildeten Speicherkondensatoren wird durch die Dotierung der verdeckten Schicht und des Halbleitersubstrats und von der Größe der Teilabschnitte der verdeckten Schicht festgelegt. Durch die huhe Dotierung der verdeckten Schicht und des Halbleltersubstrats SU wird eine hohe Kapazität der Speicherkondensatoren erreicht.
Aus Fig. 3 Ist auch die Längserstreckung des V-förmlgen Grabens GR ersichtlich. Es Ist deutlich zu sehen, daß dieser Graben GR die zweite Schicht In die zwei Bltleltungen BLl und BLl unterteilt und sich über die Fläche der Speicherzellen hinaus erstreckt. Weiterhin sind In Flg. 3 die Kanäle Kl bzw. Kl der Auswahltransistoren ATl bzw. ATl angedeutet. Diese haben eine Längserstreckung In der Größe der verdeckten Schicht.
£ur Besserung der Eigenschaften der Speicherzellen kann Innerhalb der Epitaxieschicht E zwischen den Bitleitungen BLX. BLl und der verdeckten Schicht BUX, BUl eine eigenleitende Schicht π angeordnet werden. Durch diese eigenleitende Schicht π wird die Länge der Kanäle λ'1 bzw. Kl verkürzt (siehe z. B. Electronics, Dec. 25, 1975, S. 50).
In Flg. 4 ist der Aufbau der Speicherzellen In n-Slllzlum-Gate-Technlk dargestellt. Sie kann selbstverständlich a^i-h In p-Kanal-Technlk ausgeführt sein. Die Wortleltung kann aus Polysllizlum bestehen, sie kann aber auch als Metalleltung realisiert sein.
Die Dotierungskonzentrationen der einzelnen Schichten können folgende Werte haben:
P+ *» 2.1O16 Störatome/cm3
p~ » 3 · 1015 Störatome/cm1
π ■ *» i0*s Siöratume/cnv.
Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Halbleiterspeicher mit Speicherzellen aus einem von einer Ansteuerleitung angesteuerten MOS- s Auswahltransistor und einem an den MOS-Aus wahltransistor angeschlossenen Speicherkondensator, wobei der MOS-Auswahltranslstor In V-MOS-Technik hergestellt 1st und folgenden Aufbau aufweist:
10
ein mit Störstellen der einen Art hochdotiertes Halbleitersubstrat, an dessen Oberfläche eine mit Störstellen der anderen Art hochdotierte verdeckte Zone ausgebildet ist, eine Ober der verdeckten Zone und dem Halbleltersubstrat angeoidnete Epitaxieschicht, die mit Störstellen der einen Art schwach dotiert ist,
eine an der Oberfläche der Epitaxieschicht oberhalb der verdeckten Zone angeordnete zweite Schicht, die mit Störstellen der anderen Art hochdotiert Ist,
einen V-förmigen Graben, der die zweite Schicht und die Epitaxieschicht Im jeweils zwei getrennte Teilabschnitte unterteilt und bis In die verdeckte Zone reicht,
eine Isolierschicht, die in dem V-förmlgen Graben und auf den beiden Teilabschnitten der zweiten Schicht ausgebildet Ist und auf der eine Leiterbahn angeordnet ist,
dadurch gekennzeichnet,
- daß der V-förmlge Graben «7Λ) unter Teilung der verdeckten Zone in zwei getrennte Tellabschnitte (BUl, BUl) bis zum Substrat (SU) reicht,
- daß auf jeder Seite des Grabens (GR) jeweils ein aus einem Teilabschnitt (BUl, BUl) der verdeckten Zone, einem Teilabschnitt der Epitaxie- schicht (E), einem Teilabschnitt (BLl, BLZ) der zweiten Schicht und einem LelterbahnabschnlU (LBl, LBl) der Leiterbahn (WL) bestehender MOS-Auswahltranslstor (ATI, ATl) angeordnet Ist,
- und daß auf jeder Seite des Grabens (GR) jeweils ein mit dem jeweiligen MOS-Auswahltranslstor (ATI, ATl) verbundener Speicherkondensator (CSl, CSD aus einer jeweils zwischen einem Teilabschnitt (BUl, BUl) der verdeckten Zone und dem Halbleitersubstrat (SU) ausgebildeten Sperrschicht angeordnet Ist.
2. Halbleiterspeicher nach Anspruch 1,
dadurch gekennzeichnet, daß jeder Teilabschnitt (BLl, BLl) der zweiten Schicht jeweils in einer Bitleitung angeordnet 1st, und daß die Leiterbahnabschnitte (LdI, LBl) der Leiterbahn (WL) Im V-förmlgen Graben (GR) Bestandteile einer senkrecht zur Bitleitung angeordneten, den V-förmlgen Graben (GR) kreuzenden Wortleitung (WL) sind.
3. Halbleiterspeicher nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß die Leiterbahn (WL) aus Polyslllzium besteht.
4. Halbleiterspeicher nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß zwischen den Teilabschnitten (BUl, BUl) der verdeckten Zone und den Teilabschnitten (BLl, BLl) der zweiten Zone in der Epitaxieschicht (E) zusätzlich eine eigenleitende Schicht (π) angeordnet ist.
DE2619713A 1976-05-04 1976-05-04 Halbleiterspeicher Expired DE2619713C2 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE2619713A DE2619713C2 (de) 1976-05-04 1976-05-04 Halbleiterspeicher
GB5813/77A GB1530094A (en) 1976-05-04 1977-02-11 Semiconductor stores
US05/789,953 US4109270A (en) 1976-05-04 1977-04-22 Semiconductor store
IT23107/77A IT1085458B (it) 1976-05-04 1977-05-03 Memoria a semiconduttori
FR7713322A FR2350666A1 (fr) 1976-05-04 1977-05-03 Memoire a semi-conducteurs
NL7704864A NL7704864A (nl) 1976-05-04 1977-05-03 Halfgeleidergeheugen.
JP52051692A JPS6018149B2 (ja) 1976-05-04 1977-05-04 半導体記憶器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2619713A DE2619713C2 (de) 1976-05-04 1976-05-04 Halbleiterspeicher

Publications (2)

Publication Number Publication Date
DE2619713A1 DE2619713A1 (de) 1977-11-24
DE2619713C2 true DE2619713C2 (de) 1984-12-20

Family

ID=5977056

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2619713A Expired DE2619713C2 (de) 1976-05-04 1976-05-04 Halbleiterspeicher

Country Status (7)

Country Link
US (1) US4109270A (de)
JP (1) JPS6018149B2 (de)
DE (1) DE2619713C2 (de)
FR (1) FR2350666A1 (de)
GB (1) GB1530094A (de)
IT (1) IT1085458B (de)
NL (1) NL7704864A (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2737073C3 (de) * 1977-08-17 1981-09-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors für eine Ein-Transistor-Speicherzelle
GB2007430B (en) * 1977-11-03 1982-03-03 Western Electric Co Semicinductor device and fabrication method
JPS54154977A (en) * 1978-05-29 1979-12-06 Fujitsu Ltd Semiconductor device and its manufacture
NL184551C (nl) * 1978-07-24 1989-08-16 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.
JPS5537250U (de) * 1978-08-31 1980-03-10
US4238760A (en) * 1978-10-06 1980-12-09 Recognition Equipment Incorporated Multi-spectrum photodiode devices
US4206005A (en) * 1978-11-27 1980-06-03 Xerox Corporation Method of making split gate LSI VMOSFET
US4322822A (en) * 1979-01-02 1982-03-30 Mcpherson Roger K High density VMOS electrically programmable ROM
JPS5827667B2 (ja) * 1979-02-19 1983-06-10 富士通株式会社 半導体装置
US4263663A (en) * 1979-03-19 1981-04-21 Motorola, Inc. VMOS ROM Array
US4462040A (en) * 1979-05-07 1984-07-24 International Business Machines Corporation Single electrode U-MOSFET random access memory
US4271418A (en) * 1979-10-29 1981-06-02 American Microsystems, Inc. VMOS Memory cell and method for making same
US4369564A (en) * 1979-10-29 1983-01-25 American Microsystems, Inc. VMOS Memory cell and method for making same
US4335450A (en) * 1980-01-30 1982-06-15 International Business Machines Corporation Non-destructive read out field effect transistor memory cell system
NL8005673A (nl) * 1980-10-15 1982-05-03 Philips Nv Veldeffecttransistor en werkwijze ter vervaardiging van een dergelijke veldeffecttransistor.
GB2089119A (en) * 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
JPH0682800B2 (ja) * 1985-04-16 1994-10-19 株式会社東芝 半導体記憶装置
JPS6210328A (ja) * 1985-07-03 1987-01-19 Taisei Corp 水中コンクリ−ト打設装置
DE3686878T2 (de) * 1985-07-25 1993-02-25 American Telephone & Telegraph Dram-arrays hoher leistung mit graben-kondensatoren.
JPH0793372B2 (ja) * 1985-12-16 1995-10-09 株式会社東芝 半導体記憶装置
JPS6324660A (ja) * 1986-07-17 1988-02-02 Toshiba Corp 半導体記憶装置およびその製造方法
US4763180A (en) * 1986-12-22 1988-08-09 International Business Machines Corporation Method and structure for a high density VMOS dynamic ram array
JPS63189525A (ja) * 1987-01-30 1988-08-05 Shimizu Constr Co Ltd 水中コンクリ−ト打設装置
JPH04143316A (ja) * 1990-08-08 1992-05-18 Horimatsu Kensetsu Kogyo Kk コンクリート貯留筒を用いた水中コンクリート打設工法およびコンクリート貯留筒

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1248051A (en) * 1968-03-01 1971-09-29 Post Office Method of making insulated gate field effect transistors
US3924265A (en) * 1973-08-29 1975-12-02 American Micro Syst Low capacitance V groove MOS NOR gate and method of manufacture
JPS5066184A (de) * 1973-10-12 1975-06-04
US4003036A (en) * 1975-10-23 1977-01-11 American Micro-Systems, Inc. Single IGFET memory cell with buried storage element

Also Published As

Publication number Publication date
FR2350666B1 (de) 1984-07-20
GB1530094A (en) 1978-10-25
JPS52134385A (en) 1977-11-10
IT1085458B (it) 1985-05-28
FR2350666A1 (fr) 1977-12-02
JPS6018149B2 (ja) 1985-05-09
DE2619713A1 (de) 1977-11-24
NL7704864A (nl) 1977-11-08
US4109270A (en) 1978-08-22

Similar Documents

Publication Publication Date Title
DE2619713C2 (de) Halbleiterspeicher
DE19511846C2 (de) Zweikanalige EEPROM-Grabenspeicherzelle auf SOI und Verfahren zur Herstellung derselben
DE102007003583B4 (de) Verfahren zum Herstellen eines Transistors
DE4443968B4 (de) Halbleiterspeicherzelle und Verfahren zum Herstellen derselben
DE3844120C2 (de) Halbleitereinrichtung mit grabenförmiger Struktur
DE4000429C2 (de) Dram
DE69013094T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.
DE2630571B2 (de) Ein-Transistor-Speicherzelle mit in V-MOS-Technik
DE3414057A1 (de) Halbleiter-speichervorrichtung und verfahren zu deren herstellung
DE2730202A1 (de) Halbleiterspeicher
DD152875A5 (de) Verfahren zum herstellen eines hochintegrierten festwertspeichers
DE19639026C1 (de) Selbstjustierte nichtflüchtige Speicherzelle
DE2720533C2 (de)
DE10255203B3 (de) Dynamische Speicherzelle mit zwei vertikalen Auswahltransistoren
DE3046524C2 (de) Halbleitervorrichtung
EP0317934A1 (de) Dreidimensionale 1-Transistorzellenanordnung für dynamische Halbleiterspeicher mit Grabenkondensator und Verfahren zu ihrer Herstellung
DE112004003019T5 (de) Nicht-flüchtiges Speicherbauelement und Verfahren zu dessen Herstellung
DE2703871C2 (de) Halbleiterspeicher mit wenigstens einem V-MOS-Transistor
DE2642615C2 (de) Halbleiterspeicher
DE2532594B2 (de) Halbleiterspeicher
EP0973201A1 (de) Stapelkondensator und entsprechendes Herstellungsverfahren
DE4005645C2 (de) MIS-Halbleiteranordnung
EP0021218A1 (de) Dynamische Halbleiter-Speicherzelle und Verfahren zu ihrer Herstellung
DE102004021051B3 (de) DRAM-Speicherzellenanordnung nebst Betriebsverfahren
EP0596975A1 (de) Kompakte halbleiterspeicheranordnung und verfahren zu deren herstellung.

Legal Events

Date Code Title Description
OC Search report available
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee