DE2619849A1 - Speicherbauteil in integrierter schaltungstechnik - Google Patents

Speicherbauteil in integrierter schaltungstechnik

Info

Publication number
DE2619849A1
DE2619849A1 DE19762619849 DE2619849A DE2619849A1 DE 2619849 A1 DE2619849 A1 DE 2619849A1 DE 19762619849 DE19762619849 DE 19762619849 DE 2619849 A DE2619849 A DE 2619849A DE 2619849 A1 DE2619849 A1 DE 2619849A1
Authority
DE
Germany
Prior art keywords
conductive
zone
semiconductor substrate
substrate
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762619849
Other languages
English (en)
Other versions
DE2619849C3 (de
DE2619849B2 (de
Inventor
James T Koo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE2619849A1 publication Critical patent/DE2619849A1/de
Publication of DE2619849B2 publication Critical patent/DE2619849B2/de
Application granted granted Critical
Publication of DE2619849C3 publication Critical patent/DE2619849C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0733Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with capacitors only
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/35Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Description

PATENTANWÄLTE ZENZ & HELBER · D 4300 ESSEN 1 · AM RUHRSTEIN 1 · TEL.: (02 01) 4126 87 Seite I 146
INTEL CORPORATION 3065 Bowers Avenue, Santa Clara, Kalifornien, V.St.A,
Speicherbauteil in integrierter Schaltungstechnik
Die Erfindung bezieht sich auf einen Speicher mit wahlfreiem Zugriff (RAM) in integrierter Schaltungstechnik, und insbesondere auf einen Speicher hoher Packungsdichte mit einem Bauelement pro Speicherzelle.
Speicher mit wahlfreiem Zugriff unter Verwendung eines Bauelements pro Bit mit MOS-Feldeffekttransistoren sind bekannt. Informationen beinhaltende Ladungen werden zwischen der Kapazität einer adressierten Speicherzelle oder einem Speicherelement zur Bitleitungskapazität Obertragen. Das Lesen, Schreiben und Regenerieren erfolgt durch herkömmliche Mittel. In typischer Ausführung ist der Speicher als zweidimensionale Matrix aus Zeilen und Spalten organisierte Jede Zeile ist mit den Gate-Elektroden der diese Zeile bildenden MOSFET1s verbunden. In gleicher Weise ist jede Spalte mit den Sourcezonen der zur Spalte gehörigen MOSFET1s gekoppelt. Die Drainzonen jedes der Bauelemente sind gewöhnlich kapazitiv mit Erde gekoppelt. Bei einigen bekannten Ausführungen dient eine vereinigte Abtastleitung und Sourcezone als Matrixspalte. Eine Diffusionszone ist dabei als Drainzone jedes Bauelements vorgesehen und so ausgebildet, daß sie eine der in der Halbleiteroberfläche angeordneten Kondensatorplatten bildet. In alternativer
609847/0925
Z/bu.
Ausführung kann die Diffusionszone mit einer geeigneten Metallisierung verbunden sein, die eine der oberhalb einer entsprechenden kapazitiven Diffusionszone im Halbleitersubstrat angeordneten Kondensatorplatten bildet (vgl. US-PS 3 387 286). Die Wirkungsweise des Speicherelemente hängt stark vom Verhältnis der Kapazität des Speichereleraents zur Kapazität der Abtast- oder Bitleitung ab. Um dieses Verhältnis möglichst groß zu machen, wurde nach dem Stande der Technik vor allem die Kapazität des Bauelements vergrößert. So wurde beispielsweise das vorgenannte Verhältnis dadurch vergrößert, daß die Kapazität zwischen einer isolierten Diffusionszone und dem geerdeten Substrat, in welchem die Diffusionszone ausgebildet ist, ausgenutzt wurde. Die Kapazität dieser isolierten Diffusionszone kann gemäß US-PS 3 387 286 auch dadurch erhöht werden, daß mit Abstand und isoliert von der isolierten Diffusionszone ein geerdeter Leiter angeordnet wird.
Beide nach dem erwähnten Stande der Technik zur Erhöhung des Verhältnisses zwischen Zellenkapazität und Bitleitungskapazitat vorgesehenen Maßnahmen erfordern jedoch relativ große Chipzonen und sind daher für einen relativ großen Platzbedarf ursächlich. Eine gewisse Verminderung des Platzbedarfs läßt sich nach dem Stande der Technik dadurch erreichen, daß die Speicherelemente paarweise zusammengefaßt und kreuzweise miteinander verbunden werden, d.h. die geerdete kapazitive Platte eines ersten Bauelements wird mit dem Gate eines zweiten Bauelements gekoppelt, das stets im komplementären Zustand gehalten wird. Auf diese Weise läßt sich eine feste Potentialleitung einsparen, ohne das Verhältnis der Zellenkapazität zur Leitungskapazität zu verringern.
Allen zuvor beschriebenen bekannten Ausführungen haftet jedoch der Nachteil an, daß mit der Verringerung der Gesamtgröße der Zelle auch das Verhältnis der Zellenkapazität zur Bitleitungskapazität merklich abnahm. Die erreichbare Minimalgröße jeder
609847/0925
Speicherzelle war daher durch das minimal zulässige Kapazitätsverhältnis begrenzt.
Zum allgemeinen Stand der Technik wird auf "IBM Technical Disclosure Bulletin, Band 15, Nr. 6, November 1972" verwiesen.
Der Erfindung liegt die Aufgabe zugrunde, einen/Speicher in integrierter Schaltungstechnik so aufzubauen, daß das von jeder Speicherzelle bzw. jedem Speicherzellenpaar in Anspruch genommene Feld minimalisiert werden kann, ohne das Verhältnis der Speicherzellenkapazität zur Abtastleitungskapazität wesentlich zu verkleinern.
Bei der Lösung dieser Aufgabe geht die Erfindung aus von einem Speicherbauteil bzw. einer Speicherstruktur in integrierter Schaltungstechnik mit mehreren, in einem dotierten Halbleitersubstrat aufgebauten Speicherzellen, die jeweils mit wenigstens einer von mehreren Wortwählleitungen und wenigstens einer von mehreren Abtastleitungen des Speichers gekoppelt sind. Jede Speicherzelle des erfindungsgemäßen Speicherbauteils weist einen die Abtastleitung der Speicherzelle bildenden ersten leitenden Abschnitt auf, der in einer ersten Zone des Halbleitersubstrats angeordnet ist. Ferner weist jede Zelle einen oberhalb des Substrats, und zwar über einer zweiten, an den ersten leitenden Abschnitt etwa angrenzenden Substratzone isoliert angeordneten zweiten leitenden Abschnitt auf, der als Gate-Elektrode zur Steuerung des in der zweiten Zone fließenden elektrischen Stroms dient. Ferner ist oberhalb des Halbleitersubstrats isoliert über einer an die zweite Substratzone, jedoch nicht an den ersten leitenden Abschnitt angrenzenden dritten Substratzone ein dritter Leitungsabschnitt angeordnet, der als Kondensatorplatte zur Speicherung von elektrischer Ladung dient. Bei Anlegen einer Spannung an den dritten leitenden Abschnitt wird die darunterliegende dritte Zone aufgrund einer Inversionswirkung leitend. Außerdem ist eine Einrichtung vorgesehen, welche den dritten leitenden Abschnitt
609847/0925
auf einem festen Potential hält, so daß der dritte leitende Abschnitt zusammen mit der dritten Substratzone ein Speicherelement bildet.
Vorzugsweise sind die Speicherzellen im erfindungsgemäßen Speicherbauteil in ineinandergreifender Konfiguration angeordnet, wodurch der jedem Speicherzellenpaar zugeordnete Raum ohne merkliche Beeinträchtigung des Verhältnisses der Speicherzellenkapazität zur Abtastleitungskapazität minimalisiert werden kann.
Im folgenden wird die Erfindung anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. In der Zeichnung zeigen:
Fig. 1 ein sowohl für den Stand der Technik als auch für das erfindungsgemäße Speicherbauteil gültiges Schaltbild bzw. Ersatzschaltbild eines Teils einer S peichermatrix;
Fig. 2 eine Draufsicht auf ein Speicherzellenpaar entlang der Linie 2-2 der Fig. 5 mit zwei zahnartig ineinandergreifenden fingerförmigen Vorsprüngen und zwei parallelen Abtastleitungen in einem Substrat;
Fig. 3 eine Draufsicht der Struktur nach Fig. 2 entlang der Schnittlinie 3-3 der Fig. 5, in der die oberhalb des Substrats angeordnete kapazitiv gekoppelte Zone gezeigt ist;
Fig. 4 eine Draufsicht auf die topologische Anordnung der Fig. 3 entlang der Schnittlinie 4-4 in Fig. 5, wobei die Gateelektrode eines Speicherzellenpaars über den anderen Schichten zu sehen ist;
Fig. 5 eine Schnittansicht entlang der Linie 5-5 in Fig. 4 durch eine Speicherzelle des in Fig. 4 dargestellten Speicherzellenpaars;
Fig. 6 eine Draufsicht auf das in Fig. 4 dargestellte Speicherzellenpaar nach der Ausbildung eines beiden Zellen des Speicherzellenpaars zugeordneten Kontaktfensters und nach dem Niederschlagen einer Wort- oder Wählleitung; und
609847/0925
Fig. 7 eine Draufsicht auf einen Teil des als Speichermatrix ausgebildeten erfindungsgemäßen Speicherbauteils, in der das kamm- oder zahnförmig ineinandergreifende Muster der Bitleitungen und der Speicherzellenpaare sowie die Verbindung der Wortwählleitungen mit verschiedenen Gateabschnitten mehrerer Speicherzellenpaare zu sehen sind (das kapazitive Element wurde in der Darstellung der Übersichtlichkeit halber fortgelassen).
Bei dem beschriebenen Speicherbauteil handelt es sich um einen Speicher in integrierter Schaltungstechnik, bei dem ein einziges Speicherelement zur Speicherung eines Informationsbits verwendet wird. Das Speicherelement weist einen mit einem Kondensator gekoppelten Feldeffekttransistor auf, wobei der andere Anschluß des Kondensators mit Erde oder einem festen Potential verbunden ist. Der Feldeffekttransistor des Speicherelements hat eine zusammengefaß-ts'Abtastleitungs— und Sourcezone und eine kombinierte Drain- und Kondensatorzone. Die kombinierte Drain- und Kondensatorzone wird durch ein Potential wirksam, das an eine isoliert über dem.Halbleitersubstrat angeordnete leitende Elektrode angelegt wird. Das elektrische Feld von der Elektrode induziert eine Inversionszone in der darunterliegenden Halbleiteroberfläche. Eine zweite leitende Elektrode ist isoliert über einer im Halbleitersubstrat ausgebildeten Übertragungszone angeordnet, die sowohl an die kombinierte Source- und Abtastleitungszone als auch an die kombinierte Drain- und Kondensatorzone angrenzt. Daher wird das ladungsgekoppelte Bauelement von drei Zonen und drei Elektroden gebildet, nämlich:
(1) einer in einer ersten Diffusionszone im Halbleitersubstrat gebildeten ersten Elektrode;
(2) einer zweiten Elektrode in Form eines leitenden Abschnitts, der isoliert über einer zweiten Substratzone angeordnet ist, wobei die zweite Substratzone den Übertragungsbereich des Feldeffekttransistorabschnitts des Speicherelements bildet; und
609847/0925
— ο —
(3) eine dritte Elektrode, ebenfalls in Form eines leitenden Teils, der isoliert über einer dritten Zone im Halbleitersubstrat angeordnet ist, wobei die dritte Zone die Kombination aus Drain-Elektrode und einer der Kondensatorplatten des kapazitiven Elements des Speicherelements bildet.
Jedes Speicherelement weist einen fingerartigen Vorsprung vom Bitleitungsabschnitt auf und ist in einem zahnförmig ineinandergreifenden Muster angeordnet. Der zahnförmige Eingriff der Speicherelemente ermöglicht die Entwicklung einer einzigen, einteiligen Gate-Elektrode und einer einzigen, einteiligen kapazitiven Elektrode, welche die zweiten und dritten Elektroden des Speicherelements bilden. Im folgenden wird auf die Figuren 1 bis 7 der Zeichnung Bezug genommen.
In der folgenden Beschreibung ist zu beachten, daß die Wirkung einer Zone als Source- oder Drainzone von dem Leitungstyp des Substrats und der Polarität der angelegten Spannung abhängt. Daher werden die Ausdrücke "Source" und "Drain" generell zur Bezeichnung einer geeigneten Source- oder Drainzone in einem Feldeffekttransistor gebraucht. Unter der Bezeichnung "Halbleitersubstrat" wird im folgenden beispielsweise eine Struktur verstanden, die eine dicke Siliziuraeinkristallschicht, eine auf einer Unterlage epitaktisch aufgewachsene Schicht aus Silizium oder eine Einkristallschicht aufweist, die auf einer Oxydschicht mit einer dicken Spinell- oder Saphirunterlage aufgewachsen ist.
Fig. 1 zeigt einen Teil einer Speichermatrix bekannter Ausführung, bei der ein einziges Speicherelement zur Speicherung eines Informationsbits verwendet wird. Der Einfachheit halber sind vier Speicherelemente oder Speicherzellen 10a und 10b sowie 20a und 20b gezeigt. Die Source-Elektroden der Speicherelemente bzw. -zellen 10a und 20a sind mit einer Abtast- bzw. Bitleitung A und die Source-Elektroden 10b und 20b mit einer
609847/0925
Abtast- bzw. Bitleitung B verbunden. Die Gate-Elektroden der Zellen 10a und 10b sind mit der Wortwählleitung 10 und die Gate-Elektroden der Zellen 20a und 20b mit der Wortwählleitung 20 verbunden. Zu Beginn eines Lesevorgangs befinden sich alle Abtastleitungen, so auch die Leitungen A und B, im entladenen Zustand oder auf einem festen Potential, z.B. + 10 Volt.
Es sei angenommen, daß die Kondensatoren 12a und 22b geladen und die Kondensatoren 22a und 12b entladen sind. Ein Lesebefehl auf der .Wortwählleitung 10 macht die Zellen 10a und 10b leitend. Ein Ladeimpuls oder "EINS" (aus dem Kondensator 12a) wird auf der Bitleitung A gelesen, während die Leitung B ohne Ladung bleibt. Geeignete Dekodier- und Pufferschaltungen koppeln die auf der Leitung A gelesene Information zu einem Datenausgang, und am Ende des Lesezyklus führen sie die Information durch Anlegen einer Ladung an die Abtastleitung A wieder in die Zelle 10a ein, während die Wortwählleitung 10 erregt bleibt. In derselben Weise kann das Bit aus der Zelle 20b durch Anlegen eines Lesebefehls an die Wortwählleitung 20 gelesen werden.
In der Praxis ist bei einer Speichermatrix in integrierter Schaltungstechnik jeder Abtastleitung eine Streukapazität zugeordnet. So wird die Signalstärke beim Lesen beispielsweise der Zelle 10a über die Abtastleitung A weitgehend vom Verhältnis der Kapazität des Kondensators 12a zum Kondensator C_ (in erster Linie parasitär) bestimmt. Hit zunehmender Speicherdichte nimmt die für die Kondensatoren 12a und 12b so wie 22a und 22b zur Verfügung stehende Fläche ab. Aus diesem Grunde nimmt auch »it zunehmenden Speicherdichten das Verhältnis der Kapazität der Speicherzelle zur Kapazität der Abtast-vbzw. Bitleitungen ab.
Die bei dem beschriebenen Ausführungsbeispiel vorgesehenen Speicherelemente sind in Speicherzellenpaaren derart ange-
609847/0925
ordnet, daß das Verhältnis der Kapazität jedes Speicherelemente zur Streukapazität der korrespondierenden Bitleitung auf einem hohen Wert gehalten werden kann, obwohl die für jedes Speicherelement zur Verfügung stehende Zone bzw. Fläche wesentlich reduziert wird. So kann bei den erfindungsgemäß ausgebildeten Speicherelementen ein Verhältnis der Kapazitäten von Speicherelement zu Bitleitung von angenähert 4,5 auch für eine Feldfläche von etwa 5 χ 10~ cm aufrechterhalten werden.
Gemäß Darstellung in Fig. 2 ist ein Halbleitersubstrat in drei Zonen wie folgt unterteilt: (1) kombinierte Abtastleitungs- und Sourcezonen, die im Halbleitersubstrat in einem vorgegebenen Huster (Leitungen 30a und 30b) angeordnet sind; (2) fingerartige Vorsprünge 32a und 32b, die sich etwa rechtwinklig von der zugehörigen Abtastleitung 30a oder 30b erstrecken; und (3) ein komplementär gestalteter Feldbereich, der zwischen den Leitungen 30a und 30b und den Vorsprüngen 3ä/und 32b liegt. Vorzugsweise ist das Halbleitersubstrat p-dotiertes monokristallines Silizium. Die Abtastleitungen 30a und 30b sind innerhalb des oberen Teils des HalbleiterSubstrats nach bekannten Methoden angeordnete η-leitende Zonen. Die Abtastleitungen 30a und 30b verlaufen im wesentlichen parallel und bilden die Spalten der Speichermatrix. Fingerartige VorSprünge 32a und 32b werden im wesentlichen von dem komplementären Feldbereich 34 definiert. Der komplementäre Feldbereich 34 wird durch eine starke p-Dotierung des Halbleitersubstrats gebildet. Die fingerartigen Vorsprünge 32a und 32b sind also voneinander im wesentlichen elektrisch isoliert, und zwar durch die vom komplementär geformten Feldbereich 34 gebildete Sperrdiffusionszone. Wie weiter unten noch genauer beschrieben wird, weist jedes Speicherelement eine die Abtastleitung 30a oder 30b bildende erste Zone, eine einen Übertragungsbereich 36a oder 36b bildende zweite Zone und eine die Kondensatorzone 38a und 38b bildende dritte Zone auf. Bei dem beschriebenen Ausführungs-
609847/0925
beispiel hat folglich jedes Speicherelement eine n-dotierte kombinierte Abtastleitungs- und Sourcezone 30a, welche an einen p-dotierten fingerartigen Vorsprung 32a anschließt, der wiederum von einem stark p-leitenden, komplementär gestalteten Feldbereich oder Diffusions-Sperrfeld 34 umgeben ist.
Fig. 3 zeigt das nächste Element des Speicherzellenpaars. Die Abtastleitungen 30a und 30b und die fingerartigen Vorsprünge 32a und 32b sind in Fig. 3 mit gestrichelten Grenzlinien dargestellt. Das in Fig. 3 zusätzlich dargestellte Element ist ein leitender Teil bzw. Abschnitt 40, der mit Abstand und isoliert über dem Halbleitersubstrat angeordnet ist und zwischen parallelen Abtastleitungen 30a und 30b verläuft. Der leitende Teil oder Abschnitt 40 ist selektiv über dem zahnförraig ineinandergreifenden Muster aus darunterliegenden fingerartigen VorSprüngen 32a und 32b derart angeordnet, daß er die Kondensatorzonen 38aAmd 38b überspannt. Bei einem Ausführungsbeispiel ist der leitende Teil 40 eine dotierte polykristalline Siliziumschicht, welche auf einer Siliziumoxydschicht niedergeschlagen ist, die selbst wiederum über im Halbleitersubstrat definierten Diffusionsmustern angeordnet ist. Der leitende Teil 40 erstreckt sich auch über ähnliche Speicherzellenpaare, die zwischen den Abtastleitungen 30a und 30b angeordnet sind. Am Ende der Spalte oder an einer anderen geeigneten Stelle ist der leitende Teil oder Abschnitt 40 mit der positiven Betriebsspannungsquelle der integrierten Schaltung elektrisch verbunden. Die Kondensatorzonen 38a und 38b werden dadurch in den Inversionszustand bzw. -betrieb gebracht, daß der leitende Teil oder Abschnitt 40 gegenüber dem Halbleitersubstrat auf einer konstanten Spannung gehalten wird. Auf diese Weise wirkt der Teil bzw. Abschnitt 40 als gemeinsame Kondensatorplatte, während jede Kondensatorzone 38a und 38b die zweite Kondensatorplatte sowie die Drain-Elektrode jedes zugehörigen Sρeichereiements bildet.
609847/0925
Pig. 4 zeigt eine Draufsicht auf die gestrichelt dargestellten Abtastleitungen 30a und 30b, die fingerartigen VorSprünge 32a und 32b und den leitenden Abschnitt 40. Ein zweiter leitender Teil bzw. eine zweite leitende Schicht 42 ist hinzugekommen. Dieser ist isoliert über dem Halbleitersubstrat und dem leitenden Abschnitt 40 angeordnet. Die leitende Schicht 42 dient als Gate-Elektrode des Speichersellenpaars. Ein Teil der leitenden Schicht 42 liegt isoliert über dem Übertragungsabschnitt 36a und 36b der fingerartigen VorSprünge 3&/ünd 32b. In den Überlappungsbereichen zwischen der leitenden Schicht 42 und dem leitenden Teil 40 ist eine Isolierschicht angeordnet. Bei einem Ausführungsbeispiel ist der leitende Teil 42 als dotierte polykristalline Schicht in Form von drei miteinander verbundenen und einander Überlappenden Quadraten ausgebildet. Die leitende Schicht 42 ist in zwei Niveaus angeordnet; das eine Niveau ist im Überlappungsbereich mit dem Übertragungsabschnitt 36a und 36b und das andere im Überlappungsbereich mit dem leitenden Teil 40.
Die Wirkungsweise und die Anordnung der verschiedenen Komponenten des Speicherelements ist am besten in Fig. 5 der Zeichnung erkennbar. Fig. 5 ist eine Schnittansicht entlang der Linie 5-5 in Fig. 4. Wie in Fig. 5 zu erkennen ist, sind die Abtastleitungen 30a in den oberen Teil des Halbleitersubstrats 44 eindiffundiert. Die Abtastleitung 30a ist mit der Sourcezone des den Feldeffekttransistor bildenden Teils des Speicherelemente vereinigt. Ein Übertragungsabschnitt 36a grenzt an die vereinigte Abtastleitungs- und Sourcezone 30a an. In ähnlicher Weise schließt sich eine Kondensatorzone 38a an den Übergangsabschnitt 36a an. Isoliert von und über dem Übertragungsabschnitt 36a ist die leitende Schicht 42 angeordnet, die eine Gate-Elektrode bildet. Der leitende Teil liegt isoliert über der Kondensatorzone 38a. Ein konstantes Potential am leitenden Teil 40 hält die Kondensatorzone 38a in Inversionszustand. Die Kondensatorzone 38a dient daher
609847/0925
als kombinierte Drainzone und Kondensatorplatte für das von dem fingerartigen Vorsprung 32a gebildete Speicherelement, Im Überlappungsbereich der leitenden Schicht 42 und des leitenden Teils 40 liegt die leitende Schicht 42 isoliert und mit Abstand über dem leitenden Teil 40. An den Stellen, an denen der leitende Teil 40 eine komplementäre Diffusionszone 34 überlappt, ist er durch eine dicke Isolierschicht 48 von dem entsprechenden Abschnitt der Zone 34isoliert.
Bei einer Ausführungsform, bei der das Halbleitersubstrat 44 aus Silizium besteht, sind die Isolierschichten 46 und 48 aus Siliziumoxyd· Der Betrieb des von dem fingerartigen Vorsprung 32a gebildeten Speicherelements hängt zum Teil von der Leitfähigkeit der Kondensatorzone 38a ab. Aus diesem Grunde kann es zweckmäßig sein, den leitenden Abschnitt 40 näher als die leitende Schicht 42 an die Oberfläche des Halbleitersubstrats 44 heranzubringen. Bei dem in Fig. 5 dargestellten Ausführungsbeispiel wird der leitende Teil 40 mit Hilfe einer Stufe in der Substratoberfläche näher als die leitende Schicht 42 an die Substratoberfläche herangerückt. Eine solche Stufe kann durch Ätzen oder eine andere bekannte Methode ausgebildet werden. Es ist auch möglich, die Stufe dadurch zu schaffen, daß die Isolierschicht 46 selektiv aufgebaut wird.
Fig. 6 ist eine Draufsicht auf das Speicherzellenpaar mit Abtastleitungen 30a und 30b, fingerartigen Vorsprüngen 32a und 32b und dem leitenden Teil 40 Ist durchbrochenen Linien. Eine Kontaktfahne oder ein Fenster 52 liegt in der isolierenden Oxydschicht über der leitenden Schicht 42. Die leitende Schicht 42 dient den von d@n fingerartigen VorSprüngen 32a und 32b gebildeten Speicherelementen als gemeinsame Gate-Elektrode. Daher kann ein Fenster 52 mit den nur durch die Auflosungsgrenzen herkömmlicher Photo!ithographiemethoden begrenzten klelnstmöglichen Abmessungen hergestellt werden.
609847/0925
Die Gate-Elektrode jeder in Fig. 1 dargestellten Zelle benötigt eine Hälfte der zur Ausbildung eines Kontaktierungsfensters erforderlichen Minimalfläche. Nach der Ausbildung des Kontaktierungsfensters 52 kann eine Metallisierungs- bzw. Anschlußleitung 50 über den Speicherzellenpaaren bis in das Kontaktierungsfenster 52 geführt werden. In der gleichen Weise kann die leitende Schicht 42 elektrisch mit einer anderen, auf dem gleichen Halbleiterchip ausgebildeten Schaltung und mit anderen Speicherzellenpaaren innerhalb der Speichermatrix verbunden werden«
In typischer Ausführung kann ein in der zuvor beschriebenen Weise ausgebildetes Speicherzellenpaar einen Abstand zwischen den Mittellinien der beiden Abtastleitungen 30a und 30b von etwa 30 bis 36 um haben. Der Abstand y zwischen den Mittellinien benachbarter fingerartiger Vorsprünge 32a und 32b kanVangenähert 13 pm betragen. Die Gesamtgröße des Speicherzellenpaars kann daher angenähert auf 500 pm gebracht werden. Ein Speicher mit wahlfreiem Zugriff, der eine Kapazität von 16384 Bits hat, kann auf diese Weise mit einer Chipgröße von angenähert 0,47 cm auf einer Seite hergestellt werden.
Eine nach der Erfindung in einem Bauteil aufgebaute Speichermatrix ist in Teilansicht in Fig. 7 gezeigt. Vier Abtastleitungen 30a, 30b, 30c und 30d sind in der Darstellung im Halbleitersubstrat 44 angeordnet. Fingerartige VorSprünge 32a und 32b bilden ein erstes Speicherzellenpaar mit einer leitenden Schicht 42ab als Gate-Elektrode. Aus Übersichtlichkeitsgründen sind andere Elemente, so z.B. der leitende Teil 40, fortgelassen. Fingerartige Versprünge 31a und 31b zusammen mit der Elektrode 42bc und fingerartige Vorsprünge 33a und 33b zusammen mit der leitenden Schicht 42cd bilden ein zweites und ein drittes Speicherzellenpaar. Ähnliche Speicherzellenpaare sind mit leitenden Schichten 41ab und 41cd verbunden. Jede Gate-Elektrode weist ein Kontaktierungsfenster auf, in das eine der Wortwählleitungen 50a, 50b oder 50c eingreift.
609847/0925
Es ist zu sehen, daß ein Speicherzellenpaar zwischen jedem anderen Paar von Abtastleitun^en mit einer gemeinsamen Wortwählleitung 50a, 50b oder 50c (die Reihen gemäß Fig. 1) verbunden ist. In ähnlicher Weise sind die Speicherzellenpaare, die zwischen benachbarten Abtastleitungspaaren liegen, mit einer von zwei gemeinsamen Abtastleitungen, z.B. den Leitungen 30a, 30b, 30c oder 30d in einem alternierenden verzahnten Muster (die Spalten gemäß Fig. 1) verbunden. Die zwischen nicht-benachbarten Paaren von Abtastleitungen angeordneten Gate-Elektroden sind mit einer einzigen Wortwählleitung, z.B. den leitenden Schichten 42ab und 42cd elektrisch verbunden.
Aufgrund dieses topologischen Aufbaus und der paarweisen Zusammenfassung der Speicherzellen wird eine außergewöhnlich dichte und gedrängte Speicherzellenmatrix geschaffen, ohne das Kapazitätsverhältnis zwischen Zelle und Abtastleitung merklich zu reduzieren.
609847/0925

Claims (6)

  1. PATENTANWÄLTE ZENZ & HELBER ■ D 4300 ESSEN 1 · AM RUHRSTEIN 1 · TEL.: (O2O1) 4126 87 Seite - 14 - I 146
    Ansprüche
    Speicherbauteil in integrierter Schaltungstechnik mit mehreren, in einem dotierten Halbleitersubstrat aufgebauten Speicherzellen, die jeweils mit wenigstens einer von mehreren Wortwählleitungen und wenigstens einer von mehreren Abtastleitungen des Speichers gekoppelt sind, dadurch gekennzeichnet , daß jede Speicherzelle (10a, 10b, 20a, 20b) einen die Speicher-Abtastleitung (A, B) bildenden, in einer ersten Zone des HalbleiterSubstrats (44) angeordneten ersten leitenden Abschnitt (30a, 30b), einen oberhalb des Substrats über einer an den ersten leitenden Abschnitt angrenzenden Substratzone (36a, 36b) isoliert angeordneten zweiten leitenden Abschnitt (42) zur Steuerung des elektrischen Stroroflusses in der zweiten Substratzone, einen oberhalb des Halbleitersubstrats über einer an die zweite Substratzone (36a, 36b) jedoch nicht an den ersten leitenden Abschnitt (30a, 30b) angrenzenden, den gleichen Leitungstyp wie die zweite Substratzone besitzenden dritten Substratzone (38a, 38b) isoliert angeordneten dritten leitenden Abschnitt (40), der die dritte Zone (38a, 38b) zur Speicherung von elektrischer Ladung leitend steuert, und eine Einrichtung zur Erhaltung eines festen Potentials an dem dritten leitenden Abschnitt (40) aufweist.
  2. 2. Speicherbauteil nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitersubstrat (44) aus dotiertem monokristallinen
    09847/0925
    Silizium besteht, daß der erste leitende Abschnitt (30a, 30b) eine in einem vorgegebenen Muster in der ersten Zone des Halbleitersubstrats angeordnete Oiffusionszone ist, deren Leitungstyp demjenigen der Halbleitersubstrats entgegengesetzt ist, daß der zweite leitende Abschnitt (42) durch eine erste Isolierschicht (46) um ein vorgegebenes Haß von der zweiten Substratzone (36a, 36b) in Abstand gehalten ist und daß der dritte leitende Abschnitt (40) durch eine zweite Isolierschicht um das gleiche oder ein geringeres Maß von der dritten Substratzone (38a, 38b) in Abstand gehalten ist.
  3. 3. Speicherbauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in dem Halbleitersubstrat (44) eine Sperrdiffus Ions zone (34) des selben Leitungstyps wie das Halbleitersubstrat, jedoch höherer Dotierungskonzentration als die zweiten und dritten Substratzonen (36a, 36b, 38a, 38b) in einem zu den ersten, zweiten und dritten Substratzonen im wesentlichen komplementär gestalteten Muster ausgebildet ist.
  4. 4. Speicherbauteil nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß das Halbleitersubstrat (44) aus p-leitend dotiertem monokristallinen Silizium besteht, daß der erste leitende Abschnitt (30a, 30b) eine selektiv im Halbleitersubstrat angeordnete, η-leitend dotierte Diffusionszone ist und daß die zweiten und dritten leitenden Abschnitte aus dotiertem polykristallinen Silizium bestehen.
  5. 5. Speicherbauteil nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die ersten leitenden Abschnitte (30a, 30b) von zwei Speicherzellen (10a, 10b) in in wesentlichen parallel verlaufenden, kanalförmigen ersten Zonen des Halbleitersubstrats (44) ausgebildet sind, daß die zweiten leitenden Abschnitte der beiden Speicherzellen zu einem Teil (42) mit einer einzigen elektrischen Kontaktzone (52) vereinigt sind, daß die zweiten (36a, 36b) und dritten (38a, 38b) Zonen in jeder der beiden
    609847/0925
    Speicherzellen als fingerartige Vorsprünge (32a, 32b) ausgebildet sind, die etwa rechtwinklig zu dem zugehörigen ersten leitenden Abschnitt (30a, 30b) verlaufen, wobei die fingerartigen Vorsprünge der beiden Speicherzellen in einem zahnartig ineinandergreifenden Muster zwischen den beiden zugehörigen ersten leitenden Abschnitten angeordnet sind, und daß die dritten leitenden Abschnitte der beiden Speicherzellen zu einem zweiten gemeinsamen Teil (40) vereinigt sind, das zwischen den diesen beiden Speicherzellen (10a, 10b) zugeordneten ersten leitenden Abschnitten (30a, 30b) angeordnet und zu benachbarten Speicherzellenpaaren (20a, 20b) gleicher Ausbildung weitergeführt ist.
  6. 6. Speicherbauteil nach Anspruch 5, dadurch gekennzeichnet, daß die beiden zweiten leitenden Abschnitte als einteilige leitende Gate-Elektrode (42) wenigstens teilweise über im Halbleitersubstrat (44) ausgebildeten ersten und zweiten Übertragungsabschnitten (36a, 36b) zur Steuerung des in letzteren fließenden elektrischen Stroms angeordnet sind, wobei die ersten und zweiten Übertragungsabschnitte (36a, 36b) an jeweils einen ersten leitenden Abschnitt (30a, 30b) angrenzen und mit diesem elektrisch verbunden sind, daß die beiden zu einem Teil (40) zusammengefaßten zweiten leitenden Abschnitte eines Zellenpaars in Form einer Reitenden, kapazitiven Schicht isoliert wenigstens teilweise über im Halbleitersubstrat (44) ausgebildeten ersten und zweiten Kondensatorzonen (38a, 38b) angeordnet sind, wobei die ersten und zweiten Kondensatorzonen, die von der leitenden, kapazitiven Schicht (40) elektrisch aufladbar und in einen leitenden Zustand versetzbar sind, an die ihnen jeweils zugeordneten Übertragungsabschnitte (36a, 36b) angrenzen und mit diesen elektrisch verbunden sind, und daß eine dotierte Sperrdiffusionszone (34) in einem zu den ersten leitenden Abschnitten, den beiden Übertragungsabschnitten und den beiden Kondensatorzonen komplementär gestalteten Muster im Halbleitersubstrat derart angeordnet ist, daß sie den ersten Übertragungsabschnitt (36a) und die erste Kondensatorzone (38a)
    R 0 9 8 U 7 / 0 9 2 5
    ORIGINAL INSPECTED
    von dem zweiten Übertragungsabschnitt (36b) und der zweiten Kondensatorzone (38b) elektrisch isoliert.
    609Ö4 7/0925
    Leerseite
DE2619849A 1975-05-05 1976-05-05 Speicher in integrierter Schaltungstechnik Expired DE2619849C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/575,034 US4012757A (en) 1975-05-05 1975-05-05 Contactless random-access memory cell and cell pair

Publications (3)

Publication Number Publication Date
DE2619849A1 true DE2619849A1 (de) 1976-11-18
DE2619849B2 DE2619849B2 (de) 1980-03-13
DE2619849C3 DE2619849C3 (de) 1985-08-29

Family

ID=24298663

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2619849A Expired DE2619849C3 (de) 1975-05-05 1976-05-05 Speicher in integrierter Schaltungstechnik

Country Status (5)

Country Link
US (1) US4012757A (de)
JP (1) JPS51137339A (de)
DE (1) DE2619849C3 (de)
FR (1) FR2310609A1 (de)
GB (1) GB1546487A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2720533A1 (de) * 1977-05-06 1978-11-09 Siemens Ag Monolithisch integrierte schaltungsanordnung mit ein-transistor- speicherelementen
DE2837877A1 (de) * 1978-08-30 1980-03-06 Siemens Ag Mos-integrierter halbleiterspeicher sowie verfahren zu seiner herstellung
US4887137A (en) * 1987-07-02 1989-12-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51147226A (en) * 1975-06-13 1976-12-17 Nec Corp Semiconductor memory device
JPS5279679A (en) * 1975-12-26 1977-07-04 Toshiba Corp Semiconductor memory device
DE2701073A1 (de) * 1976-01-12 1977-07-21 Texas Instruments Inc Halbleiterspeicherbauelement
JPS5853512B2 (ja) * 1976-02-13 1983-11-29 株式会社東芝 半導体記憶装置の製造方法
US4173819A (en) * 1976-02-13 1979-11-13 Tokyo Shibaura Electric Co., Ltd. Method of manufacturing a dynamic random access memory using MOS FETS
US5434438A (en) * 1976-09-13 1995-07-18 Texas Instruments Inc. Random access memory cell with a capacitor
US5168075A (en) * 1976-09-13 1992-12-01 Texas Instruments Incorporated Random access memory cell with implanted capacitor region
US4827448A (en) * 1976-09-13 1989-05-02 Texas Instruments Incorporated Random access memory cell with implanted capacitor region
US4467450A (en) * 1976-09-13 1984-08-21 Texas Instruments Incorporated Random access MOS memory cell using double level polysilicon
US4164751A (en) * 1976-11-10 1979-08-14 Texas Instruments Incorporated High capacity dynamic ram cell
JPS6037619B2 (ja) * 1976-11-17 1985-08-27 株式会社東芝 半導体メモリ装置
GB1562650A (en) * 1976-11-18 1980-03-12 Fairchild Camera Instr Co Memory cell for storing charge
US4112575A (en) * 1976-12-20 1978-09-12 Texas Instruments Incorporated Fabrication methods for the high capacity ram cell
IT1089299B (it) * 1977-01-26 1985-06-18 Mostek Corp Procedimento per fabbricare un dispositivo semiconduttore
JPS5399736A (en) * 1977-02-10 1978-08-31 Toshiba Corp Semiconductor memory unit
NL191683C (nl) * 1977-02-21 1996-02-05 Zaidan Hojin Handotai Kenkyu Halfgeleidergeheugenschakeling.
US4353082A (en) * 1977-07-29 1982-10-05 Texas Instruments Incorporated Buried sense line V-groove MOS random access memory
DE2740154A1 (de) * 1977-09-06 1979-03-15 Siemens Ag Monolithisch integrierte halbleiteranordnung
DE2743619A1 (de) * 1977-09-28 1979-03-29 Siemens Ag Halbleiter-speicherelement und verfahren zu seiner herstellung
GB2007430B (en) * 1977-11-03 1982-03-03 Western Electric Co Semicinductor device and fabrication method
JPS54110068U (de) * 1978-01-20 1979-08-02
US4180826A (en) * 1978-05-19 1979-12-25 Intel Corporation MOS double polysilicon read-only memory and cell
US4392210A (en) * 1978-08-28 1983-07-05 Mostek Corporation One transistor-one capacitor memory cell
US4240195A (en) * 1978-09-15 1980-12-23 Bell Telephone Laboratories, Incorporated Dynamic random access memory
US4492973A (en) * 1978-12-25 1985-01-08 Tokyo Shibaura Denki Kabushiki Kaisha MOS Dynamic memory cells and method of fabricating the same
US4216489A (en) * 1979-01-22 1980-08-05 Bell Telephone Laboratories, Incorporated MOS Dynamic memory in a diffusion current limited semiconductor structure
JPS6055988B2 (ja) * 1979-01-26 1985-12-07 株式会社日立製作所 半導体装置の製法
JPS55132055A (en) * 1979-03-30 1980-10-14 Nec Corp Mos integrated circuit
US4369564A (en) * 1979-10-29 1983-01-25 American Microsystems, Inc. VMOS Memory cell and method for making same
JPS5662353A (en) * 1979-10-29 1981-05-28 Toshiba Corp Semiconductor device and its manufacturing method
JPS56100463A (en) * 1980-01-14 1981-08-12 Toshiba Corp Semiconductor memory device
EP0033130B1 (de) * 1980-01-25 1986-01-08 Kabushiki Kaisha Toshiba Halbleiterspeichervorrichtung
US4384347A (en) * 1980-03-28 1983-05-17 Fujitsu Limited Semiconductor memory device
JPS5787165A (en) * 1980-11-20 1982-05-31 Toshiba Corp Semiconductor memory storage
JPS57120295A (en) * 1981-01-17 1982-07-27 Mitsubishi Electric Corp Semiconductor memory device
US4651183A (en) * 1984-06-28 1987-03-17 International Business Machines Corporation High density one device memory cell arrays
JPH0787219B2 (ja) * 1986-09-09 1995-09-20 三菱電機株式会社 半導体記憶装置
JPH0666434B2 (ja) * 1987-12-28 1994-08-24 株式会社東芝 半導体記憶装置
JP2538699B2 (ja) * 1990-06-12 1996-09-25 株式会社東芝 絶縁破壊評価用試験素子
US5681778A (en) * 1995-11-27 1997-10-28 Micron Technology, Inc. Semiconductor processing method of forming a buried contact and conductive line
JP3571981B2 (ja) * 1999-12-28 2004-09-29 株式会社東芝 半導体装置
JP2003179162A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 半導体記憶装置
TW564422B (en) * 2002-08-09 2003-12-01 Winbond Electronics Corp Multiple bit-line memory unit and circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3387286A (en) * 1967-07-14 1968-06-04 Ibm Field-effect transistor memory
DE2011794A1 (de) * 1967-12-01 1970-10-01 Rca Corp., New York, N.Y. (V.St.A.) Halbleiterspeicheranordnung
US3533089A (en) * 1969-05-16 1970-10-06 Shell Oil Co Single-rail mosfet memory with capacitive storage
US3810125A (en) * 1971-09-30 1974-05-07 Siemens Ag Integrated circuit electrical capacitor, particularly as a storage element for semiconductor memories

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3720922A (en) * 1971-03-17 1973-03-13 Rca Corp Charge coupled memory
US4014036A (en) * 1971-07-06 1977-03-22 Ibm Corporation Single-electrode charge-coupled random access memory cell
DE2344513C3 (de) * 1973-09-04 1978-08-24 Siemens Ag, 1000 Berlin Und 8000 Muenchen Matrix mit Ein-Transistor-Speicherelementen

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3387286A (en) * 1967-07-14 1968-06-04 Ibm Field-effect transistor memory
DE2011794A1 (de) * 1967-12-01 1970-10-01 Rca Corp., New York, N.Y. (V.St.A.) Halbleiterspeicheranordnung
US3533089A (en) * 1969-05-16 1970-10-06 Shell Oil Co Single-rail mosfet memory with capacitive storage
US3810125A (en) * 1971-09-30 1974-05-07 Siemens Ag Integrated circuit electrical capacitor, particularly as a storage element for semiconductor memories

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
1969 IEEE Internat. Solid State Circuits Conference, S. 44-45 *
Electronics, 6. Febr. 1967, S. 92-97 *
IBM Techn. Discl. Bull., Nov. 1972, S. 2019-2020 *
IEEE Journal of Solid-State Circuits, 1973, Nr. 6,S. 462-469 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2720533A1 (de) * 1977-05-06 1978-11-09 Siemens Ag Monolithisch integrierte schaltungsanordnung mit ein-transistor- speicherelementen
DE2837877A1 (de) * 1978-08-30 1980-03-06 Siemens Ag Mos-integrierter halbleiterspeicher sowie verfahren zu seiner herstellung
US4887137A (en) * 1987-07-02 1989-12-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device

Also Published As

Publication number Publication date
FR2310609B1 (de) 1982-11-05
US4012757A (en) 1977-03-15
DE2619849C3 (de) 1985-08-29
JPS51137339A (en) 1976-11-27
FR2310609A1 (fr) 1976-12-03
JPS5633865B2 (de) 1981-08-06
GB1546487A (en) 1979-05-23
DE2619849B2 (de) 1980-03-13

Similar Documents

Publication Publication Date Title
DE2619849A1 (de) Speicherbauteil in integrierter schaltungstechnik
DE3885408T2 (de) Nichtflüchtige Speicherzelle.
DE3844120C2 (de) Halbleitereinrichtung mit grabenförmiger Struktur
DE3414057C2 (de)
DE3203516C2 (de)
EP0045469B1 (de) Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle
EP0025130B1 (de) Hochintegrierter Festwertspeicher
DE19832795B4 (de) Statische Zelle eines Speichers für wahlfreien Zugriff mit optimiertem Seitenverhältnis und Halbleiterspeichervorrichtung, die mindestens eine Speicherzelle umfasst
DE2632036C2 (de) Integrierte Speicherschaltung mit Feldeffekttransistoren
DE2630571B2 (de) Ein-Transistor-Speicherzelle mit in V-MOS-Technik
DE69013094T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.
DE2705503C3 (de) Halbleiterspeicheranordnung
DE2319714A1 (de) Ladungsgekoppelte, optisch auslesbare speicheranordnung
DE2657643A1 (de) Halbleiteranordnung fuer ein speicherelement
DE2553203A1 (de) Festkoerper-bildabtaster mit zerstoerungsfreiem, wahlfreiem zugriff
DE2720533C2 (de)
DE2148948A1 (de) Elektrischer kondensator in einer integrierten schaltung, insbesondere als speicher fuer halbleiterspeicher
DE3046524C2 (de) Halbleitervorrichtung
DE2201028B2 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE19931124C1 (de) Speicherzellenanordnung mit einem ferroelektrischen Transistor
DE3134233A1 (de) Dynamische cmos-speicherzelle und verfahren zu deren herstellung
DE2703871A1 (de) Halbleiterspeicher
DE2642615A1 (de) Halbleiterspeicher
DE2253614A1 (de) Halbleiterschieberegister
DE10254160A1 (de) Transistorarray und damit hergestellte Halbleiterspeicheranordnung

Legal Events

Date Code Title Description
8281 Inventor (new situation)

Free format text: KOO, JAMES T., SUNNYVALE, CALIF., US

C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee