CN102714195B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102714195B
CN102714195B CN201080056847.1A CN201080056847A CN102714195B CN 102714195 B CN102714195 B CN 102714195B CN 201080056847 A CN201080056847 A CN 201080056847A CN 102714195 B CN102714195 B CN 102714195B
Authority
CN
China
Prior art keywords
base plate
packaging
semiconductor device
wiring
loading face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080056847.1A
Other languages
English (en)
Other versions
CN102714195A (zh
Inventor
佐藤惠亮
竹村康司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102714195A publication Critical patent/CN102714195A/zh
Application granted granted Critical
Publication of CN102714195B publication Critical patent/CN102714195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种可靠性高的半导体装置，可将组件壳体的温度上升抑制在容许范围内，能够避免由散热部件的热膨胀对封装基板的部件的影响。该半导体装置具备半导体元件(1)、封装基板(2)和散热部件(4)，半导体元件(1)的第1主面(1a)配置成与封装基板(2)的元件载置面(2a)相对置，从而连接于封装基板(2)，散热部件(4)的主面部(4a)经由热传导部件(4)与相当于半导体元件(1)的第1主面(1a)的背面的第2主面(1b)连接，并且，其外周的固定部(4b)由粘合剂(6)固定在封装基板(2)的元件载置面(2a)的固定区(2c)，形成于封装基板(2)的布线(14)在固定区(2c)的涂布了粘合剂(6)的区域形成在元件载置面(2a)以外的面。

Description

半导体装置
技术领域
本发明涉及具备搭载于封装基板的半导体元件、和将来自半导体元件的发热放出至外部的散热单元的半导体装置。
背景技术
随着近年来的电子设备的多功能化、小型/薄型化，要求在作为布线基板的封装基板上搭载了半导体元件的半导体装置的高密度化、小型化/薄型化。作为实现这种目的的半导体装置，多数采用基于倒装芯片连接的半导体装置，该倒装芯片连接是使在半导体元件的一个主面所形成的多个突起电极、与在对应于该突起电极的位置处形成的封装基板的连接电极相重合来进行电连接。
已知在进行倒装芯片连接的半导体装置中，被构造成具备作为将来自半导体元件的发热散热至外部的散热部件的散热板。例如，专利文献1中记载了一种进行倒装芯片连接的半导体装置，该半导体装置具备散热板，该散热板通过在具有气孔的陶瓷板中含浸了热固化性树脂而得到的粘合层来固定于半导体元件，并且还经由以围绕半导体元件的方式形成的环固定于封装基板。
现有技术文献
专利文献
专利文献1：JP特开2001-196512号公报
发明内容
发明要解决的技术问题
上述专利文献1记载的进行倒装芯片连接的半导体装置兼具高的散热特性和安装可靠性。但是，特别是在便携型的电子设备中，由于作为组件(set)的电子器件较小，因此当经由散热板和热传导部件而传导的半导体元件的发热量较大时，会产生其温度上升超过作为组件壳体的容许范围的这种新的课题。
此外，在散热板的温度上升从而产生热膨胀的情况下，在散热板与封装基板的固定部分受到较大的应力，在封装基板上形成的布线、用于与搭载封装基板的底板等的安装基板相连接的外部电极会产生裂纹，导致电阻值上升、物理上的断裂，从而又产生了无法得到所需的电连接的课题。
本发明的目的在于解决上述现有的半导体装置中的课题，提供一种将组件壳体的温度上升抑制在容许范围内、避免了因散热部件的热膨胀而对封装基板的布线产生的影响的可靠性高的半导体装置。
用于解决课题的技术方案
为了解决上述课题，本发明的半导体装置具备半导体元件、封装基板、散热部件，所述半导体元件的第1主面配置成与所述封装基板的元件载置面相对置，从而与所述封装基板连接，所述散热部件的主面部经由热传导部件与相当于所述半导体元件的所述第1主面的背面的第2主面接触，并且其外周的固定部由粘合剂固定在所述封装基板的所述元件载置面的固定区，形成于所述封装基板的布线在所述固定区的涂布了所述粘合剂的部分中配置在所述元件载置面以外的面。
发明效果
在本发明的半导体装置中，在固定散热部件的固定区的涂布了粘合剂的部分中，形成于封装基板的布线配置在元件载置面以外的面。因此，在散热部件的温度上升从而产生热膨胀，经由粘合剂向封装基板施加应力的情况下，也能够避免形成于封装基板的布线的电导通受损。
附图说明
图1是表示本发明的第1实施方式所涉及的半导体装置的示意结构的剖视构造图。
图2是表示本发明的第1实施方式所涉及的半导体装置与安装基板及组件壳体的连接状态的剖视结构图。
图3是表示本发明的第2实施方式所涉及的半导体装置中的封装基板的固定区附近的布线的第1配置例的剖视结构图。
图4是表示本发明的第2实施方式所涉及的半导体装置中的封装基板的固定区附近的布线的第2配置例的剖视结构图。
图5是表示封装基板的固定区的结构的详细内容的主要部分放大剖视图。
图6是表示封装基板的固定区的其他结构的详细内容的主要部分放大剖视图。
图7是表示本发明的第2实施方式所涉及的半导体装置中的与形成于封装基板的布线的形成位置相关的第1变形例的剖视结构图。
图8是表示本发明的第2实施方式所涉及的半导体装置中的与形成于封装基板的布线的形成位置相关的第2变形例的剖视结构图。
图9是表示本发明的第2实施方式所涉及的半导体装置中的与形成于封装基板的布线的形成位置相关的第3变形例的剖视结构图。
图10是表示本发明的第3实施方式所涉及的半导体装置中的封装基板与散热部件的固定部分、和外部电极之间的位置关系的例子的俯视图。
图11是表示本发明的第3实施方式所涉及的半导体装置中的封装基板与散热部件的固定部分、和外部电极之间的位置关系的第1变形例的俯视图。
图12是表示本发明的第3实施方式所涉及的半导体装置中的封装基板与散热部件的固定部分、和外部电极之间的位置关系的第2变形例的俯视图。
图13是表示通过丝焊连接半导体元件和封装基板的半导体装置的示意结构的剖视图。
图14是表示散热部件的其他结构例的剖视图。
图15是表示散热部件的另外的结构例的剖视图。
具体实施方式
本发明的半导体装置具备半导体元件、封装基板、散热部件，所述半导体元件的第1主面以与所述封装基板的元件载置面相对的方式配置并连接于所述封装基板，所述散热部件的主面部隔着热传导部件与相当于所述半导体元件的所述第1主面的背面的第2主面接触，并且其外周的固定部通过粘合剂被固定在所述封装基板的所述元件载置面的固定区，形成于所述封装基板的布线在所述固定区的涂布了所述粘合剂的区域中配置在所述元件载置面以外的面。
上述本发明的半导体装置能够避开在散热部件热膨胀时应力直接作用的、固定区的涂布了粘合剂的部分来配置布线，能够有效地避免因在布线产生裂纹而引起的、布线的电阻值上升和物理上的断裂这种的电连接不良。
在上述本发明的半导体装置中，优选在所述封装基板的所述元件载置面所形成的布线，在所述固定区中在所述封装基板的内部进行迂回。这样一来，能够避开在散热部件热膨胀时经由粘合剂受到应力作用的固定区，来配置在封装基板的元件载置面所形成的布线，能够有效地避免在布线中产生裂纹从而发生电连接不良。
此时，优选所述封装基板是基材、所述基材的所述元件载置面侧的上层部、与所述元件载置面不同一侧的下层部的叠层体，在形成于所述元件载置面的布线绕过所述固定区的部分，经过在所述下层部形成的内部布线。这样一来，能够更为有效地避免因散热部件的热膨胀热产生的封装基板的变形的影响。
再有，优选在所述封装基板的所述固定区部分的所述元件载置面，形成整体金属图案。这样一来，因散热部件的热膨胀系数与封装基板的热膨胀系数之差而产生的变形会被整体金属图案吸收，能够降低施加于封装基板的应力。此外，即便在封装基板的表面所形成的保护膜发生断裂的情况下，也能够由整体金属图案阻止该断裂。
在本发明的半导体装置的结构中，优选在所述封装基板的与所述元件载置面不同一侧的表面所形成的多个外部电极，在所述封装基板的厚度方向上，形成在与所述固定区的涂布了所述粘合剂的部分不重合的位置。这样一来，能够防止因散热部件热膨胀而施加于封装基板的应力而在与底板等外部的安装基板连接的封装基板的外部电极产生裂纹等，由此产生电连接不良。
此时，所述散热部件的所述固定部能够形成为，向在所述封装基板的厚度方向上与所述外部电极的形成位置不重合的位置突出的突出部，此外，除了在所述封装基板的厚度方向上与所述固定区重合的区域以外，所述封装基板的所述外部电极能够在比所述散热部件的面积宽的区域中规则排列。
此外，优选在所述封装基板的与所述元件载置面不同侧的表面的、在所述封装基板的厚度方向上与所述固定区的涂布了所述粘合剂的部分重合的位置，形成虚设电极。这样一来，即便因散热部件的热膨胀而产生裂纹，利用在半导体装置的工作上没有问题的虚设电极，能够更加可靠且坚固地进行半导体装置与外部的安装基板之间的连接。
此外，优选俯视在所述封装基板的所述元件载置面时，所述散热部件的面积占所述封装基板的面积的41％～64％。这样一来，能够防止经由散热部件传导至组件壳体的热量从而防止组件壳体的温度上升超过容许范围，并且能够确保来自半导体元件的散热防止半导体元件的温度上升至无法正常工作的温度。
再有，优选所述散热部件的所述固定部的宽度为1mm～3mm。这样一来，能够确保散热部件与封装基板之间的固定强度，并且能够减少因散热部件的热膨胀而施加于封装基板的应力。
此外，优选在所述半导体元件的所述第1主面所形成的多个突起电极与在所述封装基板的所述元件载置面所形成的多个连接电极进行倒装芯片连接，所述散热部件由所述主面部和所述固定部被倾斜部连接的散热板构成。
以下，参照附图说明本发明的半导体装置。
再者，在以下参照的各图中，为了方便说明，仅简略示出了本发明的半导体装置的构成部件中的、为了说明本发明所需的主要部件。因此，本发明所涉及的半导体装置可具备所参照的各图中未图示的任意的构成部件。此外，各图中的部件尺寸没有原样地表示出实际的构成部件的尺寸及各部件的尺寸比率等。
(第1实施方式)
图1是表示本发明的第1实施方式所涉及的半导体装置的示意结构的剖视结构图。
如图1所示、本实施方式的半导体装置100构成为倒装芯片结构，在半导体元件1的第1主面1a形成的多个突起电极3与在搭载半导体元件1的电路基板即封装基板2的元件载置面2a的、对应于突起电极3的位置所形成的图1中未图示的连接电极相连接。
优选封装基板2是通过加热对半导体元件1进行倒装芯片接合时伸缩量较小的基板材料。作为优选的基板材料，有多层陶瓷基板、玻璃布叠层环氧基板(玻璃环氧基板)、芳香族无纺织布基板、玻璃布叠层聚酰亚胺树脂基板等。
突起电极3一般形成焊料凸块，但也可以是应用了丝焊技术的Au的螺柱凸块、或者Au以外的金属凸块，还可以是凸块以外的焊球或焊盘。对于焊料凸块的形成，能够采用镀覆法、印刷方式、微球安装法等。
在本实施方式的半导体装置100中，作为散热部件的散热板4确保来自倒装芯片连接的半导体元件1的热传导，同时以覆盖半导体元件1的方式配置在封装基板2上。即，如图1所示，散热板4的主面部分4a经由具有高热传导率的热传导部件即散热膏5，与抵接于半导体元件1的第1主面1a的背面的第2主面1b连接。此外，以包围半导体元件1的周围的方式向封装基板2侧突出的位于散热板4的外周的固定部4b，通过粘合剂6固定于在封装基板2的元件载置面2a形成的固定区2c。
再者，由于本实施方式的半导体装置100中使用的散热部件是板状的散热板4，因此主面部分4a和固定部4b由相对于主面部分4a及固定部4b呈规定角度的倾斜部4c来连接，在散热板4的内侧包入半导体元件1。作为散热板4的材料，优选热传导率高且具有优异的散热性能的Cu、Al、AlSiC等金属。
在倒装芯片连接的半导体元件1的、与封装基板2的元件载置面2a相对的第1主面1a中的没有形成突起电极3的部分、及半导体元件1的周边部分，填充覆盖了被称为底部填充的绝缘性树脂7。作为用作底部填充的树脂7，例如优选热固化性液状树脂、且含有二氧化硅等无机系填料的物质。此外，优选该树脂7具有耐得住后面工序的回流工序中的高温的程度的耐热性。作为优选的热固化性液状树脂，例如有环氧树脂。
在与封装基板2的元件载置面2a不同侧的表面2b，例如以在纵横方向整列配置的矩阵状等的规则图案，形成用于将半导体装置100与底板等外部的电路基板即安装基板相固定的外部电极8。外部电极8一般形成为焊球，但也可以是焊料以外的金属焊球或不是焊球形状的焊盘、凸块。
图2表示作为本实施方式的半导体装置100实际使用时的连接形式、搭载于外部的电路基板即安装基板11、并且散热板4的主面部分4a经由热传导性的散热膏13与组件的金属壳体12接触的状态。
在本实施方式的半导体装置100中，在俯视封装基板2的元件载置面2a时，即从图的上方俯视图1所示的剖视构造的时，散热板4的表面积占封装基板2的表面积的41％～64％。例如，在俯视下的封装基板2的形状和俯视下的散热板4的形状都是大致正方形状的情况下，在图1所示的散热板4的一边的长度A和封装基板2的一边的长度B之间，A/B大致为0.64～0.8这种的关系成立。
这样，通过使在俯视封装基板2的元件载置面2a时的、散热板4的面积封装占基板2的面积的41～64％，从而在半导体元件1工作时能够将来自半导体元件1的发热之中的经由散热板4传导至组件壳体12的热量控制在一定水平以下，同时将半导体元件1的温度上升保持在不会妨碍其工作的范围内。
例如，作为半导体装置100所搭载的组件的一例，考虑一般的蓝光光盘记录器壳体。
根据一般的蓝光光盘记录器的使用环境下的热流体解析的结果，研究半导体元件1的发热量是蓝光光盘记录器的图像引擎用LSI的最大耗电时的发热量的情况。此时，在封装基板2的表面积为1225mm2(1边35mm的正方形)，俯视散热板4时的面积为506.25mm2(1边22.5mm的正方形)的情况下，来自半导体元件1的散热量受到限制，半导体元件1的温度成为半导体元件1的工作界限即Tj(max)。因此可知，根据确保半导体元件1正常工作的观点，散热板4的面积占封装基板2的面积的比例需要在41％以上。
另一方面，在俯视散热板4时的面积为784mm2(1边28mm的正方形)的情况下，从半导体元件1经由散热板4对作为组件的蓝光记录器壳体12的散热量增加，成为蓝光记录器壳体12的表面温度界限Tc(max)。即，当散热板4的面积占封装基板2的面积的比例超过64％时，以散热板4作为热传导路径的对组件壳体12的热传导过大，超过了组件壳体的温度规格。
据此，优选在俯视封装基板2的元件载置面2a时散热板4的面积占封装基板2的面积的41％～64％。
再者，在本实施方式的半导体装置100中，优选将在封装基板2的固定区2c固定的散热板4的固定部4b的宽度C设定为1mm～3mm。这样一来，能够以规定强度固定封装基板2和散热板4，并且能够有效地防止在封装基板2的元件载置面2a所形成的图1及图2中未图示的布线图案，由于因散热板4和封装基板2之间的热膨胀系数之差而施加于固定区2c的应力的影响从而产生裂纹或者剥离。因此，能够得到不会发生形成于元件载置面2a的布线的电阻值上升或连接不良这种问题的、可靠性高的封装基板2。
(第2实施方式)
接下来，作为本半导体装置的第2实施方式，利用图3及图4说明能够进一步减轻由于因散热板4与封装基板2之间的热膨胀系数之差而施加于封装基板2的应力导致形成于封装基板2的元件载置面2a的布线所受到的损伤的结构例。
图3是表示本实施方式所涉及的半导体装置中的、封装基板2的固定区2c和散热板4的外周的固定部4b被固定部分的部分放大剖视图。
在图3所示的例子中，对于在封装基板2的元件载置面2a形成的、与连接于半导体元件1的突起电极3的连接电极15相连接的布线14，首先，从连接电极15至固定区2c附近成为在封装基板2的元件载置面2a的表面形成的表面布线即布线14a。然后，在固定区2c部分，经由在封装基板2的内部形成的内部布线14b，从而绕过固定区2c。在通过固定区2c之后，再次成为在封装基板2的元件载置面2a的表面所形成的表面布线即布线14c，经由设置于封装基板2的过孔等的貫通孔部分14d，与在封装基板2的不同于元件载置面2a一侧的表面2b所形成的外部电极8连接。
这样，由于散热板4的固定部4b被粘合剂6固定，因此通过使封装基板2的布线14从因与封装基板2相比热膨胀系数较大的散热板4热膨胀时的热膨胀量之差所产生的应力集中的、元件载置面2a的固定区2c起迂回，能够防止在布线14中产生裂纹等的导致电连接不良的原因。
再者，在图3所示的例中，对于布线14，在经由形成于封装基板2内部的内部布线14b绕过固定区2c的部分，形成了整体金属图案16。该整体金属图案16隔着规定的间隔与作为表面布线的布线14a及14c绝缘，从而作为在相同层形成的金属图案，能够与布线14a及14c同时形成。
通过在固定区2c形成整体金属图案16，从而能够吸收从固定散热板4的粘合剂6施加于封装基板2的元件载置面2a的应力，能够获得预防在封装基板2的布线14中产生裂纹等的、更大的效果。
图4是表示避免由散热板4的热膨胀而施加于在封装基板2的元件载置面2a所形成的布线14的应力的影响的其他结构例的部分放大剖视图。
图4所示的结构例与图3所示的相比，为了绕过封装基板2的固定区2c，在封装基板2的内部设置的内部布线14b的位置不同。即，在图3中，与封装基板2的基材22相比，在元件载置面2a侧的上层21的内部形成了内部布线14b，但在图4所示的结构例中，对于绕过固定区2c的内部布线14b，在与元件载置面2a相反侧的表面2b一侧的下层23的内部形成内部布线14b，贯通封装基板2的基材22，与形成于元件载置面2a的布线14a及布线14C连接。
这样，在封装基板2构成为由上层21及下层23夹着抑制整体的弯曲量的机械强度高的基材22的情况下，通过在比该机械强度高的基材22还深的下层23中形成内部布线14b，从而能够进一步降低内部布线14b因施加于封装基板2的元件载置面2a表面的应力而受到的影响。因此，能够得到有效地避免在布线14中产生裂纹、可靠性高的封装基板2。
在此，说明了在封装基板2的固定区2c部分通过经由在封装基板2的内部形成的内部布线14b从而绕过固定区2c，以避免因散热板4的热膨胀引起的应力带给布线14的影响的适当条件。
再者，以下在利用图5及图6的研究中，为了严谨地讨论由散热板4的热膨胀所施加的应力对形成于封装基板2的布线的影响，以涂布了固定散热板4和封装基板2的粘合剂6的部分的端部位置为基准进行说明。相对于此，本说明书中所谓的封装基板2的固定区2c，是表示比实际上涂布了粘合剂6的区域还宽的、与散热板4的固定部4b对应的区域的用语。
图5是对本实施方式所涉及的半导体装置的封装基板2和散热板4的固定部分进行放大之后的主要部分放大剖视图。图5中对与图3及图4所图示的部分相同的固定区2c进行了放大，尽管图5中没有图示，但在图5的左侧搭载了半导体元件1。
如图5所示，本实施方式的半导体装置中的封装基板2的上层21包括第1层基板21a和第2层基板21b，第1层基板21a的表面相当于元件载置面2a。尽管图5中没有任何图示，但与连接于半导体元件1的突起电极3的连接电极15相连接、在封装基板2的元件载置面2a形成的布线14a，形成为第1层基板21a的表面布线。
图3中省略了图示，但在作为第1层基板21a的表面的元件载置面2a，在形成了布线14的部分以覆盖布线14的方式形成保护膜24，而在没有形成布线14的部分在元件载置面2a上直接形成保护膜24。该保护膜24例如是由抗蚀剂(resist)膜等的非导电性树脂形成的膜，防止在处理封装基板2时形成于元件载置面2a的布线14与外部的部件接触从而发生剥离或断线。再者，尽管图5中没有图示，但在相当于与半导体元件1的突起电极3连接的连接电极15等、与搭载于封装基板2上的电路部品连接的端子的部分的保护膜24处形成开口部，使得端子部分露出而不会被保护膜24覆盖，以确保与电路部品之间的导通。
在固定区2c中，对连接电极15和外部电极8进行连接的布线14，作为在基板的内部设置的内部布线14b，而经由在第2层基板21b的表面所形成的布线。如图5所示，作为形成于元件载置面2a的布线14a的在第1层基板21a的表面形成的布线、和作为内部布线14b的在第2层基板21b的表面形成的布线，由贯通第1层基板21a的貫通布线14e连接，从而形成绕过了固定区2c的布线14。
在此，如图5所示，在将使散热板4的固定部4b固定于封装基板2的粘合剂6与第1层基板21a的表面即元件载置面2a之间的间隔设为d1，将粘合剂6与内部布线14b之间的间隔设为d2，将形成于元件载置面2a的表面布线即布线14a的固定区2c侧的端部与粘合剂6的半导体元件1侧的端部之间的间隔设为d3时，优选d1、d2、d3之间满足式1的关系，进一步优选满足式2的关系。
d2＞2d1且d3＞√3d1     (式1)
d2＞√5d1且d3＞2d1     (式2)
在本实施方式的半导体装置中，半导体元件1的热量传导至主面部4a，从而散热板4发生膨胀，散热板4的固定部4b如图5中白色箭头D所示那样向没有配置半导体元件1的方向、即图5中的右侧方向移动。由于散热板4的固定部4b要向白色箭头D方向移动的力，从而粘合剂6被向白色箭头D方向牵引，在粘合剂6的半导体元件1侧的端部与封装基板2之间的连接点、更为详细而言与涂布在第1层基板21a上的保护膜24之间的连接点P，施加在图5中黑色箭头所示的右方向上发挥作用的应力E。由于该应力E，在P点处对保护膜24施加剪切应力(shear stress)，如图5中箭头F所示那样，该剪切应力在从P点向左下45度的角度方向上最大。因此，如果形成于第1层基板21a上的布线14a，较之与箭头F所示的最大剪切应力的方向相交的位置、换言之最大剪切应力F方向与第1层基板的表面相交的点即点Q，位于存在粘合剂6的一侧，则布线14a很有可能发生断裂。
据此，布线14a的固定区2c侧的端部与粘合剂6的半导体元件1侧的端部之间的间隔d3大于最低限d1是很重要的，作为将布线14a的断裂危险降低至一定以下的安全范围，优选如上述(式1)所示那样d3大于√3d1。
此外，如上述(式2)所示那样，通过使d3大于2d1，则几乎能够可靠地避免布线14a由于因粘合剂6被牵引至右方向的应力E所产生的剪切应力而被切断的可能性。
对于相当于内部布线14b的深度方向的形成位置的、粘合剂6与内部布线14b之间的间隔d2的优选的范围，能够基于上述的布线14a的固定区2c侧的端部与粘合剂6的半导体元件1侧的端部之间的间隔d3的研究结果来判断。具体而言，求出与d3为优选的值的位置相当的第1层基板21a的表面位置的点、与粘合剂6的半导体元件1侧的端部和封装基板2上涂布的保护膜24表面之间的交点即P点的距离，如果d2是与该距离相等的值以上，则剪切应力到达内部布线14b从而发生断线等的可能性很小。对于与d3为优选的值的位置相当的第1层基板21a的表面位置的点与P点之间的距离，由于相当于一边为d3、另一边为d1的直角三角形的斜边，因此如上述(式1)所示在d3＞√3d1的情况下，优选d2大于2d1，在进一步优选的条件的(式2)所示的d3＞2d1的情况下，进一步优选d2大于√5d1。
如上述，在布线14经由封装基板2的内部布线14b，从而绕过散热板4的固定部4b被粘合剂6固定的封装基板2的固定区2c的情况下，通过满足上述(式1)或者(式2)的关系，能够有效地保护在元件载置面2a形成的布线14a和内部布线14b的双方，以免出现散热板4受到来自半导体元件1的热传导而进行热膨胀时产生的、因散热板4与封装基板2之间的热膨胀系数的不同所产生的应力引起的断线等。
作为本实施方式的半导体装置中的具体的数值例，将构成封装基板2的第1层基板21a的元件载置面2a上所形成的保护膜的厚度即d1设定为20μm，将对d1加上从第1层基板21a的层间膜厚(作为一例为40μm)中减去布线14b的厚度(作为一例为15μm)之后的值所得到的值即d2设定为45μm，将布线14a距端部的距离即d3设定为100μm。再者，由于d3是根据第1层基板21a中的布线图案的设计而确定的值，因此能够比较容易地设定为希望的值，但因为d2是d1作为规定值来确定的值，所以实质上是根据第1层基板21a的厚度来确定的数值，因此，d2是被作为叠层基板的封装基板2的设计上的各种要素所左右的值。因此，考虑了上述(式1)或者(式2)的条件之中的、未必能够将d2设定为优选的值的情况，但即便仅仅是d3的值满足上述(式1)或者(式2)的条件，也能够有效地保护处于更容易受到应力作用的上层的布线14a，以免出现断线等。
此外，图5中例示了在形成于元件载置面2a的布线14a的端部位置处形成与第1层基板21a相关的貫通布线14e，但在本实施方式的半导体装置100中这不是必需的，貫通布线14e也可以形成在与布线14a的端部相比稍微靠近配置了半导体元件1的一侧的位置。
接下来，利用图6说明本实施方式所涉及的半导体装置中的、避免在封装基板2的固定区2c部分应力对布线14的影响的其他条件。
图6与图5所示的相同，是表示在封装基板2的固定区2c固定散热板4的粘合剂6的、配置了半导体元件1一侧的端部附近的情况的部分放大剖视图。
在图6所示的半导体装置中，从粘合剂6的半导体元件1侧的端部与在封装基板2的第1层基板21a上涂布的保护膜24之间的连接点P开始，在保护膜24中产生断裂的情况下，由形成于固定区2c的整体金属图案25来阻止该断裂，使其无法到达在更下层形成的内部布线14b。再者，为了避免附图变得杂乱，图6中省略了整体金属图案的阴影。
如图6所示，整体金属图案25与布线14a同样是在第1层基板21a的表面即元件载置面2a所形成的导电体图案，在第1层基板21a的表面形成各种布线的图案时，可作为一个图案同时形成。此外，整体金属图案25的、距粘合剂6的半导体元件1侧端部位置即P点的正下方位置的长度d4，只要是形成在能够覆盖从P点开始的最大剪切应力方向F的区域的值即可，因此，基于上述d3的值的研究结果，优选d4＞√3d1，进一步优选d4＞2d1。再者，d4的大小的上限，处于能在整体金属图案25与布线14a之间形成能确保彼此绝缘的间隙的范围内。
通过设置上述那样的整体金属图案25，从P点观察相对于最大剪切应力方向F，在直至具有规定余量的位置配置整体金属图案25，即便在形成于第1层基板21a上的保护膜24中产生了断裂的情况下，能够予以阻止，可有效地阻止对内部布线14b等带来其影响。这样，对于图6所示的具有整体金属图案25的半导体装置，即便从粘合剂6的半导体元件1侧的端部开始在保护膜24中产生了断裂的情况下，也能够防止该断裂直接影响到内部布线14b，因此，对于图5中由于第1层基板21a的厚度的制约等从而无法充分确保d2所示的粘合剂6与内部布线14b之间的间隔的情况特别有效。
再者，在图6所示的例子中，例示了与粘合剂6的端部相比仅在半导体元件1的配置位置侧配置整体金属图案25，但整体金属图案25也能够与图6中虚线所示的在粘合剂6的涂布区域的正下方部分所形成整体金属图案16一体化，在该情况下，能够一并获得由整体金属图案16吸收缓解由粘合剂6产生的应力本身的效果、和由整体金属图案25阻止保护膜24的断裂的效果。
以上，说明了图3所示的本实施方式的半导体装置中的绕过固定区2c的布线14的优选的配置位置的关系。再者，如图4所示的情况那样，封装基板2在其厚度方向的中央部分具有强度大于其他部分的基材22，在内部布线14b形成于基材22的相反侧的下层23的情况下，难以想到来自元件载置面2a侧的断裂会波及到内部布线14b。因此，如图4所示，封装基板2构成为在厚度方向的中央部分具有基材22的三层构造，在内部布线14b形成于下层23的情况下，通过让规定在元件载置面2a形成的布线14a的位置关系的d3处于期望的范围，从而能够有效地避免由于因散热板4的热膨胀而产生的应力使得布线14出现断线等。
此外，根据相反的观点，上述(式1)及(式2)所示的、绕过固定散热板4的粘合剂6的涂布部分的布线14的适当的条件，并不限定于封装基板2如图3及图4中例示的、在其厚度方向的中心部分具备基材22的3层构造，在层叠了2层以上基板的通常的叠层基板的情况下，也能够称为是适当的条件。
以上，在利用图5及图6的研究中，研究了固定散热板4的固定部4b的封装基板2的固定区4c之中的、相当于搭载了半导体元件1的内侧的端部处的布线14的位置。这是因为：散热板4的中央部分4a固定于半导体元件1以确保热传导，散热板4以向外侧展宽的方式进行热膨胀，因与封装基板2之间的热膨胀系数的差引起的应力被较强施加的部分，是在封装基板2形成的保护膜24与粘合剂6之间的固定部分之中的、作为内侧的半导体元件1侧的端部。
另一方面，对于经由内部布线14b而绕过封装基板2的固定区2c的布线14，再次返回至元件载置面2a的部分即表面布线的布线14c的端部、和与粘合剂6的半导体元件1侧相反的端部之间的间隔，由于应力施加的方向不同，因此直接采用上述(式1)或者(式2)所示的条件并不合适。不过，如图5中的白色箭头D所示那样，由于对粘合剂6施加了向外侧牵引的应力，因此在与粘合剂6的配置了半导体元件1的一侧相反的端部、即图5中未图示的右侧端部和保护膜相接的部分也受到该应力的影响。因此，从避免布线14c出现断线等情况的观点考虑，优选在元件载置面2a形成的布线14c的端部、和与粘合剂6的半导体元件1的配置位置相反一侧的端部，在封装基板2的厚度方向上并不重合，而是形成一定的间隙。
图7是表示本实施方式所涉及的半导体装置中的、与形成于封装基板2的布线14的配置位置相关的第1变形例的结构的剖视结构图。
在图7所示的、具备与布线14的配置位置相关的第1变形例的结构的半导体装置中，在封装基板2的元件载置面2a形成的、与连接于半导体元件1的突起电极3的连接电极15相连接的布线14，从配置在元件载置面2a的表面的布线14a开始在固定区2c部分经由形成在封装基板2内部的内部布线14b之后，并不返回至元件载置面2a，通过在封装基板2的内部形成的布线14f与设置于封装基板2的过孔等貫通孔部分14d连接，连接于形成在封装基板2的与元件载置面2a相反侧的表面2b的外部电极8。
这样，即便连接封装基板2的连接电极15和外部电极8的布线14在通过固定区2c之后并不返回元件载置面2a，而是经由内部的布线层14f，由于在固定区2c中布线14通过了封装基板2的内部，因此能够有效地避免因对位于封装基板2的表面的固定区2c施加的应力而在布线14中产生裂纹，能够获得可靠性高的封装基板2。
再者，图7中例示了对应于图3所示的结构、与封装基板2的基材22相比在元件载置面2a侧的上层21的内部形成了内部布线14b，但在图4所示的、绕过固定区2c的内部布线14b形成在位于元件载置面2a的相反侧的表面2b侧的下层23内部，在贯通封装基板2的基材22来进行连接的情况下，也可以不使布线14返回至元件载置面2a而直接经由该层，与过孔等的貫通孔部分14d连接。
此外，图7中例示了在固定区2c的表面设置整体金属图案16，但整体金属图案16只要根据需要来形成即可，该情况与利用上述图3及图4说明的、本实施方式所涉及的半导体装置的封装基板2同样。
再有，在图7所示的经由内部布线14b之后没有返回至元件载置面2a的情况下，也优选按照满足利用图5及图6所研究的、避免由散热板4的热膨胀引起的布线14的断线的适当条件(式1)或者(式2)的方式，来确定内部布线14b与粘合剂6之间的间隔d2、及形成于元件载置面2a的布线14a的端部位置与粘合剂6的半导体元件1侧端部之间的间隔d3。
图8是表示本实施方式所涉及的半导体装置中的与形成于封装基板2的布线14的配置位置相关的第2变形例的结构的剖视结构图。
在图8所示的、具备与布线14的配置位置相关的第2变形例的结构的半导体装置中，在封装基板2的元件载置面2a形成的、与连接于半导体元件1的突起电极3的连接电极15相连接的布线14，没有经由封装基板2的元件载置面2a，而是经由以连接于连接电极15的方式形成的过孔等的貫通布线，与设置在封装基板2内部的内部布线14g连接，在固定区2c部分也直接经由在封装基板2内部形成的内部布线14b，进而直接经由内部的布线14f，与设置在封装基板2的过孔等的貫通孔部分14d连接，来与外部电极8接合。
这样，设置不配置在封装基板2的元件载置面2a、仅在封装基板2的内部的层形成的布线14，在固定区2c中布线14通过封装基板2的不是元件载置面2a的内部的层。因此，能够有效地防止在固定区2c中由于散热板4与封装基板2之间的热膨胀系数差引起的应力的影响从而布线14出现切断或者发生导通不良。
如图8所示，在布线14不经由封装基板2的元件载置面2a的情况下，对于内部布线14b的深度方向上的形成位置，按照利用图5研究出的上述(式1)或者(式2)的条件，优选相对于封装基板2的元件载置面2a与粘合剂6之间的间隔d1，将粘合剂6与内部布线14b之间的间隔d2设定为d2＞2d1，可以进一步优选设定为d2＞√5d1。
再者，作为进一步不同于图8所示的有关布线14的配置位置的第2变形例的第3变形例，如图9所示，在封装基板2的元件载置面2a形成、且与连接于半导体元件1的突起电极3的连接电极15相连接的布线14，没有经由封装基板2的元件载置面2a，而是经由以连接于连接电极15的方式形成的过孔等的貫通布线，与设置于封装基板2内部的内部布线14g连接，在固定区2c部分也经由内部布线14b，之后经由在元件载置面2a形成的布线14c，与设置在封装基板2的过孔等的貫通孔部分14d连接，来与外部电极8接合。
在这种第3变形例的结构的情况下，由于在固定区2c中布线14通过了内部的层而不是封装基板2的元件载置面2a，因此与上述图示的各结构例同样，能够有效地防止由于在固定区2c中散热板4与封装基板2之间的热膨胀系数差引起的应力的影响从而布线14出现切断或者发生导通不良等。
再者，在图9所示的第3变形例的结构的情况下，对于内部布线14b的深度方向上的形成位置，按照利用图5所研究出的上述(式1)或者(式2)的条件，相对于封装基板2的元件载置面2a与粘合剂6之间的间隔d1，优选将粘合剂6与内部布线14b之间的间隔d2设定为d2＞2d1，进一步优选设定为d2＞√5d1。
此外，如图5中所说明的那样，对于通过经由内部布线14b来绕过封装基板2的固定区4c的布线14，再次返回至元件载置面2a的部分即布线14c的端部与粘合剂6的半导体元件1相反侧的端部之间的间隔，优选在元件载置面2a形成的布线14c的端部与粘合剂6的半导体元件1的配置位置相反侧的端部，在封装基板2的厚度方向上并不重合，而是形成一定间隙。
再者，在图8所示的半导体装置的封装基板2所形成的布线14的第2变形例的情况下，图9所示的第3变形例的情况下，整体金属图案16不是必需的构成要件，这与图7所示的第1变形例的结构相同。
(第3实施方式)
接下来，作为第3实施方式，利用图10至图12说明固定半导体装置中的封装基板2和散热板4的部分的、在封装基板2的与元件载置面2a相反侧的面2b形成的外部电极8的结构。
图10是表示本实施方式所涉及的半导体装置中的、将散热板4与封装基板2固定的固定部4b、封装基板2的固定区2c、固定散热板4和封装基板2的粘合剂6的涂布部分、在封装基板2的与元件载置面2a相反侧的面2b形成的外部电极8之间的位置关系的俯视图。
再者，图10及后述的图11及图12，都是从形成了外部电极8的封装基板2的面2b侧观察本实施方式的半导体装置的图，此外，为了防止附图繁琐，省略了半导体元件1以及连接半导体元件1和封装基板2的突起电极3的图示。
如图10所示，在本实施方式的半导体装置的散热板4与封装基板2的固定部分即固定区2c中，固定散热板4的固定部4b和封装基板2的粘合剂6在封装基板2的厚度方向上涂布在与形成了外部电极8的位置不重合的位置。
这样，在封装基板2的厚度方向上，将固定散热板4的粘合剂6涂布在与外部电极8的形成位置不重合的位置，从而能够避免在由于散热板4与封装基板2的热膨胀系数差引起的应力集中的部分即涂布了粘合剂6的部分的背面设置外部电极8。因此，能够防止由于因热膨胀量之差而产生的应力在外部电极8中出现裂纹，防止封装基板2与底板等安装基板11发生连接不良。
接下来，图11是表示本实施方式所涉及的半导体装置中的散热板4的固定部4b与封装基板2的固定区2c之间位置关系的第1变形例的俯视图。在图11所示的第1变形例的情况下，与上述图10的共同点在于，涂布对散热板4的固定部4b和封装基板2进行固定的粘合剂6的部分的位置，在封装基板2的厚度方向上配置在不与外部电极8重合的位置。另一方面，图11所示的第1变形例的不同点在于，散热板4的固定部4b的形状自身按照与外部电极8的形成位置不重合的方式，具有与封装基板2的固定区2c的形状对应的凸部。
具体而言，如图11所示，散热板4的固定部4b呈如下形状：从大致正方形状的散热板4的主面部分4a的四个角部附近，在与构成角部的两个边分别垂直的方向上，向外侧突出。并且，在由该合计8个的突出部分形成的散热板4的固定部4b上涂布粘合剂6，以固定封装基板2的固定区2c。
图12是表示本实施方式所涉及的半导体装置中的、散热板4的固定部4b和封装基板2的固定区2c之间的位置关系的第2变形例的俯视图。在图12所示的第2变形例中，与上述的图10及图12的共同点在于，对散热板4的固定部4b和封装基板2进行固定的粘合剂6涂布在封装基板2的厚度方向上与外部电极8不重合的位置。
另一方面，在图12所示的第2变形例中，在封装基板2的背面2b的超过与散热板4重合的范围的大致整个区域中，规则排列成纵横方向的矩阵状的外部电极8，没有形成在与散热板4的固定部4b在封装基板2的厚度方向上重合的位置，也就是处于所谓的参差不齐状态。此外，在封装基板2的厚度方向上与对散热板4的固定部4b、封装基板2的固定区2c进行固定的粘合剂6的涂布部分重合的位置，在封装基板2的背面2b形成没有与安装基板11电连接的虚设电极9。
这样，在封装基板2的背面2b的超过了与散热板4重合的范围的区域，在固定区2c、与粘合剂6的涂布部分对应的部分没有设置规则排列的外部电极8、或者在该区域形成外形上与外部电极8相同的焊球电极等，但通过配置没有与安装基板11电连接的虚设电极9，能够防止因散热板4与封装基板2的热膨胀之差引起的应力的影响、从而在需要与安装基板11电连接的外部电极8中产生裂纹。
此外，特别在封装基板2的厚度方向上与粘合剂6重合的部分，设置没有与安装基板11电连接的虚设电极9，从而坚固且均匀地形成半导体装置与安装基板11之间的连接，并且能够由不需要确保电连接的虚设电极9来吸收因散热板4与封装基板2的热膨胀的差而产生的应力的集中。
以上，针对本发明的半导体装置，图示并说明了各个实施方式。作为这些各实施方式示出的半导体装置，例示说明了封装基板和散热板都为大致正方形状的情况，但本发明的半导体装置并不限于此，也同样应用于封装基板和散热板的任意一方、或者双方具备长方形等其他平面形状的半导体装置。
此外，在上述各实施方式中，仅说明了搭载于封装基板的半导体元件为一个的情况，但本发明的半导体装置并不限于此，对于在一个封装基板上倒装芯片连接了多个半导体元件、以一个或者多个散热板来覆盖该多个半导体元件的形状的半导体装置，也同样适用。
此外，在上述实施方式中，仅说明了半导体元件与封装基板之间的连接是在半导体元件的第1主面形成的多个突起电极、与在搭载半导体元件的电路基板即封装基板的元件载置面形成的连接电极相连接的倒装芯片连接结构的情况。但是，本发明的半导体装置并不限于倒装芯片连接，也能够应用于通过丝焊连接将半导体元件和封装基板连接的半导体装置。
图13是表示对半导体元件1和封装基板2进行丝焊连接时的半导体装置的结构例的图。
如图13所示，在对半导体元件1和封装基板2进行丝焊连接的情况下，用金属制的焊丝33连接在半导体元件1的第2主面1b形成的框架端子31、和在封装基板2的元件载置面2a形成的基板端子32。半导体元件1和封装基板2由树脂或者金属的膏34固定。
在图13所示的、半导体元件1丝焊连接于封装基板2的半导体装置中，在半导体元件1的第2主面1b形成框架端子31，进而设置与框架端子31连接的焊丝33，因此，无法将作为散热部件的散热板4固定在半导体元件1的第2主面1b的整个面。因而，通过在半导体元件1的第2主面1b的中央部分，配置热传导性高的金属等的垫片(spacer)35，在该垫片35的两面配置未图示的散热膏，从而在半导体元件1的第2主面1b与垫片35、进而垫片35与散热板4之间能够进行热传导的状态下将其固定。此时，垫片35和涂布在其两面的未图示的散热膏全部成为热传导部件。
这样，在半导体元件1与封装基板2丝焊连接的半导体装置中，也能够同样地直接应用上述第1实施方式示出的散热部件与封装基板的面积关系、第2实施方式示出的在散热部件固定于封装基板的部分中将封装基板的布线配置在基板内部的结构及其优选的各种条件、和第3实施方式示出的与封装基板的散热部件的固定位置及外部电极、虚设电极的配置位置相关的结构。
再者，在图13所示的将半导体元件1丝焊连接于封装基板2的半导体装置中，能够与图1所示的将半导体元件1和封装基板2倒装芯片连接的半导体装置相同的部分在于：将散热板4通过粘合剂6固定在封装基板2、和在封装基板2的与元件载置面2a相反的面形成外部电极8。
此外，在上述各实施方式中，说明了作为将半导体元件的热量放出至外部的散热部件采用由板状部件构成的散热板的例子，但本发明所涉及的半导体装置中使用的散热部件并不限于板状的散热板。
例如，如图14所示，作为散热部件41配置了有底框状的散热部件41，该散热部件41形成了板状的主面部41a、和配置在主面部41a的周围且向大致垂直于主面部41a的方向突出的框状部41b。在使用图14所示的有底框状的散热部件41的情况下，设想与散热部件41的框状部41b的刚性高的程度相应，散热部件41由粘合剂6固定在封装基板2的部分，受到比使用图1所示的板状散热板4时大的应力。因此，优选采用在上述第2实施方式中所说明的、在散热部件的固定部中在封装基板的内部形成布线以保护布线不会受到因散热部件的热膨胀而产生的应力的影响。
再者，如图14所示，作为散热部件没有使用板状部件，而是使用具有一定以上厚度的部件的情况下，在通过图13中说明的丝焊将半导体元件与封装基板连接时，并不是用其他部件的垫片埋设在半导体元件与散热部件之间的间隙，而是在散热部件的主面部设置向半导体元件的第2主面突出的突起部分，使该突起部分经由热传导膏与半导体元件的第2主面接触。
图15是表示作为散热部件使用不是板状部件的部件时的其他结构例的剖视结构图。
如图15所示，作为其他结构的散热部件42，构成为具备板状的主面部42a、从该板状的主面部42a的四个角部在与构成各个角部的两个边分别垂直的方向上向外侧突出的板状突起42b和42c。该结构相当于图11中以俯视图示出的半导体装置的结构例中的、将散热板4构成为立体形状的结构。
这样，通过构成为具备散热部件42的主面部42a、和从该主面部42a向平面方向突出且在封装基板2的方向即垂直方向上也突出的板状突起42b和42c，能够在极力降低由散热部件42的热膨胀带给封装基板的影响的状态下，充分地确保散热部件42的主面部42a的面积。因此，通过使用图15所示的形状的散热部件，在优化上述第1实施方式中说明的、俯视散热部件42时的面积相对于俯视封装基板2时的面积的比例时，能够进一步拓宽俯视散热部件42时的面积的设计余量。
产业上的可利用性
本发明所涉及的半导体装置，能够应用于为了进行从连接于封装基板的半导体元件的散热，具备与半导体元件接触的散热部件的一般半导体装置，能够用于信息通信设备、业务用电子设备、家庭用电子设备、测量装置、组装自动设备等的工业用电子设备、医疗用电子设备、电子玩具。

Claims (11)

1.一种半导体装置，其具备半导体元件、封装基板、散热部件，
所述半导体元件的第1主面配置成与所述封装基板的元件载置面相对置，从而与所述封装基板连接，
所述散热部件的主面部经由热传导部件与相当于所述半导体元件的所述第1主面的背面的第2主面接触，并且其外周的固定部由粘合剂固定在所述封装基板的所述元件载置面的固定区，
所述封装基板的布线，在所述元件载置面上，从所述半导体元件和所述封装基板的连接部分向外周的所述固定区一侧延伸，在所述固定区的涂布了所述粘合剂的部分中，在相比所述元件载置面更靠下层的所述封装基板内部迂回配置。
2.根据权利要求1所述的半导体装置，其中，
所述封装基板是基材、所述基材的所述元件载置面侧的上层部、以及与所述元件载置面不同侧的下层部的叠层体，在形成于所述元件载置面的所述封装基板的所述布线，在迂回于所述固定区的部分中，经由形成于所述下层部的内部布线。
3.根据权利要求1或2所述的半导体装置，其中，
在所述封装基板的所述固定区部分的所述元件载置面，形成整体金属图案。
4.根据权利要求1或2所述的半导体装置，其中，
在所述封装基板的与所述元件载置面不同侧的表面所形成的多个外部电极，在所述封装基板的厚度方向上形成在与所述固定区的涂布了所述粘合剂的部分不重合的位置。
5.根据权利要求4所述的半导体装置，其中，
所述散热部件的所述固定部形成为突出部，该突出部向在所述封装基板的厚度方向上与所述外部电极的形成位置不重合的位置突出。
6.根据权利要求4所述的半导体装置，其中，
除了在所述封装基板的厚度方向上与所述固定区重合的区域以外，所述封装基板的所述外部电极规则地排列在比所述散热部件的面积更宽的区域。
7.根据权利要求6所述的半导体装置，其中，
在所述封装基板的与所述元件载置面不同侧的表面的、在所述封装基板的厚度方向上与所述固定区的涂布了所述粘合剂的部分重合的位置，形成虚设电极。
8.根据权利要求1或2所述的半导体装置，其中，
在俯视所述封装基板的所述元件载置面时，所述散热部件的面积占所述封装基板的面积的41％～64％。
9.根据权利要求1或2所述的半导体装置，其中，
所述散热部件的所述固定部的宽度为1mm～3mm。
10.根据权利要求1或2所述的半导体装置，其中，
在所述半导体元件的所述第1主面形成的多个突起电极与在所述封装基板的所述元件载置面形成的多个连接电极进行倒装芯片连接。
11.根据权利要求1或2所述的半导体装置，其中，
所述散热部件由散热板构成，该散热板中由倾斜部连接所述主面部和所述固定部。
CN201080056847.1A 2009-12-14 2010-12-10 半导体装置 Active CN102714195B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009-283175 2009-12-14
JP2009283175 2009-12-14
JP2010-022332 2010-02-03
JP2010022332 2010-02-03
PCT/JP2010/007201 WO2011074221A1 (ja) 2009-12-14 2010-12-10 半導体装置

Publications (2)

Publication Number Publication Date
CN102714195A CN102714195A (zh) 2012-10-03
CN102714195B true CN102714195B (zh) 2015-05-06

Family

ID=44166993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080056847.1A Active CN102714195B (zh) 2009-12-14 2010-12-10 半导体装置

Country Status (4)

Country Link
US (1) US8598701B2 (zh)
JP (1) JPWO2011074221A1 (zh)
CN (1) CN102714195B (zh)
WO (1) WO2011074221A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI508238B (zh) * 2012-12-17 2015-11-11 Princo Corp 晶片散熱系統
JP2014187230A (ja) * 2013-03-25 2014-10-02 Ricoh Co Ltd 電子機器及び通信装置
JP2017112241A (ja) * 2015-12-17 2017-06-22 ルネサスエレクトロニクス株式会社 半導体装置
JP6711098B2 (ja) * 2016-04-15 2020-06-17 オムロン株式会社 半導体装置の放熱構造
JP2022002237A (ja) * 2020-06-19 2022-01-06 日本電気株式会社 量子デバイス及びその製造方法
JP7020629B2 (ja) * 2020-12-04 2022-02-16 ラピスセミコンダクタ株式会社 半導体装置
CN117810185A (zh) * 2022-09-22 2024-04-02 长鑫存储技术有限公司 半导体封装结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176980A (ja) * 1997-12-12 1999-07-02 Toshiba Corp ボールグリッドアレイ回路配線基板およびこれを用いた半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2960276B2 (ja) * 1992-07-30 1999-10-06 株式会社東芝 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
JPH0855926A (ja) * 1994-08-16 1996-02-27 Nippon Avionics Co Ltd 集積回路パッケージおよびその実装方法
JPH09331004A (ja) * 1996-06-07 1997-12-22 Casio Comput Co Ltd 半導体装置
JP3834426B2 (ja) * 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置
JP2001196512A (ja) 2000-01-11 2001-07-19 Mitsubishi Electric Corp 半導体装置
JP2001244390A (ja) * 2000-02-29 2001-09-07 Kyocera Corp 半導体素子用パッケージおよびその実装構造
JP2001338999A (ja) * 2000-05-30 2001-12-07 Kyocera Corp 半導体素子収納用パッケージ
JP2002231850A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 半導体素子収納用配線基板
JP4398223B2 (ja) 2003-10-30 2010-01-13 京セラ株式会社 半導体装置
JP2007042719A (ja) 2005-08-01 2007-02-15 Nec Electronics Corp 半導体装置
JP2009140962A (ja) * 2007-12-03 2009-06-25 Panasonic Corp 半導体装置およびその製造方法
JP2009231554A (ja) * 2008-03-24 2009-10-08 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の実装構造および半導体素子の実装方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176980A (ja) * 1997-12-12 1999-07-02 Toshiba Corp ボールグリッドアレイ回路配線基板およびこれを用いた半導体装置

Also Published As

Publication number Publication date
JPWO2011074221A1 (ja) 2013-04-25
CN102714195A (zh) 2012-10-03
US20120168930A1 (en) 2012-07-05
US8598701B2 (en) 2013-12-03
WO2011074221A1 (ja) 2011-06-23

Similar Documents

Publication Publication Date Title
CN102714195B (zh) 半导体装置
JP5573645B2 (ja) 半導体装置及び半導体装置の製造方法
JP5883456B2 (ja) 超小型電子アセンブリ及びシステム
JP4828164B2 (ja) インタポーザおよび半導体装置
JP4899406B2 (ja) フリップチップ型半導体装置
CN100452396C (zh) 半导体装置及其制造方法
KR20080014004A (ko) 인터포저 및 반도체 장치
JP2006073651A (ja) 半導体装置
CN101541143A (zh) 印刷电路板和电子装置
WO2011121779A1 (ja) マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法
JP2009278064A (ja) 半導体装置とその製造方法
JP2006295119A (ja) 積層型半導体装置
CN212136426U (zh) 倒装芯片和芯片封装结构
JP2010050150A (ja) 半導体装置及び半導体モジュール
JP2006013465A (ja) 半導体装置およびその製造方法
JP2009135391A (ja) 電子装置およびその製造方法
US7851904B2 (en) Semiconductor device, method for manufacturing the same, and semiconductor device mounting structure
JP2007103614A (ja) 半導体装置および半導体装置の製造方法
JP2007281043A (ja) 半導体装置
JP6323672B2 (ja) 半導体装置及びその製造方法
JP2007234683A (ja) 半導体装置およびその製造方法
JP2005101132A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2012199283A (ja) 半導体装置
JP2005167159A (ja) 積層型半導体装置
JP4395003B2 (ja) 積層型半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant