JP2001196512A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001196512A
JP2001196512A JP2000002360A JP2000002360A JP2001196512A JP 2001196512 A JP2001196512 A JP 2001196512A JP 2000002360 A JP2000002360 A JP 2000002360A JP 2000002360 A JP2000002360 A JP 2000002360A JP 2001196512 A JP2001196512 A JP 2001196512A
Authority
JP
Japan
Prior art keywords
semiconductor device
heat
resin
semiconductor element
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000002360A
Other languages
English (en)
Inventor
Seiji Oka
誠次 岡
Yuko Sawada
祐子 澤田
Hirofumi Fujioka
弘文 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000002360A priority Critical patent/JP2001196512A/ja
Publication of JP2001196512A publication Critical patent/JP2001196512A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 放熱特性が優れると同時に、実装信頼性の高
い半導体装置を得る。 【解決手段】 半導体装置は、半導体素子2はバンプ3
によりプリント配線板1上にフリップチップ実装され、
放熱部材であるヒートスプレッダ7と半導体素子2は、
接着層10を介して接着され、接着層10が、気孔を有
するセラミックス板に熱硬化性樹脂を含浸したもので構
成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子を配線
板上にフリップチップ接続して構成された半導体装置に
関するものである。
【0002】
【従来の技術】半導体素子の高集積化・信号処理の高速
化・高出力化にともなってワイヤーボンドを用いた半導
体装置に代わり、最近では実装密度に優れ、高密度に形
成された電極の接続にも対応できるため、はんだ等のバ
ンプを用い直接半導体素子をプリント配線板に実装する
形態の、フリップチップ実装を有したBGA型半導体装
置が広く採用されてきている。
【0003】しかし、フリップチップ実装により半導体
素子からの発熱による温度上昇が問題となっており、そ
の対策として例えば特開平9―82882号公報に記載
されているように、半導体素子の裏面に熱伝導性の高い
ヒートスプレッダやヒートシンク等の放熱部材の一面を
熱伝導性樹脂ペースト材で接着し、その他面がパッケー
ジの外側に露出し放熱するといったパッケージ構造が採
用されている。図3は上記従来のBGA型半導体装置の
構造を示す構成図であり、図中1はプリント配線板、2
は半導体素子、3はバンプ、4はアンダーフィル樹脂、
5はリング、はリング接着剤、7は放熱部材のヒートス
プレッダ、8は熱伝導性樹脂ペースト材、9は外部接続
用バンプである。なお、上記従来の半導体装置におい
て、ヒートスプレッダ等の放熱部材7としては、銅やア
ルミニウムといった金属製のものが用いられ、熱伝導性
ペースト材8としては、熱伝導性のよいアルミナ、窒化
アルミまたは窒化ホウ素など無機系のフィラーを熱硬化
性のエポキシ樹脂またはシリコーン樹脂等に充填した絶
縁性ペースト材が用いられ、さらに高放熱性が要求され
る場合は銀や銅といった金属製のフィラーを充填したペ
ースト材が用いられている。
【0004】
【発明が解決しようとする課題】しかしながら、上記熱
伝導性樹脂ペースト材においては、フィラーを高充填に
すると流動性が損なわれ、塗布作業性が制約されるため
に充填量には限度があり、それにより熱伝導性は限ら
れ、例えば、無機系熱伝導性ペースト材の場合は3〜5
W/m・Kが限界であり、金属系熱伝導性ペースト材の
場合では10W/m・K程度である。作業性を損なわず
フィラーを高充填化する手法としては溶剤を併用する方
法があるが接着時に溶剤が残留したり、さらには溶剤の
蒸発によって接着層にボイドが発生し熱伝導性が逆に悪
くなる場合もあり、安定した熱伝導性を得るには課題が
あった。また、金属系熱伝導性ペースト材では体積抵抗
率が1〜5×10-5Ω・cm以上であって、放熱部材と
の絶縁が充分ではなく、半導体装置に用いた場合、リー
ク電流が発生するという課題があった。
【0005】また、半導体素子の熱膨張率は非常に小さ
いので、熱伝導性ペースト材のような熱膨張率が大きい
接着剤を用いると半導体素子からの発熱による温度変化
に伴う熱応力が大きくなり、接着材面の剥離や半導体素
子の変形・破損を生じるという課題があった。
【0006】本発明はかかる課題を解消するためになさ
れたもので、放熱特性および絶縁特性(体積抵抗率が1
×1012Ω・cm以上程度)に優れた半導体装置を得る
こと、さらに、実装信頼性の高い半導体装置を得ること
を目的とする。
【0007】
【課題を解決するための手段】本発明に係る第1の半導
体装置は、配線板に実装した半導体素子と、この半導体
素子に接着層を介して接合した放熱部材とを備えた半導
体装置において、上記接着層が、少なくとも表面が粗面
であるセラミックス板とこの両粗面をならすように設け
た樹脂層とからなるものである。
【0008】本発明に係る第2の半導体装置は、上記第
1の半導体装置において、セラミックス板が気孔を有す
るセラミックスのものである。
【0009】本発明に係る第3の半導体装置は、上記第
2の半導体装置において、セラミックスの気孔率が5〜
20体積%のものである。
【0010】本発明に係る第4の半導体装置は、上記第
2または第3の半導体装置において、接着層が気孔を有
するセラッミクス板に熱硬化性樹脂を含浸したものであ
る。
【0011】本発明に係る第5の半導体装置は、上記第
4の半導体装置において、気孔を有するセラッミクス板
に樹脂を含浸してなる樹脂含浸セラッミクス板の熱膨張
率の値が半導体素子と放熱部材の熱膨張率の値の間のも
のである。
【0012】本発明に係る第6の半導体装置は、上記第
1ないし第5のいずれかの半導体装置において、半導体
素子または放熱部材の接着層側の面が粗面化処理されて
いるものである。
【0013】
【発明の実施の形態】実施の形態1.図1は本発明の第
1の実施の形態の半導体装置の構造を説明する説明図で
あり、図において、1はプリント配線板、2は半導体素
子、3はバンプ、4はバンプの接続信頼性の向上のため
に塗布されたアンダーフィル樹脂、5はリング、6はリ
ング接着剤、7は放熱部材であるヒートスプレッダ、9
は外部接続用バンプで半導体装置と外部プリント配線板
とを電気的に接続させるために設けられ、10は接着層
で、少なくとも表面が粗面であるセラミックス板とこの
両粗面をならすように設けた樹脂層とからなる。つま
り、半導体素子2はバンプ3によりプリント配線板1上
にフリップチップ実装され、バンプ3の接続信頼性の向
上のためにアンダーフィル樹脂4が塗布されている。放
熱部材であるヒートスプレッダ7は、リング5とリング
接着剤6により、プリント配線板1に固着されている。
【0014】特に、本発明においては、接着層10が、
少なくとも表面が粗面である熱伝導性のセラミックス板
とこの両粗面にこの粗面をならすように設けた樹脂層で
構成され、上記樹脂層により各々半導体素子2の能動層
を設けた面の反対側の面と上記セラミックス板、および
ヒートスプレッダ7と上記セラミックス板を接着するも
のである。また、上記接着層10は、セラミックス板を
用いているので、ほとんどがセラミックスで構成され、
セラミックスを充填材として用いた従来に比べて、絶縁
性とともに、高熱伝導性が得られ、上記接着層10を用
いた本発明の実施の形態の半導体装置の放熱性が向上す
る。また、接着層10を構成する樹脂層は表面が粗面で
あるセラミックス板に設けているので、セラミックス板
に保持されるが、その厚さはセラミックス板の粗面をな
らすことができ、半導体素子2またはヒートスプレッダ
7と接着可能であれば、薄い程接着層10の放熱性およ
び絶縁性が高いことはいうまでもない。
【0015】また、セラミックス板の表面が粗面である
ので、その上に設けた樹脂層との接着力を保ち、この樹
脂層により放熱部材とも接着されるが、接着層10側の
半導体素子または放熱部材表面を物理的または化学的に
粗面化することにより、接着表面積を大きくして、接着
力を向上させることが可能となる。
【0016】また、上記接着層10を、気孔を有するセ
ラミックス板に未硬化の熱硬化性樹脂を含浸することに
よりセラミックス板に樹脂層を設けてなる樹脂含浸セラ
ミックス板を得、この放熱部材と半導体素子に熱圧着す
ることにより介在させてもよい。上記熱硬化性樹脂は、
例えばエポキシ系樹脂、ポリイミド系樹脂、ポリアミド
イミド系樹脂、反応型ポリエステル系樹脂、シリコーン
変性エポキシ系樹脂、シリコーン樹脂等を用いれば良
く、中でもシリコーン変性エポキシ系樹脂を用いると熱
応力緩和に優れ、作業性も良好で高接着性といった点で
好適となる。
【0017】上記少なくとも表面が粗面であるセラミッ
クス板としては、セラミックス板の表面を物理的または
化学的に粗面化したものを用いることができるが、気孔
を有するセラミックスであれば必然的に表面が粗面とな
るので好ましい。
【0018】気孔を有するセラミックス板は通常のセラ
ミックスの焼成法により得られ、原料として、アルミ
ナ、窒化アルミ、窒化ホウ素(高放熱性を要求する場合
は窒化アルミ、窒化ホウ素等が特に好適)等高熱伝導性
を有するものを用い、上記粒子を焼結するのが一般的な
方法である。なお、上記気孔としては、多孔質のように
連なった開気孔や、外部から遮断された閉気孔がある
が、セラミックス内部の気孔が多すぎると、放熱性が低
下する。上記気孔を有するセラミックスの気孔率が5〜
20体積%であることが好ましく、5%未満では樹脂の
含浸量が不十分となり、半導体素子2の裏面と金属製の
ヒートスプレッダまたはヒートシンク等の放熱部材との
接着強度が不十分となると同時に接着界面にボイドが発
生する可能性がある。また気孔率が20%を超えると、
接着強度は十分に得られるがセラミックス板自体の高熱
伝導性が損なわれる。
【0019】なお、本発明の第1の実施の形態の半導体
装置において、プリント配線板1は、例えば複数の絶縁
層が積層され、各層に回路配線としての導体パターンが
形成されてなるものであり、導体パターンの一部はプリ
ント配線板1の半導体素子2面に導出されバンプ3を介
し、半導体素子2と電気的に接続される。また、導体パ
ターンの一部はプリント配線板1の外部接続用バンプ9
面に導出され外部プリント配線板と電気的に接続され
る。上記プリント配線板1としては、例えば厚膜集積回
路基板、多層セラミックス配線基板、セラミックス・プ
ラスチック複合配線基板または多層プリント配線板が用
いられ、例えばIVHやBVH入り多層プリント配線板
等、半導体素子パッケージや混成集積回路基板等に用い
られているものである。中でもプリント配線板1として
IVHやBVH入り多層プリント配線板を用いた場合に
は、以下のような特徴を有することから本発明のBGA
型半導体装置に特に好適である。つまり、絶縁層とし
て、ガラスクロスまたは有機系不織布で熱硬化性樹脂を
強化しているために、軽くて衝撃にも強く、クラック等
の発生を防止できる。セラミックス配線基板に比べ誘電
率、誘電正接が低く、電気特性に優れた配線板が得られ
る。
【0020】配線としては、銅のフルアディティブ法、
セミアディティブ法など微細配線工法が可能となり、高
密度化に最適である。また、絶縁層間の配線接続には炭
酸ガスレーザ、YAGレーザまたはエキシマーレーザ等
での小径ビア接続が可能であり、高密度化に適してい
る。
【0021】半導体素子2は、シリコン基板に形成され
たIC・LSI等の集積回路等であり、その表面に形成
された電極パッドとプリント配線板1上の電極パッドと
をはんだバンプ等のバンプ3で接続することにより、プ
リント配線板1上に半導体素子2がフリップチップ実装
される。このようなフリップチップ実装としては種々の
方法を取ることができ、例えば金バンプの圧接法、低融
点はんだバンプ接合法等によることができる。これらの
場合は、バンプ3の接続信頼性向上のためにフリップチ
ップ実装後、アンダーフィル樹脂4をプリント配線板1
と半導体素子2の間にディスペンス等の方式で注入充填
する。一方、アンダーフィル樹脂を用いない場合は異方
性導電フィルム、異方性導電ペースト等による接合法を
取ることができる。
【0022】また、プリント配線板1にヒートスプレッ
ダ7を固着させるために用いるリング5は、銅、アルミ
等の金属からできており、リング接着剤6で、プリント
配線板1とヒートスプレッダ等の放熱部材7に接着され
る。リング接着剤6は低応力性を示す樹脂系が好適に用
いられ、テープ状、ペースト状のものが用いられてい
る。また、放熱部材であるヒートスプレッダ7の形状は
図1に示した板状のものに限らず、リング5と一体にな
った形状のものや、絞り加工を施したものを採用しても
良く、このような加工を施すには、例えば押し出し成
型、プレス成型、切削加工等の方法によればよい。
【0023】また、図2は本発明の実施の形態の半導体
装置において、他の放熱部材を用いた半導体装置の構造
を説明する説明図であり、図において、11は放熱部材
であるヒートシンクで、図1に示すように、ヒートスプ
レッダを介さずヒートシンク11を直接、上記高熱伝導
性セラミックス板に樹脂層で接着したものでもよい。こ
の構造により、半導体素子2からの放熱が高熱伝導性の
セラミックス板と樹脂層とからなる接着層10を介して
直接ヒートシンク11に伝わるために放熱性をより一層
増大させることができるものとなる。
【0024】
【実施例】実施例1.次に、本発明の半導体装置につい
て具体例を説明する。通常の方法により、窒化アルミ原
料を焼成して気孔率15体積%、厚み150μmの高熱
伝導性セラミックス板を作成した。含浸樹脂としては、
両末端にエポキシ基を有するシリコーン樹脂と、通常の
ビスフェノールA型エポキシ樹脂、多官能エポキシ樹脂
を重量比で2:1:1で配合し、ケトン系溶剤で希釈し
80%溶液を作製した。触媒はアミン系触媒を用いた。
その後、含浸樹脂を真空下でセラミックス板に含浸後、
100℃で10分の乾燥し樹脂含浸セラミックス板を得
た。このセラミックス板を用い170℃のオーブンで9
0分間熱処理を行い含浸樹脂を完全硬化させた。この完
全に含浸樹脂を硬化させた状態での樹脂含浸セラミック
ス板について、レーザフラッシュ法により熱伝導率を、
熱分析法により熱膨張率を、さらにJISK―6911
により体積抵抗率を測定した。その結果、それぞれにつ
いて次のような測定値を得た。 熱伝導率:76W/m・K 熱膨張率:8.2×10-6/K 体積抵抗率:4.8×1016Ω・cm
【0025】これらの結果より、本発明の半導体装置に
係わる上記樹脂含浸セラミックス板は、絶縁性を保持し
たまま熱伝導性が非常に高く、熱膨張率も半導体素子
(熱膨張率:3×10-6/K)とヒートスプレッダやヒ
ートシンク等の放熱部材(熱膨張率:16×10-6
K)との間であることから、シリコン等からなる半導体
素子と放熱部材を接着させる部材として優れた特性を有
していることが分かる。
【0026】次いで、プリント配線板上にフリップチッ
プ実装したシリコンからなる15mmの半導体素子と厚
さ100μmのヒートスプレッダとを上記本発明に係わ
る樹脂含浸セラミックス板で接着させ、熱抵抗の測定に
より放熱特性を、−45℃〜+125℃での1000サ
イクル熱衝撃試験により耐ヒートショック性を評価した
結果、放熱特性には問題なく、かつ半導体素子とヒート
スプレッダの界面での剥離もなく優れた評価結果とな
り、本発明の実施例の半導体装置は、優れた放熱特性を
維持したまま、高い実装信頼性が得られることが判明し
た。
【0027】以上述べたように本発明の実施例の半導体
装置における上記接着層は、半導体素子からの放熱特性
が格段に優れると同時に、半導体素子とヒートスプレッ
ダまたはヒートシンク等の放熱部材を電気的に絶縁する
と同時に、熱膨張率が半導体素子と放熱部材との間にあ
ることから両者間で発生する熱応力の低減が可能とな
り、実装信頼性の高い半導体装置を得ることができる。
【0028】
【発明の効果】本発明の第1の半導体装置は、配線板に
実装した半導体素子とこの半導体素子に接着層を介して
接合した放熱部材とを備えた半導体装置において、上記
接着層が、少なくとも表面が粗面であるセラミックス板
とこの両粗面をならすように設けた樹脂層とからなるも
ので、放熱特性および絶縁特性が優れるという効果があ
る。
【0029】本発明の第2の半導体装置は、上記第1の
半導体装置において、セラミックス板が気孔を有するセ
ラミックスのもので、放熱特性および絶縁特性が優れる
という効果がある。
【0030】本発明の第3の半導体装置は、上記第2の
半導体装置において、セラミックスの気孔率が5〜20
体積%のもので、放熱特性に優れ、実装信頼性が高いと
いう効果がある。
【0031】本発明の第4の半導体装置は、上記第2ま
たは第3の半導体装置において、接着層が気孔を有する
セラッミクス板に熱硬化性樹脂を含浸したもので、放熱
特性に優れ、実装信頼性が高いという効果がある。
【0032】本発明の第5の半導体装置は、上記第4の
半導体装置において、気孔を有するセラッミクス板に樹
脂を含浸してなる樹脂含浸セラッミクス板の熱膨張率の
値が半導体素子と放熱部材の熱膨張率の値の間のもの
で、実装信頼性が高いという効果がある。
【0033】本発明の第6の半導体装置は、上記第1な
いし第5のいずれかの半導体装置において、半導体素子
または放熱部材の接着層側の面が粗面化処理されている
もので、実装信頼性が高いという効果がある。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態の半導体装置の構
造を説明する説明図である。
【図2】 本発明の第1の実施の形態の半導体装置の別
の放熱部材を用いた半導体装置の構造を説明する説明図
である。
【図3】 従来の半導体装置の構成を示す構成図であ
る。
【符号の説明】
1 プリント配線板、2 半導体素子、3 バンプ、7
ヒートスプレッダ(放熱部材)、10 接着層、11
ヒートシンク(放熱部材)。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤岡 弘文 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 5F036 AA01 BB03 BB05 BC05 BE09 5F044 RR10

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 配線板に実装した半導体素子と、この半
    導体素子に接着層を介して接合した放熱部材とを備えた
    半導体装置において、上記接着層が、少なくとも表面が
    粗面であるセラミックス板とこの両粗面をならすように
    設けた樹脂層とからなることを特徴とする半導体装置。
  2. 【請求項2】 セラミックス板が気孔を有するセラミッ
    クスであることを特徴とする請求項1に記載の半導体装
    置。
  3. 【請求項3】 セラミックスの気孔率が5〜20体積%
    であることを特徴とする請求項2に記載の半導体装置。
  4. 【請求項4】 接着層が気孔を有するセラッミクス板に
    熱硬化性樹脂を含浸したものであることを特徴とする請
    求項2または請求項3に記載の半導体装置。
  5. 【請求項5】 気孔を有するセラッミクス板に樹脂を含
    浸してなる樹脂含浸セラッミクス板の熱膨張率の値が半
    導体素子と放熱部材の熱膨張率の値の間であることを特
    徴とする請求項4に記載の半導体装置。
  6. 【請求項6】 半導体素子または放熱部材の接着層側の
    面が粗面化処理されていることを特徴とする請求項1な
    いし請求項5のいずれかに記載の半導体装置。
JP2000002360A 2000-01-11 2000-01-11 半導体装置 Pending JP2001196512A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000002360A JP2001196512A (ja) 2000-01-11 2000-01-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000002360A JP2001196512A (ja) 2000-01-11 2000-01-11 半導体装置

Publications (1)

Publication Number Publication Date
JP2001196512A true JP2001196512A (ja) 2001-07-19

Family

ID=18531476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000002360A Pending JP2001196512A (ja) 2000-01-11 2000-01-11 半導体装置

Country Status (1)

Country Link
JP (1) JP2001196512A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762195B1 (ko) 2005-09-09 2007-10-02 니뽄 가이시 가부시키가이샤 히트 스프레더 모듈 및 그 제조 방법
JP2012119675A (ja) * 2010-11-11 2012-06-21 Kitagawa Ind Co Ltd 電子回路及びヒートシンク
US8598701B2 (en) 2009-12-14 2013-12-03 Panasonic Corporation Semiconductor device
WO2015022956A1 (ja) * 2013-08-14 2015-02-19 電気化学工業株式会社 窒化ホウ素-樹脂複合体回路基板、窒化ホウ素-樹脂複合体放熱板一体型回路基板
JP5996435B2 (ja) * 2010-11-22 2016-09-21 株式会社東芝 半導体モジュールおよび半導体モジュールの製造方法
JP2017135150A (ja) * 2016-01-25 2017-08-03 日東シンコー株式会社 放熱部材及び半導体モジュール
JPWO2017155110A1 (ja) * 2016-03-10 2019-04-04 デンカ株式会社 セラミックス樹脂複合体
WO2019116828A1 (ja) * 2017-12-11 2019-06-20 日立オートモティブシステムズ株式会社 電子制御装置
JP7072624B1 (ja) 2020-11-20 2022-05-20 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762195B1 (ko) 2005-09-09 2007-10-02 니뽄 가이시 가부시키가이샤 히트 스프레더 모듈 및 그 제조 방법
US8598701B2 (en) 2009-12-14 2013-12-03 Panasonic Corporation Semiconductor device
JP2012119675A (ja) * 2010-11-11 2012-06-21 Kitagawa Ind Co Ltd 電子回路及びヒートシンク
JP5996435B2 (ja) * 2010-11-22 2016-09-21 株式会社東芝 半導体モジュールおよび半導体モジュールの製造方法
KR102033987B1 (ko) 2013-08-14 2019-10-18 덴카 주식회사 질화 붕소-수지 복합체 회로 기판, 질화 붕소-수지 복합체 방열판 일체형 회로 기판
WO2015022956A1 (ja) * 2013-08-14 2015-02-19 電気化学工業株式会社 窒化ホウ素-樹脂複合体回路基板、窒化ホウ素-樹脂複合体放熱板一体型回路基板
US9516741B2 (en) 2013-08-14 2016-12-06 Denka Company Limited Boron nitride/resin composite circuit board, and circuit board including boron nitride/resin composite integrated with heat radiation plate
JPWO2015022956A1 (ja) * 2013-08-14 2017-03-02 デンカ株式会社 窒化ホウ素−樹脂複合体回路基板、窒化ホウ素−樹脂複合体放熱板一体型回路基板
KR20160042883A (ko) * 2013-08-14 2016-04-20 덴카 주식회사 질화 붕소-수지 복합체 회로 기판, 질화 붕소-수지 복합체 방열판 일체형 회로 기판
JP2017135150A (ja) * 2016-01-25 2017-08-03 日東シンコー株式会社 放熱部材及び半導体モジュール
JP7240429B2 (ja) 2016-01-25 2023-03-15 日東シンコー株式会社 放熱部材及び半導体モジュール
JP2021103781A (ja) * 2016-01-25 2021-07-15 日東シンコー株式会社 放熱部材及び半導体モジュール
CN109153801B (zh) * 2016-03-10 2021-04-27 电化株式会社 陶瓷树脂复合体
EP3428223A4 (en) * 2016-03-10 2019-11-20 Denka Company Limited CERAMIC RESIN BODY
JPWO2017155110A1 (ja) * 2016-03-10 2019-04-04 デンカ株式会社 セラミックス樹脂複合体
JP2019106432A (ja) * 2017-12-11 2019-06-27 日立オートモティブシステムズ株式会社 電子制御装置
WO2019116828A1 (ja) * 2017-12-11 2019-06-20 日立オートモティブシステムズ株式会社 電子制御装置
JP7072624B1 (ja) 2020-11-20 2022-05-20 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JP2022081849A (ja) * 2020-11-20 2022-06-01 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6486006B2 (en) Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
JP3890947B2 (ja) 高周波半導体装置
US20060087020A1 (en) Semiconductor device and method for producing the same
US7018866B2 (en) Circuit component built-in module with embedded semiconductor chip and method of manufacturing
US20070262470A1 (en) Module With Built-In Semiconductor And Method For Manufacturing The Module
JPH07297560A (ja) 多層プリント配線基板およびその実装構造体
JP2001210761A (ja) 半導体装置及びその製造方法
JPH10173097A (ja) 熱伝導基板用シート状物とその製造方法及びそれを用いた熱伝導基板とその製造方法
JP2003188340A (ja) 部品内蔵モジュールとその製造方法
US7038310B1 (en) Power module with improved heat dissipation
JP4606685B2 (ja) 回路部品内蔵モジュール
CN101419949B (zh) 电路装置及其制造方法
JP3492025B2 (ja) 回路基板構造
JP2001196512A (ja) 半導体装置
JP3312876B2 (ja) 半導体パッケージ及びその製造方法
JP2002246542A (ja) パワーモジュール及びその製造方法
JP4421081B2 (ja) パワーモジュールとその製造方法
JP3795628B2 (ja) 半導体チップを搭載する配線基板の製造方法
JP2002064162A (ja) 半導体チップ
JP3465629B2 (ja) 電子部品実装回路基板
JP4231229B2 (ja) 半導体パッケージ
JP3432330B2 (ja) 接合構造体
Itagaki et al. Packaging properties of ALIVH-CSP using SBB flip-chip bonding technology
JP3285763B2 (ja) 半導体装置
WO2024106030A1 (ja) モジュール及びモジュールの製造方法