JP2009140962A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009140962A
JP2009140962A JP2007312589A JP2007312589A JP2009140962A JP 2009140962 A JP2009140962 A JP 2009140962A JP 2007312589 A JP2007312589 A JP 2007312589A JP 2007312589 A JP2007312589 A JP 2007312589A JP 2009140962 A JP2009140962 A JP 2009140962A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
semiconductor element
semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007312589A
Other languages
English (en)
Inventor
Katsumi Otani
克実 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007312589A priority Critical patent/JP2009140962A/ja
Priority to US12/326,462 priority patent/US7820486B2/en
Publication of JP2009140962A publication Critical patent/JP2009140962A/ja
Priority to US12/885,112 priority patent/US20110001225A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】製造工程中に半導体装置の金属細線がショートあるいは、樹脂の未充填が発生することなく製造でき、品質の安定した半導体装置およびその製造方法を提供する。
【解決手段】配線１２を有する基板１３に複数の半導体素子１１ａを搭載する工程と、半導体素子１１ａの電極と配線１２とを電気的に接続する工程と、凹部を有する熱伝導体１９と基板１３とを、半導体素子１１ａが凹部内に位置するように当接させて、凹部内に樹脂１６を充填することにより半導体素子１１ａを樹脂封止する工程と、各半導体素子１１ａを個片化する工程とを有する。樹脂封止する工程では、凹部を上に向けて熱伝導体１９を配置し、熱伝導体１９の凹部に液状樹脂１６を充填した状態で、半導体素子１１ａを熱伝導体１９の凹部の液体樹脂１６中に浸漬して、液体樹脂１６を固化することを特徴とする。
【選択図】図２Ｄ

Description

本発明は、大きな発熱量の半導体素子を搭載する場合に適した半導体装置、およびその製造方法に関するものである。
近年の電子機器の多機能化、小型・薄型化に伴い、半導体装置において、小型化・薄型化が進み、さらに端子数が増加する傾向にある。このため、従来のＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型パッケージのような側方に突出した外部リードをなくし、基板の下面側に母基板との電気的接続を行うための外部電極としての半田ボールをマトリクス状に配置した、いわゆるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型のパッケージが用いられている。
このようなＢＧＡ型のパッケージにおいて、大きな発熱量の半導体素子を搭載することを想定して、放熱性を考慮して設計されている（例えば特許文献１参照）。
図１７は、従来の半導体装置１０１の構成を示す断面図である。また、図１８は、図１７における半導体装置１０１の熱伝導体１１９の斜視図である。絶縁性樹脂からなる基板１１３の両面には、ビアホール１１７を介して電気的に接続された配線パターン１１２が形成されている。半導体素子１１１は、基板１１３の一主面に接着剤１１４を介して搭載され、基板１１３の配線パターン１１２と金属細線１１５を介して電気的に接続されている。
熱伝導体１１９は、Ｃｕ、Ｃｕ合金、Ａｌ、Ａｌ合金、又はＦｅ−Ｎｉ合金等の熱伝導性の良好な材料からなり、基板１１３の半導体素子の搭載面側を覆っている。熱伝導体１１９は、基板１１３と当接する当接部１２２と、当接部１２２から斜めに形成された傾斜部１２１と、傾斜部１２１と接続し、基板１１３と平行に形成された平坦部１２０とを有する。図１８に示すように、当接部１２２および傾斜部１２１には、複数の開口部１３１が形成されている。図１７において、封止樹脂１１６は、熱伝導体１１９と基板１１３との間に充填され、基板１１３の半導体素子搭載面、半導体素子１１１、接着剤１１４、金属細線１１５を一体的に封止する。ボール電極１１８は、基板１１３の半導体素子搭載面と反対側の面の配線パターン１１２にマトリクス状に配置されている。
半導体装置１０１の構成では、半導体素子１１１から発生する熱がビアホール１１７およびボール電極１１８を通して放散されることに加えて、熱伝導体１１９を介して基板１１３の半導体素子搭載面側からも放散されるので、半導体装置１０１は放熱性に優れる。
さらに、熱伝導体１１９の上部に封止樹脂１１６が形成されていない箇所に例えばヒートシンク等（図示していない）を設けることにより、半導体素子搭載面側からの放熱効果をより一層高めることも可能である。
次に、従来の半導体装置１０１の製造方法について説明する。図１９Ａ〜図１９Ｆは、半導体装置１０１の製造工程を示す断面図である。図１９Ａに示すように、両面に配線パターン１１２が形成された基板１１３を用意し、基板１１３の半導体素子搭載面の半導体素子搭載位置に接着剤１１４を塗布する。つぎに、図１９Ｂに示すように、接着剤１１４上に半導体素子１１１を配置し、接着固定する。つぎに、図１９Ｃに示すように、基板１１３上に搭載した半導体素子１１１の電極（図示せず）と基板１１３の上面に設けられた配線パターン１１２とを金属細線１１５を介して電気的に接続する。つぎに、図１９Ｄに示すように、半導体素子１１１を覆うように熱伝導体１１９を基板１１３に当接させる。
つぎに、図１９Ｅに示すように、熱伝導体１１９が当接された基板１１３を、封止金型１３４の下金型１３３上にセットし、封止金型１３４の上金型１３２で密封する。このとき、封止金型１３４の上金型１３２の下面と熱伝導体１１９の上面とが互いに接触した状態となる。この状態で封止金型１３４の上金型１３２の水平方向に設けられた注入ゲート１３５から注入方向１３６に封止樹脂１１６を注入する。その結果、熱伝導体１１９の図１８に示す開口部１３１から、熱伝導体１１９と基板１１３との間の空間に封止樹脂１１６が入り込む。その際、注入ゲート１３５付近においては、熱伝導体１１９の上面に封止樹脂１１６が形成される。封止樹脂１１６の硬化後に、封止金型１３４の上金型１３２と下金型１３３とを外す。最後に、図１９Ｆに示すように、基板１１３の半導体素子搭載面の裏面に形成された配線パターン１１２の外部パッド電極に半田ボールを付設してボール電極１１８を形成して、外部端子を構成することにより、半導体装置１０１を製造することができる。
特開平０８−１３９２２３号公報
従来の半導体装置１０１では、熱伝導体１１９の上面が封止樹脂１１６から露出していることにより、放熱性は実現するものの、樹脂封止工程において、封止金型１３４に設けられた注入ゲート１３５から樹脂を注入する方式（以下、サイドゲート方式という）を用いるため、樹脂注入により金属細線１１５が変形しやすくなる。
ここで、サイドゲート方式の樹脂封止工程における金属細線の変形について、図２０を用いて詳細に説明する。なお、現象をわかりやすくするため、熱伝導体を除いた一般的なＢＧＡの形状を用いて説明する。
図２０（ａ）は、サイドゲート方式を示す樹脂封止を行う直前の断面図であって、図２０（ｂ）および（ｃ）に示したＪ−Ｊ’線における断面に対応する。また、図２０（ｂ）は樹脂注入前の金属細線１１５の形状を示す上面図、図２０（ｃ）は樹脂注入後の金属細線１１５の形状および樹脂の流動パターンを示す上面図である。
図２０（ｃ）に示すように、注入ゲート１３５から注入方向１３６に注入された樹脂は、注入ゲート１３５を中心とした波紋を描くように注入される。ここで、点線１３７は同一時刻における樹脂の到達位置を示している。
金属細線１１５の変形量は、「樹脂の粘度」、「樹脂の流速」、「樹脂流動先端の金属細線に対する角度」等に関係する。図２０（ｂ）に示すように、金属細線１１５は半導体素子１１１の中心から放射状に張り巡らされている。そのため、図２０（ｃ）に示すように、樹脂注入完了後の形状は、注入ゲート１３５付近あるいは、反注入ゲート付近の流動先端に対して殆ど角度がない金属細線１１５は殆ど変形しないが、それ以外の金属細線１１５は「樹脂の流速」、「樹脂流動先端の金属細線に対する角度」等に従って変形する。
したがって、従来のサイドゲート方式の樹脂封止では、小型化および端子数の増加に伴い高密度に金属細線１１５が張り巡らされた半導体装置において、隣接する金属細線１１５同士の間隔が狭い場合に、金属細線１１５の変形により、ショート不良が発生し、問題となる。
また、図１８に示すような熱伝導体１１９を内蔵する場合には、封止樹脂の流れが複雑になり、流動性が妨げられることから、金属細線の変形問題だけではなく、封止樹脂の未充填の問題も発生しうる。
本発明は、かかる点に鑑みてなされたものであり、製造工程中に半導体装置の金属細線がショートあるいは、樹脂の未充填が発生することなく製造でき、品質の安定した半導体装置およびその製造方法を提供することを目的とする。
本発明の第１の半導体装置の製造方法は、配線を有する基板に複数の半導体素子を搭載する工程と、前記半導体素子の電極と前記配線とを電気的に接続する工程と、凹部を有する熱伝導体と前記基板とを、前記半導体素子が前記凹部内に位置するように当接させて、前記凹部内に樹脂を充填することにより前記半導体素子を樹脂封止する工程と、前記各半導体素子を個片化する工程とを有する。上記課題を解決するために、前記樹脂封止する工程では、前記凹部を上に向けて前記熱伝導体を配置し、前記熱伝導体の凹部に液状樹脂を充填した状態で、前記半導体素子を前記熱伝導体の凹部の前記液体樹脂中に浸漬して、前記液体樹脂を固化することを特徴とする。
本発明の第２の半導体装置の製造方法は、複数の半導体素子をリードフレームに搭載する工程と、前記半導体素子の電極と前記リードフレームとを電気的に接続する工程と、凹部を有する熱伝導体と前記リードフレームとを、前記半導体素子が前記凹部内に位置するように当接させて、前記凹部内に樹脂を充填することにより前記半導体素子を樹脂封止する状態にする工程と、前記各半導体素子を個片化する工程とを有する。上記課題を解決するために、前記樹脂封止された状態にする工程では、前記凹部を上に向けて前記熱伝導体を配置し、前記熱伝導体の凹部に液状樹脂を充填した状態で、前記半導体素子を前記熱伝導体の凹部の前記液状樹脂中に浸漬して、前記液状樹脂を固化することを特徴とする。
本発明の第１の半導体装置は、半導体素子と、前記半導体素子を搭載する基板と、熱伝導体と、前記基板と前記熱伝導体との間に配置され、前記半導体素子を封止する封止樹脂とを備える。上記課題を解決するために、前記熱伝導体は、前記封止樹脂の表面を密着して被っていることを特徴とする。
本発明の第２の半導体装置は、半導体素子と、前記半導体素子を搭載するリードフレームと、熱伝導体と、前記リードフレームと前記熱伝導体との間に配置され、前記半導体素子を封止する封止樹脂とを備える。上記課題を解決するために、前記熱伝導体は、前記封止樹脂の表面を密着して被っていることを特徴とする。
本発明によれば、熱伝導体に樹脂を注入して、熱伝導体の凹部に半導体素子を入れて樹脂封止することにより、製造工程中に半導体装置の金属細線がショートあるいは、樹脂の未充填が発生することなく製造でき、品質の安定した半導体装置の製造方法を提供することができる。
半発明の半導体装置および半導体装置の製造方法は、上記構成を基本として、以下のような種々の態様をとることができる。
すなわち、上記第１の半導体装置の製造方法において、前記熱伝導体の凹部に液状樹脂を充填した状態は、前記熱伝導体の凹部に液状樹脂を注入することにより得られてもよい。
また、前記熱伝導体の凹部に液状樹脂を充填した状態は、前記熱伝導体の凹部に固形樹脂を投入し、前記熱伝導体を加熱して前記固形樹脂を溶融させることにより得られてもよい。
また、前記個片化する工程以前の熱伝導体は、複数の熱伝導体が連なった集合体であり、前記個片化する工程は、前記基板と前記熱伝導体の集合体とを同時に切断して行われてもよい。
また、前記個片化する工程以前の熱伝導体は、複数の熱伝導体が連なった集合体であり、前記個片化する工程は、前記基板と前記熱伝導体の集合体と封止樹脂とを同時に切断して行われてもよい。
また、上記第２の半導体装置の製造方法において、前記熱伝導体の凹部に液状樹脂を充填した状態は、前記熱伝導体の凹部に液状樹脂を注入することにより得られてもよい。
また、前記熱伝導体の凹部に液状樹脂を充填した状態は、前記熱伝導体の凹部に固形樹脂を投入し、前記熱伝導体を加熱して樹脂を溶融させることにより得られてもよい。
また、前記個片化する工程以前の熱伝導体は、複数の熱伝導体が連なった集合体であり、個片化する工程は、前記リードフレームと前記熱伝導体の集合体とを同時に切断して行われてもよい。
また、前記個片化する工程以前の熱伝導体は、複数の熱伝導体が連なった集合体であり、個片化する工程は、前記リードフレームと前記熱伝導体の集合体と前記固化された液状樹脂とを同時に切断して行われてもよい。
また、上記第１および第２の半導体装置の製造方法において、樹脂封止する工程は、一度に複数の半導体素子を封止してもよい。
また、前記熱伝導体の集合体は、前記熱伝導体が帯状に連なっていてもよい。また、前記熱伝導体の集合体は、前記熱伝導体がマトリクス状に連なっていてもよい。また、前記熱伝導体の集合体には、前記熱伝導体間の接続部分にスリットが形成されてもよい。
また、上記第１の半導体装置において、前記熱伝導体は、前記封止樹脂の表面全体を覆っている構成にすることができる。また、前記基板の側面および前記熱伝導体の側面により形成される面に前記封止樹脂が露出している構成にすることもできる。
また、前記封止樹脂が露出している面は、対面する２側面である構成にしてもよい。また、前記封止樹脂が露出している面は、全ての側面である構成にすることもできる。
また、前記半導体素子の電極と前記基板の配線とが、金属細線で電気的に接続されている構成にすることができる。また、前記半導体素子の電極と前記基板の配線とが、バンプ接合により電気的に接続されている構成にすることもできる。
また、前記半導体素子の回路形成面の裏面は、前記熱伝導体に接触している構成にすることができる。
また、上記第２の半導体装置において、前記熱伝導体は、前記封止樹脂の表面全体を覆っている構成にすることができる。また、前記リードフレームの側面および前記熱伝導体の側面により形成される面に前記封止樹脂が露出している構成にすることもできる。
また、前記封止樹脂が露出している面は、対面する２側面である構成にすることもできる。また、前記封止樹脂が露出している面は、全ての側面である構成にしてもよい。
また、前記熱伝導体は、前記リードフレームに絶縁性の接着部材を介して接着している構成にすることもできる。
（実施の形態１）
まず、本発明の実施の形態１における半導体装置の構成について説明する。図１は、本発明の実施の形態１における半導体装置１ａの構成図であり、図１（ａ）は半導体装置１ａの上面図、図１（ｂ）は図１（ａ）のＡ−Ａ’線での断面図である。
図１（ｂ）に示すように、絶縁性樹脂からなる基板１３には、ビアホール１７を介して両面が電気的に接続された配線パターン１２が形成されている。半導体素子１１ａは、接着剤１４を介して基板１３に接着されている。半導体素子１１ａの上面には電極が形成され、金属細線１５を介して配線パターン１２に接続されている。封止樹脂１６は、基板１３の半導体素子搭載面、半導体素子１１ａ、接着剤１４および金属細線１５を一体的に封止する。
熱伝導体１９は、Ｃｕ、Ｃｕ合金、Ａｌ、Ａｌ合金、又はＦｅ−Ｎｉ合金等の熱伝導性の良好な材料で形成されている。熱伝導体１９は、キャップ状であり、当接部１９ａと、当接部１９ａから斜め方向に形成された傾斜部１９ｂと、傾斜部１９ｂに接続され、当接部１９ａと平行に形成された平坦部１９ｃとを有する。つまり、傾斜部１９ｂと平坦部１９ｃにより凹部が形成されている。当接部１９ａが基板１３に当接し、凹部により封止樹脂１６を密着して覆っている。熱伝導体１９は、基板１３に当接し、さらに接着剤（図示せず）等で基板１３に固着されてもよい。熱伝導体１９には、図１８に示す開口部１３１が形成されていない。
熱伝導体１９の平坦部１９ｃの全面または一部は、封止樹脂１６から外部に露出している。ボール電極１８は、基板１３の半導体素子搭載面と反対側の面（ボール形成面）にマトリクス状に配置され、基板１３の配線パターン１２と電気的に接続されている。
この半導体装置１ａの構成では、半導体素子１１ａから発生する熱がビアホール１７およびボール電極１８を通して放散されることに加えて、熱伝導体１９を介して基板１３に対して半導体素子搭載面側からも放散されるので、半導体装置１ａは放熱性に優れる。また、熱伝導体の外側に封止樹脂が設けられていないため、放熱効率がさらに向上する。さらに、熱伝導体１９の封止樹脂１６から露出した部分の上面に例えばヒートシンク等（図示していない）を設けることにより、基板１３の半導体素子搭載面側からの放熱効果をより一層高めることが可能である。
また、従来の構成に対して、本実施の形態に係る半導体装置は、熱伝導体に封止樹脂を注入するための穴を設ける必要がなく、半導体装置が受けるあるいは出す電磁ノイズを抑える効果が向上する。
次に、本実施の形態における半導体装置１ａの製造方法について、説明する。図２Ａ〜図２Ｆは、半導体装置１ａの製造工程を示す断面図である。
まず、図２Ａに示すように、両面に配線パターン１２が形成されている基板１３を用意し、基板１３の半導体素子搭載面の半導体素子搭載位置に、接着剤１４を塗布する。つぎに、図２Ｂに示すように、基板１３上の半導体素子搭載位置に塗布された接着剤１４上に、半導体素子１１ａを配置し、接着固定する。つぎに、図２Ｃに示すように、基板１３上に搭載された半導体素子１１ａの電極（図示せず）と基板１３の半導体搭載面に設けられた配線パターン１２の電極とを金属細線１５により、電気的に接続する。ここまでの工程は、図１９Ａ〜図１９Ｃに示す従来の半導体装置１０１の製造方法と同一である。
つぎに、図２Ｄに示す、複数の熱伝導体１９を一体形成した熱伝導体集合部材４１を用意する。熱伝導体集合部材４１は、Ｃｕ、Ｃｕ合金、Ａｌ、Ａｌ合金、又はＦｅ−Ｎｉ合金等の熱伝導性の良好な材料からなる金属板をエッチング加工またはプレス加工により、凹部を一体加工して形成される。なお、熱伝導体１９の形状は、本実施の形態に示す四辺形状に加工する必要はなく、丸形状あるいは多角形形状であってもよい。
図３は、複数の熱伝導体１９を一列に配置して一体的に形成した熱伝導体集合部材４１ａを示す上面図である。熱伝導体集合部材４１ａは、複数の半導体素子を搭載する基板に対応して、半導体素子の搭載間隔に合わせて、熱伝導体１９を一列に連ねて形成されている。切断線４３は、熱伝導体集合部材４１ａが切断されることにより、複数の熱伝導体１９となる線である。
図４は、複数の熱伝導体１９をマトリクス状に配置して一体的に形成した熱伝導体集合部材４１ｂを示す上面図である。熱伝導体集合部材４１ｂは、複数の半導体素子１１ａを搭載する基板１３に対応して、半導体素子の搭載間隔に合わせ、熱伝導体１９をマトリクス状に連ねて形成されている。熱伝導体集合部材４１ａ、４１ｂを用いることにより、同時に複数の半導体素子１１ａを封止することができる。
図５は、熱伝導体集合部材４１ａの一部を拡大した上面図である。熱伝導体集合部材４１ａには、切断を容易にするために、切断線４３に沿って、スリット４４が設けられている。
つぎに、図２Ｄに示すように、熱伝導体集合部材４１を半導体素子１１ａと対面する側を上にした状態（凹部が上向き）で、熱伝導体集合部材４１の凹部に封止樹脂１６を注入する。このとき、封止樹脂１６は、液状のものを注入する、あるいは、固形の樹脂を投入し、加熱して熱伝導体集合部材４１の凹部内で溶融させる。ここで、基板１３の半導体素子搭載面を下にして、半導体素子１１ａを液状の封止樹脂１６に浸すようにして、基板１３に熱伝導体１９の当接部１９ａを当接させ、樹脂封止を行う。
この工程によれば、図１９Ｄに示す従来の半導体装置の製造方法における封止工程で用いられる金型１３４の代替として、熱伝導体集合部材４１を用いることにより、図１９Ｄと図１９Ｅに示す工程を図２Ｄに示す工程に集約して、工程数を減らすことができる。また、高額である金型を用いることなく、樹脂封止を行うことが可能となる。さらに、サイドゲート方式の樹脂封止と異なり、樹脂の流動が少ない工法であるため、金属細線１５の変形などの問題発生が抑制される。
つぎに、図２Ｅに示すように、基板１３のボール形成面に配置された電極パターン１２に、ボール電極１８をマトリクス状に形成する。最後に、図２Ｆに示すように、回転ブレード４２により、半導体素子１１ａの単位に切断して、個片化するにより、図１に示す半導体装置１ａを製造することができる。なお、回転ブレード４２による熱伝導体集合部材４１および基板１３を切断する際に、熱伝導体集合部材４１の金属切りくずが発生するが、熱伝導体集合部材４１には、切断線４３に沿ってスリット４４が設けられているため、金属切りくずの発生量を抑えることができる。そのため、金属切りくずの半導体装置１ａへの付着が減少する。
図６は、半導体装置１ａの変形例である半導体装置１ｂの構成を示す。図６（ａ）は上面図、図６（ｂ）は（ａ）のＢ−Ｂ’線の断面図である。当接部２０ａが基板１３の端部まで延びておらず、製造工程において、熱伝導体２０に隣接する熱伝導体と接続されていない。このような熱伝導体２０を用いることにより、個片化する際に、金属くずが減少し、半導体装置への金属切りくずの付着を減少させることができる。
（実施の形態２）
以下に、本発明の実施の形態２における半導体装置について説明する。図７は、本実施の形態における半導体装置２ａの構成図であり、図７（ａ）は半導体装置２ａの上面図、図７（ｂ）は図７（ａ）のＣ−Ｃ’線での断面図、図７（ｃ）は、図７（ａ）におけるＣ−Ｃ’線に直交するＤ−Ｄ’線での断面図である。なお、実施の形態１における半導体装置１ａと同一の構成要素については、同一の符号を付して説明を省略する。
図７（ｂ）に示すように、熱伝導体２１は、Ｃｕ、Ｃｕ合金、Ａｌ、Ａｌ合金、又はＦｅ−Ｎｉ合金等の熱伝導性の良好な材料で形成されている。熱伝導体２１は、当接部２１ａと、当接部２１ａから斜め方向に形成された傾斜部２１ｂと、傾斜部２１ｂに接続され、当接部２１ａと平行に形成された平坦部２１ｃとを有する。傾斜部２１ｂと平坦部２１ｃにより凹部が形成されている。当接部２１ａが基板１３に当接し、凹部により封止樹脂１６を密着して覆っている。ただし、熱伝導体２１は、封止樹脂１６の表面全面を覆ってはおらず、図７（ｃ）に示すように、半導体装置２ａのＢ−Ｂ’断面の両端部において、個片化の切断面に沿って封止樹脂１６が露出する構造となっている。熱伝導体２１は、基板１３に当接し、さらに接着剤（図示せず）等で基板１３に固着されてもよい。熱伝導体２１の平坦部２１ｃの全面または一部は、封止樹脂１６から外部に露出している。この構成において、熱伝導体２１の外側に封止樹脂が設けられていないため、放熱効率が向上する。
次に、本実施の形態における半導体装置２ａの製造方法について説明する。図８Ａ〜図８Ｆは、半導体装置２ａの製造工程を示す断面図である。まず、図８Ａに示すように、両面に配線パターン１２が形成されている基板１３を用意し、基板１３の半導体素子搭載面の半導体素子搭載位置に、接着剤１４を塗布する。つぎに、図８Ｂに示すように、基板１３上の半導体素子搭載位置に塗布された接着剤１４上に、半導体素子１１ａを配置し、接着固定する。つぎに、図８Ｃに示すように、基板１３上に搭載された半導体素子１１ａの電極と基板１３の半導体素子搭載面に設けられた配線パターン１２とを金属細線１５を介して、電気的に接続する。ここまでの工程は、図１９Ａ〜図１９Ｃに示す従来の半導体装置１０１の製造方法と同一である。
つぎに、図８Ｄに示す、複数の熱伝導体２１を一体形成した熱伝導体集合部材４５を用意する。熱伝導体集合部材４５は、Ｃｕ、Ｃｕ合金、Ａｌ、Ａｌ合金、又はＦｅ−Ｎｉ合金等の熱伝導性の良好な材料からなる金属板をエッチング加工またはプレス加工により、凹部を一体加工して形成される。このときの熱伝導体２１の凹部は、複数の半導体素子１１ａを覆うように形成される。
つぎに、図８Ｄに示すように、熱伝導体集合部材４５を半導体素子１１ａと対面する側を上にした状態で、凹部に封止樹脂１６を注入する。このとき、封止樹脂１６は、液状のものを注入する、あるいは、固形の樹脂を投入し、加熱して熱伝導体集合部材４５の凹部内で樹脂を溶融させる。ここで、基板１３の半導体素子搭載面を下にして、半導体素子１１ａを液状の封止樹脂１６に浸すようにして、基板１３と当接部１９ｂとを当接させて、樹脂封止を行う。
この工程により、図１９Ｄに示す従来の半導体装置の製造方法における封止工程で用いられる金型１３４に代えて、熱伝導体集合部材４５を用いることにより、図１９Ｄと図１９Ｅに示す工程を図８Ｄに示す工程に集約して、工程数を減らすことができる。また、高額である金型を用いることなく、樹脂封止を行うことが可能となる。さらに、サイドゲート方式の樹脂封止と異なり、樹脂の流動が少ない工法であるため、金属細線１５の変形などの問題発生が抑制される。
つぎに、図８Ｅに示すように、基板１３のボール形成面に配置された配線パターン２に、ボール電極１８をマトリクス状に形成する。最後に、図８Ｆに示すように、回転ブレード４２により、半導体素子１１ａの単位に切断して、個片化することにより、図７に示す半導体装置２ａを製造することができる。
なお、上記製造方法の個片化においては、半導体素子１１ａが帯状に配置された基板１３を用いた場合について示した。この場合、半導体装置２ａは、図７に示すように、個片化された半導体装置２ａの切断された面のうち対面する２側面において、封止樹脂が露出された構造となる。
図９は、半導体装置２ａの変形例である半導体装置２ｂの（ａ）は上面図であり、（ｂ）は（ａ）のＥ−Ｅ’線の断面図である。熱伝導体２２が平坦部のみであり、側面すべてにおいて、封止樹脂１６が露出している。このような構成においても、半導体装置２ｂと同様の効果を得ることができる。
半導体装置２ｂの製造工程は、図８Ｄに示す工程において、平坦部に対応する部分がマトリクス状に配置された半導体チップを覆うように形成された熱伝導体集合部材を用いること以外は、半導体装置２ａの製造工程と同様である。
（実施の形態３）
以下に、本発明の実施の形態３における半導体装置について説明する。図１０は、本発明の実施の形態３における半導体装置３の構成図であり、図１０（ａ）は、半導体装置３の上面図、図１０（ｂ）は、図１０（ａ）のＦ−Ｆ’線での断面図である。なお、実施の形態１における半導体装置１ａと同一の構成要素については、同一の符号を付して説明を省略する。
半導体素子１１ｃは、下面（回路形成面）に電極が形成されている。バンプ２４は、半導体素子１１ｃの電極と、基板１３の半導体搭載面の配線パターン１２とを接続する。半導体素子１１ｃと基板１３との間にバンプ２４が形成されている以外の領域には、樹脂２５が充填されている。
熱伝導体２３は、Ｃｕ、Ｃｕ合金、Ａｌ、Ａｌ合金、又はＦｅ−Ｎｉ合金等の熱伝導性の良好な材料で形成されている。熱伝導体２３は、当接部２３ａと、当接部２３ａから斜め方向に形成された傾斜部２３ｂと、傾斜部２３ｂに接続され、当接部２３ａと平行に形成された平坦部２３ｃとを有する。傾斜部２３ｂと平坦部２３ｃにより凹部が形成されている。当接部２３ａが基板１３に当接し、凹部は封止樹脂１６を密着して覆っている。
平坦部２３ｃは、半導体素子１１ｃの上面と接している。当接部２３ａは、基板１３に当接し、さらに接着剤（図示せず）等で基板１３に固着されてもよい。熱伝導体２３の平坦部２３ｃの全面または一部は、封止樹脂１６から外部に露出されている。
以上のように、熱伝導体２３の平坦部２３ｃと半導体素子１１ｃの上面とが接した構成では、半導体素子１１ｃで発生する熱が熱伝導体２３へ効率よく伝導することにより、半導体素子１１ｃにおける放熱効率が向上する。また、熱伝導体２３の外側に封止樹脂が設けられていないため、放熱効率がさらに向上する。さらに、平坦部２３ｃに例えばヒートシンクなどを設けることにより、半導体素子１１ｃにおける放熱効率をさらに向上させることができる。
また、従来の構成に対して、本実施の形態に係る半導体装置は、熱伝導体に封止樹脂を注入するための穴を設ける必要がなく、半導体装置が受けるあるいは出す電磁ノイズを抑える効果が向上する。
次に、本実施の形態における半導体装置３の製造方法について、図面を参照しながら説明する。図１１Ａ〜図１１Ｆは、半導体装置３の製造工程を示す断面図である。まず、図１１Ａに示すように、半導体素子１１ｃの電極にバンプ２４を形成する。つぎに、図１１Ｂに示すように、両面に配線パターン１２が形成されている基板１３を用意し、基板１３の半導体搭載面の半導体素子搭載位置に、バンプ２４を基板１３の配線パターン１２に押し当てるようにして、半導体素子１１ｃを配置する。つぎに、図１１Ｃに示すように、半導体素子１１ｃと基板１３の間に、毛細管現象を利用して、液状の樹脂２５を注入する。
つぎに、複数の熱伝導体２３を一体形成した熱伝導体集合部材４６を用意する。熱伝導体集合部材４６は、Ｃｕ、Ｃｕ合金、Ａｌ、Ａｌ合金、又はＦｅ−Ｎｉ合金等の熱伝導性の良好な材料からなる金属板をエッチング加工またはプレス加工により、凹部を一体加工して形成される。なお、熱伝導体２３の形状は、本発明の形態に示す四辺形状に加工する必要はなく、丸形状あるいは多角形形状であってもよい。なお、熱伝導体集合部材４６は、基板１３に配置された半導体素子に応じて形成され、図３に示すように、熱伝導体２３が帯状に連なっていても、マトリクス状に連なっていてもよい。
つぎに、図１１Ｄに示すように、熱伝導体集合部材４６を半導体素子１１ｃと対面する側を上にした状態で、熱伝導体集合部材４６の凹部に封止樹脂１６を注入する。このとき、封止樹脂１６は、液状のものを注入する、あるいは、固形の樹脂を投入し、加熱して熱伝導体集合部材４６の凹部内で樹脂を溶融させる。つぎに、基板１３の半導体素子１１ｃが搭載された面を下にして、半導体素子１１ｃを液状の封止樹脂１６に浸すようにして、基板１３と熱伝導体２３の当接部２３ａとを当接させて、樹脂封止を行う。固形の樹脂を投入する場合、固形の樹脂は、一つの塊であっても、また、複数の塊、粉末であってもよい。
この工程により、図１９Ｄに示す従来の半導体装置の製造方法における封止工程で用いられる金型１３４に代えて、熱伝導体集合部材４６を用いることにより、図１９Ｄと図１９Ｅに示す工程を図１１Ｄに示す工程に集約して、工程数を減らすことができる。また、高額である金型を用いることなく、樹脂封止を行うことが可能となる。さらに、サイドゲート方式の樹脂封止と異なり、樹脂の流動が少ない工法であるため、金属細線１５の変形などの問題発生が抑制される。
つぎに、図１１Ｅに示すように、基板１３のボール形成面の配線パターン２に、ボール電極１８をマトリクス状に形成する。最後に、図１１Ｆに示すように、回転ブレード４２により、半導体素子１１ｃの単位に切断して、個片化するにより、図１０に示す半導体装置３を製造することができる。
なお、本実施の形態における半導体装置３は、半導体装置の内部構造が、半導体素子１１ｃの電極と配線パターン１２の電極をバンプ接続するフリップチップ実装構造である例を示した。しかし、本発明は、この形態に限定されず、実施の形態２と同様の熱伝導体２１を用い、パッケージの外形の端面より、封止樹脂が露出している構成にすることもできる。
（実施の形態４）
以下に、本発明の実施の形態４における半導体装置について説明する。図１２は、本発明の実施の形態４における半導体装置４ａの構成図であり、図１２（ａ）は、半導体装置４ａの上面図、図１２（ｂ）は、図１２（ａ）のＧ−Ｇ’線での断面図を示す。なお、実施の形態１における半導体装置１ａと同一の構成要素については、同一の符号を付して説明を省略する。
外部からの入力および外部への出力を行うリードフレーム２７は、ダイパッド部２８とリード部２９とを有する。ダイパッド部２８上には、接着剤１４を介して、半導体素子１１ａが配置されている。リード部２９は、半導体素子１１ａの上面の電極と金属細線１５により接続されている。
熱伝導体２６は、Ｃｕ、Ｃｕ合金、Ａｌ、Ａｌ合金、又はＦｅ−Ｎｉ合金等の熱伝導性の良好な材料で形成され、封止樹脂１６を覆うように、配置されている。熱伝導体２６は、平坦部２６ｃと、平坦部２６ｃから斜め方向に形成された傾斜部２６ｂとを有する。傾斜部２６ｂと平坦部２６ｃにより凹部が形成されている。熱伝導体２６は、凹部により封止樹脂１６を密着して覆っている。熱伝導体２６は、封止樹脂１６を介してリードフレーム２７に接着されている。熱伝導体２６の平坦部２６ｃの全面または一部は、封止樹脂１６から外部に露出されている。この構成において、熱伝導体２６の外側に封止樹脂が設けられていないため、放熱効率が向上する。
また、従来の構成に対して、本実施の形態に係る半導体装置は、熱伝導体に封止樹脂を注入するための穴を設ける必要がなく、半導体装置が受けるあるいは出す電磁ノイズを抑える効果が向上する。
次に、本実施の形態における半導体装置４ａの製造方法について、説明する。図１３Ａ〜図１３Ｆは、半導体装置４ａの製造工程を示す断面図である。
まず、図１３Ａに示すように、半導体素子を搭載するダイパッド部２８とリード部２９とを有するリードフレーム２７の半導体素子搭載面と反対側の面に、テープ３０を貼り付けたものを用意する。つぎに、ダイパッド部２８の半導体素子搭載面に、接着剤１４を塗布する。つぎに、図１３Ｂに示すように、ダイパッド部２８に塗布された接着剤１４上に、半導体素子１１ａを配置し、接着固定する。つぎに、図１３Ｃに示すように、接着剤１４上に搭載された半導体素子１１ａの上面の電極とリード部２９とを金属細線１５により、電気的に接続する。
つぎに、複数の熱伝導体２６を一体形成した熱伝導体集合部材４７を用意する。一体熱伝導４７は、Ｃｕ、Ｃｕ合金、Ａｌ、Ａｌ合金、又はＦｅ−Ｎｉ合金等の熱伝導性の良好な材料からなる金属板をエッチング加工またはプレス加工により、凹部を一体加工して形成される。熱伝導体集合部材４７の凹部は、複数の半導体素子１１ａを覆うように複数個形成される。後の工程で半導体装置に切断しやすいように、切断される領域は、個片される半導体装置の傾斜部２６ｂ同士が接合された溝形状となっている。このような溝形状とすることにより、個片断面の面積を低減させ、個片化の際の半導体装置および回転ブレードへの負荷を低減することができ、また切りくずの発生量を抑えることができる。
つぎに、図１３Ｄに示すように、熱伝導体集合部材４７を半導体素子１１ａと対面する側を上にした状態で、熱伝導体集合部材４７の凹部に封止樹脂１６を注入する。このとき、封止樹脂１６は、液状のものを注入する、あるいは、固形の樹脂を投入し、加熱して熱伝導体集合部材４６の凹部内で樹脂を溶融させる。この状態で、リードフレーム２７の半導体素子１１ａが搭載された面を下にして、半導体素子１１ａを液状の封止樹脂１６に浸すようにして、リード部２９と熱伝導体集合部材４７とを当接させて、樹脂封止を行う。固形の樹脂を投入する場合、固形の樹脂は、一つの塊であっても、また、複数の塊、粉末であってもよい。
この工程により、図１９Ｄに示す従来の半導体装置の製造方法における封止工程で用いられる金型１３４の代替として、熱伝導体集合部材４７を用いることにより、図１９Ｄと図１９Ｅに示す工程を図１３Ｄに示す工程にして工程数を減らすことができる。また、高額である金型を用いることなく、樹脂封止を行うことが可能となる。さらに、サイドゲート方式の樹脂封止と異なり、樹脂の流動が少ない工法であるため、金属細線１５の変形などの問題発生が抑制される。
つぎに、図１３Ｅに示すように、テープ３０をリードフレーム２７から取り去る。最後に、図１３Ｆに示すように、熱伝導体集合部材４７の傾斜部２６ｂおよびリード部２９を、回転ブレード４２により切断して、半導体装置４ａが製造される。
なお、熱伝導体集合部材４７に傾斜部２６ｂを設けて溝形状を形成したが、必ずしも必要ない。図１４は、半導体装置４ａの変形例としての半導体装置４ｂの構成を示す（ａ）は上面図、（ｂ）は図１４（ａ）のＨ−Ｈ’線の断面図である。熱伝導体３１には、傾斜部が設けられていない。この半導体装置４ｂは、熱伝導体集合部材４７の各熱伝導体３１間に溝部を形成しないことにより得られる。
図１４に示すように、図１２（ｂ）に示したような傾斜部２６ｂが残されないように熱伝導体を構成しても、高額である金型を用いる必要がないこと、金属細線１５が変形しにくいことについては、半導体装置４ａと同様である。
一方、放熱性を考慮した場合は、熱伝導体２６が、リード部２９に近接させる方が好ましい。図１５は、半導体装置４ａの変形例としての半導体装置４ｃの構成を示す（ａ）は上面図、（ｂ）は図１５（ａ）のＩ−Ｉ’線の断面図である。熱伝導体３２には、傾斜部３２ｂが設けられており、また、その延長には周囲平坦部３２ｄが設けられる。周囲平坦部３２ｄは、絶縁性の接着部材３３を介してリード部２９に接着されている。このため、リード部２９から熱伝導体２６に熱が逃げ、半導体装置４ａより放熱性が向上する。
以下、半導体装置４ｃの製造工程を説明する。なお、半導体装置４ａの製造工程と同一の工程については、説明を省略する。図１３Ｃに示す半導体素子１１ａとリード部２９とを金属細線１５により接続した後に、図１６に示すように、熱伝導体集合部材４７ｂを用意する。熱伝導体集合部材３２は、複数の凹部が形成され、凹部間の溝部には、周囲平坦部３２ｄとなる平坦な部分が形成されている。
つぎに、熱伝導体集合部材４７ｂを半導体素子１１ａと対面する側を上にした状態で、熱伝導体集合部材４７ｂの凹部に封止樹脂１６を注入する。つぎに、この状態で、リードフレーム２７の半導体素子１１ａが搭載された面を下にして、半導体素子１１ａを液状の封止樹脂１６に浸すようにして、リード部２９と熱伝導体集合部材４７ｂとを接着部材３３を介して接着し、樹脂封止を行う。つぎに、テープ３０を取り外し、熱伝導体集合部材４７ｂにおける溝部の平坦な部分を回転ブレードで切断する。以上の工程により半導体装置４ｃが製造される。
図１５に示すような構成としても、高額である金型を用いる必要がないこと、金属細線１５が変形しにくいことについては、半導体装置４ａと同様である
以上のように、実施の形態１〜４における半導体装置１ａ〜４ｃは、熱伝導体自体を封止金型として用いることにより、熱伝導体を搭載する工程と樹脂封止の工程を同時に行うことができ、工程数を削減できる。また、高額な封止金型を用いることなく樹脂封止を行うことができ、封止金型の設計・製作・管理が不要となり、大幅なコスト削減となる。さらに、熱伝導体の加工成形だけで、封止部のサイズ及び形状の変更が可能となり、形状自由度が向上する。
また、液状の樹脂に半導体素子１１ａ、１１ｃを浸して樹脂封止を行うことにより、金属細線の変形を抑制することができ、品質向上につながる。
したがって、本発明により、形状自由度が高く、ローコストで、高品質の放熱性に優れた半導体装置とすることができる。
また、平坦部１９ｃ、２１ｃ、２３ｃ、２６ｃ、３２ｃは、必ずしも平坦である必要はなく、半球面形状であってもよいが、平坦部２３ｃは、半導体素子１１ｃと接触する必要があるので、平坦であることが好ましい。また、平坦部１９ｃ、２１ｃ、２３ｃ、２６ｃ、３２ｃ上に、ヒートシンクなどを設ける場合にも平坦であることが好ましい。
本発明は、ローコスト且つ高放熱性で、品質の安定化が要求されるような、大きな発熱量の半導体素子を搭載した半導体装置に有効である。
本発明の実施の形態１に係る半導体装置の構成を示す（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ’線の断面図 同上半導体装置の製造工程を示す断面図 図２Ａのつぎの工程を示す断面図 図２Ｂのつぎの工程を示す断面図 図２Ｃのつぎの工程を示す断面図 図２Ｄのつぎの工程を示す断面図 図２Ｅのつぎの工程を示す断面図 同上半導体装置の熱伝導体集合部材を示す平面図 同上半導体装置の熱伝導体集合部材を示す平面図 同上半導体装置の熱伝導体集合部材を示す平面図 同上半導体装置の変形例を示す（ａ）は上面図、（ｂ）は（ａ）のＢ−Ｂ’線の断面図 本発明の実施の形態２に係る半導体装置の構成を示す（ａ）は上面図、（ｂ）は（ａ）のＤ−Ｄ’線の断面図、（ｃ）は（ａ）のＢ−Ｂ’線の断面図 同上半導体装置の製造工程を示す断面図 図８Ａのつぎの工程を示す断面図 図８Ｂのつぎの工程を示す断面図 図８Ｃのつぎの工程を示す断面図 図８Ｄのつぎの工程を示す断面図 図８Ｅのつぎの工程を示す断面図 同上半導体装置の変形例を示す（ａ）は上面図、（ｂ）は（ａ）のＥ−Ｅ’線の断面図 本発明の実施の形態３に係る半導体装置の構成を示す（ａ）は上面図、（ｂ）は（ａ）のＦ−Ｆ’線の断面図 同上半導体装置の製造工程を示す断面図 図１１Ａのつぎの工程を示す断面図 図１１Ｂのつぎの工程を示す断面図 図１１Ｃのつぎの工程を示す断面図 図１１Ｄのつぎの工程を示す断面図 図１１Ｅのつぎの工程を示す断面図 本発明の実施の形態４に係る半導体装置の構成を示す（ａ）は上面図、（ｂ）は（ａ）のＧ−Ｇ’線の断面図 同上半導体装置の製造工程を示す断面図 図１３Ａのつぎの工程を示す断面図 図１３Ｂのつぎの工程を示す断面図 図１３Ｃのつぎの工程を示す断面図 図１３Ｄのつぎの工程を示す断面図 図１３Ｅのつぎの工程を示す断面図 同上半導体装置の変形例を示す（ａ）は上面図、（ｂ）は（ａ）のＨ−Ｈ’線の断面図 同上半導体装置の変形例２を示す（ａ）は上面図、（ｂ）は（ａ）のＩ−Ｉ’線の断面図 同上半導体装置の変形例２の製造工程を示す断面図 従来の半導体装置の構成を示す断面図 同上半導体装置の熱伝導体を示す斜視図 同上半導体装置の製造工程を示す断面図 図１９Ａのつぎの工程を示す断面図 図１９Ｂのつぎの工程を示す断面図 図１９Ｃのつぎの工程を示す断面図 図１９Ｄのつぎの工程を示す断面図 図１９Ｅのつぎの工程を示す断面図 従来の半導体装置の製造工程を示す（ａ）は樹脂注入前の断面図、（ｂ）は樹脂注入前の上面図、（ｃ）は樹脂注入時の上面図
符号の説明
１ａ、１ｂ、２ａ、２ｂ、３、４ａ、４ｂ、４ｃ 半導体装置
１１ａ、１１ｃ 半導体素子
１２ 配線パターン
１３ 基板
１４ 接着剤
１５ 金属細線
１６ 封止樹脂
１７ ビアホール
１８ ボール電極
１９、２０、２１、２２、２３、２６、３１、３２ 熱伝導体
１９ａ、２０ａ、２１ａ、２３ａ 当接部
１９ｂ、２１ｂ、２３ｂ、２６ｂ、３２ｂ 傾斜部
１９ｃ、２１ｃ、２３ｃ、２６ｃ、３２ｃ 平坦部
２４ バンプ
２５ 樹脂
２７ リードフレーム
２８ ダイパッド部
２９ リード部
３０ テープ
３２ｄ 周囲平坦部
３３ 接着部材
４１、４１ａ、４１ｂ、４５、４６、４７、４７ｂ 熱伝導体集合部材
４２ 回転ブレード
４３ 切断線
４４ スリット

Claims (28)

  1. 配線を有する基板に複数の半導体素子を搭載する工程と、
    前記半導体素子の電極と前記配線とを電気的に接続する工程と、
    凹部を有する熱伝導体と前記基板とを、前記半導体素子が前記凹部内に位置するように当接させて、前記凹部内に樹脂を充填することにより前記半導体素子を樹脂封止する工程と、
    前記各半導体素子を個片化する工程とを有する半導体装置の製造方法において、
    前記樹脂封止する工程では、前記凹部を上に向けて前記熱伝導体を配置し、前記熱伝導体の凹部に液状樹脂を充填した状態で、前記半導体素子を前記熱伝導体の凹部の前記液体樹脂中に浸漬して、前記液体樹脂を固化することを特徴とする半導体装置の製造方法。
  2. 前記熱伝導体の凹部に液状樹脂を充填した状態は、前記熱伝導体の凹部に液状樹脂を注入することにより得られる請求項１記載の半導体装置の製造方法。
  3. 前記熱伝導体の凹部に液状樹脂を充填した状態は、前記熱伝導体の凹部に固形樹脂を投入し、前記熱伝導体を加熱して前記固形樹脂を溶融させることにより得られる請求項１記載の半導体装置の製造方法。
  4. 前記個片化する工程以前の熱伝導体は、複数の熱伝導体が連なった集合体であり、
    前記個片化する工程は、前記基板と前記熱伝導体の集合体とを同時に切断して行われる請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記個片化する工程以前の熱伝導体は、複数の熱伝導体が連なった集合体であり、
    前記個片化する工程は、前記基板と前記熱伝導体の集合体と封止樹脂とを同時に切断して行われる請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
  6. 複数の半導体素子をリードフレームに搭載する工程と、
    前記半導体素子の電極と前記リードフレームとを電気的に接続する工程と、
    凹部を有する熱伝導体と前記リードフレームとを、前記半導体素子が前記凹部内に位置するように当接させて、前記凹部内に樹脂を充填することにより前記半導体素子を樹脂封止する状態にする工程と、
    前記各半導体素子を個片化する工程とを有する半導体装置の製造方法において、
    前記樹脂封止された状態にする工程では、前記凹部を上に向けて前記熱伝導体を配置し、前記熱伝導体の凹部に液状樹脂を充填した状態で、前記半導体素子を前記熱伝導体の凹部の前記液状樹脂中に浸漬して、前記液状樹脂を固化することを特徴とする半導体装置の製造方法。
  7. 前記熱伝導体の凹部に液状樹脂を充填した状態は、前記熱伝導体の凹部に液状樹脂を注入することにより得られる請求項６記載の半導体装置の製造方法。
  8. 前記熱伝導体の凹部に液状樹脂を充填した状態は、前記熱伝導体の凹部に固形樹脂を投入し、前記熱伝導体を加熱して樹脂を溶融させることにより得られる請求項６記載の半導体装置の製造方法。
  9. 前記個片化する工程以前の熱伝導体は、複数の熱伝導体が連なった集合体であり、
    個片化する工程は、前記リードフレームと前記熱伝導体の集合体とを同時に切断して行われる請求項６〜８のいずれか一項に記載の半導体装置の製造方法。
  10. 前記個片化する工程以前の熱伝導体は、複数の熱伝導体が連なった集合体であり、
    個片化する工程は、前記リードフレームと前記熱伝導体の集合体と前記固化された液状樹脂とを同時に切断して行われる請求項６〜８のいずれか一項に記載の半導体装置の製造方法。
  11. 樹脂封止する工程は、一度に複数の半導体素子を封止する請求項１〜１０のいずれか一項に記載の半導体装置の製造方法。
  12. 前記熱伝導体の集合体は、前記熱伝導体が帯状に連なっている請求項５、９〜１１のいずれか一項に記載の半導体装置の製造方法。
  13. 前記熱伝導体の集合体は、前記熱伝導体がマトリクス状に連なっている請求項５、９、１０、１１のいずれか一項に記載の半導体装置の製造方法。
  14. 前記熱伝導体の集合体には、前記熱伝導体間の接続部分にスリットが形成された請求項１２または１３記載の半導体装置の製造方法。
  15. 半導体素子と、
    前記半導体素子を搭載する基板と、
    熱伝導体と、
    前記基板と前記熱伝導体との間に配置され、前記半導体素子を封止する封止樹脂とを備えた半導体装置において、
    前記熱伝導体は、前記封止樹脂の表面を密着して被っていることを特徴とする半導体装置。
  16. 前記熱伝導体は、前記封止樹脂の表面全体を覆っている請求項１５記載の半導体装置。
  17. 前記基板の側面および前記熱伝導体の側面により形成される面に前記封止樹脂が露出している請求項１５記載の半導体装置。
  18. 前記封止樹脂が露出している面は、対面する２側面である請求項１７記載の半導体装置。
  19. 前記封止樹脂が露出している面は、全ての側面である請求項１７記載の半導体装置。
  20. 前記半導体素子の電極と前記基板の配線とが、金属細線で電気的に接続されている請求項１５〜１９のいずれか一項に記載の半導体装置。
  21. 前記半導体素子の電極と前記基板の配線とが、バンプ接合により電気的に接続されている請求項１３〜１９のいずれか一項に記載の半導体装置。
  22. 前記半導体素子の回路形成面の裏面は、前記熱伝導体に接触している請求項２１記載の半導体装置。
  23. 半導体素子と、
    前記半導体素子を搭載するリードフレームと、
    熱伝導体と、
    前記リードフレームと前記熱伝導体との間に配置され、前記半導体素子を封止する封止樹脂とを備えた半導体装置において、
    前記熱伝導体は、前記封止樹脂の表面を密着して被っていることを特徴とする半導体装置。
  24. 前記熱伝導体は、前記封止樹脂の表面全体を覆っている請求項２３記載の半導体装置。
  25. 前記リードフレームの側面および前記熱伝導体の側面により形成される面に前記封止樹脂が露出している請求項２３記載の半導体装置。
  26. 前記封止樹脂が露出している面は、対面する２側面である請求項２５記載の半導体装置。
  27. 前記封止樹脂が露出している面は、全ての側面である請求項２５記載の半導体装置。
  28. 前記熱伝導体は、前記リードフレームに絶縁性の接着部材を介して接着している請求項２４、２５のいずれか一項に記載の半導体装置。
JP2007312589A 2007-12-03 2007-12-03 半導体装置およびその製造方法 Pending JP2009140962A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007312589A JP2009140962A (ja) 2007-12-03 2007-12-03 半導体装置およびその製造方法
US12/326,462 US7820486B2 (en) 2007-12-03 2008-12-02 Method of fabricating a semiconductor device having a heat sink with an exposed surface
US12/885,112 US20110001225A1 (en) 2007-12-03 2010-09-17 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007312589A JP2009140962A (ja) 2007-12-03 2007-12-03 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009140962A true JP2009140962A (ja) 2009-06-25

Family

ID=40674894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007312589A Pending JP2009140962A (ja) 2007-12-03 2007-12-03 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US7820486B2 (ja)
JP (1) JP2009140962A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096809A (ja) * 2009-10-29 2011-05-12 Denso Corp 半導体モジュール及び端子接続構造
JPWO2016174697A1 (ja) * 2015-04-28 2017-05-18 新電元工業株式会社 半導体モジュール及び半導体モジュールの製造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8186048B2 (en) * 2007-06-27 2012-05-29 Rf Micro Devices, Inc. Conformal shielding process using process gases
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
US8062930B1 (en) 2005-08-08 2011-11-22 Rf Micro Devices, Inc. Sub-module conformal electromagnetic interference shield
US8053872B1 (en) 2007-06-25 2011-11-08 Rf Micro Devices, Inc. Integrated shield for a no-lead semiconductor device package
JP2009140962A (ja) * 2007-12-03 2009-06-25 Panasonic Corp 半導体装置およびその製造方法
WO2011074221A1 (ja) * 2009-12-14 2011-06-23 パナソニック株式会社 半導体装置
US8012799B1 (en) * 2010-06-08 2011-09-06 Freescale Semiconductor, Inc. Method of assembling semiconductor device with heat spreader
US9137934B2 (en) 2010-08-18 2015-09-15 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
CN102129956B (zh) * 2010-12-16 2012-11-14 北京七星华创电子股份有限公司 漏液收集处理设备
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
US20130037931A1 (en) * 2011-08-08 2013-02-14 Leo M. Higgins, III Semiconductor package with a heat spreader and method of making
US20130082407A1 (en) * 2011-10-04 2013-04-04 Texas Instruments Incorporated Integrated Circuit Package And Method
JP6039198B2 (ja) * 2012-03-07 2016-12-07 Ｔｏｗａ株式会社 樹脂封止電子部品の製造方法及び樹脂封止電子部品の製造装置
KR101941995B1 (ko) * 2012-07-11 2019-01-24 에스케이하이닉스 주식회사 반도체 장치 및 이를 갖는 적층 반도체 패키지
US9807890B2 (en) 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
JP5517378B1 (ja) * 2013-08-13 2014-06-11 太陽誘電株式会社 回路モジュール
JP5576543B1 (ja) * 2013-09-12 2014-08-20 太陽誘電株式会社 回路モジュール
KR102181237B1 (ko) * 2014-03-17 2020-11-23 삼성디스플레이 주식회사 디스플레이 장치
JP6017492B2 (ja) * 2014-04-24 2016-11-02 Ｔｏｗａ株式会社 樹脂封止電子部品の製造方法、突起電極付き板状部材、及び樹脂封止電子部品
JP5944445B2 (ja) 2014-07-18 2016-07-05 Ｔｏｗａ株式会社 樹脂封止電子部品の製造方法、突起電極付き板状部材、樹脂封止電子部品、及び突起電極付き板状部材の製造方法
KR102530753B1 (ko) * 2017-08-11 2023-05-10 삼성전자주식회사 전자기파를 차폐하는 반도체 패키지 및 이를 포함하는 전자 시스템
US10410942B2 (en) * 2017-11-27 2019-09-10 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules
CN113544844A (zh) 2020-12-28 2021-10-22 英诺赛科(苏州)科技有限公司 半导体封装及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63254752A (ja) * 1987-04-10 1988-10-21 Ibiden Co Ltd 封止用キヤップとこの使用方法
JPH09167780A (ja) * 1995-12-14 1997-06-24 Denso Corp ベアチップ封止方法およびベアチップ封止基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139223A (ja) 1994-11-09 1996-05-31 Mitsubishi Electric Corp 半導体装置
JP3332308B2 (ja) 1995-11-07 2002-10-07 新光電気工業株式会社 半導体装置及びその製造方法
US6011304A (en) * 1997-05-05 2000-01-04 Lsi Logic Corporation Stiffener ring attachment with holes and removable snap-in heat sink or heat spreader/lid
TW388976B (en) * 1998-10-21 2000-05-01 Siliconware Precision Industries Co Ltd Semiconductor package with fully exposed heat sink
JP3395164B2 (ja) 1998-11-05 2003-04-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置
US6432749B1 (en) * 1999-08-24 2002-08-13 Texas Instruments Incorporated Method of fabricating flip chip IC packages with heat spreaders in strip format
DE10129388B4 (de) * 2001-06-20 2008-01-10 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils
JP3888439B2 (ja) * 2002-02-25 2007-03-07 セイコーエプソン株式会社 半導体装置の製造方法
US6987032B1 (en) * 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
JP2009140962A (ja) * 2007-12-03 2009-06-25 Panasonic Corp 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63254752A (ja) * 1987-04-10 1988-10-21 Ibiden Co Ltd 封止用キヤップとこの使用方法
JPH09167780A (ja) * 1995-12-14 1997-06-24 Denso Corp ベアチップ封止方法およびベアチップ封止基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096809A (ja) * 2009-10-29 2011-05-12 Denso Corp 半導体モジュール及び端子接続構造
JPWO2016174697A1 (ja) * 2015-04-28 2017-05-18 新電元工業株式会社 半導体モジュール及び半導体モジュールの製造方法
US9892993B2 (en) 2015-04-28 2018-02-13 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module having stacked insulated substrate structures

Also Published As

Publication number Publication date
US20110001225A1 (en) 2011-01-06
US7820486B2 (en) 2010-10-26
US20090140402A1 (en) 2009-06-04

Similar Documents

Publication Publication Date Title
JP2009140962A (ja) 半導体装置およびその製造方法
US8481368B2 (en) Semiconductor package of a flipped MOSFET and its manufacturing method
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
TWI556370B (zh) 半導體封裝及用於其之方法
JP2005191240A (ja) 半導体装置及びその製造方法
US20100270665A1 (en) Leadframe
JP2009170932A (ja) 半導体装置
KR20060042872A (ko) 반도체장치의 실장 방법
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
US9087816B2 (en) Semiconductor device and method of manufacturing the same
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
JP2004179253A (ja) 半導体装置およびその製造方法
JP6237647B2 (ja) 放熱部材を備えた半導体装置
JP2008252054A (ja) 半導体装置および半導体装置の製造方法
US8471383B2 (en) Semiconductor package and fabrication method thereof
JP2010263108A (ja) 半導体装置及びその製造方法
US10186432B2 (en) Method for manufacturing semiconductor device
JP3502377B2 (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法
JP2018190882A (ja) 半導体装置
KR101459566B1 (ko) 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법
JPH11297917A (ja) 半導体装置及びその製造方法
JP3968321B2 (ja) 半導体装置およびその製造方法
JP4651218B2 (ja) 半導体装置の製造方法
JP3938525B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130129