JP2001338999A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2001338999A
JP2001338999A JP2000160751A JP2000160751A JP2001338999A JP 2001338999 A JP2001338999 A JP 2001338999A JP 2000160751 A JP2000160751 A JP 2000160751A JP 2000160751 A JP2000160751 A JP 2000160751A JP 2001338999 A JP2001338999 A JP 2001338999A
Authority
JP
Japan
Prior art keywords
semiconductor element
package
insulating substrate
high thermal
thermal conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000160751A
Other languages
English (en)
Inventor
Shoichi Nakagawa
彰一 仲川
Kazutaka Maeda
和孝 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000160751A priority Critical patent/JP2001338999A/ja
Publication of JP2001338999A publication Critical patent/JP2001338999A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】半導体素子をフリップチップ実装し半導体素子
の上面に高熱伝導性蓋体が取り付けられた半導体素子収
納用パッケージにおいて、熱サイクルが繰り返し印加さ
れた場合においても高熱伝導性蓋体からの放熱性を損な
うことなく、接続端子へのせん断応力の発生を抑制し、
外部回路基板との接続信頼性を高める。 【解決手段】メタライズ配線層３が被着形成された略四
角形状の絶縁基板１の表面に、接続用電極を備えた半導
体素子２をメタライズ配線層３にフリップチップ実装す
るとともに、半導体素子２を覆うようにして絶縁基板１
表面に取着され且つその一部を半導体素子２の上面と接
着した高熱伝導性蓋体９と、絶縁基板１裏面に設けられ
半導体素子２と電気的に接続された半田からなる複数の
接続端子５とを具備し、高熱伝導性蓋体９が略四角形状
からなり、且つ略四角形状の最外縁部よりも内側に脚部
１１を設け、脚部１１と絶縁基板１とを取着する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高熱伝導性蓋体を
有する半導体素子収納用パッケージの構造に関するもの
であり、特にパッケージの絶縁基板と外部回路基板との
接続信頼性を向上させるための改善に関するものであ
る。
【０００２】
【従来技術】最近のＬＳＩ等の半導体集積回路素子（以
下、半導体素子という。）を収納する半導体素子収納用
パッケージにおいて、ワークステーションやパソコンな
どに使用される場合、性能の向上と共に多ピン化が必要
となっており、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）
等のパッケージが使用されている。
【０００３】一般に、半導体素子とパッケージとの接続
は、半導体素子をパッケージの表面に接着し、半導体素
子上面の電極とパッケージの配線層とをワイヤによって
接続する方法が用いられているが、半導体素子の高集積
化に伴い、最近では半導体素子下面に接続用電極を形成
しパッケージの接続端子とを直接ロウ付けするフリップ
チップ実装する方式が採用されつつある。
【０００４】また、このようなフリップチップ実装した
半導体素子から発生した熱を放熱するための構造とし
て、半導体素子の上面に高熱伝導性蓋体を取りつけるこ
とが行われており、この高熱伝導性蓋体の形状や厚みを
変えることによって、種々の発熱量を有する半導体素子
の冷却に適用することができる。このような高熱伝導性
蓋体を備えた半導体素子収納用パッケージとしては、例
えば「日経エレクトロニクス１９９３年８月２日号」Ｐ
１０４に記載されているものがある。
【０００５】この半導体素子収納用パッケージは、図３
の外部回路基板に実装時の概略断面図に示すように、一
般にアルミナセラミックス等からなる絶縁基板２１の表
面に、半導体素子２２周辺から絶縁基板２１下面にかけ
てタングステン、モリブデン等の高融点金属から成る複
数個のメタライズ配線層２３が形成され、前記絶縁基板
２１の下面の接続パッド２４には、接続端子２５が取着
形成されている。また、接続パッド２４には接続端子２
５として、球状の半田がロウ付け取着されている。
【０００６】また、半導体素子２２は、セラミック絶縁
基板２１に配設されたメタライズ配線層２３と、半田や
金などの金属または導電性樹脂からなる微小な電極２６
を介してフリップチップ実装接続され、その接続部は熱
硬化性樹脂２７によって封止されている。
【０００７】半導体素子収納用パッケージａは、前記半
田からなる接続端子２５を外部回路基板ｂの配線導体２
８上に載置当接させ、しかる後、前記球状の接続端子２
５を約１５０〜２５０℃の温度で加熱溶融し、球状半田
を配線導体２８に接合させることによって外部回路基板
ｂ上に実装される。
【０００８】また、パッケージａにおける半導体素子２
２の上部には、熱伝導性接着材３０を介して高熱伝導性
蓋体２９が固着されており、半導体素子２２の作動時に
発する熱を熱伝導性接着材３０を介して高熱伝導性蓋体
２９から外表面へと放熱される構造からなる。高熱伝導
性蓋体２９は通常、四角形状であり、角部にはＲ部が設
けられているものもある。
【０００９】この高熱伝導性蓋体２９の表面積が大きい
ほど放熱効果は高くなるが、そのため、通常、高熱伝導
性蓋体２９の外形寸法は半導体素子２２よりも大きく、
パッケージの絶縁基板２１と同程度の大きさからなる
が、熱伝導性接着材３０との接着だけでは接着面積が小
さく、不安定である。そのため、高熱伝導性蓋体２９と
半導体素子２２との接続を保つために、高熱伝導性蓋体
２９の周縁部には絶縁基板２１との取付け部３１が形成
されており、半田や銀ペースト等のロウ材３２を用いて
絶縁基板２１表面に接着されている。この高熱伝導性蓋
体２９の具体的な形状としては、取付け部３１が絶縁基
板２１の周縁部に枠体として形成された、いわゆるキャ
ップ形状のもの（図５（ａ））や、高熱伝導性蓋体の対
角角部の４隅に取付け用の脚部３１が設けられたもの
（図５（ｂ））等が使用されている。
【００１０】
【発明が解決しようとする課題】しかしながら、かかる
ＢＧＡパッケージにおいて、使用環境の温度変化や稼働
中の自己発熱によって温度変化が生じると、パッケージ
の絶縁基板２１と外部回路基板ｂの熱膨張係数差に起因
した熱膨張差によって、半田からなる接続端子２５には
せん断歪みが負荷される。特にパッケージ中心からの距
離の長い、対角角部に位置する接続端子において熱膨張
差が大きく、大きなせん断ひずみが発生する。
【００１１】パッケージの絶縁基板２１はこの熱膨張差
を緩和するために半導体素子搭載側が凹となるように反
ろうと（歪もうと）する。しかし、最も反りが大きい絶
縁基板２１の対角角部が、絶縁基板２１表面に固着され
ている高熱伝導性蓋体２９によって変形を抑制されるた
め、熱膨張差を緩和することができない。特に高熱伝導
性蓋体２９の熱膨張係数が絶縁基板２１の熱膨張係数よ
りも大きい場合には、絶縁基板２１は外部回路基板ｂ側
へと反るため、接続端子２５に生じるせん断ひずみは極
端に大きくなる。こうしたせん断ひずみが繰り返し負荷
されると、半田からなる接続端子２５は疲労し、熱疲労
破壊を引き起こしてしまうという問題があった。このよ
うな課題を解決するために、図４の概略断面図に示すよ
うに、該高熱伝導性蓋体２９を小型とすることにより、
絶縁基板２１の対角角部の変形抑制を緩和する方法が考
えられるが、該高熱伝導性蓋体２９を小型化すると放熱
性が低下してしまうという問題があった。
【００１２】従って、本発明は、半導体素子をフリップ
チップ実装し半導体素子の上面に高熱伝導性蓋体が取り
付けられ、半田からなる接続端子を具備する半導体素子
収納用パッケージにおいて、半導体素子の作動／停止に
伴う熱サイクルが繰り返し印加された場合においても、
高熱伝導性蓋体からの放熱性を損なうことなく、接続端
子へのせん断応力の発生を抑制し、外部回路基板との接
続性に優れた半導体素子収納用パッケージを提供するこ
とを目的とするものである。
【００１３】
【課題を解決するための手段】本発明によれば、メタラ
イズ配線層が被着形成された略四角形状の絶縁基板の表
面に、接続用電極を備えた半導体素子を載置し、前記メ
タライズ配線層と前記半導体素子の接続用電極とをロウ
付けしてなるとともに、前記半導体素子を覆うようにし
て前記絶縁基板表面に取着され且つその一部を前記半導
体素子の上面と接着してなる高熱伝導性蓋体と、前記絶
縁基板裏面に設けられ前記半導体素子と電気的に接続さ
れた半田からなる複数の接続端子とを具備する半導体素
子収納用パッケージであって、前記高熱伝導性蓋体が、
略四角形状からなり、前記脚部が且つ該略四角形状の最
外縁部より内側に脚部を設け、該脚部と前記絶縁基板と
を取着してなることを特徴とするものである。
【００１４】特に前記高熱伝導性蓋体の熱膨張係数を前
記絶縁基板の熱膨張係数よりも小さくすることによって
発生する熱応力を緩和することができる。
【００１５】また、前記半導体素子の上面を高熱伝導性
接着材によって前記高熱伝導性蓋体に接着してなること
によって半導体素子からの熱を蓋体側に効率的に伝熱す
ることができ、さらには前記高熱伝導性蓋体の上面に、
放熱フィンを接合することによってさらに放熱性を高め
ることができ、特に前記高熱伝導性蓋体は、アルミニウ
ムとＳｉＣとの複合材料からなることが望ましい。
【００１６】また、前記絶縁基板は、ガラスセラミック
スからなり、前記メタライズ配線層が銅を主成分とする
導体からなることが望ましい。
【００１７】また、半導体素子は、絶縁基板表面のメタ
ライズ配線層にフリップチップ実装してなり、半導体素
子の上面を前記蓋体と接着剤によって接着していること
が放熱性を高める上で望ましい。
【００１８】本発明の半導体素子収納用パッケージによ
れば、高熱伝導性蓋体の脚部を蓋体の最外縁部よりも内
側に設けることによって、高熱伝導性蓋体による放熱性
を損なうことなく、パッケージの絶縁基板と高熱伝導性
蓋体との取り付け部を、絶縁基板の周縁よりも内側の領
域で取り付けることができるために、半導体素子の作動
／停止に伴う熱サイクルが繰り返し印加され、絶縁基板
と外部回路基板との熱膨張係数の相違に起因して絶縁基
板に半導体素子搭載側が凹となるような反り変形が生じ
た場合でも、絶縁基板の角部は拘束されていないため反
ることができ、その結果、対角角部の接続端子のせん断
ひずみを大きく低減することができ、パッケージの外部
回路基板への実装信頼性を高めることができる。
【００１９】
【発明の実施の形態】図１は、本発明にかかる半導体素
子収納用パッケージの実装構造の一実施例を示す概略図
である。図１によれば、本発明の半導体素子収納用パッ
ケージＡにおいては、絶縁基板１の表面に、半導体素子
２周辺から基板１下面にかけてメタライズ配線層３が形
成され、また前記絶縁基板１の下面には接続パッド４が
形成されており、この接続パッド４には、Ｓｎ−Ｐｂ、
Ｓｎ−Ｐｂ−Ｂｉ、Ｓｎ−Ａｇ等の半田からなる球状の
接続端子５がロウ付け取着されている。
【００２０】また、半導体素子２は、フリップチップ実
装されており、具体的には絶縁基板１の上面に形成され
たパッドに対して半田等の微小な接続端子６により電気
的に接続されており、その接続部はいわゆるアンダーフ
ィル材と呼ばれる熱硬化性樹脂７によって封止されてい
る。さらに、半導体素子２の他面には、半導体素子２の
発する熱を放熱するための高熱伝導性蓋体９が熱伝導性
接着材１０を介して接着されている。フリップチップ実
装することによって半導体素子２の上面を熱伝導性接着
剤１０によって高熱伝導性蓋体９と熱的に接続すること
ができるために放熱性を高めることができる。
【００２１】この高熱伝導性蓋体９は、略四角形状から
なるものであって、その上面の大きさは、放熱性を最大
限に発揮するために、絶縁基板１のサイズとほぼ同じ大
きさに形成されている。そして、本発明によれば、この
高熱伝導性蓋体９における４つの最外縁部ｘよりも内側
の領域に、絶縁基板１への取付け用の脚部１１が形成さ
れている。そして、この脚部１１の端部は銀ペースト等
のロウ材１２によって絶縁基板１における最外縁部より
も内側の領域に取り付けられている。
【００２２】かかる構造において、半導体素子２の作動
／停止に伴う熱サイクルが繰り返し印加された場合、絶
縁基板１と外部回路基板Ｂとの間に両者の熱膨張係数の
相違に起因し、絶縁基板１には、半導体素子２搭載側が
凹となるような応力による反り変形が生じる。この反り
変形によって、パッケージの対角角部の接続端子５に生
じるせん断ひずみは低減されるが、高熱伝導性蓋体９と
絶縁基板１との取り付け用の脚部が、図５に示されるよ
うに高熱伝導性蓋体９の周縁部にそって枠状に形成され
ていたり、高熱伝導性蓋体９の対角角部の４隅に形成さ
れていると、絶縁基板１の反り変形が抑制されるため、
接続端子５に生じるせん断ひずみを緩和することができ
ない。
【００２３】これに対して、本発明のように、高熱伝導
性蓋体９の最外縁部より内側に脚部１１を形成した場合
には、絶縁基板１の対角角部は拘束されていないため、
反ることができ、その結果、高熱伝導性蓋体９からの放
熱性を損なうことなく、対角角部の接続端子５のせん断
ひずみは大きく低減される。
【００２４】具体的には、脚部１１の絶縁基板１との取
付け部の絶縁基板１の周縁部からの距離Ｌと、絶縁基板
１の一辺の長さＤとの比（Ｌ／Ｄ）が０．１以上、特に
０．２以上であることが望ましい。
【００２５】また、脚部１１の形状としては、図１に示
すように、キャップ形状の他に、図２（ａ）（ｂ）に示
すように、高熱伝導性蓋体９の最外縁部から内側の領域
にて、４隅、または４つの辺部にそれぞれ４つの脚を設
けることも可能である。
【００２６】なお、高熱伝導性蓋体９の熱膨張係数が絶
縁基板１の熱膨張係数よりも大きい場合には、絶縁基板
１の周縁部に位置する接続端子５が、高熱伝導性蓋体９
と絶縁基板１の熱膨張差によって押しつぶされる恐れが
あるため、本発明のパッケージにおいては、高熱伝導性
蓋体９の熱膨張係数が絶縁基板１の熱膨張係数よりも小
さいことが望ましい。高熱伝導性蓋体９としては、かか
る観点から、アルミニウムとＳｉＣとの複合材料からな
ることが最も望ましい。
【００２７】なお、熱伝導性接着材１０としては、種々
のものを適用できるが、熱伝導率の高いアルミナや銀な
どの粒子をフィラーとして分散させたグリスやシリコン
樹脂などの熱伝導シートなどが用いられる。
【００２８】前記絶縁基板１は、アルミナ、ムライト等
のセラミックス、あるいは低温焼成のガラスセラミック
スなどの電気絶縁材料から成るが、ガラスセラミックス
は、通常、アルミナセラミックス等に比較して低剛性で
あるために、絶縁基板１の反り変形によるせん断ひずみ
を緩和することができることから、本発明のパッケージ
においては絶縁基板１がガラスセラミックスからなるこ
とが望ましい。
【００２９】具体的に、アルミナセラミックスは、アル
ミナに対して、ＳｉＯ2、ＭｇＯ、ＣａＯなどの焼結助
剤を含有し、例えば、アルミナおよび焼結助剤からなる
混合粉末に適当な有機バインダー、溶剤等を添加混合し
てスラリーを作るとともに、スラリーをドクターブレー
ド法やカレンダーロール法によってグリーンシート（生
シート）と作製し、しかる後、前記グリーンシートに適
当な打ち抜き加工を施すとともにこれを複数枚積層し、
１５００〜１７００℃の温度で焼成することによって作
製される。
【００３０】従来の上記アルミナセラミックスは熱膨張
係数が６〜７×１０-6／℃と、一般に外部回路基板とし
て用いられるガラスエポキシなどの有機系複合材料を絶
縁基板とするマザーボードなどの熱膨張係数が１０〜２
５×１０-6／℃のプリント配線基板よりも非常に小さ
く、熱膨張差により発生する応力が大きくなる。
【００３１】このような熱膨張差に起因する応力を低減
するために、パッケージにおける熱膨張係数は８〜２０
×１０-6／℃であることが望ましい。
【００３２】このような熱膨張係数を有する絶縁材料と
しては、例えば、ＢａＯを５乃至６０重量％の割合で含
有する低軟化点、高熱膨張のガラスに対して、ＳｉＯ2
（クオーツ）などの所定の高熱膨張性フィラーを４０〜
８０重量％の割合で混合して７５０〜１０５０℃で焼成
した高熱膨張性のガラスセラミックスが望ましい。その
他、高熱膨張のガラスセラミックスとしては、特開平１
０−１６７８２２号公報に記載されるような例えば、リ
チウム珪酸系ガラス、ＰｂＯ系ガラス、ＺｎＯ系ガラ
ス、ＢａＯ系ガラス等のガラス成分にエンスタタイト、
フォルステライト、シリカなどの高熱膨張性のフィラ
ー、ＭｇＯ、ＺｒＯ2、ペタライト等の各種セラミック
フィラーの複合材料を添加してなる複合材料が挙げられ
る。
【００３３】また、前記メタライズ配線層３及び接続パ
ツド４は、絶縁基板材料によって適宜選択され、例え
ば、アルミナセラミックスからなる場合には、タングス
テン、モリブデン、マンガン等の高融点金属粉末から成
り、タングステン等の高融点金属粉末に適当な有機バイ
ンダー、可塑剤、溶剤を添加混合して得た金属ペースト
や、ガラスセラミックスからなる場合には、Ｃｕ、Ａ
ｕ、Ａｇなどの低抵抗金属を含む導体ペーストを絶縁基
板１となるグリーンシートに予め従来周知のスクリーン
印刷法により所定パターンに印刷塗布し、絶縁基板と同
時焼成することによって形成される。
【００３４】尚、前記球状半田からなる接続端子５は、
例えば、絶縁基板１の接続パッド４に半田を塗布したも
の、半田を過剰に塗布し、しかる後、これを約１５０〜
２５０℃で加熱溶融させることによって溶融した半田の
表面張力によって球状としたもの、また、場合によって
は、高融点半田からなる球状半田を低融点半田によって
ロウ付けしたものであってもよい。
【００３５】また、半導体素子２が搭載された上記半導
体素子収納用パッケージＡは、前記球状半田からなる接
続端子５を外部回路基板Ｂ表面に形成された配線導体８
上に載置当接させ、しかる後、前記球状の接続端子５を
約１５０〜２５０℃の温度で加熱溶融し、球状半田から
なる接続端子５を配線導体８に接合させることによって
外部回路基板Ｂ上に実装される。
【００３６】
【実施例】表１に示す各種セラミック材料によって５×
４×４０ｍｍの形状の焼結体を作製した後、各焼結体に
ついてヤング率、および室温から４００℃までの平均熱
膨張係数を測定し表１に示した。
【００３７】
【表１】
【００３８】次に、表１に示すガラスセラミック材料Ａ
及びＢを絶縁基板として用いて、その表面に半導体素子
と接続されるメタライズ配線層、内部配線層及びビアホ
ール導体、底面に導体を取りつけるための２５６個の接
続ランドを銅ペーストの印刷、あるいは充填により周知
の方法に従い９００℃の温度で同時焼成してパッケージ
の基板を作製した。
【００３９】また、絶縁材料として、表１の材料Ｃのア
ルミナセラミックスを、前記各導体材料としてタングス
テンを用いて１５５０℃で同時焼成して、上記と全く同
じ大きさのパッケージ基板を作製した。
【００４０】半導体素子２としては、シリコン製（熱膨
張係数３ｐｐｍ／℃）を用い、球状の接続端子５として
は、Ｓｎ６３重量％−Ｐｂ３７重量％の直径が０．７ｍ
ｍの半田ボールによって形成した。
【００４１】なお、パッケージのサイズは、絶縁基板１
が縦１７ｍｍ×横１７ｍｍ×厚さ０．７５ｍｍ、また、
この絶縁基板上に搭載する半導体素子は縦９ｍｍ×横９
ｍｍ×厚さ０．３ｍｍである。また、パッケージにおけ
る接続パッド径は０．６ｍｍ、接続パッドのピッチは１
ｍｍである。
【００４２】高熱伝導性蓋体は、アルミニウムに炭化珪
素を３０〜８０重量％含有した、熱膨張係数が４×１０
-6／℃、８×１０-6／℃、１２×１０-6／℃の３種の材
料を用いた。
【００４３】また、高熱伝導性蓋体の形状としては、図
１に示すようなキャップ形状とし、その外形形状は、縦
１３ｍｍ×横１３ｍｍ×厚み１．５ｍｍ、縦１５ｍｍ×
横１５ｍｍ×厚み１．５ｍｍ、縦１７ｍｍ×横１７ｍｍ
×厚み１．５ｍｍの３種準備し、周縁部から脚部の距離
Ｌを０ｍｍ、１．５ｍｍ、３ｍｍの３種類のものを作製
した。
【００４４】そして、絶縁基板との取り付けにあたり、
図１のように、蓋体最外縁から内側に脚部を配置した本
発明の高熱伝導性蓋体（タイプ、）と、比較のため
に、Ｌ＝０の脚部が蓋体の最外縁に位置するキャップ形
状の高熱伝導性蓋体（タイプ、、）を用意した。
【００４５】一方、外部回路基板として、ガラス−エポ
キシ基板からなる２０℃からガラス転移温度までの平均
熱膨張係数が１５ｐｐｍ／℃の絶縁体の表面に銅箔から
なるランド部が形成されたプリント基板を準備した。
【００４６】そして、上記プリント基板のランド部に半
田（Ｓｎ６３重量％−Ｐｂ３７重量％）ペーストをスク
リーン印刷により塗布した後、上記のパッケージの接続
端子と上記プリント基板のランド部とを位置合わせし、
加熱溶融させてパッケージをプリント基板表面に実装し
た。外部回路基板としては、縦６７ｍｍ×横６７ｍｍ×
厚さ１．２５ｍｍのものを使用した。
【００４７】次に、上記のようにしてパッケージ基板を
プリント基板表面に実装したものを大気の雰囲気にて−
４０℃と１２５℃の各温度に制御した恒温槽に試験サン
プルを１５分／１５分の保持を１サイクルとして最高１
７００サイクルまで繰り返した。
【００４８】そして、各サイクル毎にプリント基板の配
線導体とパッケージ基板との電気抵抗を１００サイクル
毎に測定し、電気抵抗に変化が現れるまでのサイクル数
を表２に示した。
【００４９】また、高熱伝導性蓋体の形状による放熱性
の違いを調べるために、半導体素子２の代わりに同一形
状のアルミナ製のヒーターチップをパッケージ基板にＳ
ｎ６３重量％、Ｐｂ３７重量％の半田で実装したものを
作製した。該パッケージ基板のヒーターチップに通電
し、模擬的に発熱させ、その際のパッケージ基板の定常
状態の温度分布を放射温度計により測定し、高熱伝導性
蓋体の形状が、高熱伝導性蓋体の放熱性に及ぼす影響を
調べた。ヒーターチップの温度を最大サイズの高熱伝導
性蓋体の場合のヒーターチップの温度で規格化した値を
表２に合わせて示した。
【００５０】
【表２】
【００５１】表２より明らかなように、高熱伝導性蓋体
の脚部を該蓋体の最外縁部より内側に設けたタイプ、
のパッケージでは、何れも１０００サイクルまで抵抗
変化は全く認められず、良好な電気的接続状態を維持で
きた。特に、高熱伝導性蓋体の熱膨張係数が絶縁基板の
熱膨張係数よりも小さい場合、及び絶縁基板がガラスセ
ラミック焼結体である場合において、極めて安定で良好
な電気的接続状態を維持できている。また、チップ温度
比においても、最大サイズの高熱伝導性蓋体と同等の放
熱性を維持できていることがわかった。
【００５２】しかし、従来の高熱伝導性蓋体であるタイ
プのパッケージでは、チップ温度比における該蓋体の
放熱性は十分確保されているが、１０００サイクル未満
の早い段階から抵抗変化が検出され、実装後の信頼性に
欠けることがわかった。また、電気的接続状態の改善の
ために、該蓋体の外形サイズを小さくしたタイプ、
のパッケージでは、電気的接続性に対する信頼性は改善
されるものの、チップ温度比が増加し高熱伝導性蓋体の
放熱性が悪化していることがわかった。
【００５３】
【発明の効果】以上詳述した通り、本発明によれば、絶
縁基板と高熱伝導性蓋体との取り付けを高熱伝導性蓋体
の最外縁よりも内側に設けた脚部によって行なうことに
よって、高熱伝導性蓋体の放熱性を損なうことなく、接
続端子に外部回路基板と絶縁基板との熱膨張差によるせ
ん断ひずみが生じた場合においても、高熱伝導性蓋体が
絶縁基板の反り変形を拘束することなく、接続端子への
せん断応力の発生を抑制し、パッケージを外部回路基板
に対して長期間にわたり安定に電気的接続させることが
可能となる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージを説明す
るための（ａ）概略断面図と、（ｂ）上面図である。
【図２】本発明の半導体素子収納用パッケージにおける
高熱伝導性蓋体の他の構造を説明するための図である。
【図３】従来の半導体素子収納用パッケージを説明する
ための概略断面図である。
【図４】従来の他の半導体素子収納用パッケージを説明
するための概略断面図である。
【図５】従来の半導体素子収納用パッケージの高熱伝導
性蓋体の構造を説明するためのものである。
【符号の説明】 Ａ 半導体素子収納用パッケージ Ｂ 外部回路基板 １ 絶縁基板 ２ 半導体素子 ３ メタライズ配線層 ４ 接続パッド ５，６ 接続端子 ７ 熱硬化性樹脂 ８ 配線導体 ９ 高熱伝導性蓋体 １０ 熱伝導性接着材 １１ 脚部

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】メタライズ配線層が被着形成された略四角
    形状の絶縁基板の表面に、接続用電極を備えた半導体素
    子を載置し、前記メタライズ配線層と前記半導体素子の
    接続用電極とをロウ付けしてなるとともに、前記半導体
    素子を覆うようにして前記絶縁基板表面に取着され且つ
    その一部を前記半導体素子の上面と接着してなる高熱伝
    導性蓋体と、前記絶縁基板裏面に設けられ前記半導体素
    子と電気的に接続された半田からなる複数の接続端子と
    を具備し、前記高熱伝導性蓋体が、略四角形状からな
    り、且つ該略四角形状の各縁部に脚部が設けられてお
    り、該脚部と前記絶縁基板とを取着してなる半導体素子
    収納用パッケージであって、該脚部が、該蓋体の最外縁
    部よりも内側に設けたことを特徴とする半導体素子収納
    用パッケージ。
  2. 【請求項２】前記高熱伝導性蓋体の熱膨張係数が、前記
    絶縁基板の熱膨張係数よりも小さいことを特徴とする請
    求項１記載の半導体素子収納用パッケージ。
  3. 【請求項３】前記半導体素子の上面を、高熱伝導性接着
    材によって前記高熱伝導性蓋体に接着してなる請求項１
    記載の半導体素子収納用パッケージ。
  4. 【請求項４】前記高熱伝導性蓋体が、アルミニウムとＳ
    ｉＣとの複合材料からなる請求項１記載の半導体素子収
    納用パッケージ。
  5. 【請求項５】前記絶縁基板が、ガラスセラミックスから
    なり、前記メタライズ配線層が銅を主成分とする導体か
    らなる請求項１記載の半導体素子収納用パッケージ。
  6. 【請求項６】前記半導体素子が前記絶縁基板表面のメタ
    ライズ配線層に、フリップチップ実装してなる請求項１
    記載の半導体素子収納用パッケージ。
JP2000160751A 2000-05-30 2000-05-30 半導体素子収納用パッケージ Pending JP2001338999A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000160751A JP2001338999A (ja) 2000-05-30 2000-05-30 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000160751A JP2001338999A (ja) 2000-05-30 2000-05-30 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2001338999A true JP2001338999A (ja) 2001-12-07

Family

ID=18664897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000160751A Pending JP2001338999A (ja) 2000-05-30 2000-05-30 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2001338999A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311597A (ja) * 2003-04-03 2004-11-04 Ngk Spark Plug Co Ltd 補強材付き半導体素子、半導体素子と補強材と基板とからなる配線基板及びその製造方法
WO2006080048A1 (ja) * 2005-01-25 2006-08-03 Fujitsu Limited 半導体装置
JP2006528846A (ja) * 2003-05-30 2006-12-21 ハネウエル・インターナシヨナル・インコーポレーテツド 集積型熱拡散器リッド
KR100893028B1 (ko) * 2002-10-24 2009-04-15 엘지이노텍 주식회사 반도체 소자 패키지 및 그 제조방법
JP2011119609A (ja) * 2009-12-07 2011-06-16 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
WO2011074221A1 (ja) * 2009-12-14 2011-06-23 パナソニック株式会社 半導体装置
JP4918088B2 (ja) * 2005-06-30 2012-04-18 インテル・コーポレーション エレクトロマイグレーション耐性を有し柔軟性のあるワイヤ相互接続、ナノサイズのはんだ組成、それらを形成するシステム、およびはんだ付けされたパッケージの組み立て方法
JP2012244132A (ja) * 2011-05-24 2012-12-10 Hitachi Ltd 半導体装置
JP2019009292A (ja) * 2017-06-26 2019-01-17 新光電気工業株式会社 放熱板及びその製造方法と電子部品装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100893028B1 (ko) * 2002-10-24 2009-04-15 엘지이노텍 주식회사 반도체 소자 패키지 및 그 제조방법
JP2004311597A (ja) * 2003-04-03 2004-11-04 Ngk Spark Plug Co Ltd 補強材付き半導体素子、半導体素子と補強材と基板とからなる配線基板及びその製造方法
JP2006528846A (ja) * 2003-05-30 2006-12-21 ハネウエル・インターナシヨナル・インコーポレーテツド 集積型熱拡散器リッド
WO2006080048A1 (ja) * 2005-01-25 2006-08-03 Fujitsu Limited 半導体装置
JPWO2006080048A1 (ja) * 2005-01-25 2008-06-19 富士通株式会社 半導体装置
JP4593616B2 (ja) * 2005-01-25 2010-12-08 富士通株式会社 半導体装置
JP4918088B2 (ja) * 2005-06-30 2012-04-18 インテル・コーポレーション エレクトロマイグレーション耐性を有し柔軟性のあるワイヤ相互接続、ナノサイズのはんだ組成、それらを形成するシステム、およびはんだ付けされたパッケージの組み立て方法
US8441118B2 (en) 2005-06-30 2013-05-14 Intel Corporation Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages
JP2011119609A (ja) * 2009-12-07 2011-06-16 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
US8673684B2 (en) 2009-12-07 2014-03-18 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method thereof
WO2011074221A1 (ja) * 2009-12-14 2011-06-23 パナソニック株式会社 半導体装置
CN102714195A (zh) * 2009-12-14 2012-10-03 松下电器产业株式会社 半导体装置
JPWO2011074221A1 (ja) * 2009-12-14 2013-04-25 パナソニック株式会社 半導体装置
US8598701B2 (en) 2009-12-14 2013-12-03 Panasonic Corporation Semiconductor device
JP2012244132A (ja) * 2011-05-24 2012-12-10 Hitachi Ltd 半導体装置
JP2019009292A (ja) * 2017-06-26 2019-01-17 新光電気工業株式会社 放熱板及びその製造方法と電子部品装置

Similar Documents

Publication Publication Date Title
JP2001338999A (ja) 半導体素子収納用パッケージ
JP3631638B2 (ja) 半導体素子用パッケージの実装構造
JP2006210575A (ja) 半導体素子用パッケージ
JP4013339B2 (ja) バンプを有する電子部品の製造方法
JP3842478B2 (ja) 半導体素子実装配線基板の実装構造
JP2002184942A (ja) 実装基板
JPH10189815A (ja) 半導体素子搭載基板の実装構造
JP3426827B2 (ja) 半導体装置
JP2000252392A (ja) 半導体素子搭載配線基板およびその実装構造
JP2001127219A (ja) 半導体素子収納用パッケージ
JP3872236B2 (ja) 配線基板およびその実装構造
JP2002076193A (ja) 半導体素子収納用パッケージおよびパッケージ実装基板
JPH083009Y2 (ja) 半導体素子収納用パッケージ
JP2001244390A (ja) 半導体素子用パッケージおよびその実装構造
JP3347583B2 (ja) 配線基板の実装構造
JPH10256413A (ja) 半導体パッケージ
JP3610239B2 (ja) 半導体素子搭載用配線基板およびその実装構造
JP2001102492A (ja) 配線基板およびその実装構造
JPH11289037A (ja) 放熱用金属板およびそれを用いた電子部品用パッケージ
JPH11340347A (ja) 半導体素子収納用パッケージ
JP2000114424A (ja) 半導体素子実装基板
JP3692215B2 (ja) 配線基板の実装構造
JP2001185643A (ja) エリアアレイ実装用パッケージ基板およびこれを用いた半導体装置
JP2001077224A (ja) 半導体素子収納用パッケージおよびその実装構造
JP2001044327A (ja) 配線基板およびその実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070411

A977 Report on retrieval

Effective date: 20090427

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20090512

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090915