JP4395003B2 - 積層型半導体装置 - Google Patents

積層型半導体装置 Download PDF

Info

Publication number
JP4395003B2
JP4395003B2 JP2004134382A JP2004134382A JP4395003B2 JP 4395003 B2 JP4395003 B2 JP 4395003B2 JP 2004134382 A JP2004134382 A JP 2004134382A JP 2004134382 A JP2004134382 A JP 2004134382A JP 4395003 B2 JP4395003 B2 JP 4395003B2
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor element
semiconductor
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004134382A
Other languages
English (en)
Other versions
JP2005317792A (ja
Inventor
欣一 熊谷
隆雄 西村
晃 高島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2004134382A priority Critical patent/JP4395003B2/ja
Publication of JP2005317792A publication Critical patent/JP2005317792A/ja
Application granted granted Critical
Publication of JP4395003B2 publication Critical patent/JP4395003B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は半導体装置に係り、特に、複数の半導体素子を搭載した複数の配線基板を積層した３次元構造を有する積層型半導体装置に関する。
近年の電子機器の発達に伴い、電子機器に使用される半導体装置には、小型化、薄型化、多機能化、高機能化、高密度化がますます要求されている。このような要求に対処すべく、半導体装置又は半導体パッケージの構造は、複数の半導体装置（又は半導体素子）を積層した三次元構造に移行しつつある。
通常、積層型半導体装置においては、複数の半導体装置（パッケージ）をそれぞれ個別に接続搭載した後、マザーボード上に実装している。この場合、それぞれの半導体素子に応じた基板を個々に設計・製造・試験を行った後に、それらの半導体装置を積層して一体化するため、組立後の歩留りを高く保つことができ、低コスト化を実現できる。
例えば、特許文献１には、積層型半導体装置が示されている。この半導体装置は、基板に対し、１又は複数の半導体素子を、ワイヤ、フリップチップ、ＴＡＢにより、基板の片面又は両面に実装した半導体パッケージを、複数積層した構造を有する。半導体パッケージ間は、それぞれのパッケージの基板の上面および裏面上の電極端子間を、半田ボール等を用いることで接続する。その接続端子の位置は、チップが実装してある領域より外側に設けられている。
また、特許文献２には、積層型半導体装置が示されている。この半導体装置は、放熱性の高い基板材料を使用した積層型半導体パッケージであり、ＭＣＭ（マルチ・チップ・モジュール）の放熱性を向上させるためのヒートシンクを容易に適応できる。
また、特許文献３には、積層型半導体装置の放熱構造が示されている。この半導体装置は、モジュールとモジュール間、及び、モジュールとマザーボード間に柔軟な素材からなる熱伝導材を挟持した構造を有する。ここで、モジュールは、半導体素子を配線基板上に実装することにより構成される。また、インターポーザに放熱用ビアを通して、マザーボードの放熱板に熱を伝導させる構造が示されている。さらに、マザーボードを貫通する穴をあけマザーボードの放熱板とモジュールを直接接触させる構造が示されている。
特開２００１−２２３２９７号公報 特開平６−１３５４１号公報 特開２０００−１２７６５号公報
ところで、積層型半導体装置の問題点として半導体装置間の隙間の問題があり、２つの半導体装置が互いに接触しない構造の場合、外部からの応力に対し半田接続部に応力が集中し、信頼性を低下させる原因になる可能性がある。
また、半導体装置間に隙間があいていることは空気の流入を促し、半導体素子から発生する熱を低下させることが期待されるが、小型の電子機器の場合には、空冷ファンなどの大型の冷却機構を取付けることができないため、かえって放熱性を悪化させる原因となる可能性がある。
一方、半導体装置同士が接触する、又は半導体装置とマザーボードが接触する構造の場合、半導体素子の発熱や周囲環境温度の上昇等により基板が熱膨張すると、半導体素子に無理な力がかかり、半導体素子が破損する可能性がある。この問題を回避するために、接触面に樹脂などを注入する方法がとられている。接触面に樹脂を注入することにより、半導体素子同士が直接接触することを避けるとともに半田接続部以外に幅広く均一に密着させるため、半導体パッケージ全体として放熱に寄与することができ、放熱性を向上することができる。
しかしながら、２つの向かい合うパッケージ面に半導体素子が搭載されない構造の場合には、半導体装置間の隙間は広くなり、上記のような手法は使用できなくなる。また、発熱量に大きな差があるような２つの半導体素子を実装する場合、発熱量の小さいチップに高温が伝播していき、誤動作の原因となる可能性もある。
上記のように積層型半導体装置の場合、半導体素子の動作により発生する熱は、複数の積層された半導体装置のうち、マザーボードに近い側の半導体装置の方が放熱効率が高く、マザーボードから遠い側の半導体装置は、発熱している半導体装置単体、及び、半導体装置間の接続部の半田ボールを介してのみ熱拡散するため、放熱効率が悪化するという問題がある。
このため、個々の半導体装置において放熱効率の差が大きく、場合によっては動作中の半導体素子の温度が必要以上に高くなって半導体素子が誤動作を起こしたり、破損してしまう可能性がある。
特許文献１に示される半導体装置の場合、積層する複数の半導体装置間の接続用端子を配置する位置は、予め所定の位置に設定しておく必要があり、その位置は、半導体素子を実装する領域の外側に限定される場合がある。例えば、基板の上面に半導体素子を実装した半導体装置の上段には、ＢＧＡ（ボール・グリッド・アレイ）型パッケージを積み重ねて接続することができないという問題がある。
特許文献２に示される半導体装置の場合、上下段の半導体装置間の接触部分には何もないか、ふた状の熱伝導材料によって高さ制御を行うため、積層した半導体装置の放熱効率が悪化する。さらに、半導体素子が下段パッケージの裏面に配置される場合には、有効な放熱のパスを持たないという問題がある。
特許文献３に示される半導体装置の場合、柔軟な素材からなる熱伝導材（接着剤）を使用するため、半導体装置間の隙間が広くなると使用できなくなる。さらに、半導体素子を熱の媒介として必ず使用するため、熱的に弱い半導体素子などを搭載できないという問題がある。
本発明は、上記の点に鑑みなされたものであり、その目的は、積層型半導体装置において、簡易で低コストな積層構造を用いて、個々の半導体素子の放熱効果を向上させ、或いは放熱効果を制御することによって個々の半導体素子を安定して動作させることを可能にすることである。
上記の課題を解決するために、本発明の第１の側面は、少なくとも第１の半導体素子と第２の半導体素子とを含む複数の半導体素子を内蔵する積層型半導体装置であって、第１の半導体素子を搭載し、第１の半導体素子と電気的に接合された第１の配線基板と、第２の半導体素子を搭載し、第２の半導体素子と電気的に接合され、かつ、前記第１の配線基板の上側に重なるように配置した第２の配線基板と、前記第１の配線基板の、第１の半導体素子との電気的な接合を阻害しない領域内に形成した貫通孔と、前記第１の配線基板の第１の半導体素子を搭載した面と反対側の面の電極パッドと、前記第１の配線基板の前記電極パッドと対向配置される前記第２の配線基板の第２の半導体素子を搭載した面と反対側の面の電極パッドとを電気的に接続する導電性部材と、前記第１の配線基板と前記第２の配線基板の間に挟持され、前記貫通孔を介して第１の半導体素子と前記第２の配線基板とに接触するように配置した熱伝導材とを備えることを特徴とする積層型半導体装置である。
上記課題を解決するため、本発明の第２の側面は、少なくとも第１の半導体素子と第２の半導体素子とを含む複数の半導体素子を内蔵し、マザーボード上に搭載される積層型半導体装置であって、第１の半導体素子を搭載し、第１の半導体素子と電気的に接合された第１の配線基板と、第２の半導体素子を搭載し、第２の半導体素子と電気的に接合され、かつ、前記第１の配線基板の上側に重なるように配置した第２の配線基板と、前記第１の配線基板の、第１の半導体素子との電気的な接合を阻害しない領域内でかつ、第１の半導体素子の搭載領域の外側に形成した貫通孔と、前記第１の配線基板の第１の半導体素子を搭載した面と反対側の面の電極パッドと、前記第１の配線基板の前記電極パッドと対向配置される前記第２の配線基板の、第２の半導体素子を搭載した面と反対側の面の電極パッドとを電気的に接続する導電性部材と、前記第１の配線基板と前記第２の配線基板の間に挟持され、前記貫通孔を介して、前記マザーボードと前記第２の配線基板とに接触するように配置した熱伝導材とを備えることを特徴とする積層型半導体装置である。
上記課題を解決するため、本発明の第３の側面は、少なくとも第１の半導体素子と第２の半導体素子とを含む複数の半導体素子を内蔵する積層型半導体装置であって、第１の半導体素子を搭載し、第１の半導体素子と電気的に接合された第１の配線基板と、第２の半導体素子を搭載し、第２の半導体素子と電気的に接合され、かつ、前記第１の配線基板の上側に配置した第２の配線基板と、前記第１の配線基板と前記第２の配線基板の間に配置し、前記第１及び前記第２の配線基板とそれぞれ電気的に接合され、かつ、前記第１の配線基板の上側に重なるように配置した第３の配線基板と、前記第１の配線基板の第１の半導体素子との電気的接合を阻害しない領域内に形成した第１の貫通孔と、前記第３の配線基板の前記第１及び前記第２の配線基板との電気的接合を阻害しない、前記第１の貫通孔と重なる領域内に形成した第２の貫通孔と、前記第３の配線基板の前記第２の配線基板と対向する面の電極パッドと、前記第３の配線基板の前記電極パッドと対向配置される前記第２の配線基板の、第２の半導体素子を搭載した面と反対側の面の電極パッドとを電気的に接続する第１の導電性部材と、前記第３の配線基板の前記第１の配線基板と対向する面の電極パッドと、前記第３の配線基板の前記電極パッドと対向配置される前記第１の配線基板の、第１の半導体素子を搭載した面と反対側の面の電極パッドとを電気的に接続する第２の導電性部材と、前記第１の配線基板と前記第３の配線基板の間に挟持され、前記第１の貫通孔及び第２の貫通孔を介して第１の半導体素子と前記第２の配線基板とに接触するように配置した熱伝導材とを備えることを特徴とする積層型半導体装置である。

また、本発明の第１又は第２の側面の積層型半導体装置において、前記第１の配線基板及び前記第２の配線基板は、金属を含有させた熱拡散層を備えるように構成してもよい。
また、本発明の第１乃至第３の側面の積層型半導体装置において、前記熱伝導材は、金属を含有させたエポキシ樹脂の接着剤を用いて、少なくとも前記第２の配線基板に接着固定されるように構成してもよい。
本発明の積層型半導体装置によれば、第１の配線基板と第２の配線基板間に熱伝導材を挟持することにより、第２の半導体素子から発生する熱を、第１の半導体素子へ、及び第１の半導体素子が搭載されているマザーボードへ速やかに熱拡散させることが可能である。したがって、個々の半導体素子の放熱効果を向上させ、安定して動作させることが可能である。また、熱伝導材を用いることにより、配線基板間の隙間の高さによらない基板の積層構造を実現すると共に、熱伝導材の厚さを制御することにより配線基板間の高さを調整することも可能である。
以下、本発明の実施形態について図面を用いて詳細に説明する。
図１は、本発明の第１の実施形態における積層型半導体装置の構成を示す。図２は、図１の積層型半導体装置の裏面を示す。図３は、図１の積層型半導体装置における熱伝導材の外形を示す。
図１に示すように、この実施形態の積層型半導体装置２０は、第１の半導体素子３を搭載した第１の配線基板１と、第２の半導体素子１１を搭載した第２の配線基板８とを積層した構造を有する。
図２に示すように、第１の配線基板１の裏面には、第１の半導体素子３が電気的に接続されている。例えば、第１の半導体素子３は、フェイスダウン実装により第１の配線基板１の裏面に電気的に接合される。すなわち、第１の半導体素子３は回路形成面を上側、裏面を下側にして、バンプ２を介して、第１の配線基板１の裏面の電極パッドに接合される。第１の半導体素子３と第１の配線基板１は接着剤４により接着固定されている。この接着剤４の材料には、例えば、熱硬化性エポキシ樹脂を用いることができる。
第１の配線基板１の、第１の半導体素子３が搭載されている以外の領域には、両面に電極パッド５が配設してある。第１の配線基板１の裏面の電極パッド５上には外部電極端子６が形成されている。この外部電極端子６の材料には、例えば、半田ボールを用いることができる。
第１の配線基板１の、第１の半導体素子３と第１の配線基板１間の電気的な接合を阻害しない領域（半導体素子領域の内側）に、厚さ方向に貫通する貫通孔７が形成されている。
第２の配線基板８の上面には接着剤１２により第２の半導体素子１１が接着固定されており、ワイヤ９により、第２の半導体素子１１と第２の配線基板８とが電気的に接続されている。第２の半導体素子１１は封止樹脂１３により封止されている。
第２の配線基板８には、裏面に電極パッド１４が配設してある。第２の配線基板８は、第１の配線基板１の上方に配置され、第２の配線基板８と第１の配線基板１とは、導電性部材１５により、電極パッド１４と電極パッド５において、電気的に接続されている。この導電性部材１５の材料には、例えば、半田ボールを使用することができる。
第１の配線基板１と第２の配線基板８の間には熱伝導材１０が配設されており、熱伝導材１０は、第１の配線基板１の貫通孔７を介し、第１の半導体素子３と第２の配線基板８とに接触するように配置されている。
図３に示すように、熱伝導材１０の外形は、第１の半導体素子３の上面（回路形成面）に適合させた裏面の形状と、第２の配線基板８の裏面に適合させた上面形状を有する。熱伝導材１０は、熱伝導率の高い接着剤（図示なし）を用いることにより、第１の半導体素子３と第２の配線基板８とに接着固定されている。熱伝導材１０の接着に用いる接着剤の材料としては、例えば、銀や銅などの金属を含有させたエポキシ樹脂を用いることができる。この熱伝導材１０用接着剤は用途に応じて柔軟性をもつ接着剤を用いてもよい。
熱伝導の効率を高めるため、熱伝導材１０の材料としては、例えば、アルミニウム、銅などの金属材、または、アルミナ、窒化ボロンなどのセラミック材を用いることができる。
この実施形態の熱伝導材１０は、第１の半導体素子３の回路形成面の形状に応じて、図３に示すようなＴ字型の断面形状を有する。ただし、この実施形態に限定されるものではなく、熱伝導材１０は、他の断面形状（例えば、ストレートな矩形状の断面形状）を有するものであってもよい。また、熱伝導材１０は、単一部材ではなく、複数の部材を組合わせた組立体により構成してもよい。熱伝導材１０による放熱性の効果としては、熱伝導材１０の大きさは、第２の半導体素子１１の大きさと同等かそれ以上の大きさにすることが望ましい。
図１の積層型半導体装置２０においては、第２の配線基板８と第１の半導体素子３の間に熱伝導材１０を介在させることによって、第２の半導体素子１１で発生した熱を速やかに第１の半導体素子３、及び第１の半導体素子３が搭載されているマザーボードに熱拡散させることができ、低熱抵抗の積層型半導体装置を容易に実現できる。この実施形態の積層型半導体装置の構造を用いることにより、半導体装置の高機能化、多機能化に有利となる。
また、互いに対向する、第１の配線基板１と第２の配線基板８の電極パッド同士を接合する方法として、導電性部材１５の材料を、外部電極端子６と同じ材料（半田ボール）にして接合することにより、簡易で低コストな基板の積層構造が実現できる。
また、熱伝導材１０を用いることにより、第１の配線基板１と第２の配線基板８間の隙間の高さによらない半導体装置の積層構造を実現できるとともに、逆に熱伝導材１０の厚さを制御することによって半導体装置間の高さを調整することも可能となり、二次実装の信頼性を向上できる。
本発明による積層型半導体装置は、具体的に開示された上記実施形態に限定されるものではなく、種々の変形や変更が可能である。
例えば、第１の配線基板１に搭載する半導体素子は１つに限らず、複数の半導体素子を搭載してもよい。その場合の各半導体素子と第１の配線基板１との接続（電極間の接合）は、フリップチップ方式、ＴＡＢ方式、ワイヤボンディング方式など、いずれかの方式を用いて行うことができる。また、全ての半導体素子の領域内に対して貫通孔７を形成する必要はなく、熱的に弱い半導体素子に対しては貫通孔を形成しない構成としてもよい。
また、第２の配線基板８に搭載する半導体素子は１つに限らず、複数の半導体素子を搭載してもよい。その場合の各半導体素子と第２の配線基板８との接続（電極間の接合）も、フリップチップ方式、ＴＡＢ方式、ワイヤボンディング方式など、いずれかの方式を用いて行うことができる。さらに、それら半導体素子は第２の配線基板８の上面または裏面、または両面のいずれに搭載してもよい。第２の配線基板８に搭載した半導体素子を樹脂で封止しない構成としてもよい。第２の配線基板８の裏面に半導体素子を搭載する場合には、熱伝導材１０はその半導体素子に接触するように配置するものとする。
次に、図４は、本発明の第２の実施態様における積層型半導体装置の構成を示す。図５は、図４の積層型半導体装置の裏面を示す。図６は、図４の積層型半導体装置における熱伝導材１０の外形を示す。
図４に示すように、この実施形態の積層型半導体装置２０Ａは、第１の半導体素子３を搭載した第１の配線基板１と、第２の半導体素子１１を搭載した第２の配線基板８とを積層した構造を有する。
図５に示すように、第１の配線基板１の裏面には、第１の半導体素子３が電気的に接続されている。例えば、第１の半導体素子３は回路形成面を上側、裏面を下側にして、バンプ２を介して第１の配線基板１の電極パッドに接合されている（フェイスダウン実装）。
図２の実施形態と異なり、この実施形態の第１の半導体素子３は中央に1列のパッドを配設した配線構造を有する。
第１の半導体素子３と第１の配線基板１とは接着剤４により接着固定されている。接着剤４の材料には、例えば、熱硬化性のエポキシ樹脂を用いることができる。
第１の配線基板１の、第１の半導体素子３が搭載されている以外の領域には、両面に電極パッド５が配設してある。第１の配線基板１の裏面の電極パッド５上には外部電極端子６が形成されている。この外部電極端子６の材料には、例えば、半田ボールを用いることができる。
第１の配線基板１の、第１の半導体素子３と第１の配線基板１との間の電気的な接合を阻害しない領域（半導体素子領域の内側）に、厚さ方向に貫通する貫通孔７ａが形成されている。この例では、第１の半導体素子３の回路形成面の形状に応じて、第１の配線基板１の、電気的な接合を阻害しない半導体素子領域内の２箇所に、貫通孔７ａが設けてある。
第２の配線基板８の上面には接着剤１２により第２の半導体素子１１が接着固定されており、ワイヤ９により、第２の半導体素子１１と第２の配線基板８とが電気的に接続されている。第２の半導体素子１１は封止樹脂１３により封止されている。
第２の配線基板８には、裏面に電極パッド１４が配設してある。第２の配線基板８は、第１の配線基板１の上方に配置され、第２の配線基板８と第１の配線基板１とは、導電性部材１５により、電極パッド１４と電極パッド５において、電気的に接続されている。この導電性部材１５の材料は、例えば、半田ボールを使用することができる。
第１の配線基板１と第２の配線基板８の間には熱伝導材１０ａが配置されており、この熱伝導材１０ａは、第１の配線基板１の貫通孔７ａを介し、第１の半導体素子３と第２の配線基板８に接触するように配置されている。
図６に示すように、熱伝導材１０ａの外形は、第１の半導体素子３の上面（回路形成面）に適合させた裏面の形状と、第２の配線基板８の裏面に適合させた上面形状を有する。熱伝導材１０ａは、熱伝導率の高い接着剤（図示なし）を用いることにより、第１の半導体素子３と第２の配線基板８とに接着固定されている。熱伝導材１０ａの接着に用いる接着剤の材料としては、例えば、銀や銅などの金属を含有させたエポキシ樹脂を用いることができる。この熱伝導材１０ａ用接着剤は用途に応じて柔軟性をもつ接着剤を用いてもよい。
熱伝導の効率を高めるため、熱伝導材１０ａの材料としては、例えば、アルミニウム、銅などの金属材、または、アルミナ、窒化ボロンなどのセラミック材を用いることができる。
この実施形態の熱伝導材１０ａは、第１の半導体素子３の回路形成面の形状に応じて、図６に示すようなΠ字型の断面形状を有する。ただし、この実施形態に限定されるものではなく、熱伝導材１０ａは、他の断面形状（例えば、ストレートな矩形状の断面形状）を有するものであってもよい。また、熱伝導材１０ａは、単一部材ではなく、複数の部材を組合わせた組立体により構成してもよい。熱伝導材１０ａによる放熱性の効果としては、熱伝導材１０ａの大きさは、第２の半導体素子１１の大きさと同等かそれ以上の大きさにすることが望ましい。
図４の積層型半導体装置２０Ａにおいては、第２の配線基板８と第１の半導体素子３の間に熱伝導材１０ａを介在させることによって、第２の半導体素子１１で発生した熱を速やかに第１の半導体素子３、及び第１の半導体素子３が搭載されているマザーボードに熱拡散させることができ、低熱抵抗の積層型半導体装置を容易に実現できる。この実施形態の積層型半導体装置の構造を用いることにより、半導体装置の高機能化、多機能化に有利となる。
また、互いに対向する、第１の配線基板１と第２の配線基板８の電極パッド同士を接合する方法として、導電性部材１５を、外部電極端子６と同じ材料（半田ボール）を用いて接合するため、簡易で低コストな基板の積層構造が実現できる。
また、熱伝導材１０ａを用いることにより、第１の配線基板１と第２の配線基板８の隙間の高さによらない半導体装置の積層構造ができるとともに、逆に熱伝導材１０ａの厚さを制御することによって半導体装置間の高さを調整することも可能となり、二次実装信頼性を向上できる。
本発明による積層型半導体装置は、具体的に開示された上記実施形態に限定されるものではなく、種々の変形や変更が可能である。
例えば、第１の配線基板１に搭載する半導体素子は１つに限らず、複数の半導体素子を搭載してもよい。その場合の各半導体素子と第１の配線基板１との接続（電極間の接合）は、フリップチップ方式、ＴＡＢ方式、ワイヤボンディング方式など、いずれかの方式を用いて行うことができる。また、全ての半導体素子の領域内に対して貫通孔を形成する必要はなく、熱的に弱い半導体素子に対しては貫通孔を形成しない構成としてもよい。
また、第２の配線基板８に搭載する半導体素子は１つに限らず、複数の半導体素子を搭載してもよい。その場合の各半導体素子と第２の配線基板８との接続（電極間の接合）も、フリップチップ方式、ＴＡＢ方式、ワイヤボンディング方式など、いずれかの方式を用いて行うことができる。さらに、それら半導体素子は第２の配線基板８の上面または裏面、または両面のいずれに搭載してもよい。第２の配線基板８に搭載した半導体素子を樹脂で封止しない構成としてもよい。第２の配線基板８の裏面に半導体素子を搭載する場合には、熱伝導材１０ａはその半導体素子に接触するように配置するものとする。
図７は、図４の積層型半導体装置の変形例の裏面を示す。図８は、図７の積層型半導体装置における熱伝導材１０ｂの外形を示す。
図７の積層型半導体装置２０Ｂの構成は、第１の配線基板１の貫通孔７ａと熱伝導材１０ａを除き、図４の積層型半導体装置２０Ａと同一であるので、対応する各構成部材の説明は省略する。
図５の実施形態と同様に、図７の第１の半導体素子３は中央に1列のパッドを配設した配線構造を有する。第１の配線基板１の、第１の半導体素子３と第１の配線基板１間の電気的な接合を阻害しない半導体素子領域内には、厚さ方向に貫通する貫通孔７ｂが形成されている。この例では、第１の半導体素子３の回路形成面の形状に応じて、第１の配線基板１の、電気的な接合を阻害しない半導体素子領域内の４箇所に、貫通孔７ｂが設けてある。
図８に示すように、熱伝導材１０ｂの外形は、第１の半導体素子３の上面（回路形成面）に適合させた裏面の形状と、第２の配線基板８の裏面に適合させた上面形状を有する。熱伝導材１０ｂは、熱伝導率の高い接着剤（図示なし）を用いることにより、第１の半導体素子３と第２の配線基板８とに接着固定されている。
この実施形態の熱伝導材１０ｂは、第１の半導体素子３の回路形成面の形状に応じて、図８に示すようなΠ字型の断面形状を有する。この熱伝導材１０ｂと第１の半導体素子３の回路形成面とは、図７に示すように、４箇所において、上記接着剤により接着固定される。
以上説明したように、この実施形態の積層型半導体装置によれば、搭載しようとする第１の半導体素子３の種類に応じて、第１の配線基板１の貫通孔と熱伝導材１０ｂの形状を変更するだけで、半導体素子の放熱効果を向上させた積層構造を実現できるので、簡易で低コストな積層型半導体装置を提供することができる。
次に、図９は、本発明の第３の実施態様における積層型半導体装置の構成を示す。図１０は、図９の積層型半導体装置の裏面を示す。図１１は、図９の積層型半導体装置における熱伝導材１０ｃの外形を示す。
図９に示すように、この実施形態の積層型半導体装置２０Ｃは、第１の半導体素子３を搭載した第１の配線基板１と、第２の半導体素子１１を搭載した第２の配線基板８とを積層した構造を有する。この積層型半導体装置２０Ｃは、第１の配線基板１がマザーボード（図示なし）上に搭載される。
図１０に示すように、第１の配線基板１の裏面には、第１の半導体素子３が電気的に接続されている。例えば、第１の半導体素子３は回路形成面を上側、裏面を下側にして、バンプ２を介して第１の配線基板１の電極パッドに接合されている（フェイスダウン実装）。
図２の第１の実施形態と同様に、この実施形態の第１の半導体素子３は左右に各1列のパッドを配設した配線構造を有する。
第１の半導体素子３と第１の配線基板１とは接着剤４により接着固定されている。この接着剤４の材料には、例えば、熱硬化性のエポキシ樹脂を用いることができる。
第１の配線基板１の、第１の半導体素子３が搭載されている以外の領域には、両面に電極パッド５が配設してある。第１の配線基板１の裏面の電極パッド５上には外部電極端子６が形成されている。この外部電極端子６の材料には、例えば、半田ボールを用いることができる。
第１の配線基板１の、第１の半導体素子３と第１の配線基板１との電気的な接合を阻害しない領域（半導体素子領域の外側）に、厚さ方向に貫通する貫通孔７ｃが形成されている。この例では、第１の半導体素子３の回路形成面の形状に応じて、第１の配線基板１の、電気的な接合を阻害しない半導体素子領域外の２箇所に、貫通孔７ｃが設けてある。
第２の配線基板８の上面には接着剤１２により第２の半導体素子１１が接着固定されており、ワイヤ９により、第２の半導体素子１１と第２の配線基板８とは電気的に接続されている。第２の半導体素子１１は封止樹脂１３により封止されている。
第２の配線基板８には、裏面に電極パッド１４が配設してある。第２の配線基板８は、第１の配線基板１の上方に配置され、第２の配線基板８と第１の配線基板１とは、導電性部材１５により、電極パッド１４と電極パッド５において、電気的に接続されている。この導電性部材１５の材料は、例えば、半田ボールを用いることができる。
第１の配線基板１と第２の配線基板８の間には熱伝導材１０ｃが配置されており、この熱伝導材１０ｃは、第１の配線基板１の貫通孔７ｃを介し、マザーボードと第２の配線基板８に接触するように配置されている。
図１１に示すように、熱伝導材１０ｃの外形は、マザーボードの上面に適合させた裏面の形状と、第２の配線基板８の裏面に適合させた上面形状を有する。熱伝導材１０ｃは、熱伝導率の高い接着剤（図示なし）を用いることにより、マザーボードと第２の配線基板８とに接着固定されている。熱伝導材１０ｃの接着に用いる接着剤の材料としては、例えば、銀や銅などの金属を含有させたエポキシ樹脂を用いることができる。この熱伝導材１０ｃ用接着剤は用途に応じて柔軟性をもつ接着剤を用いてもよい。
熱伝導の効率を高めるため、熱伝導材１０ｃの材料としては、例えば、アルミニウム、銅などの金属材、または、アルミナ、窒化ボロンなどのセラミック材を用いることができる。
この実施形態の熱伝導材１０ｃは、マザーボードの上面の形状に応じて、図１１に示すようなΠ字型の断面形状を有する。ただし、この実施形態に限定されるものではなく、熱伝導材１０ｃは、他の断面形状（例えば、ストレートな矩形状の断面形状）を有するものであってもよい。また、熱伝導材１０ｃは、単一部材ではなく、複数の部材を組合わせた組立体により構成してもよい。熱伝導材１０ｃによる放熱性の効果としては、熱伝導材１０ｃの大きさは、第２の半導体素子１１の大きさと同等かそれ以上の大きさにすることが望ましい。
図９の積層型半導体装置２０Ｃにおいては、第２の配線基板８と第１の配線基板１の間に熱伝導材１０ｃを介在させることによって、第２の半導体素子１１で発生した熱を速やかに、第１の配線基板１に、及び第１の配線基板１が搭載されているマザーボードに熱拡散させることができ、低熱抵抗の積層型半導体装置を容易に実現できる。これにより、半導体装置の高機能化、多機能化に有利となる。
また、互いに対向する、第１の配線基板１と第２の配線基板８の電極パッド同士を接合する方法として、導電性部材１５を、外部電極端子６と同じ材料（半田ボール）を用いて接合するため、簡易で低コストな基板の積層構造が実現できる。
また、熱伝導材１０ｃを用いることにより、第１の配線基板１と第２の配線基板８間の隙間の高さによらない半導体装置の積層構造ができるとともに、逆に熱伝導材１０ｃの厚さを制御することによって半導体装置間の高さを調整することも可能となり、二次実装の信頼性の向上できる。
上記実施形態の積層型半導体装置においては、第１の配線基板１と熱伝導材１０ｃ間に意図的に隙間を形成することによって、第２の半導体素子１１から発生する熱を、第１の半導体素子３を介さずに、直接マザーボードに熱拡散させることができる。これにより、個々の半導体素子で発生した熱の相互作用を減らすことができ、熱的に弱い半導体素子を、上下段どちらにも搭載することが可能になる。
本発明による積層型半導体装置は、具体的に開示された上記実施形態に限定されるものではなく、種々の変形や変更が可能である。
例えば、第１の配線基板１に搭載する半導体素子は１つに限らず、複数の半導体素子を搭載してもよい。その場合の各半導体素子と第１の配線基板１との接続（電極間の接合）は、フリップチップ方式、ＴＡＢ方式、ワイヤボンディング方式等、いずれかの方式を用いて行うことができる。また、全ての半導体素子周辺部に貫通孔を形成する必要はなく、熱的に弱い半導体素子の周辺部には貫通穴を形成しない構成としてもよい。また、貫通孔７ｃの数も任意に設定できる。
また、第２の配線基板８に搭載する半導体素子は１つに限らず、複数の半導体素子を搭載してもよい。その場合の各半導体素子と第２の配線基板８との接続（電極間の接合）も、フリップチップ方式、ＴＡＢ方式、ワイヤボンディング方式等、いずれかの方式を用いて行うことができる。さらに、それらの半導体素子は、第２の配線基板８の上面または裏面、または両面のいずれに搭載してもよい。半導体素子を樹脂で封止しない構成としてもよい。第２の配線基板８の裏面に半導体素子を搭載する場合には、熱伝導材１０ｃはその半導体素子に接触するように配置するものとする。
次に、図１２は、本発明の第４の実施態様における積層型半導体装置の構成を示す。図１３は、図１２の積層型半導体装置の裏面を示す。図１４は、図１２の積層型半導体装置における熱伝導材１０ｄの外形を示す。
図１２に示すように、この実施形態の積層型半導体装置２０Ｄは、第１の半導体素子３を搭載した第１の配線基板１と、第２の半導体素子１１を搭載した第２の配線基板８と、第１の配線基板１と第２の配線基板８の間に配置し、半導体素子を搭載しない第３の配線基板２８とを積層した構造を有する。
図１３に示すように、第１の配線基板１の裏面には、第１の半導体素子３が電気的に接続されている。例えば、第１の半導体素子３は回路形成面を上側、裏面を下側にして、バンプ２を介して第１の配線基板１の裏面の電極パッドに接合されている（フェイスダウン実装）。
図２の実施形態と同様に、この実施形態の第１の半導体素子３は左右に各1列のパッドを配設した配線構造を有する。
第１の半導体素子３と第１の配線基板１とは接着剤４により接着固定されている。この接着剤４の材料には、例えば、熱硬化性のエポキシ樹脂を用いることができる。
第１の配線基板１の、第１の半導体素子３が搭載されている以外の領域には、両面に電極パッド５が配設してある。第１の配線基板１の裏面の電極パッド５上には外部電極端子６が形成されている。この外部電極端子６の材料には、例えば、半田ボールを用いることができる。
第１の配線基板１の、第１の半導体素子３と第１の配線基板１との電気的な接合を阻害しない領域（半導体素子領域の内側）に、厚さ方向に貫通する貫通孔７が形成されている。
第２の配線基板８の上面には接着剤１２により第２の半導体素子１１が接着固定されており、ワイヤ９により、第２の半導体素子１１と第２の配線基板８とが電気的に接続されている。第２の半導体素子１１は封止樹脂１３により封止されている。
第２の配線基板８には、裏面に電極パッド１４が配設してある。
第３の配線基板２８には半導体素子が直接搭載されていない。すなわち、第１の配線基板１や第２の配線基板８と異なり、第３の配線基板２８には、半導体素子が接着剤を用いて接着固定されていない。
第３の配線基板２８には、裏面側に導体配線部３１ａが形成してあり、導体配線部３１ａは絶縁樹脂３２ａにより被覆されている。絶縁樹脂３２ａの部分に形成された開口部により、裏面側の電極パッド３４ａが形成されている。また、表面側に導体配線部３１ｂが形成してあり、導体配線部３１ｂは絶縁樹脂３２ｂにより被覆されている。絶縁樹脂３２ｂの部分に形成された開口部により、表面側の電極パッド３４ｂが形成されている。
導体３１ａと導体３１ｂは、基板部に形成された開口部より、電気的に接続されている。
第３の配線基板２８には、電極パッド３４ａ及び３４ｂの電気的接合を阻害しない、第１の配線基板１の貫通孔７と重なる領域内に、厚さ方向に貫通する貫通孔３７が形成されている。
第３の配線基板２８は、第１の配線基板１の上方に配置され、第３の配線基板２８と第１の配線基板１とは、導電性部材３５により、電極パッド３４ａにおいて電気的に接続されている。この導電性部材３５の材料には、例えば、半田ボールを用いることができる。
第２の配線基板８は、第３の配線基板２８の上方に配置され、第２の配線基板８と第３の配線基板２８とは、導電性部材１５により、電極パッド１４において電気的に接続されている。この導電性部材１５の材料にも、例えば、半田ボールを用いることができる。
第１の配線基板１と第３の配線基板２８の間、及び第３の配線基板２８と第２の配線基板８の間には熱伝導材１０ｄが配置されており、この熱伝導材１０ｄは、第１の配線基板１の貫通孔７と第３の配線基板２８の貫通孔３７を介して、第１の半導体素子３と第２の配線基板８とに接触するように配置されている。
図１４に示すように、熱伝導材１０ｄの外形は、第１の半導体素子３の上面（回路形成面）に適合させた裏面の形状と、第２の配線基板８の裏面に適合させた上面形状を有する。熱伝導材１０ｄは、熱伝導率の高い接着剤（図示なし）を用いることにより、第１の半導体素子３と第２の配線基板８とに接着固定されている。熱伝導材１０ｄの接着に用いる接着剤の材料としては、例えば、銀や銅などの金属を含有させたエポキシ樹脂を用いることができる。この熱伝導材１０ｄ用接着剤は用途に応じて柔軟性をもつ接着剤を用いてもよい。
熱伝導の効率を高めるため、熱伝導材１０ｄの材料としては、例えば、アルミニウム、銅などの金属材、または、アルミナ、窒化ボロンなどのセラミック材を用いることができる。
この実施形態の熱伝導材１０ｄは、第１の半導体素子３の回路形成面の形状に応じて、図１４に示すような十字型の断面形状を有する。ただし、この実施形態に限定されるものではなく、熱伝導材１０ｄは、他の断面形状（例えば、ストレートな矩形状の断面形状）を有するものであってもよい。また、熱伝導材１０は、単一部材ではなく、複数の部材を組合わせた組立体により構成してもよい。熱伝導材１０ｄによる放熱性の効果としては、熱伝導材１０ｄの大きさは、第２の半導体素子１１の大きさと同等かそれ以上の大きさにすることが望ましい。
図１２の積層型半導体装置２０Ｄによれば、第３の配線基板２８の上面には、端子配列を任意に設定することにより、所定の電極端子配列を有する第２の配線基板８を積載接続できるため、半導体装置の設計の自由度が向上し、複数の半導体装置を組み合わせて機能するようなシステムを有する積層型半導体装置が容易に実現できる。また、第３の配線基板２８自体が放熱板を兼用しているため、低熱抵抗の積層型半導体装置を容易に実現できる。
また、熱伝導材１０ｄを用いることにより、第１の配線基板１と第３の配線基板２８の隙間の高さによらない半導体装置の積層構造ができるとともに、逆に熱伝導材１０ｄの厚さを制御することによって半導体装置間の高さを調整することも可能となり、二次実装の信頼性を向上できる。
また、第２の配線基板８と第１の半導体素子３の間に熱伝導材１０ｄを介在させることにより、第２の半導体素子１１で発生した熱を速やかに第１の半導体素子３に、及び第１の半導体素子３が搭載されているマザーボードに熱拡散させることができ、低熱抵抗の積層型半導体装置を容易に実現できる。これにより、半導体装置の高機能化、多機能化に有利となる。
また、互いに対向する、上下の配線基板の電極パッド同士を接合する方法として、導電性部材１５と３５を、外部電極端子６と同じ材料（半田ボール）を用いて接合するため、簡易で低コストな基板の積層構造が実現できる。
本発明による積層型半導体装置は、具体的に開示された上記実施形態に限定されるものではなく、種々の変形や変更が可能である。
例えば、第１の配線基板１に搭載する半導体素子は１つに限らず、複数の半導体素子を搭載してもよい。その場合の各半導体素子と第１の配線基板１との接続（電極間の接合）は、フリップチップ方式、ＴＡＢ方式、ワイヤボンディング方式等、いずれかの方式を用いて行うことができる。また、全ての半導体素子の領域内に対して貫通孔を形成する必要はなく、熱的に弱い半導体素子に対しては貫通穴を形成しない構成としてもよい。
また、第２の配線基板８に搭載する半導体素子は１つに限らず、複数の半導体素子を搭載してもよい。その場合の各半導体素子と第２の配線基板８との接続（電極間の接合）も、フリップチップ方式、ＴＡＢ方式、ワイヤボンディング方式等、いずれかの方式を用いて行うことができる。さらに、それらの半導体素子は、第２の配線基板８の上面または裏面、または両面のいずれに搭載してもよい。半導体素子を樹脂で封止しない構成としてもよい。第２の配線基板８の裏面に半導体素子を搭載する場合には、熱伝導材１０ｄはその半導体素子に接触するように配置するものとする。
次に、図１５は、本発明の第５の実施態様における積層型半導体装置の構成を示す。
図１５に示す積層型半導体装置は、図１の積層型半導体装置２０の構成と比較すると、第１の配線基板及び第２の配線基板の構成が異なる点を除けば、他の構成は図１の積層型半導体装置２０と同一であるので、その説明を省略する。
図１５に示すように、この実施形態の積層型半導体装置２０Ｅにおいて、第１の配線基板１と第２の配線基板８は、放熱性を向上させるための第１の熱拡散層１６と第２の熱拡散層１７をそれぞれ備えている。これらの熱拡散層は、例えば、アルミニウム、銅などの金属層により形成される。
図１５の積層型半導体装置２０Ｅにおいては、各配線基板に、熱伝導性の高いアルミニウムや銅などの金属の熱拡散層を付加することにより、放熱効果を一層向上させた、低熱抵抗の積層型半導体装置が実現できる。
なお、１つの配線基板に対して熱拡散層は複数層あっても問題がなく、信号ピンなどと独立の配線にすることによって側面から外部に露出した状態で形成してもよい。また、熱拡散層の厚さは任意に設定することができる。
次に、図１６は、本発明の第６の実施態様における積層型半導体装置の構成を示す。
図１６に示す積層型半導体装置は、図１の積層型半導体装置２０の構成と比較すると、第１の配線基板、第２の配線基板及び熱伝導材の構成が異なる点を除けば、他の構成は図１の積層型半導体装置２０と同一であるので、その説明を省略する。
図１６に示すように、この実施形態の積層型半導体装置２０Ｆにおいては、図１５と同様に、第１の配線基板１と第２の配線基板８が、放熱性を向上させるための第１の熱拡散層１６と第２の熱拡散層１７をそれぞれ備えている。これらの熱拡散層は、例えば、アルミニウム、銅などの金属層により形成される。
第１の配線基板１には、第１の半導体素子３と第１の配線基板１との電気的な接合を阻害しない領域に、厚さ方向において熱拡散層１６まで達する溝７ｆが形成してある。
第１の配線基板１と第２の配線基板８の間には熱伝導材１０ｆが配置されており、この熱伝導材１０ｆは、第１の配線基板１の溝７ｆを介して、第１の配線基板１の熱拡散層１６と第２の配線基板８とに接触するように配置されている。
図１６の積層型半導体装置２０Ｆにおいては、各配線基板に、熱伝導性の高いアルミニウムや銅などの金属の熱拡散層を付加することにより、放熱効果を一層向上させた、低熱抵抗の積層型半導体装置が実現できる。
また、熱拡散層１６に熱伝導材１０ｆを接触させることにより、第１の半導体素子３に直接接触させることを回避することができ、第１の半導体素子３への熱影響を避けることができる。従って、図１６の積層型半導体装置２０Ｆによれば、熱的に弱い半導体素子であっても搭載可能である。また、半導体素子へ直接応力負荷が加わることも避けることができる。
なお、第２の配線基板８の裏面に別の半導体素子が搭載されていない場合には、第２の配線基板８側にも熱拡散層１７に達する溝を形成するように構成してもよい。
また、１つの配線基板に対して熱拡散層は複数層あっても問題がなく、信号ピンなどと独立の配線にすることによって側面から外部に露出した状態で形成してもよい。また、熱拡散層の厚さは任意に設定することができる。
本発明は、具体的に開示された上記実施態様に限定されるものではなく、請求の範囲から逸脱することなく、種々の変形や変更が可能である。
本発明の第１の実施態様における積層型半導体装置の構成を示す断面図である。 図１の積層型半導体装置の裏面を示す底面図である。 図１の積層型半導体装置における熱伝導材１０の外形を示す斜視図である。 本発明の第２の実施態様における積層型半導体装置の構成を示す断面図である。 図４の積層型半導体装置の裏面を示す底面図である。 図４の積層型半導体装置における熱伝導材１０ａの外形を示す斜視図である。 図４の積層型半導体装置の変形例の裏面を示す底面図である。 図７の積層型半導体装置における熱伝導材１０ｂの外形を示す斜視図である。 本発明の第３の実施態様における積層型半導体装置の構成を示す断面図である。 図９の積層型半導体装置の裏面を示す底面図である。 図９の積層型半導体装置における熱伝導材１０ｃの外形を示す斜視図である。 本発明の第４の実施態様における積層型半導体装置の構成を示す断面図である。 図１２の積層型半導体装置の裏面を示す底面図である。 図１２の積層型半導体装置における熱伝導材１０ｄの外形を示す斜視図である。 本発明の第５の実施態様における積層型半導体装置の構成を示す断面図である。 本発明の第６の実施態様における積層型半導体装置の構成を示す断面図である。
符号の説明
１ 第１の配線基板
２ バンプ
３ 第１の半導体素子
４ 接着剤
５ 電極パッド
６ 外部電極端子
７ 貫通孔
８ 第２の配線基板
９ ワイヤ
１０，１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ 熱伝導材
１１ 第２の半導体素子
１２ 接着剤
１３ 封止樹脂
１４、３４ 電極パッド
１５，３５ 導電性部材
２０，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｅ，２０Ｆ 積層型半導体装置
２８ 第３の配線基板
３１ 導体配線部
３２ 絶縁樹脂

Claims (5)

  1. 少なくとも第１の半導体素子と第２の半導体素子とを含む複数の半導体素子を内蔵する積層型半導体装置であって、
    第１の半導体素子を搭載し、第１の半導体素子と電気的に接合された第１の配線基板と、
    第２の半導体素子を搭載し、第２の半導体素子と電気的に接合され、かつ、前記第１の配線基板の上側に重なるように配置した第２の配線基板と、
    前記第１の配線基板の、第１の半導体素子との電気的接合を阻害しない領域内に形成した貫通孔と、
    前記第１の配線基板の、第１の半導体素子を搭載した面と反対側の面の電極パッドと、前記第１の配線基板の前記電極パッドと対向配置される前記第２の配線基板の、第２の半導体素子を搭載した面と反対側の面の電極パッドとを電気的に接続する導電性部材と、
    前記第１の配線基板と前記第２の配線基板の間に挟持され、前記貫通孔を介して第１の半導体素子と前記第２の配線基板とに接触するように配置した熱伝導材と
    を備えることを特徴とする積層型半導体装置。
  2. 少なくとも第１の半導体素子と第２の半導体素子とを含む複数の半導体素子を内蔵し、マザーボード上に搭載される積層型半導体装置であって、
    第１の半導体素子を搭載し、第１の半導体素子と電気的に接合された第１の配線基板と、
    第２の半導体素子を搭載し、第２の半導体素子と電気的に接合され、かつ、前記第１の配線基板の上側に重なるように配置した第２の配線基板と、
    前記第１の配線基板の、第１の半導体素子との電気的接合を阻害しない領域内でかつ、第１の半導体素子の搭載領域の外側に形成した貫通孔と、
    前記第１の配線基板の、第１の半導体素子を搭載した面と反対側の面の電極パッドと、前記第１の配線基板の前記電極パッドと対向配置される前記第２の配線基板の、第２の半導体素子を搭載した面と反対側の面の電極パッドとを電気的に接続する導電性部材と、
    前記第１の配線基板と前記第２の配線基板の間に挟持され、前記貫通孔を介して、前記マザーボードと前記第２の配線基板とに接触するように配置した熱伝導材と
    を備えることを特徴とする積層型半導体装置。
  3. 少なくとも第１の半導体素子と第２の半導体素子とを含む複数の半導体素子を内蔵する積層型半導体装置であって、
    第１の半導体素子を搭載し、第１の半導体素子と電気的に接合された第１の配線基板と、
    第２の半導体素子を搭載し、第２の半導体素子と電気的に接合され、かつ、前記第１の配線基板の上側に配置した第２の配線基板と、
    前記第１の配線基板と前記第２の配線基板の間に配置し、前記第１及び前記第２の配線基板とそれぞれ電気的に接合され、かつ、前記第１の配線基板の上側に重なるように配置した第３の配線基板と、
    前記第１の配線基板の、第１の半導体素子との電気的接合を阻害しない領域内に形成した第１の貫通孔と、
    前記第３の配線基板の、前記第１及び前記第２の配線基板との電気的接合を阻害しない、前記第１の貫通孔と重なる領域内に形成した第２の貫通孔と、
    前記第３の配線基板の、前記第２の配線基板と対向する面の電極パッドと、前記第３の配線基板の前記電極パッドと対向配置される前記第２の配線基板の、第２の半導体素子を搭載した面と反対側の面の電極パッドとを電気的に接続する第１の導電性部材と、
    前記第３の配線基板の、前記第１の配線基板と対向する面の電極パッドと、前記第３の配線基板の前記電極パッドと対向配置される前記第１の配線基板の、第１の半導体素子を搭載した面と反対側の面の電極パッドとを電気的に接続する第２の導電性部材と、
    前記第１の配線基板と前記第３の配線基板の間に挟持され、前記第１の貫通孔及び第２の貫通孔を介して第１の半導体素子と前記第２の配線基板とに接触するように配置した熱伝導材と
    を備えることを特徴とする積層型半導体装置。
  4. 前記第１の配線基板及び前記第２の配線基板は、金属を含有させた熱拡散層を備えることを特徴とする請求項１又は２記載の積層型半導体装置。
  5. 前記熱伝導材は、金属を含有させたエポキシ樹脂の接着剤を用いて、少なくとも前記第２の配線基板に接着固定されることを特徴とする請求項１乃至３のいずれかに記載の積層型半導体装置。
JP2004134382A 2004-04-28 2004-04-28 積層型半導体装置 Expired - Fee Related JP4395003B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004134382A JP4395003B2 (ja) 2004-04-28 2004-04-28 積層型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004134382A JP4395003B2 (ja) 2004-04-28 2004-04-28 積層型半導体装置

Publications (2)

Publication Number Publication Date
JP2005317792A JP2005317792A (ja) 2005-11-10
JP4395003B2 true JP4395003B2 (ja) 2010-01-06

Family

ID=35444890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004134382A Expired - Fee Related JP4395003B2 (ja) 2004-04-28 2004-04-28 積層型半導体装置

Country Status (1)

Country Link
JP (1) JP4395003B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9826623B2 (en) 2013-05-22 2017-11-21 Kaneka Corporation Heat dissipating structure

Also Published As

Publication number Publication date
JP2005317792A (ja) 2005-11-10

Similar Documents

Publication Publication Date Title
US9312239B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
JP4917225B2 (ja) 半導体装置
US8885356B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
US9806017B2 (en) Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US7193320B2 (en) Semiconductor device having a heat spreader exposed from a seal resin
US8338963B2 (en) Multiple die face-down stacking for two or more die
US20060055018A1 (en) Semiconductor device
EP2652783A1 (en) Enhanced stacked microelectronic assemblies with central contacts
US20090039490A1 (en) Mounting assembly of semiconductor packages prevent soldering defects caused by substrate warpage
KR20060101340A (ko) 적층형 반도체 장치
JP2003324183A (ja) 半導体装置
JP4395003B2 (ja) 積層型半導体装置
JP3450477B2 (ja) 半導体装置及びその製造方法
JP3024596B2 (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置
JPH11111882A (ja) Ｂｇａ型半導体装置用配線基板およびｂｇａ型半導体装置
JP2010251566A (ja) 配線基板、半導体装置、半導体モジュールおよびその製造方法
KR20030008450A (ko) 볼 그리드 어레이형 적층 패키지
KR19990003756U (ko) 적층형 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070312

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091016

R150 Certificate of patent or registration of utility model

Ref document number: 4395003

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees