JP2009278064A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2009278064A
JP2009278064A JP2009031361A JP2009031361A JP2009278064A JP 2009278064 A JP2009278064 A JP 2009278064A JP 2009031361 A JP2009031361 A JP 2009031361A JP 2009031361 A JP2009031361 A JP 2009031361A JP 2009278064 A JP2009278064 A JP 2009278064A
Authority
JP
Japan
Prior art keywords
substrate
wiring
semiconductor chip
tape
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009031361A
Other languages
English (en)
Inventor
Masatoshi Shinagawa
雅俊 品川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009031361A priority Critical patent/JP2009278064A/ja
Priority to US12/411,734 priority patent/US20090261465A1/en
Publication of JP2009278064A publication Critical patent/JP2009278064A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ＰＯＰ積層される上下パッケージ間の接続不良を改善すると共に、下パッケージの基板配線設計の容易化を実現する。
【解決手段】半導体装置は、基板配線１１１を有する基板１２０と、基板１２０に搭載された半導体チップ１２１と、半導体チップ１２１と基板配線１１１とを電気的に接続する第１の導電体１２２と、基板１２０上に搭載された導電性パッド２２０３と、導電性パッド２２０３に電気的に接続され、基板配線１１１とは異なる配線経路となる配線部材２２０１とを備える。
【選択図】図２４

Description

本発明は、半導体パッケージを積層した半導体装置における上下半導体パッケージ間の接続不良改善と、上下半導体パッケージ間の電気的接続を実現するための基板配線設計の簡易化に関するものである。
携帯電話、デジタルスチルカメラ等の各種電子機器の小型化及び高機能化の要請に伴い、半導体装置の高機能化、処理速度の高速化、低コスト化、開発期間短縮等に対応した高度なパッケージ技術が要求されている。そのような高度なパッケージ技術の一つに、図２３に示すような半導体パッケージを積層するＰＯＰ（Package on Package）構造の半導体装置がある。
ここで、図２３に示す半導体パッケージについて簡単に説明する。
図２３の半導体パッケージは、下パッケージ１０上に上パッケージ５０が半田ボール５１を介してＰＯＰ積層された構造を有する。半田ボール５１は、下パッケージ１０上に設けられた表面基板配線１１上に接続されている。
下パッケージ１０は３層の樹脂基板２０を備え、該３層の樹脂基板２０には表面基板配線１１、層間配線１５及び裏面基板配線１３と、これらの配線間を接続するビア１２とにより配線構造が形成されている。下パッケージ１０の上面には接着シート２３により半導体チップ２１が固定されている。ここで、半導体チップ２１と下パッケージ１０とは、表面基板配線１１及びその上に設けられた金バンプ２２を介して電気的に接続されている。また、裏面基板配線１３には半田ボール１４が設けられている。
また、上パッケージ５０は、樹脂基板６０上に半導体チップ５４及び５５が積層した状態にて接着シート５６により固定され、モールド封止樹脂５２によって封止された構造を有する。ここで、樹脂基板６０上には基板配線５７が設けられ、基板配線５７のうちの幾つかと半導体チップ５４とがボンディングワイヤー５９により電気的に接続されていると共に、基板配線５７の他のものと半導体チップ５５とが金バンプ５８により電気的に接続されている。
上パッケージ５０と下パッケージ１０とは個別に独立して組み立てられ、その後、リフロー工程により半田ボール５１を介して電気的に接続される。
このようなＰＯＰ構造の半導体装置において、積層する上パッケージと下パッケージとに互いに反対方向の反りが発生し、これに起因する半田ボール不着（接続の不良）を生じる場合がある。そこで、特許文献１には、積層する半導体パッケージの構成を、テープ基板が用いられたものに変更することが開示されている。
特開２００７−１２３４５４
しかしながら、ＰＯＰ構造として積層される各パッケージは、それぞれ別のメーカーで作成されることが多く、個別に最適な組み立てが選択されている。このため、特許文献１の構成の採用を難しくする以下のような問題が生じている。
まず、上側のパッケージを作成するメーカーにおいては、特許文献１の技術のようにテープ基板を用いて製品化するよりも樹脂基板を用いて製品化する方が汎用性が高く、コストの面からもテープ基板の採用は不利である。また、特許文献１のように半田ボールにより半導体チップを積み上げた場合、半田ボールの数だけ電圧降下が発生することになる。このため、図２３に示すように半導体チップを直接積み上げてワイヤーボンディングにより接続する方法に比べると、特許文献１の方法は電気特性の点において不利である。
このため、上側のパッケージとして特許文献１の方法は採用されにくい。
次に、下側のパッケージを作成するメーカーにおいては、樹脂基板中の配線引き回しが複雑である。具体的に、半導体チップから基板表面側に設けられた上パッケージ接続パッド（表面基板配線）まで引き回される配線と、半導体チップから基板裏面側の半田ボールまで引き回される配線とが混在する。このため、これらの配線の交差を避けるために多層の基板が必要であり、特許文献１の方法では対応することができない。更に、一般に多層基板は高コストであるため可能なら使用を避けることが望まれる。
更に、上パッケージと下パッケージとを積層する工程を担当するメーカーにおいては、特許文献１のようなテープ基板により作成された半導体装置の積層を行なう場合、特別な装置が必要となる。このため、図２３のような樹脂基板を用いた製品に比べてテープ基板を用いた製品は取り扱い難い。
よって、このような問題の解決と半田ボール不着の解決の両立が課題となっている。
以上の課題に鑑み、本発明は、積層構造の半導体パッケージにおいて、積層時の半田ボール不着問題の解決と、下パッケージの基板設計の簡易化とを実現することを目的とする。
前記の目的を達成するため、本開示の半導体装置は、基板配線を有する基板と、基板に搭載された半導体チップと、半導体チップと基板配線とを電気的に接続する第１の導電体と、基板上に搭載された導電性パッドと、導電性パッドに電気的に接続され、基板配線とは異なる配線経路となる配線部材とを備える。
このような半導体装置を下パッケージとして用い、その上に上パッケージを積層してＰＯＰ構造半導体装置とすると、以下に説明するように、上下パッケージの反りによる半田ボール不着の問題を防ぐと共に、下パッケージの基板の設計を簡易化することができる。
ＰＯＰ構造半導体装置において、下パッケージの半導体チップから上パッケージの半導体チップに接続する第１の配線経路と、下パッケージの半導体チップから下パッケージの基板の裏面に接続する第２の配線経路とを混在させ且つ交差しないように形成する必要がある。図２３を参照して説明したようなＰＯＰ構造半導体装置の場合、これら２種類の配線経路を下パッケージの基板内の配線のみによって形成する必要があり、その結果として多層の基板を使用することが必要であった。
これに対し、本発明の半導体装置の場合、基板上に備えられた配線部材を利用し、基板配線とは異なる配線経路（特に、上パッケージの半導体チップに接続する第１の配線経路）を形成することができる。このため、基板に形成する基板配線の設計は単純化が可能となり、従来よりも積層枚数が少ない又は単層の基板を用いることができる。この結果、基板のコスト削減、設計期間の短縮等も可能である。
ここで、基板上に配線部材を設けることによる半導体装置の高さの増加は、基板の積層数が少なくなることにより相殺される。このため、半導体装置の高さの増加は抑制されている。
本開示の半導体装置において、テープ基板配線及びテープ基板配線を挟み込む絶縁層を有し、半導体チップ上を含む基板上に設けられたテープ基板と、テープ基板配線と基板配線とを電気的に接続する第２の導電体とを備え、配線部材は、テープ基板配線であり、導電性パッドは、テープ基板上に搭載され且つテープ基板配線に電気的に接続されていることが好ましい。
また、本開示の半導体装置において、配線部材は、金属細線であることも好ましい。
前記配線部材を実現するための構成として、テープ基板は、半導体装置の高さを低減する（増加を抑制する）効果が優れている。この一方、金属細線は、低コストという点において優れている。
また、基板と導電性パッドとの間に、弾性を有する接着材料が備えられていることが好ましい。
ＰＯＰ構造半導体装置において、上下パッケージの基板は温度変化に応じて互いに反対の向きに反る傾向があり、半田ボールを挟んだ上下パッケージ間の距離の変化等に起因して、半田ボール不着の問題が生じていた。しかし、本開示の半導体装置を下パッケージとするＰＯＰ構造半導体装置の場合、下パッケージの基板上の導電性パッドと上パッケージの基板とが半田ボールによって接続され、導電性パッドと基板とが接着材料を用いて接続された構成とすることができる。このため、基板の反りが生じて上下パッケージの基板間の距離が変化したとしても、接着材料が変形することにより半田ボール不着の発生を防ぐことができる。
また、半導体チップは、ペースト材又は封止樹脂により基板上に固定されていることが好ましい。
半導体チップの搭載方法として、このようにすることができる。
また、半導体チップと第２の導電体との間の領域、及び、第２の導電体と接着材料との間の領域の少なくとも一方に、基板とテープ基板とを接着するための接着剤又は接着シートを更に備えることが好ましい。
このようにすると、基板とテープ基板との接続をより確実にすることができる。特に、接着剤又は接着シートを第２の導電体の近傍に配置することにより、第２の導電体の接続をより確実にして信頼性を向上することができる。
また、第１の導電体は、半導体チップと基板配線とを接続するボンディングワイヤーであり、半導体チップとボンディングワイヤーとを封止する封止樹脂を更に備えることが好ましい。
このように、本発明の半導体装置には汎用的なワイヤーボンディング方式を使用することもでき、この方法はフリップチップ方式よりも低コストである。また、上パッケージと同じモールド封止樹脂材料を用いることにより、パッケージの反りを補正することもできる。
また、半導体チップ上に積層される少なくとも１つの他の半導体チップと、該他の半導体チップと基板配線とを接続するボンディングワイヤーと、半導体チップ、他の半導体チップ及びボンディングワイヤーを封止する封止樹脂とを更に備え、接着材料及び第２の導電体は、他の半導体チップが積層されていることに応じた高さに設定されていることが好ましい。
このように、本発明の半導体装置において、複数積層された半導体チップを用いる場合にも適用可能であり、多目的の仕様に対応することができる。
また、第２の導電体の位置を含む領域に、基板とテープ基板とを接着するための接着剤又は接着シートを備え、第２の導電体は、テープ基板に設けられ且つ基板に向かって突状であり、接着剤又は接着シートを貫通して基板配線と電気的に接続していることが好ましい。
このようにすると、突状の第２の導電体を用いることにより第２の導電体と基板配線との接続精度を向上させることができる。また、接着剤又は接着シートによりテープ基板と基板との接続をより確実にすると共に、圧着のみの簡易な工程にて該接続を行なうことができる。このため、製造コスト低減及び製造時間短縮を実現できる。
また、第２の導電体の位置を含む領域に、基板とテープ基板とを接着するための接着剤又は接着シートを備え、第２の導電体は、基板に設けられ且つテープ基板に向かって突状であり、接着剤又は接着シートを貫通してテープ基板配線と電気的に接続していることが好ましい。
このようにすることによっても、第２の導電体と基板配線との接続精度の向上、テープ基板と基板との接続の確実化、容易化が可能である。更に、テープ基板よりも剛性の高い基板に第２の導電体を形成し、その突状の先端をテープ基板に圧着することになるため、より安定に精度の良い組立が可能な半導体装置となる。
また、テープ基板における第２の導電体よりも半導体チップの側の部分を貫通する少なくとも１つの穴を有し、基板とテープ基板との間に封止樹脂が注入されていることが好ましい。
このようにすると、半導体チップを樹脂封止することができる。更に、ＰＯＰ構造半導体装置の上パッケージとして半導体チップを樹脂封止したパッケージを用いている場合に、下パッケージの構成が上パッケージの構成に近付けることによって両パッケージの基板の反りを同等に近付ける（例えば、反りの向きを同じにする）ことができる。
また、テープ基板における接着剤又は接着シートよりも半導体チップの側の部分、及び、接着シートと接着材料との間の部分の少なくとも一方に、テープ基板を貫通する複数の穴が設けられていることが好ましい。
このようにすると、テープ基板に設けられた穴を通して空気を循環させることにより、樹脂基板とテープ基板との間の空間からの放熱性を向上させることができる。
また、テープ基板中に、テープ配線を避け且つ半導体チップ上からテープ基板の周縁部まで延びるように設けられたダミー配線と、半導体チップの上面とダミー配線とを接続す熱伝導体とを更に備えることが好ましい。
このようにすると、熱伝導体及びダミー配線を通して半導体チップの上面から半導体装置の外まで熱を逃がす経路を構成し、放熱性を高めることができる。
また、導電性パッドは、第２の導電体上に配置されていることが好ましい。
このようにすると、本発明の半導体装置を下パッケージとしてＰＯＰ構造半導体装置を構成した場合に、下パッケージの半導体チップから上パッケージの半導体チップまでの電流経路を短くすることができ、結果としてインピーダンスを低下させることができる。
また、接着材料及び第２の導電体は、半導体チップの上面よりも高くなる厚さに形成されていることが好ましい。
このようにすると、テープ基板を平面にすることができ、テープ基板と上パッケージとを接続するための導電体についてサイズ、位置等の自由度が増加する。このため、ＰＯＰ構造半導体装置の上下のパッケージ間における信号接続の本数を増やすことができる。
また、テープ基板は、他のテープ配線及び他の絶縁層を更に備えることにより２層以上の積層構造を有することが好ましい。
このようにすると、ＰＯＰ構造半導体装置の上下のパッケージ間における信号接続について自由度が増し、配線設計の簡易化を実現できる。
また、基板の上方に、第２の半導体チップが搭載された第２の基板を備えるパッケージが積層され、導電性パッドと第２の半導体チップとが電気的に接続されていることが好ましい。
本発明の半導体装置を下パッケージとして用いたＰＯＰ構造半導体装置は、前記の通り半田ボール不着問題の解消、下パッケージの基板設計の簡易化等を実現する半導体装置となっている。
前記の目的を達成するため、本開示の半導体装置の第１の製造方法は、基板配線を有する基板上に半導体チップを搭載する工程（ａ）と、半導体チップ上を含む基板上に、絶縁層に挟まれたテープ配線を有するテープ基板を搭載する工程（ｂ）とを備え、工程（ａ）において、基板配線と半導体チップとを第１の導電体によって電気的に接続し、工程（ｂ）において、基板配線とテープ配線とを第２の導電体によって電気的に接続すると共に、接着材料によりテープ基板を基板に保持し、テープ配線の基板と反対側に、テープ配線と接続された導電性パッドが設けられている。
また、本開示の半導体装置の第２の製造方法は、基板配線を有する基板上に半導体チップを搭載する工程と、基板上に、導電性パッドと、導電性パッドに電気的に接続され且つ基板配線とは異なる配線経路となる配線部材とを搭載する工程とを備える。
このような半導体装置の製造方法により、本発明の半導体装置を製造することができる。
本発明によると、ＰＯＰ構造半導体装置において、積層される上パッケージの反りと下パッケージの反りとの違いに起因した半田ボール不着の問題を解決すると共に、下パッケージにおける基板配線の設計を簡略化して基板コストの削減及び設計期間の短縮を図ることができる。
以下、本発明の各実施形態について図面を参照しながら説明する。尚、他の図と同一の要素には同一の符号を付し、これにより詳しい説明を省略する場合がある。更に、各図において、それぞれの厚み、長さ等は実際とは必ずしも同じではなく、半導体チップの接続用電極、基板の接続端子、配線パターン、ビア等については、省略するか、又は図示しやすい個数及び形状としている場合がある。
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置について、図１（ａ）〜（ｃ）、図２及び図３を参照して説明する。
図１（ａ）は、下パッケージ１４０上に半田ボール１５１を介して上パッケージ１５０が積層されたＰＯＰ構造の半導体装置の断面を示し、図１（ｂ）は上パッケージ１５０の断面、図１（ｃ）は下パッケージ１４０の断面をそれぞれ示している。
図１（ｂ）に示す上パッケージ１５０は、図２３に示した従来のＰＯＰ構造半導体装置における上パッケージと同様のパッケージである。つまり、上パッケージ１５０は、樹脂基板２６０上に半導体チップ２５４及び２５５が積層した状態にて接着シート２５６により固定され、モールド封止樹脂２５２によって封止された構造を有する。ここで、樹脂基板２６０上には基板配線２５７が設けられ、基板配線２５７のうちの幾つかと半導体チップ２５４とがボンディングワイヤー２５９により電気的に接続されていると共に、基板配線２５７の他のものと半導体チップ２５５とが金バンプ２５８により電気的に接続されている。また、特に図示はしていないが、基板配線２５７から樹脂基板２６０の裏面までビア等により電気的接続の経路が確保されている。但し、このような上パッケージ１５０の構造はメーカーにて製品化されている一例として示すものであり、本実施形態において、上パッケージ１５０の半導体チップの搭載方法等、構造は特に限定されない。
次に、図１（ｃ）の下パッケージ１４０は、樹脂基板１２０を用いて構成されている。樹脂基板１２０の一方の面（以下、表面と呼ぶ）には表面基板配線１１１、他方の面（以下、裏面と呼ぶ）には裏面基板配線１１３が設けられ、表面基板配線１１１と裏面基板配線１１３とは樹脂基板１２０を貫通するビア１１２によって接続されている。
樹脂基板１２０の表面に、半導体チップ１２１が搭載されている。半導体チップ１２１は、接着シート１２３によって樹脂基板１２０上に固定されていると共に、金バンプ１２２を介して表面基板配線１１１と電気的に接続されている。
半導体チップ１２１上を含む樹脂基板１２０上方には、テープ基板１３０が搭載されている。テープ基板１３０は、銅配線であるテープ基板配線１０１を絶縁層であるポリイミド樹脂層１０２によって挟み込んだ構造を有する。また、テープ基板１３０の樹脂基板１２０側の面（以下、裏面と呼ぶ）には金メッキされた裏面銅パッド１０４が設けられ、裏面銅パッド１０４は半田ボール１３３を介して表面基板配線１１１と電気的に接続されている。更に、テープ基板１３０の樹脂基板１２０とは反対側の面（以下、表面）には、上パッケージ１５０との電気的接続を取るための表面銅パッド１０３が設けられている。表面銅パッド１０３は金メッキされており、且つ、テープ基板配線１０１と接続されている。
また、テープ基板１３０の搭載のために、半田ボール１３３に加えて接着シート１３１及び弾性接着シート１３２が用いられている。接着シート１３１は、本実施形態の場合には半導体チップ１２１と半田ボール１３３との間で且つ半田ボール１３３の近傍の領域に設けられ、樹脂基板１２０とテープ基板１３０とを接着している。弾性接着シート１３２は、テープ基板１３０における表面銅パッド１０３の裏側の位置に設けられている。
図２は、テープ基板１３０を上面から見た平面構成を示す図である。図２において、半導体チップ１２１の搭載位置を枠１８１として示している。また、テープ基板１３０の周縁部に表面銅パッド１０３が配置されると共に、その内側で且つ枠１８１の周囲の領域に裏面銅パッド１０４が配置され、一対ずつテープ基板配線１０１によって接続されている。
また、図３は、樹脂基板１２０の平面構成を示す図である。図３において、半導体チップ１２１の搭載位置を枠１８１として示している。
枠１８１の周縁部に銅パッド１７３が形成され、この上に半導体チップ１２１との接続を行なうための金バンプ１２２が配置される。また、枠１８１の外側には金メッキされた銅パッド１７２が形成され、この上にテープ基板１３０との接続を行なうための半田ボール１３３が形成される。このため、銅パッド１７２のサイズは半田ボール１３３の搭載精度に応じて決定され、該搭載精度が悪い場合にはより大きなサイズとする必要がある。更に、ビア１１２と接続された銅パッド１７１も備えられている。これらの銅パッド１７１、１７２及び１７３について、設計に従って一対ずつ表面基板配線１１１によって接続されている。
尚、樹脂基板１２０の周縁部に設けられる弾性接着シート１３２、枠１８１の外側に設けられる接着シート１３１についても位置を示している。但し、ここでは接着シート１３１を半田ボール１３３受ける銅パッド１７２と枠１８１との間の領域に設けているが、これに代えて、銅パッド１７２よりも外側に設けても良い。
本実施形態における下パッケージ１４０は、基板上に半導体チップを搭載した既知の構成に追加して、上パッケージ１５０と接続する機能を果たすテープ基板１３０を備えている。
このような構成の半導体装置である下パッケージ１４０を製造する際には、既知の方法により、図３に示す樹脂基板１２０における枠１８１の位置に半導体チップ１２１を搭載した後、樹脂基板１２０上に弾性接着シート１３２を貼り付ける。
次に、図１（ｃ）にも示す通り、樹脂基板１２０上に、半田ボール１３３の接続を基準としてテープ基板１３０を配置し、弾性接着シート１３２を用いて仮接続を行なう。ここで、導電性パッド１０３は接続の前にテープ基板１３０に設けておくのが普通である。
その後、テープ基板１３０を上から押えながら、半田の融解温度である２２０℃〜２５０℃まで熱を加え、テープ基板１３０を樹脂基板１２０に本接着させる。
尚、本実施形態の場合、接続の信頼性向上のために、図３に示す接着シート１３１を用いている。接着シート１３１により、仮接続の際の安定性と、半田を融解させて本接続した際の補強とを実現している。
以上に説明したような上パッケージ１５０及び下パッケージ１４０はそれぞれ個別に組み立てられ、その後リフロー工程等により、下パッケージ１４０上に上パッケージ１５０が積層されて図１（ａ）に示すＰＯＰ構造半導体装置が構成される。
この際、下パッケージ１４０におけるテープ基板１３０の表面銅パッド１０３上に半田ボール１５１が設けられ、これを介して下パッケージ１４０と上パッケージ１５０との電気的接続が行なわれる。該電気的接続について、以下に説明する。
図３に示す通り、下パッケージ１４０に搭載される半導体チップ１２１から上パッケージ１５０に接続される配線経路（及び、その一部としてのテープ基板配線１０１）は、半導体チップ１２１の一辺から上パッケージ１５０の四辺方向に広がっており、パッケージの端から端まで横断するような状態となっている。
また、ＰＯＰ構造半導体装置においては、下パッケージの半導体チップから上パッケージの半導体チップまで電気的に接続する第１の配線経路と、下パッケージの半導体チップから下パッケージの基板裏面の半田ボール等まで電気的に接続する第２の配線経路とを設けることが必要である。
図２３に示す従来のＰＯＰ構造半導体装置の場合、第１の配線経路は、半導体チップ２１から表面基板配線１１、ビア１２、層間配線１５等を介して上パッケージ５０の半田ボール５１までパッケージを横断して引き回される。また、第２の配線経路は、半導体チップ２１から表面基板配線１１、ビア１２、層間配線１５、裏面基板１３を介して半田ボール１４まで引き回される。このように、樹脂基板２０内の配線のみを用いて第１及び第２の配線経路を混在させ且つ交差しないように設けなければならない。
このため、図２３のＰＯＰ構造半導体装置では、樹脂基板２０として、より多層な基板を使用する必要があった。例えば、２層では配線の引き回しが不可能であるために４層とする（場合によっては４層でも足りず、６層とする）ことが必要になっていた。
これに対し、図１（ａ）に示す本実施形態のＰＯＰ構造半導体装置の場合、樹脂基板１２０上に設けたテープ基板１３０内のテープ基板配線１０１を利用して半導体チップ１２１から上パッケージ１５０へと接続する第１の配線経路を構成することができる。このため、半導体チップ１２１から樹脂基板１２０裏面の半田ボール１１４まで接続する第２の配線経路と第１の配線経路とを分離することができる。
このことから、図２に示すように、テープ基板配線１０１は半導体チップ１２１の形成領域（枠１８１）上を通ることもでき、最短の距離に設けることが可能である。
また、樹脂基板１２０についても、配線経路が単純になることから配線設計が容易化され、積層数が少なくより低コストの基板を採用することができる。このため、テープ基板１３０を設けたことに伴う下パッケージ１４０の高さの増加は、樹脂基板１２０における積層数を少なくすることにより相殺することができる。つまり、下パッケージ１４０高さの増加を抑制することができる。
更に、テープ基板１３０は薄く容易に変形するため、半導体チップ１２１の上面よりも低い位置において半田ボール１３３、半田ボール１５１、弾性接着シート１３２等と接続することが可能である。このことから、上下パッケージを積層したＰＯＰ構造半導体装置の高さの増加を抑制することができる。
次に、本実施形態における上パッケージ１５０及び下パッケージ１４０の反りについて説明する。
下パッケージ１４０上に上パッケージ１５０を接続するために高温状態にすると、上パッケージ１５０は凸型に（樹脂基板２６０の中央付近が半導体チップ２５５の側に突き出すように）反る。同時に、下パッケージ１４０は凹型に（樹脂基板１２０の中央付近が半導体チップ１２１の側とは反対側に突き出すように）反る。
パッケージの接続の後に常温に戻すと、上パッケージ１５０は凹型に、下パッケージ１４０は凸型に反る。このように、上パッケージ１５０と下パッケージ１４０とは反対側に反る傾向があり、温度変化に対しても反対方向に反る。このため、上下パッケージを接続する半田ボールの位置において上下パッケージ間の距離が変動し、これが該半田ボールに接続不良を発生させる原因となり得る。
しかしながら、本実施形態のＰＯＰ構造半導体装置の場合、上下パッケージを接続する半田ボール１５１は、容易に変形するテープ基板１３０に設けられた表面銅パッド１０３と上パッケージ１５０とを接続している。更に、半田ボール１３３による固定の位置から弾性接着シート１３２の位置までテープ基板１３０は固定されていないため、半田ボール１３３を支点として、弾性接着シート１３２及びテープ基板１３０の変形の範囲内では半田ボール１５１が自由に動くことができる。
このため、上下パッケージが反対側に反ったとしても、テープ基板１３０の変形により対応し、半田ボール１５１の接続不良を低減することができる。
尚、本実施形態及び以下の第２から第１１の実施形態において、各部品の材質は特に限定されず、また、半導体チップの搭載方法についても記載のものには限定されない。
（第２の実施形態）
以下、本発明の第２の実施形態について説明する。本実施形態では、下パッケージの半導体チップを搭載する方法として、フリップチップ方式に代えてワイヤーボンディング方式を用いている。
図４に、本実施形態のＰＯＰ構造半導体装置の断面構造を示している。
本実施形態の半導体装置は、図１（ａ）に示す第１の実施形態の半導体装置と同様に、下パッケージ１４０ａ上に半田ボール１５１を介して上パッケージ１５０が積層された構造を有する。ここで、上パッケージ１５０については、第１の実施形態の場合と同じ構造である。下パッケージ１４０ａについては、第１の実施形態における下パッケージ１４０とは半導体チップの搭載方法が異なっている。
第１の実施形態の場合、図１（ｃ）にも示す通り、半導体チップはフリップチップ方式により搭載されている。つまり、半導体チップ１２１は接着シート１２３により樹脂基板１２０上に固定され、半導体チップ１２１と樹脂基板１２０上の表面基板配線１１１との間に金バンプ１２２を介して電気的接続が行なわれている。
これに対し、図４に示す本実施形態の半導体装置の場合、半導体チップはワイヤーボンディング方式により搭載されている。つまり、樹脂基板１２０上に半導体チップ４２１を搭載し、半導体チップ４２１上面の電極パッド（図示せず）と樹脂基板１２０上の表面基板配線１１１とをボンディングワイヤー４２４により接続し、半導体チップ４２１及びボンディングワイヤー４２４をモールド封止樹脂４２５により封止している。
本実施形態の半導体装置は、以上の点の他は第１の実施形態の半導体装置と同じ構造を有しており、また、第１の実施形態の半導体装置と同様の効果を有する。
ワイヤーボンディング方式はフリップチップ方式に比べて低コストであり、特に、第１の実施形態の場合よりも半導体チップが小さい場合において有用である。また、モールド封止樹脂４２５として、上パッケージ１５０に用いられているモールド封止樹脂２５２と同じ材質を用いることにより、上パッケージ１５０及び下パッケージ１４０ａの反りを補正し、反りの方向を同じにすることもできる。
尚、モールド封止樹脂４２５の上部に角部を生じていると（特に鋭角である場合）、テープ基板１３０内のテープ基板配線１０１を断線させる原因となる。そのため、モールド封止樹脂４２５により半導体チップ４２１を封止した後、テープ基板１３０を搭載するよりも前に、鋭角部を研磨して丸みを付け、テープ基板配線１０１の断線を防ぐようにしている。
（第３の実施形態）
以下、本発明の第３の実施形態について説明する。本実施形態では、下パッケージにおいて複数の半導体チップを積層して搭載している。
図５に、本実施形態のＰＯＰ構造半導体装置の断面構造を示している。
本実施形態の半導体装置は、図１（ａ）に示す第１の実施形態の半導体装置と同様に、下パッケージ１４０ｂ上に半田ボール１５１を介して上パッケージ１５０が積層された構造を有する。ここで、上パッケージ１５０については、第１の実施形態の場合と同じ構造である。下パッケージ１４０ｂについては、第１の実施形態における下パッケージ１４０とは半導体チップに関して異なっている。
第１の実施形態の場合、図１（ｃ）に示す通り、一つの半導体チップ１２１がフリップチップ方式によって搭載されている。これに対し、図５に示す本実施形態の下パッケージ１４０ｂの場合、フリップチップ方式により搭載された半導体チップ１２１上に、他の半導体チップ５２６が積層されている。半導体チップ５２６はボンディングワイヤー５２４により樹脂基板１２０上の表面基板配線１１１と電気的に接続され、半導体チップ１２１、半導体チップ５２６及びボンディングワイヤー５２４はモールド封止樹脂４２５により封止されている。
本実施形態の半導体装置は、以上の点の他は第１の実施形態の半導体装置と同じ構造を有しており、積層された複数の半導体チップを備える場合において、第１の実施形態の半導体装置と同様の効果を有する。
尚、第１及び第２の実施形態の場合に比べ、半導体チップを積層しているために半導体チップの搭載に必要な高さが大きくなっている。このため、弾性接着シート５３２の厚さ及び半田ボール５３３の大きさを第１及びの実施形態の場合よりも大きくしている。
また、第２の実施形態と同様に、モールド封止樹脂５２５の上部の角を丸くしてテープ基板配線１０１の断線を防止することができる。更に、上パッケージ１５０に用いられるモールド封止樹脂２５２と同じモールド封止樹脂５２５を用いることにより上下パッケージの反りについて補正できる。
（第４の実施形態）
以下、本発明の第４の実施形態について説明する。本実施形態は、第１の実施形態における下パッケージの半田ボール１３３と接着シート１３１に関して変更したものである。
図６に本実施形態のＰＯＰ構造半導体装置の断面構造を示し、その下パッケージ１４０ｃの樹脂基板１２０の平面構成を図７に示している。
本実施形態の半導体装置は、図１（ａ）に示す第１の実施形態の半導体装置と同様に、下パッケージ１４０ｃ上に半田ボール１５１を介して上パッケージ１５０が積層された構造を有する。ここで、上パッケージ１５０については、第１の実施形態の場合と同じ構造である。下パッケージ１４０ｃについては、第１の実施形態の下パッケージ１４０とはテープ基板１３０を樹脂基板１２０上に搭載する方法が異なっている。
第１の実施形態の場合、図１（ｃ）に示す通り、表面基板配線１１１と裏面銅パッド１０４との間に配置した半田ボール１３３を用いて樹脂基板１２０上にテープ基板１３０を搭載している。
これに対し、本実施形態の場合、半田ボール１３３に代えて、テープ基板１３０の裏面にテープ基板配線１０１と接続された金バンプ６３３を形成し、これが接着シート６３１を貫通して中に埋もれるような状態で表面基板配線１１１と接続されている。
図７には、樹脂基板１２０における金メッキされた銅パッド１７２を含む領域に接着シート６３１が配置されることを示している。ここで、銅パッド１７２上に金バンプ６３３が配置され、金バンプ６３３は接着シート６３１中に埋もれた状態となる。
図８には、金バンプ６３３を用いたテープ基板１３０の搭載方法について示している。まず、半導体チップ１２１の搭載等を終えた樹脂基板１２０において、所定の位置に接着シート６３１及び弾性接着シート１３２を貼り付ける。また、テープ基板１３０の裏面において、テープ基板配線１０１と電気的に接続された金バンプ６３３を樹脂基板１２０に向かって突状になるようにスタットバンプする。
その後、金バンプ６３３に熱を加えながらテープ基板１３０を樹脂基板１２０に押し付けることにより、金バンプ６３３が接着シート６３１を突き破って貫通し、樹脂基板１２０上の表面基板配線１１１と接続される。
本実施形態の半導体装置によると、第１の実施形態と同様の効果に加え、第１の実施形態において用いる半田ボール１３３に比べて金バンプ６３３のサイズは小さくすることができるため、樹脂基板１２０における配線の引き回しが容易になる。また、テープ基板１３０と樹脂基板１２０とを接続させるためには、例えば２００μｍ程度の大きさである半田ボールを用いるよりも、金バンプ６３３を用いて圧着させる方が簡単である。このため、組立工程を簡易化することができる。
（第５の実施形態）
以下、本発明の第５の実施形態について説明する。本実施形態は、第４の実施形態における下パッケージの金バンプ６３３、接着シート６３１及び弾性接着シート１３２に関して変更したものである。
図９に本実施形態のＰＯＰ構造半導体装置の断面構造を示す。
図９に示す本実施形態の半導体装置は下パッケージ１４０ｄ上に半田ボール１５１を介して上パッケージ１５０が積層されたＰＯＰ構造を有しており、下パッケージ１４０ｄにおいて、樹脂基板１２０上に金バンプ９３３を介してテープ基板１３０が搭載されている。これは、図６に示す第４の実施形態の半導体装置と同様である。但し、金バンプ９３３に関して、図６の半導体装置における金バンプ６３３とは上下が逆になっている。
つまり、図６の半導体装置の場合、樹脂基板１２０に向かって突状になった金バンプ６３３がテープ基板１３０の裏面に形成され、これが接着シート６３１を貫通して樹脂基板１２０上の表面基板配線１１１に接続している。これに対し、本実施形態の半導体装置の場合、図９に示すように、樹脂基板１２０の表面基板配線１１１上に金バンプ９３３が設けられている。該金バンプ９３３はテープ基板１３０の側に突状であり、接着シート９３１を貫通して中に埋め込まれるようにテープ基板１３０のテープ基板配線１０１に接続されている。
図１０には、本実施形態における樹脂基板１２０とテープ基板１３０との接続方法について示している。まず、図８に示す第４の実施形態の場合とは逆に、テープ基板１３０の裏面（図１０では上に向けて示されている）の所定の位置に接着シート９３１及び弾性接着シート９３２を貼り付ける。また、樹脂基板１２０の表面基板配線１１１上に、突状の金バンプ９３３をテープ基板１３０に向かって突状になるようにスタットバンプする。その後、テープ基板１３０に樹脂基板１２０を押し付けることにより、金バンプ９３３が接着シート９３１を貫通し、テープ基板１３０のテープ基板配線１０１に電気的に接続される。この工程についても、第４の実施形態の場合とは上下反対に（樹脂基板１２０を上限反転させた状態において）行なわれることになる。
このようにすると、第４の実施形態と同様の効果に加えて、テープ基板１３０よりも剛性の高い樹脂基板１２０の側に金バンプ９３３を形成していることにより接続の安定化を図り、接続の精度を向上することができる。
（第６の実施形態）
以下、本発明の第６の実施形態について説明する。本実施形態では、下パッケージのテープ基板に貫通穴を設けて半導体チップを覆うモールド樹脂を注入形成している。
図１１に、本実施形態のＰＯＰ構造半導体装置の断面構造を示している。
本実施形態の半導体装置は、図１（ａ）に示す第１の実施形態の半導体装置と同様に、下パッケージ１４０ｅ上に半田ボール１５１を介して上パッケージ１５０が積層された構造を有しており、上パッケージ１５０は第１の実施形態の場合と同じ構造である。
本実施形態の下パッケージ１４０ｅは、図１（ｃ）に示す第１の実施形態の下パッケージ１４０の構成に加えて、樹脂基板１２０とテープ基板１３０との間に半導体チップ１２１を封止するモールド封止樹脂１１３４を備えている。また、図１１の例では、樹脂基板１２０とテープ基板１３０とを接続する接着シート１３１は設けられていない。
図１３には、樹脂基板１２０の平面図である。図１３にも示されている通り、テープ基板１３０には、半田ボール１３３が設けられる裏面銅パッド１０４よりも半導体チップ１２１側の位置において、モールド封止樹脂１１３４を注入するための貫通穴１１０５が設けられている。また、このような貫通穴１１０５を通してモールド封止樹脂１１３４をテープ基板１３０と樹脂基板１２０との間に注入することを図１２に示している。
尚、モールド封止樹脂１１３４の注入の際、モールド封止樹脂１１３４が弾性接着シート１３２の付近まで広がるのを避けるように制御する必要がある。このためには、モールド封止樹脂１１３４が広がる範囲を限定するための、いわば防波堤となる構成要素を設けることが好ましい。例えば、図３に示す接着シート１３１又は図７に示す接着シート６３１を設けることにより、これらの接着シートよりも外にモールド封止樹脂１１３４が広がるのを防ぐことができる。
また、注入したモールド封止樹脂１１３４にボイドが発生するのを防ぐために、貫通穴１１０５は、樹脂注入のための穴と空気抜きのための穴とを考慮して最適化した配置にする必要がある。
このような本実施形態の半導体装置は、第１の実施形態の場合と同様の効果に加え、上パッケージ１５０のモールド封止樹脂２５２と同じ材料のモールド封止樹脂１１３４を用いることにより、上下パッケージ間の反りを近付ける（向きを同じにする等）ように補正することができる。
（第７の実施形態）
以下、本発明の第７の実施形態について説明する。本実施形態では、下パッケージのテープ基板に空気を流通させて放熱性を高めるための貫通穴を設けている。
図１４に、本実施形態のＰＯＰ構造半導体装置の断面構造を示している。
本実施形態の半導体装置は、図１（ａ）に示す第１の実施形態の半導体装置と同様に、下パッケージ１４０ｆ上に半田ボール１５１を介して上パッケージ１５０が積層された構造を有する。
下パッケージ１４０ｆについては、図６に示す第４の実施形態の下パッケージ１４０ｃと同様に、テープ基板１３０に設けた金バンプ６３３が接着シート６３１を貫通して樹脂基板１２０に接続された構造を有している。
更に、下パッケージ１４０ｆのテープ基板１３０には、接着シート６３１よりも半導体チップ１２１側の領域に貫通穴１４０６が設けられていると共に、接着シート６３１と弾性接着シート１３２との間の領域にも貫通穴１４０７が設けられている。このことは、テープ基板１３０の平面図である図１５にも示している。
本実施形態の半導体装置において、貫通穴１４０６及び貫通穴１４０７を設けることにより、下パッケージ１４０ｆの放熱性が向上している。
つまり、テープ基板１３０と樹脂基板１２０とに挟まれ且つ接着シート６３１よりも内側の空間は、貫通穴１４０６が無かったとすると密封された状態であって空気が流れず、半導体チップ１２１にて発生する熱が外に逃げにくい。しかし、本実施形態の半導体装置においては、貫通穴１４０６を設けていることにより空気が循環し、容易に熱を外部まで逃がすことができる。
同様に、接着シート６３１と弾性接着シート１３２との間の領域についても、貫通穴１４０７を設けることにより該貫通穴１４０７が無い場合よりも放熱しやすいようになっている。
（第８の実施形態）
以下、本発明の第８の実施形態について説明する。本実施形態では、下パッケージの半導体チップとテープ基板の間に熱伝導体を設けると共に、テープ基板内に放熱のためのダミー配線を設けている。
図１６に、本実施形態のＰＯＰ構造半導体装置の断面構造を示している。
本実施形態の半導体装置は、図１（ａ）に示す第１の実施形態の半導体装置と同様に、下パッケージ１４０ｇに半田ボール１５１を介して上パッケージ１５０が積層された構造を有する。
下パッケージ１４０ｇについては、図６に示す第４の実施形態の下パッケージ１４０ｃと同様に、テープ基板１３０に設けた金バンプ６３３が接着シート６３１を貫通して樹脂基板１２０に接続された構造を有している。
更に、下パッケージ１４０ｇにおいて、半導体チップ１２１とテープ基板１３０との間に介在して半導体チップ１２１からテープ基板１３０に熱を伝える熱伝導体１６３５と、弾性接着シート１３２の外側においてテープ基板１３０と樹脂基板１２０の間に介在してテープ基板１３０から樹脂基板１２０に熱を伝える熱伝導体１６３６とが設けられている。
また、テープ基板１３０の平面図である図１７に示すように、熱伝導体１６３５上を通り且つテープ基板１３０の周縁部まで延びるダミー配線１７０８がテープ基板配線１０１を避けるように形成されている。ダミー配線１７０８は、テープ基板配線１０１と同様に絶縁層に挟まれた構造であり、半導体チップ１２１（形成位置を枠１８１として示している）から発生した熱をテープ基板１３０の周縁部まで伝達する機能を果たす。その後、テープ基板１３０の周縁部まで伝達された熱は、空気循環等により放熱されるか、又は、図１６に示す熱伝導体１６３６を通して樹脂基板１２０に伝わり、更に半田ボール１１４を通して半導体装置を搭載する実装基板等に放熱される。
ＰＯＰ構造の半導体装置において、上下パッケージに挟まれる半導体チップ（ここでは半導体チップ１２１）は一般に放熱性が悪い。そのため放熱性向上は重要であり、本実施形態のように熱伝導体１６３５、１６３６及びダミー配線１７０８を設けることが有効である。
（第９の実施形態）
以下、本発明の第９の実施形態について説明する。本実施形態では、上下パッケージを接続する半田ボールのうちの一部のものについて、配置箇所を半導体装置の中心側に移動し、上下パッケージ間の配線を短くして低インピーダンス化を実現している。
図１８に、本実施形態のＰＯＰ構造半導体装置の断面構造を示している。
本実施形態の半導体装置は、下パッケージ１４０ｈ上に上パッケージ１５０ａが積層された構造を有する。
本実施形態の半導体装置における下パッケージ１４０ｈの半導体チップ１２１から上パッケージ１５０ａの半導体チップ２５４及び２５５までの配線経路は、図１（ａ）に示す第１の実施形態の半導体装置の場合に比べて短くすることができる。該配線経路を短くすることにより、電源等において必要不可欠な低インピーダンス化を実現している。以下にこれを説明する。
図１（ａ）に示す第１の実施形態の半導体装置の場合、半導体装置の周縁部に設けられた半田ボール１５１を介して上下パッケージの電気的接続が行なわれている。図１８には、本実施形態におけるこれと同様の経路が図の右側において示されている。つまり、半導体チップ１２１から、表面基板配線１１１、金バンプ６３３、テープ基板配線１０１、半田ボール１５１、上パッケージ１５０ａの樹脂基板２６０を貫通するビア２６１ａ、上パッケージ１５０ａの周縁部まで延びた基板配線２５７ａ等を順に介して上パッケージの半導体チップ２５４及び２５５まで電気的に接続する経路である。この経路は、半田ボール１５１の位置と金バンプ６３３の位置との間で一旦引き出された後に引き戻されている。
該経路より短い、本実施形態の半導体装置において構成している配線の経路を図１８の左側に示している。つまり、半導体チップ１２１から、表面基板配線１１１、金バンプ１８３３、金バンプ１８３３の上方に設けられた半田ボール１８５１、更にその上方であり、ビア２６１ａに比べて半導体チップ２５４及び２５５に近い位置に設けられたビア２６１ｂ、基板配線２５７ａよりも短い基板配線２５７ｂ等を順に介して半導体チップ２５４及び２５５まで電気的に接続する経路である。
このようにして、テープ基板１３０の周縁部において上下パッケージを接続する場合よりも短い配線経路を構成することができ、該配線経路の低インピーダンス化を実現している。また、この経路の場合に使用する半田ボール１８５１については、半田ボール１５１に比べてテープ基板１３０の変形により不着を回避する効果が低い。しかし、半田ボール１５１に比べて半導体装置の内側に設けられているため、上下パッケージの反りによる影響を受けにくく、不着の問題は生じにくい。
テープ基板１３０の平面構成を示す図１９には、金バンプ１８３３及び半田ボール１８５１の配置位置１９６１を示している。
但し、従来のＰＯＰ構造の半導体装置において、図２３にも示す通り、樹脂基板２０上の表面基板配線１１の存在により半田ボール５１を半導体装置の内側に移動させることは難しい。このことから、ＰＯＰ構造の半導体装置の上パッケージとしては、半田ボールをパッケージ周縁の所定の位置に配置するように既に規格化されている。このため、本実施形態のように内側寄りに半田ボール１８５１を設けるカスタム対応を行なって電気特性の向上を図るためには、上パッケージ１５０ａとの連携が必要となる。
（第１０の実施形態）
以下、本発明の第１０の実施形態について説明する。本実施形態では、テープ基板を平坦にすることによりテープ基板と上パッケージとを接続する半田ボールに関し、配置箇所の自由度が増し、上下パッケージ間の信号接続本数を増やすことができる。以下に更に説明する。
図２０に、本実施形態のＰＯＰ構造半導体装置の断面構造を示している。
本実施形態の半導体装置は、図１（ａ）に示す第１の実施形態の半導体装置と同様に、下パッケージ１４０ｉ上に半田ボール２０５１を介して上パッケージ１５０が積層された構造を有する。ここで、上パッケージ１５０については、第１の実施形態の場合と同じ構造である。下パッケージ１４０ｉについて、第１の実施形態における下パッケージ１４０との違いを中心に以下に説明する。
まず、比較として、第１の実施形態におけるテープ基板１３０は半導体チップ１２１上方の部分において上パッケージ１５０の側に突出し、その他の部分（半導体装置の周縁部等）では樹脂基板１２０に近付くようになった形状である。
これに対し、本実施形態のテープ基板２０３０は、前記のような突出の無い、平坦な構造となっている。また、このことから、第１の実施形態の場合とは異なり、樹脂基板１２０とテープ基板２０３０との間の距離は半導体チップ１２１上方及びその他の部分で同じである。このようなテープ基板２０３０と樹脂基板１２０との接続を行なうため、本実施形態における半田ボール２０２２、接着シート２０３１及び弾性接着シート２０３２は、いずれも半導体チップ１２１の上面の位置よりも高くなるサイズを備えている。
このようにテープ基板２０３０を平坦で樹脂基板１２０に平行な構造とすることにより、上下パッケージを合わせた総合的な高さが高くなるデメリットはあるが、半田ボール２０５１を任意の位置に配置することができ、上下パッケージ間の信号接続の本数を増やすことができるというメリットが得られる。
また、第１の実施形態の場合、半導体チップ１２１上方とその他の部分とにおけるテープ基板１３０上面の高さに違いがあるため、半田ボール１５１はこの差を補うことができる大きさを備える必要がある。しかし、これは本実施形態の場合には不要であり、半田ボール２０５１を縮小化して配置のピッチを小さくすることができる。但し、半田ボールのサイズを小さくし過ぎると、テープ基板２０３０の樹脂基板１２０に対する平行を保つことが難しくなるため、上下パッケージの接続のためにはそれぞれ適切に設定する必要がある。
また、上下パッケージの反りに起因する接続不良に関し、半導体装置の周縁部に位置する半田ボール２０５１についてはテープ基板２０３０及び弾性接着シート２１３２の変形により回避される。これは第１の実施形態の場合と同様である。また、半導体装置の内側に位置する半田ボール２０５１については、周縁部に比べてパッケージの反りが小さいために抑制されている。但し、各構成要素の材料、形状等に応じてパラメータがそれぞれ異なるため、個別に評価する必要がある。
（第１１の実施形態）
以下、本発明の第１１の実施形態について説明する。本実施形態では、複数層からなるテープ基板を用い、より複雑な上下パッケージ間の接続に対応できるものとしている。
図２１に、本実施形態のＰＯＰ構造半導体装置の断面構造を示す。
本実施形態の半導体装置は、図１（ａ）に示す第１の実施形態の半導体装置と同様に、下パッケージ１４０ｊ上に半田ボール１５１を介して上パッケージ１５０が積層された構造を有する。ここで、上パッケージ１５０については、第１の実施形態の場合と同じ構造である。
本実施形態の下パッケージ１４０ｊに設けられたテープ基板２１３０は、複数層のテープ基板配線を備える。このため、テープ基板２１３０の平面構成を示す図２２にも現れているように、複数のテープ基板配線を下層テープ基板配線２１０１と上層テープ基板配線２１０９とに分けて別々に引き回し、互いに電気的に接続させることなく交差させることができる。このように、テープ基板を多層化することでより複雑な配線引き回しを実現することができる。
（第１２の実施形態）
以下、本発明の第１２の実施形態について説明する。本実施形態では、テープ基板に代えて金属細線を用いることにより、低コスト化されている。
図２４（ａ）に、本実施形態のＰＯＰ構造半導体装置の断面構造を示す。
本実施形態の半導体装置は、図１（ａ）に示す第１の実施形態の半導体装置と同様に、下パッケージ１４０ｋ（図２４（ｃ））上に半田ボール１５１を介して上パッケージ１５０（図２４（ｂ））が積層された構造を有する。ここで、上パッケージ１５０については、第１の実施形態の場合と同じ構造である。
本実施形態の下パッケージ１４０ｋは、第１の実施形態の下パッケージ１４０と比較すると、テープ基板１３０（テープ基板配線１０１及びポリイミド樹脂層１０２）、裏面銅パッド１０４、接着シート１３１及び半田ボール１３３を備えていない。
その一方、下パッケージ１４０ｋにおいて、樹脂基板１２０上に、接着材料２２３２を介して導電性パッド２２０３が備えられている。また、導電性パッド２２０３と、表面基板配線１１１とを電気的に接続する金属細線２２０１が設けられている。下パッケージ１４０ｋの他の構成については、第１の実施形態の下パッケージ１４０と同様である。
また、上パッケージ１５０を下パッケージ１４０ｋ上に積層するための半田ボール１５１は、下パッケージ１４０ｋの導電性パッド２２０３上に設けられる。このため、上パッケージ１５０は、半田ボール１５１及び導電性パッド２２０３を介して金属細線２２０１と電気的に接続され、更に、表面基板配線１１１等を介して半導体チップ１２１と電気的に接続されている。
但し、金属細線２２０１は、ビア１１２、裏面基板配線１１３を介して樹脂基板１２０裏面の半田ボール１１４と電気的に接続されていても良い。また、半導体チップ１２１がワイヤーボンディング方式により搭載されている場合（第２の実施形態の図４等を参照）等には、導電性パッド２２０３と半導体チップ１２１とが金属細線２２０１によって（表面基板配線１１１を介すること無く）接続されているような構成であってもよい。
以上のような構成においても、金属細線２２０１により、樹脂基盤１２０内の配線（表面基盤配線１１１、裏面基盤配線１１３等）とは異なる配線経路が構成されている。これにより、他の実施形態の場合と同様に、樹脂基板１２０における配線経路を単純化することができ、低コスト化、設計期間の短縮、ＰＯＰ構造半導体装置の高さの増加抑制等の効果が得られる。
また、弾性を有する接着材料２２３２を用いると、上下パッケージが反対側に反った際にも接着材料２２３２の変形の範囲では半田ボール１５１が自由に動くことができる。このため、半田ボール１５１の接続不良を低減することができる。
以上説明したように、本発明の半導体装置によると、積層する上下パッケージ間の接続不良を回避すると共に、下パッケージにおける基板配線の設計を簡易化することができる。このため、半導体装置の歩留り改善による低コスト化、設計期間の短縮が可能となり、半導体装置、特に、高コスト、長い開発期間等の問題を有する携帯電話、デジタルスチルカメラ等の電気機器分野において用いる半導体装置としても有用である。
図１（ａ）は、第１の実施の形態に係る半導体装置を横から見た断面図であり、図１（ｂ）及び（ｃ）は、該半導体装置の上パッケージ及び下パッケージを横から見た断面図である。 図２は、第１の実施形態に係る半導体装置のテープ基板を上から見た平面図である。 図３は、第１の実施形態に係る樹脂基板を上から見た平面図である。 図４は、第２の実施形態に係る半導体装置を横から見た断面図である。 図５は、第３の実施形態に係る半導体装置を横から見た断面図である。 図６は、第４の実施形態に係る半導体装置を横から見た断面図である。 図７は、第４の実施形態に係る樹脂基板を上から見た平面図である。 図８は、第４の実施形態に係る下パッケージの製造について示す断面図である。 図９は、第５の実施形態に係る半導体装置を横から見た断面図である。 図１０は、第５の実施形態に係る下パッケージの製造について示す断面図である。 図１１は、第６の実施形態に係る半導体装置を横から見た断面図である。 図１２は、第６の実施形態に係る下パッケージにおけるモールド封止樹脂の注入について示す断面図である。 図１３は、第６の実施形態に係るテープ基板を上から見た平面図である。 図１４は、第７の実施形態に係る半導体装置を横から見た断面図である。 図１５は、第７の実施形態に係るテープ基板を上から見た平面図である。 図１６は、第８の実施形態に係る半導体装置を横から見た断面図である。 図１７は、第８の実施形態に係るテープ基板を上から見た平面図である。 図１８は、第９の実施形態に係る半導体装置を横から見た断面図である。 図１９は、第９の実施形態に係るテープ基板を上から見た平面図である。 図２０は、第１０の実施形態に係る半導体装置を横から見た断面図である。 図２１は、第１１の実施形態に係る半導体装置を横から見た断面図である。 図２２は、第１１の実施形態に係るテープ基板を上から見た平面図である。 図２３は、従来の半導体装置を横から見た断面図である。 図２４（ａ）は、第１２の実施の形態に係る半導体装置を横から見た断面図であり、図２４（ｂ）及び（ｃ）は、該半導体装置の上パッケージ及び下パッケージを横から見た断面図である。
１１ 表面基板配線
１２ ビア
１３ 裏面基板
１４ 半田ボール
１５ 層間配線
２０ 樹脂基板
２１ 半導体チップ
５０ 上パッケージ
５１ 半田ボール
１０１ テープ基板配線
１０２ ポリイミド樹脂層
１０３ 表面銅パッド
１０４ 裏面銅パッド
１１１ 表面基板配線
１１２ ビア
１１３ 裏面基板配線
１１４ 半田ボール
１２０ 樹脂基板
１２１ 半導体チップ
１２２ 金バンプ
１２３ 接着シート
１３０ テープ基板
１３１ 接着シート
１３２ 弾性接着シート
１３３ 半田ボール
１４０、１４０ａ〜１４０ｋ 下パッケージ
１５０ 上パッケージ
１５１ 半田ボール
１７１、１７２、１７３ 銅パッド
１８１ 枠（下パッケージにおける半導体チップの設置位置）
２５２ モールド封止樹脂
２５４ 半導体チップ
２５５ 半導体チップ
２５６ 接着シート
２５７、２５７ａ、２５７ｂ 基板配線
２５８ 金バンプ
２５９ ボンディングワイヤー
２６０ 樹脂基板
２６１ａ、２６１ｂ ビア（上パッケージ）
４２１ 半導体チップ
４２４ ボンディングワイヤー
４２５ モールド封止樹脂
５２４ ボンディングワイヤー
５２５ モールド封止樹脂
５２６ 半導体チップ
５３２ 弾性接着シート
５３３ 半田ボール
６３１ 接着シート
６３３ 金バンプ
９３１ 接着シート
９３２ 弾性接着シート
９３３ 金バンプ
１１０５ 貫通穴
１１３４ モールド封止樹脂
１４０６、１４０７ 貫通穴
１６３５、１６３６ 熱伝導体
１６３６ 熱伝導体
１７０８ ダミー配線
１８３３ 金バンプ
１８５１ 半田ボール
１９６１ 配置位置
２０２２ 半田ボール
２０３０ テープ基板
２０３１ 接着シート
２０３２ 弾性接着シート
２０５１ 半田ボール
２１０１ 下層テープ基板配線
２１０９ 上層テープ基板配線
２１３０ テープ基板
２１３２ 弾性接着シート
２２０１ 金属細線
２２０３ 導電性パッド
２２３２ 接着材料

Claims (19)

  1. 基板配線を有する基板と、
    前記基板に搭載された半導体チップと、
    前記半導体チップと前記基板配線とを電気的に接続する第１の導電体と、
    前記基板上に搭載された導電性パッドと、
    前記導電性パッドに電気的に接続され、前記基板配線とは異なる配線経路となる配線部材とを備えることを特徴とする半導体装置。
  2. 請求項１において、
    テープ基板配線及び前記テープ基板配線を挟み込む絶縁層を有し、前記半導体チップ上を含む前記基板上に設けられたテープ基板と、
    前記テープ基板配線と前記基板配線とを電気的に接続する第２の導電体とを備え、
    前記配線部材は、前記テープ基板配線であり、
    前記導電性パッドは、前記テープ基板上に搭載され且つ前記テープ基板配線に電気的に接続されていることを特徴とする半導体装置。
  3. 請求項１において、
    前記配線部材は、金属細線であることを特徴とする半導体装置。
  4. 請求項１〜３のいずれか一つにおいて、
    前記基板と前記導電性パッドとの間に、弾性を有する接着材料が備えられていることを特徴とする半導体装置。
  5. 請求項１〜４のいずれか一つにおいて、
    前記半導体チップは、ペースト材又は封止樹脂により前記基板上に固定されていることを特徴とする半導体装置。
  6. 請求項２において、
    前記半導体チップと前記第２の導電体との間の領域、及び、前記第２の導電体と前記接着材料との間の領域の少なくとも一方に、前記基板と前記テープ基板とを接着するための接着剤又は接着シートを更に備えることを特徴とする半導体装置。
  7. 請求項１において、
    前記第１の導電体は、前記半導体チップと前記基板配線とを接続するボンディングワイヤーであり、
    前記半導体チップと前記ボンディングワイヤーとを封止する封止樹脂を更に備えることを特徴とする半導体装置。
  8. 請求項２において、
    前記半導体チップ上に積層される少なくとも１つの他の半導体チップと、
    前記他の半導体チップと前記基板配線とを接続するボンディングワイヤーと、
    前記半導体チップ、前記他の半導体チップ及び前記ボンディングワイヤーを封止する封止樹脂とを更に備え、
    前記接着材料及び前記第２の導電体は、前記他の半導体チップが積層されていることに応じた高さに設定されていることを特徴とする半導体装置。
  9. 請求項２において、
    前記第２の導電体の位置を含む領域に、前記基板と前記テープ基板とを接着するための接着剤又は接着シートを備え、
    前記第２の導電体は、前記テープ基板に設けられ且つ前記基板に向かって突状であり、前記接着剤又は前記接着シートを貫通して前記基板配線と電気的に接続していることを特徴とする半導体装置。
  10. 請求項２において、
    前記第２の導電体の位置を含む領域に、前記基板と前記テープ基板とを接着するための接着剤又は接着シートを備え、
    前記第２の導電体は、前記基板に設けられ且つ前記テープ基板に向かって突状であり、前記接着剤又は前記接着シートを貫通して前記テープ基板配線と電気的に接続していることを特徴とする半導体装置。
  11. 請求項２において、
    前記テープ基板における前記第２の導電体よりも前記半導体チップの側の部分を貫通する少なくとも１つの穴を有し、
    前記基板と前記テープ基板との間に封止樹脂が注入されていることを特徴とする半導体装置。
  12. 前記請求項６、９又は１０において、
    前記テープ基板における前記接着剤又は接着シートよりも前記半導体チップの側の部分、及び、接着シートと前記接着材料との間の部分の少なくとも一方に、前記テープ基板を貫通する複数の穴が設けられていることを特徴とする半導体装置。
  13. 請求項２〜１２のいずれか一つにおいて、
    前記テープ基板中に、前記テープ配線を避け且つ前記半導体チップ上から前記テープ基板の周縁部まで延びるように設けられたダミー配線と、
    前記半導体チップの上面と前記ダミー配線とを接続する熱伝導体とを更に備えることを特徴とする半導体装置。
  14. 請求項２〜１３のいずれか一つにおいて、
    前記導電性パッドは、前記第２の導電体上に配置されていることを特徴とする半導体装置。
  15. 請求項２において、
    前記接着材料及び前記第２の導電体は、前記半導体チップの上面よりも高くなる厚さに形成されていることを特徴とする半導体装置。
  16. 請求項２において、
    前記テープ基板は、他のテープ配線及び他の絶縁層を更に備えることにより２層以上の積層構造を有することを特徴とする半導体装置。
  17. 請求項２〜１６のいずれか一つにおいて、
    前記基板の上方に、第２の半導体チップが搭載された第２の基板を備えるパッケージが積層され、
    前記導電性パッドと前記第２の半導体チップとが電気的に接続されていることを特徴とする半導体装置。
  18. 基板配線を有する基板上に半導体チップを搭載する工程（ａ）と、
    前記半導体チップ上を含む前記基板上に、絶縁層に挟まれたテープ配線を有するテープ基板を搭載する工程（ｂ）とを備え、
    前記工程（ａ）において、前記基板配線と前記半導体チップとを第１の導電体によって電気的に接続し、
    前記工程（ｂ）において、前記基板配線と前記テープ配線とを第２の導電体によって電気的に接続すると共に、接着材料により前記テープ基板を前記基板に保持し、
    前記テープ配線の前記基板と反対側に、前記テープ配線と接続された導電性パッドが設けられていることを特徴とする半導体装置の製造方法。
  19. 基板配線を有する基板上に半導体チップを搭載する工程と、
    前記基板上に、導電性パッドと、前記導電性パッドに電気的に接続され且つ前記基板配線とは異なる配線経路となる配線部材とを搭載する工程とを備えることを特徴とする半導体装置の製造方法。
JP2009031361A 2008-04-17 2009-02-13 半導体装置とその製造方法 Pending JP2009278064A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009031361A JP2009278064A (ja) 2008-04-17 2009-02-13 半導体装置とその製造方法
US12/411,734 US20090261465A1 (en) 2008-04-17 2009-03-26 Semiconductor device and its manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008107917 2008-04-17
JP2009031361A JP2009278064A (ja) 2008-04-17 2009-02-13 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2009278064A true JP2009278064A (ja) 2009-11-26

Family

ID=41200434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009031361A Pending JP2009278064A (ja) 2008-04-17 2009-02-13 半導体装置とその製造方法

Country Status (2)

Country Link
US (1) US20090261465A1 (ja)
JP (1) JP2009278064A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150112861A (ko) * 2014-03-28 2015-10-07 가부시키가이샤 제이디바이스 반도체 패키지
KR20150142140A (ko) * 2014-06-10 2015-12-22 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9293419B2 (en) 2014-04-17 2016-03-22 Panasonic Intellectual Property Management Co., Ltd. Semiconductor package and semiconductor device
CN113519050A (zh) * 2019-03-06 2021-10-19 株式会社电装 半导体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907694B2 (en) * 2009-12-17 2014-12-09 Xcerra Corporation Wiring board for testing loaded printed circuit board
CN104051386B (zh) * 2013-03-14 2018-12-14 台湾积体电路制造股份有限公司 具有模塑料形成的台阶的封装件
US8970024B2 (en) 2013-03-14 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with molding material forming steps
JP2015072983A (ja) * 2013-10-02 2015-04-16 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
KR102245770B1 (ko) * 2013-10-29 2021-04-28 삼성전자주식회사 반도체 패키지 장치
US10319607B2 (en) * 2014-08-22 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with organic interposer
KR102181013B1 (ko) * 2014-09-05 2020-11-19 삼성전자주식회사 반도체 패키지
US9373590B1 (en) * 2014-12-30 2016-06-21 International Business Machines Corporation Integrated circuit bonding with interposer die
KR102454214B1 (ko) * 2018-08-02 2022-10-12 삼성전자주식회사 반도체 패키지

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
SG119234A1 (en) * 2004-07-29 2006-02-28 Micron Technology Inc Assemblies including stacked semiconductor dice having centrally located wire bonded bond pads
US7928550B2 (en) * 2007-11-08 2011-04-19 Texas Instruments Incorporated Flexible interposer for stacking semiconductor chips and connecting same to substrate
US7800212B2 (en) * 2007-12-27 2010-09-21 Stats Chippac Ltd. Mountable integrated circuit package system with stacking interposer
US8421202B2 (en) * 2009-03-06 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with flex tape and method of manufacture thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150112861A (ko) * 2014-03-28 2015-10-07 가부시키가이샤 제이디바이스 반도체 패키지
JP2015195368A (ja) * 2014-03-28 2015-11-05 株式会社ジェイデバイス 半導体パッケージ
US10134710B2 (en) 2014-03-28 2018-11-20 J-Devices Corporation Semiconductor package
KR102456366B1 (ko) * 2014-03-28 2022-10-19 가부시키가이샤 앰코테크놀로지재팬 반도체 패키지
US9293419B2 (en) 2014-04-17 2016-03-22 Panasonic Intellectual Property Management Co., Ltd. Semiconductor package and semiconductor device
KR20150142140A (ko) * 2014-06-10 2015-12-22 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102337876B1 (ko) * 2014-06-10 2021-12-10 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN113519050A (zh) * 2019-03-06 2021-10-19 株式会社电装 半导体装置
CN113519050B (zh) * 2019-03-06 2023-12-05 株式会社电装 半导体装置

Also Published As

Publication number Publication date
US20090261465A1 (en) 2009-10-22

Similar Documents

Publication Publication Date Title
JP2009278064A (ja) 半導体装置とその製造方法
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
US20120086111A1 (en) Semiconductor device
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
JP2006344917A (ja) 半導体装置、積層型半導体装置、および半導体装置の製造方法
JP2003133518A (ja) 半導体モジュール
KR100744146B1 (ko) 연성 접속판을 이용하여 배선 기판과 칩을 연결하는 반도체패키지
JP2007266111A (ja) 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
KR20170016550A (ko) 반도체 패키지의 제조 방법
JP4945682B2 (ja) 半導体記憶装置およびその製造方法
JP2006134912A (ja) 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
JP2000232180A (ja) 配線基板および半導体装置
JP2009135391A (ja) 電子装置およびその製造方法
KR20070095502A (ko) 볼 그리드 어레이 유형의 적층 패키지
JP5547703B2 (ja) 半導体装置の製造方法
JP3695458B2 (ja) 半導体装置、回路基板並びに電子機器
JP2007103614A (ja) 半導体装置および半導体装置の製造方法
TWI621241B (zh) 半導體晶片及具有半導體晶片之半導體裝置
US9633923B2 (en) Electronic device module and manufacturing method thereof
JP2004087936A (ja) 半導体装置及び半導体装置の製造方法並びに電子機器
JP2002289735A (ja) 半導体装置
TWI423405B (zh) 具載板之封裝結構
JP2012227320A (ja) 半導体装置
JP4699089B2 (ja) チップオンフィルム半導体装置