JP5883456B2 - 超小型電子アセンブリ及びシステム - Google Patents

超小型電子アセンブリ及びシステム Download PDF

Info

Publication number
JP5883456B2
JP5883456B2 JP2013534971A JP2013534971A JP5883456B2 JP 5883456 B2 JP5883456 B2 JP 5883456B2 JP 2013534971 A JP2013534971 A JP 2013534971A JP 2013534971 A JP2013534971 A JP 2013534971A JP 5883456 B2 JP5883456 B2 JP 5883456B2
Authority
JP
Japan
Prior art keywords
microelectronic
microelectronic element
assembly
dielectric
heat spreader
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013534971A
Other languages
English (en)
Other versions
JP2013540371A5 (ja
JP2013540371A (ja
Inventor
ハーバ，ベルガセム
ゾーニ，ワエル
クリスプ，リチャード・デューイット
Original Assignee
テッセラ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テッセラ，インコーポレイテッド filed Critical テッセラ，インコーポレイテッド
Publication of JP2013540371A publication Critical patent/JP2013540371A/ja
Publication of JP2013540371A5 publication Critical patent/JP2013540371A5/ja
Application granted granted Critical
Publication of JP5883456B2 publication Critical patent/JP5883456B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H01L2224/14519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、積層型超小型電子アセンブリ及びこうしたアセンブリを作製する方法と、こうしたアセンブリにおいて有用なコンポーネントとに関する。
［関連出願の相互参照］
本出願は、２０１０年１０月１９日に出願された米国特許出願第１２／９０７，５２２号の継続出願であり、その開示内容は引用することにより本明細書の一部をなすものとする。
半導体チップは、一般に、個々のパッケージングされたユニットとして提供される。標準的なチップは、平坦な矩形本体を有し、その広い表面にチップの内部回路に接続されたコンタクトがある。通常、各個々のチップは、パッケージに実装され、次にパッケージは、プリント回路基板等の回路パネルに実装され、チップのコンタクトを回路パネルの導体に接続する。多くの従来の設計では、チップパッケージは、チップ自体の面積より大幅に広い回路パネルの面積を占有する。本開示において表面を有するフラットチップに関して使用するとき、「チップの面積」は、表面の面積を指すものと理解するべきである。「フリップチップ」設計では、チップの表面はパッケージ基板の面に対面し、すなわち、チップキャリア及びチップ上のコンタクトは、はんだボール又は他の接続素子によってチップキャリアのコンタクトに直接接合される。そして、チップキャリアを、チップの表面の上に重なる端子を介して回路パネルに接合することができる。「フリップチップ」設計は、比較的小型の構成を可能にし、各チップは、例えば、その開示を引用することにより本明細書の一部をなすものとする本願と同一の譲受人に譲渡された米国特許第５，１４８，２６５号、米国特許第５，１４８，２６６号及び米国特許第５，６７９，９７７号の或る特定の実施形態に開示されているように、チップの表面の面積に等しいか又はそれよりわずかに広い回路パネルの面積を占有する。
或る特定の革新的な実装技法では、従来のフリップチップ接合に近いか又はそれに等しい小型化がもたらされる。チップ自体の面積に等しいか又はそれよりわずかに広い回路パネルの面積に単一チップを収容することができるパッケージを、一般に「チップサイズパッケージ」と呼ぶ。
超小型電子アセンブリが占有する回路パネルの平面面積を最小限にすることに加えて、回路パネルの平面に対して垂直な高さ又は寸法全体が小さいチップパッケージを製造することも望ましい。こうした薄い超小型電子パッケージにより、隣接する構造体に近接してパッケージが実装されている回路パネルの配置が可能になり、これにより、回路パネルを組み込んだ製品の全体的なサイズがもたらされる。単一パッケージ又はモジュールで複数のチップを提供するさまざまな提案が提起されてきた。従来の「マルチチップモジュール」では、チップは単一パッケージ基板上に横に並べて実装され、次にそのパッケージ基板を、回路パネルに実装することができる。この手法では、チップが占有する回路パネルの全体面積の限られた縮小しかもたらされない。全体面積は、モジュールの個々のチップの総表面積より依然として広い。
複数のチップを「積層体」構成で、すなわち複数のチップが重なり合って配置される構成でパッケージングすることも提案された。積層型構成では、或る特定のチップを、チップの総面積より小さい回路パネルの面積に実装することができる。或る特定の積層型チップ構成は、例えば、その開示を引用することにより本明細書の一部をなすものとする、上述した米国特許第５，６７９，９７７号、米国特許第５，１４８，２６５号及び米国特許第５，３４７，１５９号の或る特定の実施形態に開示されている。同様に引用することにより本明細書の一部をなすものとする米国特許第４，９４１，０３３号は、チップが積み重なり合って、チップに関連するいわゆる「配線フィルム」上の導体によって互いに相互接続される構成を開示している。
本技術分野におけるこれらの努力にも関らず、コンタクトが実質的にチップの中心領域に位置するチップ用のマルチチップパッケージの場合、更なる改良が望ましい。幾つかのメモリチップ等の或る特定の半導体チップは、一般に、１列又は２列のコンタクトがチップの中心軸に実質的に沿って位置するように作製される。
超小型電子アセンブリが、反対側に面している第１の面及び第２の面と、該面の間に延在している１つ又は複数の開口部と、を有する誘電体素子であって、その上に導電性素子を更に有するものである、誘電体素子と、面と前記誘電体素子の前記第１の面に面している表面とを有する第１の超小型電子素子であって、第１の縁と該第１の超小型電子素子の前記表面において露出している複数のコンタクトとを有するものである、第１の超小型電子素子と、裏面と前記第１の超小型電子素子の前記裏面に面している表面とを有することを含む第２の超小型電子素子であって、該第２の超小型電子素子の前記表面の突出部分は前記第１の超小型電子素子の前記第１の縁を越えて延在し、前記突出部分は、前記誘電体素子の前記第１の面から間隔を空けて配置され、該第２の超小型電子素子は前記表面の前記突出部分において露出する複数のコンタクトを有するものである、第２の超小型電子素子と、前記超小型電子素子のコンタクトから前記少なくとも１つの開口部を通って前記導電性素子のうちの少なくとも幾つかまで延在するリードと、前記第１の超小型電子素子又は前記第２の超小型電子素子のうちの少なくとも一方に熱的に結合されたヒートスプレッダと、を備える。
本発明の一実施形態による積層型超小型電子アセンブリの概略立断面図である。 図１の積層型アセンブリの底面図である。 本発明の別の実施形態による積層型超小型電子装置の概略断面図である。 本発明の別の実施形態による積層型超小型電子アセンブリの概略断面図である。 本発明の更に別の実施形態による積層型超小型電子アセンブリの概略断面図である。 本発明の一実施形態による積層型超小型電子アセンブリの概略断面図である。 本発明の１つの実施形態によるシステムの概略図である。
図１を参照すると、本発明の一実施形態による積層型超小型電子アセンブリ１０は、第１の超小型電子素子１２及び第２の超小型電子素子１４を備えている。幾つかの実施形態では、第１の超小型電子素子１２及び第２の超小型電子素子１４を、半導体チップ、ウェハ等とすることができる。
第１の超小型電子素子１２は、表面１６と、表面から離れている裏面１８と、表面と裏面との間に延在している第１の縁２７及び第２の縁２９と、を有している。第１の超小型電子素子１２の表面１６は、第１の端部領域１５及び第２の端部領域１７と、第１の端部領域１５と第２の端部領域１７との間に位置する中心領域１３と、を備えている。第１の端部領域１５は、中心領域１３と第１の縁２７との間に延在し、第２の端部領域１７は、中心領域１３と第２の縁２９との間に延在している。第１の超小型電子素子１２の表面１６において電気コンタクト２０が露出している。本開示で用いるとき、導電性素子が構造体の表面「において露出している」という記述は、導電性素子が、表面に対して垂直である方向において、構造体の外側から表面に向かって移動している理論的な点に接触することができることを示す。したがって、構造体の表面において露出している端子又は他の導電性素子は、こうした表面から突出することができるか、こうした表面と同一平面とすることができるか、又はこうした表面に対して凹状であり、構造体の孔又は窪みを通して露出することができる。第１の超小型電子素子１２のコンタクト２０は、中心領域１３内の表面１６において露出している。例えば、コンタクト２０を、第１の面１６の中心に隣接して１つ又は２つの平行な列で配置することができる。
第２の超小型電子素子１４は、表面２２と、表面から離れている裏面２４と、表面と裏面との間に延在している第１の縁３５及び第２の縁３７と、を有している。第２の超小型電子素子１４の表面２２は、第１の端部領域２１及び第２の端部領域２３と、第１の端部領域２１と第２の端部領域２３との間に位置する中心領域１９とを備えている。第１の端部領域２１は、中心領域１９と第１の縁３５との間に延在し、第２の端部領域２３は、中心領域１９と第２の縁３７との間に延在している。第２の超小型電子素子１４の表面２２において電気コンタクト２６が露出している。第２の超小型電子素子１４のコンタクト２６は、中心領域１９内の表面２２において露出している。例えば、コンタクト２６を、第１の面２２に隣接して１つ又は２つの平行な列で配置することができる。
図１に示すように、第１の超小型電子素子１２及び第２の超小型電子素子１４は、互いに対して積層されている。幾つかの実施形態では、第２の超小型電子素子１４の表面２２及び第１の超小型電子素子１２の裏面１８は互いに面している。第２の超小型電子素子１４の第２の端部領域２３の少なくとも一部が、第１の超小型電子素子１２の第２の端部領域１７の少なくとも一部の上に重なっている。第２の超小型電子素子１４の中心領域１９の少なくとも一部が、第１の超小型電子素子１２の第２の縁２９を越えて突出している。さらに、第２の超小型電子素子１４の一部４３は第１の超小型電子素子１２の第２の縁２９を越えて延在する。したがって、第２の超小型電子素子１４のコンタクト２６は、第１の超小型電子素子１２の第２の縁２９を越えた位置に配置されている。
超小型電子アセンブリ１０は、反対側に面している第１の面３２及び第２の面３４を有する誘電体素子３０を更に備えている。図１は、１つの誘電体素子３０しか示していないが、超小型電子アセンブリ１０は、２つ以上の誘電体素子を備えることができる。誘電体素子３０の第１の面３２において、１つ又は複数の導電性素子又は端子３６が露出している。少なくとも幾つかの端子３６を、第１の超小型電子素子１２及び／又は第２の超小型電子素子１４に対して移動可能とすることができる。
誘電体素子３０は、１つ又は複数の開口部を更に備えることができる。図１に示す実施形態では、誘電体素子３０は、第１の超小型電子素子１２の中心領域１３と実質的に位置合せされる第１の開口部３３と、第２の超小型電子素子１４の中心領域１９と実質的に位置合せされる第２の開口部３９とを備えており、それにより、コンタクト２０及び２６に対するアクセスを可能にする。
図１に示すように、誘電体素子３０は、第１の超小型電子素子１２の第１の縁２７及び第２の超小型電子素子１４の第２の縁３５を越えて延在することができる。誘電体素子３０の第２の面３４を、第１の超小型電子素子１２の表面１６と並置することができる。誘電体素子３０を、任意の適切な誘電体材料から部分的に又は全体的に作製することができる。例えば、誘電体素子３０は、ポリイミド、ＢＴ樹脂、又はテープ自動化接合（tape automated bonding）（「ＴＡＢ」）テープを作製するために一般に使用される他の誘電体材料の層等、可撓性材料の層を含むことができる。代替的に、誘電体素子３０は、Ｆｒ−４基板又はＦｒ−５基板等、繊維補強エポキシの厚い層等の比較的剛性の板状材料を含むことができる。採用する材料に関らず、誘電体素子３０は、誘電体材料の単層又は複数の層を含むことができる。
誘電体素子３０はまた、第１の面３２において露出している導電性素子４０と導電性トレース４２とを備えることができる。導電性トレース４２は、導電性素子４０を端子３６に電気的に結合する。
接着剤層等、スペーサ素子又は支持素子３１を、第２の超小型電子素子１４の第１の端部領域２１と誘電体素子３０の一部との間に配置することができる。スペーサ層３１が接着剤を含む場合、接着剤は、第２の超小型電子素子１４を誘電体素子３０に接続することができる。第２の超小型電子素子１４の第２の端部領域２３と第１の超小型電子素子１２の第２の端部領域１７との間に、別のスペーサ層６０を配置することができる。このスペーサ層６０は、第１の超小型電子素子１２及び第２の超小型電子素子１４を合わせて接合する接着剤を含むことができる。こうした場合、スペーサ層６０を、ダイアタッチ接着剤から部分的に又は全体的に作製することができ、シリコーンエラストマ等の低弾性率材料から構成することができる。しかしながら、２つの超小型電子素子１２及び１４が同じ材料から形成された従来の半導体チップである場合、超小型電子素子が、温度変化に応じて一斉に膨張し収縮する傾向があるため、スペーサ層６０を、高弾性率接着剤又ははんだの薄層から全体的に又は部分的に作製することができる。採用する材料に関らず、スペーサ層３１及び６０の各々は、単層又は複数の層を含むことができる。
図１及び図２に見られるように、電気的接続又はリード７０が、第１の超小型電子素子１２のコンタクト２０を誘電体素子３０上の幾つかの導電性素子４０に電気的に接続する。電気的接続７０は、超小型電子素子１２のコンタクトを導電性素子４０に電気的に接続する複数のワイヤボンド７２、７４を含むことができる。ワイヤボンド７２、７４は、第１の開口部３３を通って延在し、互いに対して実質的に平行に向けられている。ワイヤボンド７２及び７４の各々は、コンタクト２０を、誘電体素子の対応する導電性素子４０に電気的に結合する。本実施形態による複数ワイヤボンド構造体は、接続されたコンタクト間を電流が流れるための追加の経路を提供することにより、ワイヤボンド接続のインダクタンスを実質的に低下させることができる。
他の電気的接続又はリード５０が、第２の超小型電子素子１４のコンタクト２６を幾つかの導電性素子４０に電気的に結合する。電気的接続５０は、超小型電子素子１４のコンタクトを導電性素子４０に電気的に接続する複数のワイヤボンド５２、５４を含むことができる。ワイヤボンド５２、５４は、第２の開口部３９を通って延在し、互いに対して実質的に平行に向けられている。ワイヤボンド５２及び５４はともに、コンタクト２６を誘電体素子３０の対応する素子４０に電気的に結合する。本実施形態による複数ボンドワイヤ構造体は、接続されたコンタクト間を電流が流れるための追加の経路を提供することにより、ワイヤボンド接続のインダクタンスを実質的に低下させることができる。
超小型電子アセンブリ１０は、少なくとも第１の超小型電子素子１２及び第２の超小型電子素子１４を覆うオーバーモールド１１を更に備えている。図１に見られるように、オーバーモールド１１は、第１の超小型電子素子１２の第１の縁２７及び第２の超小型電子素子１４の第１の縁３５を越えて延在する誘電体素子３０の部分も覆うことができる。
図３は、少なくとも２つの積層されかつ電気的に相互接続された超小型電子アセンブリ９００を備える装置１０００を示す。超小型電子アセンブリ９００Ａ及び９００Ｂを、上述したアセンブリのうちの任意のものとすることができる。超小型電子アセンブリのうちの少なくとも１つに対して、その端子に、はんだボール９８１、又は、接合材及び金属、例えば錫、インジウム若しくはそれらの組合せの他の塊等、導電性接合ユニットを取り付けることができる。２つの超小型電子アセンブリ９００は、任意の適切な導電性接続を介して互いに電気的に接続される。例えば、アセンブリを、それぞれの超小型電子素子のうちの誘電体素子９３０Ａ、９３０Ｂ上のパッド（図示せず）に接合されたはんだカラム９９０を介して電気的に相互接続することができる。同様に図３に示す特定の実施形態では、導電性ポスト９９２及びはんだ９９４を使用して、２つの超小型電子アセンブリ９００Ａ及び９００Ｂを電気的に相互接続することができる。ポスト９９２は、第１のアセンブリから若しくは第２のアセンブリから他方のアセンブリまで延在することができるか、又は両アセンブリに設けられたポストが互いに向かって延在することができる。
続けて図３を参照すると、積層された超小型電子アセンブリの装置内で熱を均一に分散させるのに役立つように、第１の超小型電子アセンブリ９００Ａと第２の超小型電子アセンブリ９００Ｂとの間にヒートスプレッダ９７０を配置することができる。ヒートスプレッダ９７０はまた、周囲環境への熱放散を向上させることもできる。ヒートスプレッダを、任意の適切な熱伝導性材料から部分的に又は全体的に作製することができる。適切な熱伝導性材料の例としては、限定されないが、金属、グラファイト、熱伝導性接着剤、例えば熱伝導性エポキシ、はんだ等、又はこうした材料の組合せが挙げられる。一例では、ヒートスプレッダを、実質的に連続した金属のシートとすることができる。特定の実施形態では、金属又は他の熱伝導性材料から作製された予備成形されたヒートスプレッダ９７０を、熱伝導性接着剤又は熱伝導性グリース等の熱伝導性材料等により、第２の超小型電子アセンブリ９００Ｂの誘電体素子９３０Ｂの表面９３２Ｂに取り付けるか又は配置することができる。存在する場合は、接着剤をコンプライアント材料とすることができ、それにより、コンプライアントに取り付けられた素子の間の異なる熱膨張に適合する等のために、ヒートスプレッダと、超小型電子素子又はそれが取り付けられる誘電体素子との間の相対移動が可能になる。ヒートスプレッダ９７０を、モノリシック構造体とすることができ、ヒートスプレッダ９７０は、誘電体素子９３０Ｂの開口部９３３Ｂ、９３９Ｂとそれぞれ実質的に位置合せされる１つ又は複数の開口部９７２、９７４を備えることができる。１つの実施形態では、ヒートスプレッダ９７０の開口部９７２、９７４の各々を、誘電体素子９３０Ｂの開口部９３３Ｂ又は９３９Ｂを覆う封止材９８０Ｂ又は９８２Ｂを受け入れるような寸法とすることができる。代替的に、ヒートスプレッダ９７０は、互いに間隔を空けて配置された複数のスプレッダ部分を含むことができる。図示しないが、ヒートスプレッダ９７０を、代替的に、超小型電子アセンブリ９００Ａの第２の超小型電子素子９１４Ａの裏面９２４Ａに、又は第１の超小型電子アセンブリ９００Ａの第１の超小型電子素子９１２Ａの裏面９１８Ａに、又は両超小型電子素子９１２Ａ、９１４Ａの裏面に取り付けることができる。特定の実施形態では、ヒートスプレッダは、第１の超小型電子素子９１２Ａ及び第２の超小型電子素子９１４Ａのうちの１つ又は複数の裏面の少なくとも一部に直接接合されたはんだの層とするか又はそれを含むことができる。
本明細書に記載する実施形態のうちの任意のものにおいて、超小型電子アセンブリは、超小型電子アセンブリの他の位置に配置された追加のヒートスプレッダを備えることができる。
図４は、ヒートスプレッダ１２８０が少なくとも第２の超小型電子素子１２１４の裏面１２２４に取り付けられている、上述したような超小型電子アセンブリ１２００を示す。ヒートスプレッダ１２８０は、第２の超小型電子アセンブリ１２１４の裏面１２２４全体と熱伝導連通することができ、第２の超小型電子素子の第１の縁１２３５及び第２の縁１２３７を越えて延在することができる。支持素子１２９０を、シリコン又は他の任意の適切な材料から作製することができ、ヒートスプレッダ１２８０と第１の超小型電子素子１２１２の第１の端部領域１２１５との間に配置することができる。支持素子を、金属、金属充填ポリマー材料、例えば導電性エポキシ、グラファイト、接着剤、はんだ、又はアセンブリ内及びアセンブリと環境との間の熱の伝達及び放散を向上させるのに適している任意の材料等、熱伝導性材料から作製することができる。
別の支持素子１２９２を、第２の超小型電子素子１２１４の第１の端部領域１２２１と誘電体素子１２３０との間に配置することができる。支持素子１２９２を、シリコンから部分的に又は全体的に作製することができる。ヒートスプレッダ１２８０は、第１の超小型電子素子の第１の縁１２２７及び第２の縁１２２９を越えて延在することができる。上述したように、ヒートスプレッダ１２８０を、金属、グラファイト、又は他の任意の適切な熱伝導性材料から全体的に又は部分的に作製することができ、コンプライアントであり得る熱伝導性接着剤又は熱伝導性グリースにより、アセンブリの他の部品に取り付けるか又はそれらの部品と熱的に連通させることができる。一実施形態では、特に、超小型電子素子が、本質的に１つのタイプの半導体材料、例えばシリコンから構成される場合、支持素子１２９０、１２９２を、本質的に同じ半導体材料から構成することができる。
ヒートスプレッダ１２８０に加えて、超小型電子アセンブリ１２００は、１つ又は複数の熱伝導性ボール１２８２、１２８４を備えることができる。ボール１２８２、１２８４は、通常、はんだから作製されるが、１２８３に示すように、その内部の銅ボール又は銅ポスト等、熱伝導性金属のコアを備えることができる。熱伝導性ボール１２８２を、第１の超小型電子素子１２１２の第１の縁１２２７と実質的に位置合せして誘電体素子１２３０の表面１２３２に取り付けることができる。１つ又は複数の熱伝導性ボール１２８２に、熱伝導性コネクタ１２８６を取り付けることができ、それは、誘電体素子１２３０を通って延在することができる。熱伝導性ボール１２８４を、第２の超小型電子素子１２１４の第１の縁１２３５と実質的に位置合せして誘電体素子１２３０の表面１２３２に取り付けることができる。１つ又は複数の熱伝導性ボール１２８４に、熱伝導性コネクタ１２８８を取り付けることができ、それは誘電体素子１２３０を通って延在することができる。
図５は、図４に示す実施形態の変形を示す。この変形では、超小型電子アセンブリ１４００は、第１の超小型電子１３１４の第１の端部領域１３１５とヒートスプレッダ１３８０との間に支持素子を備える必要がない。ヒートスプレッダ１３８０は、第２の超小型電子素子１３１４の第２の縁１３３７に隣接して段１３９８を備えることができる。段１３９８により、ヒートスプレッダ１３８０は、第１の超小型電子素子１３１２の裏面１３１８と接触するか又は少なくともそれに近接することができる。
図６は、図３に示す実施形態の変形を示す。図６に示す変形では、ヒートスプレッダ９７１は、超小型電子アセンブリ９００Ｂの第１の超小型電子素子９１２Ｂ及び第２の超小型電子素子９１４Ｂと熱的に連通している。ヒートスプレッダ９７１は、第１の超小型電子素子９１２Ｂ及び第２の超小型電子素子９１４Ｂのそれぞれの裏面９１８Ｂ及び９２４Ｂから離れる方向に向いている第１の実質的に平面の面９８７を有することができる。さらに、ヒートスプレッダ９７１は、第１の超小型素子９１２Ｂ及び第２の超小型電子素子９１４Ｂのそれぞれの裏面９１８Ｂ及び９２４Ｂに向かって面している第２の実質的に平面の面９８９Ａ及び第３の実質的に平面の面９８９Ｂを有することができる。ヒートスプレッダ９７１は、第２の超小型電子素子９１４Ｂの裏面９２４Ｂと熱的に連通するとともにその上に重なる第１の部分９７３と、第１の超小型電子素子９１２Ｂの裏面９１８Ｂと熱的に連通するとともにその上に重なる第２の部分９７５とを備えることができる。１つの特定の実施形態では、ヒートスプレッダ９７１の第１の部分９７３は、例えば、はんだ、熱伝導性グリース又は熱伝導性接着剤等を介して、第２の超小型電子素子９１４Ｂの裏面９２４Ｂの一部又は全体と熱的に接触することができる。同様に、ヒートスプレッダ９７１の第２の部分９７５は、第１の超小型電子素子９１２Ｂの裏面９１８Ｂの一部又は全体と熱的に接触することができる。ヒートスプレッダ９７１の第２の部分９７５を、第１の部分９７３より厚くすることができる。
続けて図６を参照すると、別のヒートスプレッダ９７７が、超小型電子アセンブリ９００Ａの第１の超小型電子素子９１２Ａ及び第２の超小型電子素子９１４Ａと熱的に連通することができる。ヒートスプレッダ９７７は、第１の超小型電子素子９１２Ａ及び第２の超小型電子素子９１４Ａから離れる方向に向いている第１の実質的に平面の面９９１を有することができる。さらに、ヒートスプレッダ９７７は、第１の超小型電子素子９１２Ａ及び第２の超小型電子素子９１４Ａのそれぞれの裏面９１８Ａ及び９２４Ａに向かって面している第２の実質的に平面の面９９３Ａ及び９９３Ｂを備えることができる。さらに、ヒートスプレッダ９７７は、第２の超小型電子素子９１４Ａの裏面９２４Ａと熱的に連通するとともにその上に重なる第１の部分９７９と、第１の超小型電子素子９１２Ａの裏面９１８Ａと熱的に連通するとともにその上に重なる第２の部分９８３とを備えることができる。１つの特定の実施形態では、ヒートスプレッダ９７７の第１の部分９７９は、ヒートスプレッダ９７１の構成と同様に、第２の超小型電子素子９１４Ａの裏面９２４Ａの一部又は全体と熱的に接触することができる。同様に、ヒートスプレッダ９７７の第２の部分９８３は、第１の超小型電子素子９１２Ａの裏面９１８Ａの一部又は全体と熱的に接触することができる。ヒートスプレッダ９７７の第２の部分９８３を、その第１の部分９７９より厚くすることができる。
ヒートスプレッダ９７７と誘電体素子９３０Ｂとの間に、熱伝導性材料９８５を配置することができる。熱伝導性材料９８５は、任意の適切な材料の１つ又は複数の層を含むことができ、２５ミクロンから１００ミクロンの厚さとすることができる。適切な熱伝導性材料としては、限定されないが、熱伝導性グリース、はんだ、インジウム又は任意の適切な熱伝導性接着剤が挙げられる。熱伝導性材料９８５を、誘電体素子９３０Ｂ及びヒートスプレッダ９７７の一方又は両方の面に、液体又は完全に使用されていない状態で塗布することができる。そのように、材料は、それらの間の空間に流れ込むことができる。したがって、熱伝導性材料は、それが接触する面の高さの変動に従うことができる。幾つかの実施形態では、熱伝導性材料９８５を、第１の超小型電子素子９１２Ｂ及び第２の超小型電子素子９１４Ｂのコンタクト９２０及び９２６と実質的に位置合せされた１つ又は複数の開口部９９９を含むモノリシック構造体又は一体構造体とすることができる。代替的に、熱伝導性材料９８５は、複数の間隔を空けて配置された別個の部分を含むことができる。特定の実施形態では、熱伝導性材料９８５を、導電性とすることができる。こうした実施形態では、こうした導電性材料を、導電性面として使用することができ、グランドに電気的に接続することができる。超小型電子アセンブリ９００Ａは、第２の超小型電子素子９１４Ａと誘電体素子９３０Ａとの間に支持素子９３１を備えることができる。
図６に示すように、本明細書に記載する超小型電子アセンブリの任意のものを、回路パネル又は回路基板に電子的に結合することができる。例えば、超小型電子アセンブリ９００Ａは、はんだボール５８１又は銅ピラー等、複数の接合ユニットを備えることができる。はんだボール９８１は、超小型電子アセンブリ９００Ａを回路パネル１３００に電気的に接続する。図６は、超小型電子アセンブリ９００Ａを回路パネル１３００に接続するはんだボール９８１のみを示しているが、任意の導電性素子が、回路パネル１３００及び超小型電子アセンブリ９００Ａを相互接続することができることが企図されている。回路パネル１３００の第１の面１３０４において、１つ又は複数の導電性素子又は端子１３０２が露出している。回路パネル１３００の第１の面１３０４は、はんだボール９８１に面している。はんだボール９８１は、端子１３０２に取り付けられ、したがって、回路パネル１３００の回路の少なくとも幾つかと電気的に相互接続される。
上述した超小型電子アセンブリを、図７に示すように、さまざまな電子システムの構築に利用することができる。例えば、本発明の更なる実施形態によるシステム１１００は、他の電子コンポーネント１１０８及び１１１０ともに上述したような超小型電子アセンブリ１１０６を備えている。図示する例では、コンポーネント１１０８は半導体チップであり、コンポーネント１１１０はディスプレイスクリーンであるが、他の任意のコンポーネントを使用することができる。当然ながら、例示を明確にするために図７には２つの追加のコンポーネントしか示していないが、本システムは、任意の数のこうしたコンポーネントを備えることができる。超小型電子アセンブリ１１０６を、上述したアセンブリのうちの任意のものとすることができる。更なる変形では、任意の数のこうした超小型電子アセンブリを使用することができる。超小型電子アセンブリ１１０６並びにコンポーネント１１０８及び１１１０は、破線で概略的に示す共通ハウジング９０１に実装され、所望の回路を形成するように必要に応じて互いに電気的に相互接続される。図示する例示的なシステムでは、システムは、フレキシブルプリント回路基板等の回路パネル１１０２を備え、回路パネルは、コンポーネントを互いに相互接続する多数の導体１１０４を備え、それらのうちの１つのみが図７に示されている。しかしながら、これは単に例示的なものであり、電気的接続を行うために任意の適切な構造を使用することができる。ハウジング１１０１は、例えば携帯電話又は携帯情報端末において使用可能なタイプの携帯型ハウジングとして示されており、スクリーン１１１０は、ハウジングの表面において露出している。構造体１１０６が、撮像チップ等の感光素子を備えている場合、構造体に光を向けるためにレンズ１１１１又は他の光学素子もまた設けることができる。この場合もまた、図７に示す簡略化したシステムは単に例示的なものであり、デスクトップコンピュータ、ルータ等、固定構造体として一般にみなされるシステムを含む他のシステムを、上述した構造体を使用して作製することができる。
種々の従属請求項及びそれらの従属請求項に記載の他の特徴は、初期の請求項において提示されるのとは異なる方法において組み合わせることができることは理解されよう。また、個々の実施形態との関連で説明された特徴は、記述される実施形態のうちの他の実施形態と共用できることも理解されよう。
本発明は特定の実施形態を参照しながら本明細書において説明されてきたが、これらの実施形態は本発明の原理及び応用形態を例示するにすぎないことは理解されたい。それゆえ、添付の特許請求の範囲によって規定されるような本発明の趣旨及び範囲から逸脱することなく、例示的な実施形態に数多くの変更を加えることができること、及び他の構成を考案することができることは理解されたい。

Claims (21)

  1. 互いに反対側に面している第１の面及び第２の面と、該面の間に延在している第１の開口部及び第２の開口部と、を有する誘電体素子であって、その上に導電性素子を更に有するものである、誘電体素子と、
    第１の裏面と、前記誘電体素子の前記第１の面に面している第１の表面と、該第１の表面と該第１の裏面との間に延在しており、互いに反対側に面している第１の縁面とを有する第１の超小型電子素子であって、前記第１の超小型電子素子の中心領域に沿う該第１の超小型電子素子の該第１の表面において露出している複数のコンタクトを有するものである、第１の超小型電子素子と、
    前記誘電体素子の前記第１の面に面している第２の表面と、該第２の表面に対して反対側の第２の裏面と、該第２の表面と該第２の裏面との間に延在しており、互いに反対側に面している第２の縁面とを有する第２の超小型電子素子であって、前記第１の電子素子の前記互いに反対側に面している第１の縁面の一つだけが、該第２の超小型電子素子の該互いに反対側に面している第２の縁面の一つを越えて延在し、かつ、該第１の超小型電子素子の前記第１の裏面の少なくとも一部分が該互いに反対側に面している第２の縁面の一つを越えて延在するように、該第２の超小型電子素子は該第１の超小型電子素子に重なり、該第２の超小型電子素子は該第２の超小型電子素子の中心領域に沿う該第２の表面において複数のコンタクトを有するものである、第２の超小型電子素子と、
    前記第１の超小型電子素子のコンタクトから前記第１の開口部を通って前記導電性素子のうちの少なくとも幾つかまで延在する第１のリード、及び、前記第２の超小型電子素子のコンタクトから前記第２の開口部を通って他の前記導電性素子まで延在する第２のリードと、
    前記第２の超小型電子素子の前記第２の裏面を覆い、前記互いに反対側に面している前記第２の縁面の一つを越えて延在する前記第１の超小型電子素子の前記第１の裏面の少なくとも一部分に重なるヒートスプレッダと、
    前記第２の超小型電子素子の前記第２の縁面の一つを越えて延在する、前記ヒートスプレッダと、前記第１の超小型電子素子の前記第１の裏面の前記一部分との間に配置された支持素子と
    を備える、超小型電子アセンブリ。
  2. 前記第１及び第２のリードはワイヤボンドである、請求項１に記載の超小型電子アセンブリ。
  3. 前記ヒートスプレッダは部分的に又は全体的にグラファイトから作製されている、請求項１に記載の超小型電子アセンブリ。
  4. 前記ヒートスプレッダは金属シートを含む、請求項１に記載の超小型電子アセンブリ。
  5. 前記ヒートスプレッダは、少なくとも前記第１の超小型電子素子の前記第１の裏面を覆う、請求項１に記載の超小型電子アセンブリ。
  6. 前記ヒートスプレッダは、少なくとも前記第２の超小型電子素子の前記第２の裏面を覆う、請求項１に記載の超小型電子アセンブリ。
  7. 前記誘電体素子に熱的に結合された複数の熱伝導性ボールを更に備える、請求項１に記載の超小型電子アセンブリ。
  8. 前記複数の熱伝導性ボールは、前記誘電体素子の第２の面に取り付けられている、請求項７に記載の超小型電子アセンブリ。
  9. 前記複数の熱伝導性ボールの各々には金属コアが埋め込まれている、請求項７に記載の超小型電子アセンブリ。
  10. 前記誘電体素子を通って延在し、前記複数の熱伝導性ボールのうちの１つを前記誘電体素子に結合する熱伝導性コネクタを更に備える、請求項７に記載の超小型電子アセンブリ。
  11. 前記ヒートスプレッダ全体は平面に沿って延在している、請求項１に記載の超小型電子アセンブリ。
  12. 前記ヒートスプレッダと、前記第１の超小型電子素子との間の支持素子と、を更に備える、請求項１１に記載の超小型電子アセンブリ。
  13. 請求項１に記載のアセンブリと、該アセンブリに電気的に接続された１つ又は複数の他の電子コンポーネントと、を備えるシステム。
  14. ハウジングを更に具備し、前記アセンブリ及び前記他の電子コンポーネントは該ハウジングに実装される、請求項１３に記載のシステム。
  15. ハウジングを更に具備し、前記アセンブリ及び前記他の電子コンポーネントは該ハウジングに実装される、請求項１４に記載のシステム。
  16. 超小型電子アセンブリであって、
    第１のユニット及び第２のユニットであって、前記ユニットの各々は、
    （１）互いに反対側に面している第１の面及び第２の面と、該第１の面及び該第２の面の間に延在する第１の開口部及び第２の開口部と、を有する誘電体素子であって、上に導電性素子を有しているものである、誘電体素子と、
    （２）第１の裏面と、前記誘電体素子の前記第１の面に面している第１の表面と、該第１の表面と該第１の裏面との間に延在しており、互いに反対側に面している第１の縁面とを有する第１の超小型電子素子であって、該第１の超小型電子素子の中心領域に沿う該第１の超小型電子素子の該第１の表面において露出している複数のコンタクトを有するものである、第１の超小型電子素子と、
    （３）前記誘電体素子の前記第１の面に面する第２の表面と、該第２の表面の反対側に面している第２の裏面と、該第２の表面と該第２の裏面との間に延在しており、互いに反対側に面している第２の縁面とを有する第２の超小型電子素子であって、該第２の超小型電子素子は前記第１の超小型電子素子に重なり、該第１の超小型電子素子の前記互いに反対側に面している第１の縁面のうちの一つだけが該第２の超小型電子素子の該互いに反対側に面している第２の縁面の一つを越えて延在し、かつ、該第１の超小型電子素子の該第１の裏面の少なくとも一部分が該互いに反対側に面している第２の縁面の一つを越えて延在するように、該第２の超小型電子素子は、該第１の超小型電子素子の中心領域に沿う該第２の超小型電子素子の該第２の表面において複数のコンタクトを有する、第２の超小型電子素子と、
    （４）前記第１の超小型電子素子から前記第１の開口部を通って前記誘電体素子の上の前記導電性素子のうちの少なくとも幾つかまで延在する第１の信号リード、及び、前記第２の超小型電子素子から前記第２の開口部を通って他の前記導電性素子まで延在する第２の信号リードと、
    （５）前記第１のユニットの前記第１の超小型電子素子及び前記第２の超小型電子素子と、該第１のユニットの前記誘電体素子の部分とを覆うオーバーモールドであって、前記オーバーモールドは、該第１のユニットの該第１の超小型電子素子の前記第１の縁面と、前記第１のユニットの該第２の超小型電子素子の前記第２の縁面とを越えて延在する、オーバーモールドと
    を備え、
    前記第２のユニットは前記第１のユニットの前記超小型電子素子の上に重なり、該アセンブリは、
    前記第１のユニットと前記第２のユニットの間に配置され、該第１のユニットの前記第１の超小型電子素子と前記第２の超小型電子素子とに熱的に結合されたヒートスプレッダであって、該ヒートスプレッダはモノリシック構造体であり、前記誘電体素子の前記開口部と、該第２のユニットの前記第１の超小型電子素子及び前記第２の超小型電子素子の前記コンタクトとに、実質的に位置合わせされる１つ又は複数の開口部を備える、ヒートスプレッダと、
    前記第１のユニットの前記誘電体素子の上の前記導電性素子のうちの少なくとも幾つかを、前記第２のユニットの前記誘電体素子の上の前記導電性素子のうちの少なくとも幾つかに電気的に接続する積層体相互接続と
    を更に備える、
    第１のユニット及び第２のユニットを備える、超小型電子アセンブリ。
  17. 前記ヒートスプレッダは、互いに間隔を空けて配置されたヒートスプレッダ部分を含む、請求項１６に記載の超小型電子アセンブリ。
  18. 前記ヒートスプレッダは、前記第２のユニットの前記誘電体素子の前記第２の面に取り付けられている、請求項１６に記載の超小型電子アセンブリ。
  19. 前記第１及び第２のリードはワイヤボンドである、請求項１６に記載の超小型電子アセンブリ。
  20. 前記ヒートスプレッダは、前記第１のユニットの前記第１の超小型電子素子の前記第１の裏面及び前記第１のユニットの前記第２の超小型電子素子の前記第２の裏面に向かってそれぞれ面している実質的に平面の面を有している、請求項１６に記載の超小型電子アセンブリ。
  21. 請求項１６に記載のアセンブリと、該アセンブリに電気的に接続された１つ又は複数の他の電子コンポーネントと、を備えるシステム。
JP2013534971A 2010-10-19 2011-10-14 超小型電子アセンブリ及びシステム Expired - Fee Related JP5883456B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/907,522 2010-10-19
US12/907,522 US8553420B2 (en) 2010-10-19 2010-10-19 Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
PCT/US2011/056352 WO2012054335A1 (en) 2010-10-19 2011-10-14 Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristic

Publications (3)

Publication Number Publication Date
JP2013540371A JP2013540371A (ja) 2013-10-31
JP2013540371A5 JP2013540371A5 (ja) 2014-11-27
JP5883456B2 true JP5883456B2 (ja) 2016-03-15

Family

ID=44903389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013534971A Expired - Fee Related JP5883456B2 (ja) 2010-10-19 2011-10-14 超小型電子アセンブリ及びシステム

Country Status (8)

Country Link
US (3) US8553420B2 (ja)
EP (1) EP2630657A1 (ja)
JP (1) JP5883456B2 (ja)
KR (1) KR101941615B1 (ja)
CN (1) CN103262237B (ja)
DE (1) DE202011110802U1 (ja)
TW (1) TWI480960B (ja)
WO (1) WO2012054335A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
KR101061531B1 (ko) * 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
WO2014022675A1 (en) * 2012-08-02 2014-02-06 Tessera, Inc. Multiple die face-down stacking for two or more die
JP2015216263A (ja) * 2014-05-12 2015-12-03 マイクロン テクノロジー， インク． 半導体装置
KR101640126B1 (ko) * 2014-06-12 2016-07-15 주식회사 에스에프에이반도체 반도체 패키지 제조방법
US9953957B2 (en) 2015-03-05 2018-04-24 Invensas Corporation Embedded graphite heat spreader for 3DIC
KR102534732B1 (ko) 2016-06-14 2023-05-19 삼성전자 주식회사 반도체 패키지
US20200273768A1 (en) * 2019-02-27 2020-08-27 Intel Corporation Crystalline carbon heat spreading materials for ic die hot spot reduction
WO2020185292A1 (en) * 2019-03-11 2020-09-17 Hrl Laboratories, Llc Method to protect die during metal-embedded chip assembly (meca) process
US11049791B1 (en) * 2019-12-26 2021-06-29 Intel Corporation Heat spreading layer integrated within a composite IC die structure and methods of forming the same

Family Cites Families (192)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62107391A (ja) 1985-11-06 1987-05-18 Nippon Texas Instr Kk 情報記憶媒体
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
JPH02174255A (ja) 1988-12-27 1990-07-05 Mitsubishi Electric Corp 半導体集積回路装置
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5369552A (en) 1992-07-14 1994-11-29 Ncr Corporation Multi-chip module with multiple compartments
US5998864A (en) 1995-05-26 1999-12-07 Formfactor, Inc. Stacking semiconductor devices, particularly memory chips
US5861666A (en) 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
KR100204753B1 (ko) 1996-03-08 1999-06-15 윤종용 엘오씨 유형의 적층 칩 패키지
JP2806357B2 (ja) 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
US5892660A (en) 1996-08-29 1999-04-06 Micron Technology, Inc. Single in line memory module adapter
WO1998012568A1 (en) 1996-09-18 1998-03-26 Hitachi, Ltd. Process for producing semiconductor device and semiconductor device
WO1998025304A1 (fr) 1996-12-04 1998-06-11 Hitachi, Ltd. Dispositif a semi-conducteur
JP2978861B2 (ja) 1997-10-28 1999-11-15 九州日本電気株式会社 モールドｂｇａ型半導体装置及びその製造方法
JP3718039B2 (ja) 1997-12-17 2005-11-16 株式会社日立製作所 半導体装置およびそれを用いた電子装置
US6742098B1 (en) 2000-10-03 2004-05-25 Intel Corporation Dual-port buffer-to-memory interface
US6021048A (en) 1998-02-17 2000-02-01 Smith; Gary W. High speed memory module
US6150724A (en) 1998-03-02 2000-11-21 Motorola, Inc. Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces
US6072233A (en) 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
US6180881B1 (en) 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
US6369444B1 (en) 1998-05-19 2002-04-09 Agere Systems Guardian Corp. Packaging silicon on silicon multichip modules
US5977640A (en) 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US7525813B2 (en) 1998-07-06 2009-04-28 Renesas Technology Corp. Semiconductor device
US6353539B1 (en) 1998-07-21 2002-03-05 Intel Corporation Method and apparatus for matched length routing of back-to-back package placement
US6121576A (en) 1998-09-02 2000-09-19 Micron Technology, Inc. Method and process of contact to a heat softened solder ball array
US6093029A (en) 1998-09-08 2000-07-25 S3 Incorporated Vertically stackable integrated circuit
US6201695B1 (en) 1998-10-26 2001-03-13 Micron Technology, Inc. Heat sink for chip stacking applications
US6815251B1 (en) 1999-02-01 2004-11-09 Micron Technology, Inc. High density modularity for IC's
SE519108C2 (sv) 1999-05-06 2003-01-14 Sandvik Ab Belagt skärverktyg för bearbetning av grått gjutjärn
TW409377B (en) 1999-05-21 2000-10-21 Siliconware Precision Industries Co Ltd Small scale ball grid array package
KR100393095B1 (ko) 1999-06-12 2003-07-31 앰코 테크놀로지 코리아 주식회사 반도체패키지와 그 제조방법
JP3360655B2 (ja) 1999-07-08 2002-12-24 日本電気株式会社 半導体装置
JP2001053243A (ja) 1999-08-06 2001-02-23 Hitachi Ltd 半導体記憶装置とメモリモジュール
US6199743B1 (en) 1999-08-19 2001-03-13 Micron Technology, Inc. Apparatuses for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies
JP2001196407A (ja) 2000-01-14 2001-07-19 Seiko Instruments Inc 半導体装置および半導体装置の形成方法
US6369448B1 (en) 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
JP3768761B2 (ja) 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
JP2001223324A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
TW579555B (en) * 2000-03-13 2004-03-11 Ibm Semiconductor chip package and packaging of integrated circuit chip in electronic apparatus
US6731009B1 (en) 2000-03-20 2004-05-04 Cypress Semiconductor Corporation Multi-die assembly
KR100583491B1 (ko) 2000-04-07 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
JP2002076252A (ja) * 2000-08-31 2002-03-15 Nec Kyushu Ltd 半導体装置
JP3874062B2 (ja) 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
JP3462166B2 (ja) * 2000-09-08 2003-11-05 富士通カンタムデバイス株式会社 化合物半導体装置
US6492726B1 (en) 2000-09-22 2002-12-10 Chartered Semiconductor Manufacturing Ltd. Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
SG95637A1 (en) 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
SG106054A1 (en) 2001-04-17 2004-09-30 Micron Technology Inc Method and apparatus for package reduction in stacked chip and board assemblies
JP2002353398A (ja) * 2001-05-25 2002-12-06 Nec Kyushu Ltd 半導体装置
US6472741B1 (en) 2001-07-14 2002-10-29 Siliconware Precision Industries Co., Ltd. Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same
US6385049B1 (en) 2001-07-05 2002-05-07 Walsin Advanced Electronics Ltd Multi-board BGA package
JP2003101207A (ja) * 2001-09-27 2003-04-04 Nec Kyushu Ltd 半田ボールおよびそれを用いた部品接続構造
US6977440B2 (en) 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
SG118103A1 (en) 2001-12-12 2006-01-27 Micron Technology Inc BOC BGA package for die with I-shaped bond pad layout
KR100480909B1 (ko) 2001-12-29 2005-04-07 주식회사 하이닉스반도체 적층 칩 패키지의 제조 방법
TW523890B (en) 2002-02-07 2003-03-11 Macronix Int Co Ltd Stacked semiconductor packaging device
SG121705A1 (en) 2002-02-21 2006-05-26 United Test & Assembly Ct Ltd Semiconductor package
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
DE10215654A1 (de) 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
US6924496B2 (en) 2002-05-31 2005-08-02 Fujitsu Limited Fingerprint sensor and interconnect
KR100958400B1 (ko) * 2002-06-05 2010-05-18 가부시끼가이샤 르네사스 테크놀로지 반도체장치
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
JP2004063767A (ja) 2002-07-29 2004-02-26 Renesas Technology Corp 半導体装置
US6762942B1 (en) 2002-09-05 2004-07-13 Gary W. Smith Break away, high speed, folded, jumperless electronic assembly
TW557556B (en) 2002-09-10 2003-10-11 Siliconware Precision Industries Co Ltd Window-type multi-chip semiconductor package
WO2004038798A2 (en) 2002-10-22 2004-05-06 Unitive International Limited Stacked electronic structures including offset substrates
US7268425B2 (en) * 2003-03-05 2007-09-11 Intel Corporation Thermally enhanced electronic flip-chip packaging with external-connector-side die and method
TW200419752A (en) 2003-03-18 2004-10-01 United Test Ct Inc Semiconductor package with heat sink
TWI313049B (en) 2003-04-23 2009-08-01 Advanced Semiconductor Eng Multi-chips stacked package
US7528421B2 (en) * 2003-05-05 2009-05-05 Lamina Lighting, Inc. Surface mountable light emitting diode assemblies packaged for high temperature operation
KR20050001159A (ko) 2003-06-27 2005-01-06 삼성전자주식회사 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법
SG148877A1 (en) 2003-07-22 2009-01-29 Micron Technology Inc Semiconductor substrates including input/output redistribution using wire bonds and anisotropically conductive film, methods of fabrication and assemblies including same
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US7095104B2 (en) 2003-11-21 2006-08-22 International Business Machines Corporation Overlap stacking of center bus bonded memory chips for double density and method of manufacturing the same
JP2005166892A (ja) 2003-12-02 2005-06-23 Kingpak Technology Inc スタック型小型メモリカード
DE10360708B4 (de) 2003-12-19 2008-04-10 Infineon Technologies Ag Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
US20050173807A1 (en) 2004-02-05 2005-08-11 Jianbai Zhu High density vertically stacked semiconductor device
JP2005251957A (ja) 2004-03-04 2005-09-15 Renesas Technology Corp 半導体装置
US7489517B2 (en) * 2004-04-05 2009-02-10 Thomas Joel Massingill Die down semiconductor package
US7078808B2 (en) 2004-05-20 2006-07-18 Texas Instruments Incorporated Double density method for wirebond interconnect
CN100552926C (zh) * 2004-05-21 2009-10-21 日本电气株式会社 半导体器件、配线基板及其制造方法
KR20050119414A (ko) 2004-06-16 2005-12-21 삼성전자주식회사 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
KR20060004298A (ko) 2004-07-09 2006-01-12 삼성테크윈 주식회사 무선 전자 라벨
US7381593B2 (en) 2004-08-05 2008-06-03 St Assembly Test Services Ltd. Method and apparatus for stacked die packaging
JP4445351B2 (ja) * 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
JP4601365B2 (ja) 2004-09-21 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置
US20060097400A1 (en) * 2004-11-03 2006-05-11 Texas Instruments Incorporated Substrate via pad structure providing reliable connectivity in array package devices
US7786567B2 (en) * 2004-11-10 2010-08-31 Chung-Cheng Wang Substrate for electrical device and methods for making the same
US7217994B2 (en) 2004-12-01 2007-05-15 Kyocera Wireless Corp. Stack package for high density integrated circuits
TWI256092B (en) 2004-12-02 2006-06-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
JP2006172122A (ja) 2004-12-15 2006-06-29 Toshiba Corp カード状記憶装置
US7755179B2 (en) * 2004-12-20 2010-07-13 Semiconductor Components Industries, Llc Semiconductor package structure having enhanced thermal dissipation characteristics
JP4086068B2 (ja) * 2004-12-27 2008-05-14 日本電気株式会社 半導体装置
KR20060080424A (ko) 2005-01-05 2006-07-10 삼성전자주식회사 멀티 칩 패키지를 장착하는 메모리 카드
US7205656B2 (en) 2005-02-22 2007-04-17 Micron Technology, Inc. Stacked device package for peripheral and center device pad layout device
KR100630741B1 (ko) * 2005-03-04 2006-10-02 삼성전자주식회사 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US7196427B2 (en) 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US7250675B2 (en) 2005-05-05 2007-07-31 International Business Machines Corporation Method and apparatus for forming stacked die and substrate structures for increased packing density
KR101070913B1 (ko) * 2005-05-19 2011-10-06 삼성테크윈 주식회사 반도체 칩 적층 패키지
US7402911B2 (en) 2005-06-28 2008-07-22 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
DE102005041451A1 (de) 2005-08-31 2007-03-01 Infineon Technologies Ag Elektronische Steckeinheit
JP4108701B2 (ja) 2005-09-12 2008-06-25 株式会社ルネサステクノロジ Ｉｃカードの製造方法
US7602054B2 (en) * 2005-10-05 2009-10-13 Semiconductor Components Industries, L.L.C. Method of forming a molded array package device having an exposed tab and structure
US20070152310A1 (en) 2005-12-29 2007-07-05 Tessera, Inc. Electrical ground method for ball stack package
KR100673965B1 (ko) 2006-01-11 2007-01-24 삼성테크윈 주식회사 인쇄회로기판 및 반도체 패키지 제조방법
JP2007188916A (ja) * 2006-01-11 2007-07-26 Renesas Technology Corp 半導体装置
KR100690247B1 (ko) 2006-01-16 2007-03-12 삼성전자주식회사 이중 봉합된 반도체 패키지 및 그의 제조 방법
US20070176297A1 (en) 2006-01-31 2007-08-02 Tessera, Inc. Reworkable stacked chip assembly
WO2007088757A1 (ja) 2006-02-02 2007-08-09 Matsushita Electric Industrial Co., Ltd. メモリカードおよびメモリカードの製造方法
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
KR20070088177A (ko) 2006-02-24 2007-08-29 삼성테크윈 주식회사 반도체 패키지 및 그 제조 방법
US20080002460A1 (en) * 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
US7514780B2 (en) * 2006-03-15 2009-04-07 Hitachi, Ltd. Power semiconductor device
US7368319B2 (en) 2006-03-17 2008-05-06 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US7768075B2 (en) * 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
CN100511588C (zh) 2006-04-14 2009-07-08 泰特科技股份有限公司 导线架型芯片级封装方法
SG136822A1 (en) 2006-04-19 2007-11-29 Micron Technology Inc Integrated circuit devices with stacked package interposers
TW200743190A (en) 2006-05-10 2007-11-16 Chung-Cheng Wang A heat spreader for electrical device
JP5026736B2 (ja) 2006-05-15 2012-09-19 パナソニックヘルスケア株式会社 冷凍装置
EP2041792A2 (en) * 2006-06-20 2009-04-01 Nxp B.V. Integrated circuit and assembly therewith
US20080023805A1 (en) 2006-07-26 2008-01-31 Texas Instruments Incorporated Array-Processed Stacked Semiconductor Packages
TWI306658B (en) 2006-08-07 2009-02-21 Chipmos Technologies Inc Leadframe on offset stacked chips package
US7638868B2 (en) * 2006-08-16 2009-12-29 Tessera, Inc. Microelectronic package
US7906844B2 (en) 2006-09-26 2011-03-15 Compass Technology Co. Ltd. Multiple integrated circuit die package with thermal performance
TWI370515B (en) 2006-09-29 2012-08-11 Megica Corp Circuit component
KR100825784B1 (ko) 2006-10-18 2008-04-28 삼성전자주식회사 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
KR100885911B1 (ko) * 2006-11-16 2009-02-26 삼성전자주식회사 열방출 특성을 개선한 반도체 패키지
US7772683B2 (en) 2006-12-09 2010-08-10 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
JP2008177241A (ja) * 2007-01-16 2008-07-31 Toshiba Corp 半導体パッケージ
JP5120266B6 (ja) 2007-01-31 2018-06-27 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5285224B2 (ja) 2007-01-31 2013-09-11 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP2008198841A (ja) 2007-02-14 2008-08-28 Elpida Memory Inc 半導体装置
JP2008235576A (ja) * 2007-03-20 2008-10-02 Fujitsu Ltd 電子部品の放熱構造及び半導体装置
US20080237844A1 (en) * 2007-03-28 2008-10-02 Aleksandar Aleksov Microelectronic package and method of manufacturing same
US7638869B2 (en) * 2007-03-28 2009-12-29 Qimonda Ag Semiconductor device
US20080237887A1 (en) * 2007-03-29 2008-10-02 Hem Takiar Semiconductor die stack having heightened contact for wire bond
US7872356B2 (en) 2007-05-16 2011-01-18 Qualcomm Incorporated Die stacking system and method
CN100539128C (zh) * 2007-05-30 2009-09-09 力成科技股份有限公司 避免半导体堆叠发生微接触焊点断裂的封装堆叠装置
US20080296717A1 (en) * 2007-06-01 2008-12-04 Tessera, Inc. Packages and assemblies including lidded chips
JP2008306128A (ja) 2007-06-11 2008-12-18 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US7863090B2 (en) * 2007-06-25 2011-01-04 Epic Technologies, Inc. Packaged electronic modules and fabrication methods thereof implementing a cell phone or other electronic system
SG148901A1 (en) 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
KR101341566B1 (ko) 2007-07-10 2013-12-16 삼성전자주식회사 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법
US8299626B2 (en) 2007-08-16 2012-10-30 Tessera, Inc. Microelectronic package
US7442045B1 (en) * 2007-08-17 2008-10-28 Centipede Systems, Inc. Miniature electrical ball and tube socket with self-capturing multiple-contact-point coupling
US20090051043A1 (en) 2007-08-21 2009-02-26 Spansion Llc Die stacking in multi-die stacks using die support mechanisms
US7872340B2 (en) 2007-08-31 2011-01-18 Stats Chippac Ltd. Integrated circuit package system employing an offset stacked configuration
US7880310B2 (en) 2007-09-28 2011-02-01 Intel Corporation Direct device attachment on dual-mode wirebond die
US7851267B2 (en) * 2007-10-18 2010-12-14 Infineon Technologies Ag Power semiconductor module method
JP2009164160A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体デバイス積層体および実装方法
US8345431B2 (en) * 2008-01-02 2013-01-01 Microelectronics Assembly Technologies, Inc. Thin multi-chip flex module
US8138610B2 (en) 2008-02-08 2012-03-20 Qimonda Ag Multi-chip package with interconnected stacked chips
JP5207868B2 (ja) 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
US8354742B2 (en) 2008-03-31 2013-01-15 Stats Chippac, Ltd. Method and apparatus for a package having multiple stacked die
US8159052B2 (en) * 2008-04-10 2012-04-17 Semtech Corporation Apparatus and method for a chip assembly including a frequency extending device
US7928562B2 (en) * 2008-07-22 2011-04-19 International Business Machines Corporation Segmentation of a die stack for 3D packaging thermal management
US20100044861A1 (en) * 2008-08-20 2010-02-25 Chin-Tien Chiu Semiconductor die support in an offset die stack
US8253231B2 (en) 2008-09-23 2012-08-28 Marvell International Ltd. Stacked integrated circuit package using a window substrate
KR101479461B1 (ko) 2008-10-14 2015-01-06 삼성전자주식회사 적층 패키지 및 이의 제조 방법
JP5056718B2 (ja) 2008-10-16 2012-10-24 株式会社デンソー 電子装置の製造方法
KR20100050981A (ko) * 2008-11-06 2010-05-14 주식회사 하이닉스반도체 반도체 패키지 및 이를 이용한 스택 패키지
JP5176893B2 (ja) * 2008-11-18 2013-04-03 日立金属株式会社 はんだボール
US8049339B2 (en) 2008-11-24 2011-11-01 Powertech Technology Inc. Semiconductor package having isolated inner lead
US7951643B2 (en) 2008-11-29 2011-05-31 Stats Chippac Ltd. Integrated circuit packaging system with lead frame and method of manufacture thereof
KR101011863B1 (ko) 2008-12-02 2011-01-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US20100193930A1 (en) 2009-02-02 2010-08-05 Samsung Electronics Co., Ltd. Multi-chip semiconductor devices having conductive vias and methods of forming the same
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
KR101187214B1 (ko) * 2009-03-13 2012-10-02 테세라, 인코포레이티드 본드 패드를 통과하여 연장된 비아를 갖는 마이크로전자 소자를 포함하는 적층형 마이크로전자 어셈블리
TWI401785B (zh) 2009-03-27 2013-07-11 Chipmos Technologies Inc 多晶片堆疊封裝
US8039316B2 (en) 2009-04-14 2011-10-18 Stats Chippac Ltd. Integrated circuit packaging system with stacked integrated circuit and heat spreader with openings and method of manufacture thereof
KR101601847B1 (ko) 2009-05-21 2016-03-09 삼성전자주식회사 반도체 패키지
KR20100134354A (ko) 2009-06-15 2010-12-23 삼성전자주식회사 반도체 패키지, 스택 모듈, 카드 및 전자 시스템
TWM370767U (en) 2009-06-19 2009-12-11 fu-zhi Huang Modulized computer
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US20110085304A1 (en) 2009-10-14 2011-04-14 Irvine Sensors Corporation Thermal management device comprising thermally conductive heat spreader with electrically isolated through-hole vias
US10128206B2 (en) 2010-10-14 2018-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar structure
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8378478B2 (en) 2010-11-24 2013-02-19 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and vias connected to the central contacts
KR101061531B1 (ko) 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
TW201239998A (en) 2011-03-16 2012-10-01 Walton Advanced Eng Inc Method for mold array process to prevent peripheries of substrate exposed
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8436457B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8723327B2 (en) 2011-10-20 2014-05-13 Invensas Corporation Microelectronic package with stacked microelectronic units and method for manufacture thereof

Also Published As

Publication number Publication date
US20150145117A1 (en) 2015-05-28
US9312239B2 (en) 2016-04-12
US20140035121A1 (en) 2014-02-06
CN103262237B (zh) 2016-06-15
EP2630657A1 (en) 2013-08-28
US20120092832A1 (en) 2012-04-19
WO2012054335A1 (en) 2012-04-26
KR20140001898A (ko) 2014-01-07
JP2013540371A (ja) 2013-10-31
TWI480960B (zh) 2015-04-11
WO2012054335A8 (en) 2013-06-06
TW201222682A (en) 2012-06-01
DE202011110802U1 (de) 2016-06-15
US8941999B2 (en) 2015-01-27
KR101941615B1 (ko) 2019-01-23
US8553420B2 (en) 2013-10-08
CN103262237A (zh) 2013-08-21

Similar Documents

Publication Publication Date Title
JP5883456B2 (ja) 超小型電子アセンブリ及びシステム
US9806017B2 (en) Flip-chip, face-up and face-down centerbond memory wirebond assemblies
JP5827342B2 (ja) 中央コンタクトを備え、グラウンド又は電源分配が改善された改良版積層型マイクロ電子アセンブリ
US9281295B2 (en) Embedded heat spreader for package with multiple microelectronic elements and face-down connection
TWI614865B (zh) 用以與上ｉｃ封裝體耦合以形成封裝體疊加（ｐｏｐ）總成的下ｉｃ封裝體結構，以及包含如是下ｉｃ封裝體結構的封裝體疊加（ｐｏｐ）總成
TWI479630B (zh) 具中心接觸件之增強堆疊微電子總成以及其之系統、模組及配置
US8338963B2 (en) Multiple die face-down stacking for two or more die
CN103620774B (zh) 倒装芯片、正面和背面线键合相组合的封装
JP2003133518A (ja) 半導体モジュール
TW201717327A (zh) 具有機械式去耦合的扇入和扇出區域的晶圓級封裝
CN112614830A (zh) 一种封装模组及电子设备
JP4395003B2 (ja) 積層型半導体装置
KR101811738B1 (ko) 중앙 콘택을 구비한 적층형 마이크로전자 조립체
JP2004288813A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141007

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141007

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20141007

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160205

R150 Certificate of patent or registration of utility model

Ref document number: 5883456

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees