JP4398223B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4398223B2
JP4398223B2 JP2003371053A JP2003371053A JP4398223B2 JP 4398223 B2 JP4398223 B2 JP 4398223B2 JP 2003371053 A JP2003371053 A JP 2003371053A JP 2003371053 A JP2003371053 A JP 2003371053A JP 4398223 B2 JP4398223 B2 JP 4398223B2
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring board
semiconductor device
wiring
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003371053A
Other languages
English (en)
Other versions
JP2005136220A (ja
Inventor
和孝 前田
彰一 仲川
智子 田尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003371053A priority Critical patent/JP4398223B2/ja
Publication of JP2005136220A publication Critical patent/JP2005136220A/ja
Application granted granted Critical
Publication of JP4398223B2 publication Critical patent/JP4398223B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体素子が搭載された配線基板からなる半導体装置に関するものであり、特に配線基板の半導体素子搭載面には、支持フレームを介して放熱板が設けられている半導体装置に関するものである。
半導体素子が搭載された配線基板からなる半導体装置は、半導体収納パッケージとも呼ばれることがあり、各種電子機器などの回路基板に広く使用されている。このような半導体装置において、半導体素子の動作による温度上昇を回避するために、配線基板の半導体素子搭載面に、支持フレームを介して放熱板を設けた構造のものが知られている（例えば特許文献１参照）。
この特許文献１に記載されているような半導体装置は、図３に示すような構造を有している。
この半導体装置は、いわゆるＢＧＡ（Ball Grid Array)タイプのものであり、大まかにいって、半導体素子（半導体チップ）２１、配線基板２２、リッド（放熱板）２３等から構成されている。
即ち、半導体素子２１は、その底面に複数の半田バンプ２５が設けられており、この半田バンプ２５を、配線基板２２の上面に形成された接続配線パターンに半田溶融しフリップチップ実装することにより、半導体素子２１は配線基板２２に搭載される。また、半導体素子２１と配線基板２２との接続部には、熱硬化性樹脂からなるアンダーフィル２６が充填され、硬化されている。
配線基板２２は、生産コストが安価であり、薄肉化が容易な樹脂製絶縁基板に所定の配線パターン（図３において省略）を形成したものである。
この配線基板２２の下面には、外部接続端子となるボール（半田ボール）２７が配設されている。また、配線基板２２上面に形成された配線パターンと、その下面に形成された半田ボール２７の接合部とは、配線基板２２の内部に配設されたビアホール導体（図示せず）により電気的に接続された構成となっており、配線基板２２の上面に搭載された半導体素子２１と半田ボール２７とは導通している。
また、図３から明らかな通り、リッド２３は、半導体素子２１で発生する熱を放熱する放熱板として機能するものであり、平板形状で配線基板２２の上面全体を覆うように配置されており、熱伝導性の高い金属材料により形成されている。このリッド２３と半導体素子２１との間には伝熱性の良好なペースト材２８によって接着されている。
また、半導体素子２１が搭載される配線基板２２の上面の周縁部には、支持フレーム２９が設けられており、上記のリッド２３は、この支持フレーム２９の上端に接着剤３０により接着固定されており、これにより、リッド２３が安定に保持され、その機械的安定性が高められている。
特開２００１−１１０９２６号公報
ところで、現在では、半導体素子の動作周波数の向上にともない、配線基板を薄型化して配線基板内の配線長さを短くする傾向がある。しかしながら、上記のような従来構造の半導体装置（パッケージ）では、配線基板の厚みを薄くして外部回路基板に実装すると、配線基板と外部回路基板との半田接合部（図３における半田バンプ２７）が、半導体素子のＯＮ／ＯＦＦ等による熱履歴の繰り返しにより、熱疲労破壊してしまい、信頼性要求を満たすことが出来ないという問題がある。これは、シリコンを主とする半導体素子の熱膨張係数が約３×１０-6／℃であるのに対し、配線基板を構成する樹脂製絶縁基板の熱膨張係数が１５〜１８×１０-6／℃であり、熱膨張係数の差が非常に大きいことに起因している。即ち、温度サイクル試験によって、−４０℃から１２５℃の温度変化を与えると、半導体素子と配線基板との熱膨張差を緩和しようとして配線基板に上に凸の反り変形を生じる。この反り変形にともない、外部回路基板との接合部の半田バンプが繰り返し変形してしまうため、半田バンプが熱疲労破壊してしまうのである。配線基板が厚い場合には反りに伴う変形量も小さいが、基板が薄くなるにつれて基板の変形量は大きくなり、熱疲労寿命は短くなる。
したがって、本発明の目的は、外部回路基板と長期にわたり強固で安定な接続状態を維持できる半導体装置を提供することを目的とするものである。
本発明によれば、樹脂製絶縁基板に配線パターンを形成してなり、上面に支持フレームを有する配線基板と、底面に半田バンプを有し且つ該半田バンプを介して前記配線基板の上面にフリップチップ実装された半導体素子と、前記配線基板の上面を覆うように配置され且つ前記支持フレーム及び前記半導体素子に接着固定された放熱板とからなる半導体装置において、高さ０．２ｍｍ以上で前記半導体素子の厚みよりも低い金属製または有機樹脂製の補強フレームが、前記半導体素子と前記支持フレームとの間に前記半導体素子を取り囲むように上端が前記放熱板とは非接触に配置され、前記配線基板の上面に接着されていることを特徴とする半導体装置が提供される。
本発明の半導体装置においては、配線基板上面に搭載された半導体素子の周囲に補強フレームを設けることにより、半導体素子と配線基板を構成する絶縁基板との熱膨張差に起因する配線基板の上に凸の反り変形を有効に回避することができる。従って、この半導体装置は、半田バンプを用いてプリント基板などの外部回路基板に実装した場合でも、配線基板の上記反り変形が抑制されているため、この半田バンプに発生する熱応力を低減することができ、長期間にわたり正確、かつ強固な電気的接続させることが可能となる。
本発明において、前記配線基板は、樹脂製絶縁基板に配線パターンを形成したものであることが好ましい。即ち、樹脂製絶縁基板は、成形が容易であり、その薄肉化を容易に実現することができるからである。しかも、通常、この厚みを薄くすると、半導体素子と絶縁基板との熱膨張差に起因する反り変形が大きくなり、外部回路基板に実装したときの接続部の熱疲労が増大する傾向があるが、本発明では、このような反り変形が有効に抑制されているため、この熱疲労を軽減することができる。
また、前記補強フレームの高さは、半導体素子の厚みよりも小さく、且つ該補強フレームの上端は、前記放熱板とは非接触である。即ち、放熱板を補強フレームにも接着固定することにより、放熱板の機械的安定性を高めることができるが、補強フレームは、熱伝導性には寄与しない。従って、所定の補強効果が得られる限り、その高さをできるだけ低くし、装置コストの低減や装置の軽量化を図ることが望ましい。
前記補強フレームは、銅製であることが好ましい。即ち、銅はヤング率が高いため、銅製の補強フレームを使用することにより、薄い厚みで高い補強効果を確保することができる。
また、前記補強フレームとして、有機樹脂製のものも好適に使用することができる。エポキシ樹脂に代表される有機樹脂製の補強フレームは、銅製のものに比してヤング率が小さいため、その分、厚くする必要があるが、安価であり、また配線基板を構成する樹脂に近似した熱膨張係数を有しているという利点がある。
本発明において、前記補強フレームは、実装された半導体素子と同心相似形に配置されており、且つ該補強フレームの各辺部の内側長さは、該半導体素子の対応する辺の長さの１．２倍以下であることが好ましい。即ち、半導体素子と同心相似形に配置することにより、半導体素子の周囲で均等な反り変形抑止効果を達成することができ、不自然な変形を生じることがなく、また、半導体素子の近傍に配置することにより、その反り変形抑止効果を高めることができる。
本発明では、前記配線基板の裏面には、前記半導体素子に導通し且つ半導体素子底面に形成された半田バンプよりも低融点の半田バンプが設けられており、該低融点半田バンプを介して外部回路基板に半導体装置を実装することが好ましい。即ち、低融点半田バンプを用いて外部回路基板に実装した場合において、前述した反り変形抑止効果により、外部回路基板との接合部である半田バンプの熱疲労を有効に軽減し、長期にわたって確実な接続信頼性を確保することができる。また、外部回路基板との接合に低融点の半田バンプを用いることにより、外部回路基板への実装のための熱処理により、配線基板と半導体素子との接合部の半田バンプの破損等を有効に回避することができる。
本発明を、添付図面に示す具体例に基づいて説明する。
図１は、本発明の半導体装置の好適な構造の一例を示す断面図であり、図２は、図１の半導体装置の要部である配線基板の半導体素子搭載面を示す平面図である。
図１に示された本発明の半導体装置は、図３に示された公知の半導体装置と同様、ＢＧＡ（Ball Grid Array）タイプのフリップチップパッケージによる半導体装置であり、大略すると半導体素子１、配線基板２、放熱板３等からなっており、基本的な構造は、図３の半導体装置と共通している。
半導体素子１は、例えばシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウム砒素（ＧａＡｓ）などの半導体、特にシリコンを用いた回路素子であり、その底面に複数の半田バンプ５が設けられている。この半田バンプ５を、配線基板２の上面に形成された配線パターン（図示せず）に半田溶融しフリップチップ実装することにより、配線基板２の上面に半導体素子１が搭載される。
配線基板２は、樹脂製の絶縁基板に所定の配線パターンを形成したものであり、セラミック製絶縁基板を用いたものに比して生産コストが安価であり、半導体装置の製品コストの低減を図っている。また、薄肉化の点でも、セラミック製絶縁基板に比して有利である。このような絶縁基板の構成に用いる樹脂としては、例えば、ガラス繊維入りエポキシ樹脂などが好適に使用されるが、ガラス繊維入りエポキシ樹脂以外の他の樹脂により構成されていてもよく、例えば可撓性の高い樹脂材料により形成したいわゆるフレキシブル・プリント基板であってもよい。この配線基板２は、上記のような樹脂からなる絶縁層を積層させた多層構造を有していてもよく、各絶縁層の層間にも配線パターンを形成することもできる。このような配線基板は、例えば、厚みが１ｍｍ以下の薄肉の基板として使用することができる。
尚、配線パターンは、銅、銀、金などの低抵抗導体を含有するペーストをスクリーン印刷等により所定のパターンで施し、焼付けることにより形成することができる。また、銅箔などを貼り付けてエッチングなどにより所定のパターンに加工することによっても形成することができる。
半導体素子１の底面に設けられる半田バンプ５としては、高融点半田、例えば鉛を９０％以上含有するものを使用することが好ましく、このような高融点半田の使用により、この半導体装置をプリント基板等の外部回路基板に実装する際の加熱などでの再溶融を防止できる。
上記の半田バンプ５を配線基板２の上面に形成された配線パターンに接続して加熱溶融することにより、半導体素子１が配線基板２の上面に実装されるわけであるが、通常、半導体素子１と配線基板２との接続部には、熱硬化性樹脂からなるアンダーフィル６が充填されており、半田バンプ５がアンダーフィル６内に埋め込まれている。このアンダーフィル６を加熱硬化することにより、半導体素子１は、配線基板２にしっかりと固定されると同時に、その可撓性により、両者の間に生じる応力を緩和し、半田バンプ５の破壊などによる断線等を防止するようになっている。
配線基板２の裏面には、外部回路基板との接続用端子となる半田ボール７が配設されている。図示されていないが、配線基板２の内部には、スルーホールに低抵抗導体を充填することにより形成されたビアホール導体が形成されており、配線基板２の裏面には、このビアホール導体によって上面の配線パターンに電気的に接続された接続パッド（前述した低抵抗導体からなる）が形成されており、この接続パッドに、上記の半田ボール７が接合されている。即ち、この半田ボール７は、配線基板２の上面に搭載された半導体素子１と電気的に接続されたものとなっている。
半田ボール７としては、半田バンプ５よりも低融点の材料、例えば、鉛含量の小さい錫−鉛合金などから形成されているものが好適である。即ち、この半導体装置は、この半田ボール７を、外部回路基板の配線パターン上に載置して加熱溶融することにより、外部回路基板上に実装されるが、半田ボール７として、半田バンプ５よりも低融点の半田を用いることにより、外部回路基板への実装に際しての半田バンプ５の溶融を防止することができ、半導体素子１との接続信頼性を確保することができる。
放熱板３は、半導体素子１の動作により発生する熱を放熱するものであり、例えば銅やアルミニウムなどの熱伝導性の高い金属材料により形成され、広い放熱領域を設けられるように配線基板２の上面全体を覆うように配置される。この放熱板３は、ペースト材８により、半導体素子１の上面に接着されている。
ペースト材８としては、金属フィラー（例えば銀）入り樹脂ペースト、非金属フィラー（例えばシリコン）入り樹脂ペースト、又はロウ材（例えば半田）等の比較的熱伝導性が良く、強い接着力を有する材料が使用され、半導体素子１に発生した熱が放熱板３に速やかに伝熱すようになっている。
また、配線基板２の上面（即ち、半導体素子１の搭載面）には、図２に示されているように、支持フレーム４が設けられており、放熱板３は、この支持フレーム４の上端に接着剤９により接着固定されており、これにより、放熱板３は安定に保持され、その機械的安定性が高められている。上記でも説明したように、広い放熱領域を確保することが望ましいため、支持フレーム４は、通常、配線基板２の上面の周縁部に設け、放熱板３をできるだけ大面積とすることが好ましい。この支持フレーム４は、例えば、配線基板２を構成する絶縁基板と同種の樹脂材料や、金属等の剛性材料で形成され、予め配線基板２と一体に形成されていてもよいし、接着剤９によって、放熱板３に接着固定しておき、放熱板３を装着する際に、配線基板２に固定されるようにしてもよい。また、この支持フレーム４は、接着剤９により配線基板２に接着固定してもよい。放熱板３と支持フレーム４との接着に用いる接着剤９或いは支持フレーム４と配線基板２との接着に用いる接着剤としては、半田等のロウ材や熱可塑性樹脂のペーストなどが使用される。
図１及び図２を参照して、本発明においては、上記配線基板２の上面に、半導体素子１を取り囲むように補強フレーム１０が設けられる。既に述べた通り、この半導体装置は、前述した半田ボール７を用いてプリント基板などの外部回路基板に実装して使用に供されるが、半導体素子１のＯＮ／ＯＦＦによる発熱・冷却の繰り返しにより、上記熱膨張差によって上に凸の反り変形を生じるという問題がある。このような反り変形が生じると、外部回路基板と半導体装置との接続端子である半田ボール７が熱疲労し、断線などを生じてしまうが、本発明では、補強フレーム１０によって、半導体素子１と配線基板２との熱膨張差に起因する配線基板の上に凸の反り変形を有効に回避することができるため、半田ボール７の熱疲労を有効に回避し、接続信頼性を高めることができるのである。特に、配線基板２の厚みを薄くするほど、上記熱膨張差による反り変形が著しくなり、接続信頼性が損なわれるが、本発明では、補強フレーム１０の形成により、例えば配線基板２の厚みを０．５ｍｍ以下と極めて薄くした場合にも、接続信頼性を確保することができる。
本発明において、補強フレーム１０の高さは、放熱板３の装着に悪影響を与えない限り特に制限されず、例えば放熱板３と接触させることも可能であるが、基本的には、半導体素子１の厚みよりも小さくし、放熱板３とは非接触とすることが好ましい。即ち、この補強フレーム１０は、熱伝導性を高めるものではないため、上記反り変形を防止できる限り、その高さをできるだけ低くし、装置コストの低減や装置の軽量化を図ることが望ましいからである。補強フレーム１０の高さは、その材質や厚みによっても異なるが、通常、０．２ｍｍ以上とすることが好ましい。
補強フレーム１０の材質は、金属製、有機樹脂製の何れであってもよいが、銅製或いはエポキシ樹脂などの樹脂製であることが好ましい。即ち、銅はヤング率が高いため、銅製の補強フレーム１０を使用することにより、薄い厚みで高い補強効果を確保することができる。また、エポキシ樹脂等の有機樹脂製のものは、銅製のものに比してヤング率が小さいため、その分、厚くする必要があるが、安価であり、また配線基板を構成する樹脂に近似した熱膨張係数を有しているという利点がある。このような補強フレーム１０は、前述した接着剤によって配線基板２の上面に接着固定することができる。また、半導体素子１を実装した後に、配線基板１０の上面に補強フレーム１０を設けることもできる。
また、図２に示されているように、補強フレーム１０は、実装された半導体素子１と同心相似形（即ち、矩形状）に配置されていることが好ましい。半導体素子１と同心相似形に配置することにより、半導体素子１の周囲で均等な反り変形抑止効果を達成することができ、不自然な変形を防止することができる。
また、このような補強フレーム１０の各辺部の内側長さＬは、半導体素子１の対応する辺の長さＷの１．２倍以下であることが好ましい。半導体素子１の近傍に配置することにより、その反り変形抑止効果を高めることができ、半導体素子１からあまり離して配置すると、反り変形抑止効果が低下するからである。
以下の半導体素子１、配線基板２及び放熱板３を用意した。
半導体素子１：底面に半田バンプを有するシリコンチップ
大きさ；１５ｍｍ平方
厚さ；０．６ｍｍ
配線基板２；上面に銅製配線パターン、下面に半田ボール７が形成され、配線パターンと半田ボール７とはビアホール導体で接続されたガラスエポキシ樹脂製
大きさ；４０ｍｍ平方
厚さ；０．７ｍｍ
支持フレーム；外形４０ｍｍ平方、内径２６ｍｍ平方、厚さ０．７ｍｍ
放熱板；アルミ製
大きさ；４０ｍｍ平方
厚さ０．５ｍｍ
上記の配線基板２に、半導体素子１を半田パンプを介して実装した後、表１に示す材質及び大きさの正方形の補強フレーム１０（高さ０．４ｍｍ）をロウ材で図２に示されているようにして配線基板２の上面に接着固定して半導体パッケージを作製した。また、比較のために、補強フレーム１０を設けない半導体パッケージも作製した。
このパッケージを、プリント基板に実装し、信頼性試験の寿命サイクル数を比較した。信頼性試験は、大気の雰囲気にて−４０℃と１２５℃の各温度に制御した恒温槽に試験サンプルを２５分／２５分の保持を1サイクルとして、最高３５００サイクル繰り返した。そして、１００サイクル毎にプリント基板の配線導体とパッケージとの電気抵抗を測定し、電気抵抗に変化が現れるまでのサイクル数を表１に示した。
Figure 0004398223
表１より明らかなように、補強フレームを設けた本発明の半導体装置（パッケージ）は、２７００サイクルまで、特に３５００サイクルを越えても抵抗変化は全く認められず、極めて安定で良好な電気的接続状態を維持できた。しかし、補強フレームを設けていないパッケージでは、２５００サイクル未満の早い段階から抵抗変化が検出され、実装後の信頼性に欠けることがわかった。
本発明の半導体装置の好適な構造の一例を示す断面図である。 図１の半導体装置の要部である配線基板の半導体素子搭載面を示す平面図である。 従来公知の半導体装置を示す断面図である。
符号の説明
１：半導体素子
２：配線基板
３：放熱板
４：支持フレーム
５：半田バンプ
７：半田ボール
１０：補強フレーム

Claims (3)

  1. 樹脂製絶縁基板に配線パターンを形成してなり、上面に支持フレームを有する配線基板と、底面に半田バンプを有し且つ該半田バンプを介して前記配線基板の上面にフリップチップ実装された半導体素子と、前記配線基板の上面を覆うように配置され且つ前記支持フレーム及び前記半導体素子に接着固定された放熱板とからなる半導体装置において、高さ０．２ｍｍ以上で前記半導体素子の厚みよりも低い金属製または有機樹脂製の補強フレームが、前記半導体素子と前記支持フレームとの間に前記半導体素子を取り囲むように上端が前記放熱板とは非接触に配置され、前記配線基板の上面に接着されていることを特徴とする半導体装置。
  2. 前記補強フレームは、実装された半導体素子と同心相似形に配置されており、且つ該補強フレームの各辺部の内側長さは、該半導体素子の対応する辺の長さの１．２倍以下である請求項１に記載の半導体装置。
  3. 前記配線基板の裏面には、前記半導体素子に導通し且つ半導体素子底面に形成された半田バンプよりも低融点の半田バンプが設けられている請求項１または２に記載の半導体装置。
JP2003371053A 2003-10-30 2003-10-30 半導体装置 Expired - Fee Related JP4398223B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003371053A JP4398223B2 (ja) 2003-10-30 2003-10-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003371053A JP4398223B2 (ja) 2003-10-30 2003-10-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2005136220A JP2005136220A (ja) 2005-05-26
JP4398223B2 true JP4398223B2 (ja) 2010-01-13

Family

ID=34647862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003371053A Expired - Fee Related JP4398223B2 (ja) 2003-10-30 2003-10-30 半導体装置

Country Status (1)

Country Link
JP (1) JP4398223B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8313984B2 (en) * 2008-03-19 2012-11-20 Ati Technologies Ulc Die substrate with reinforcement structure
JP2010103338A (ja) * 2008-10-24 2010-05-06 Nec Electronics Corp 半導体装置、及びその製造方法
WO2011074221A1 (ja) 2009-12-14 2011-06-23 パナソニック株式会社 半導体装置

Also Published As

Publication number Publication date
JP2005136220A (ja) 2005-05-26

Similar Documents

Publication Publication Date Title
US6518666B1 (en) Circuit board reducing a warp and a method of mounting an integrated circuit chip
US6770981B2 (en) Composite interposer for BGA packages
TWI529878B (zh) 集成電路封裝件及其裝配方法
US8089146B2 (en) Semiconductor device and heat radiation member
JP2003068931A (ja) 半導体パッケージ及びその製造方法
US20060249852A1 (en) Flip-chip semiconductor device
JP2008244473A (ja) スタンドオフ付きフレキシブル電子回路パッケージ、及びその製造方法
JP2008071953A (ja) 半導体装置
JP3724954B2 (ja) 電子装置および半導体パッケージ
JP6056490B2 (ja) 半導体装置とその製造方法
US6828676B2 (en) Semiconductor device manufacturing method, semiconductor device, and semiconductor device unit
JP4646642B2 (ja) 半導体素子用パッケージ
JP4885425B2 (ja) 半導体素子収納パッケージ
JP4626445B2 (ja) 半導体パッケージの製造方法
JPH04363032A (ja) 半導体装置
JP4398223B2 (ja) 半導体装置
JP4577980B2 (ja) 実装基板
WO1998050950A1 (fr) Dispositif semi-conducteur et production de ce dispositif
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
JP2001102475A (ja) 半導体素子用パッケージおよびその実装構造
JP3660817B2 (ja) 電子回路モジュール
JP2005216878A (ja) 半導体パッケージ及びその実装構造
JP7473156B2 (ja) 半導体パッケージ
JPH11251497A (ja) 電子回路モジュール
JP2002134669A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091022

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees