JP2007281043A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007281043A
JP2007281043A JP2006102610A JP2006102610A JP2007281043A JP 2007281043 A JP2007281043 A JP 2007281043A JP 2006102610 A JP2006102610 A JP 2006102610A JP 2006102610 A JP2006102610 A JP 2006102610A JP 2007281043 A JP2007281043 A JP 2007281043A
Authority
JP
Japan
Prior art keywords
semiconductor device
heat
semiconductor
semiconductor element
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006102610A
Other languages
English (en)
Inventor
Kenji Ueda
賢治 植田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006102610A priority Critical patent/JP2007281043A/ja
Publication of JP2007281043A publication Critical patent/JP2007281043A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】温度保証が高い半導体装置と温度保証が低い半導体装置を積層させた状態においても、温度保証が低い半導体装置が熱による誤動作を起こさず、安定した動作を期待できる半導体装置を提供することを目的とする。
【解決手段】複数段積層した最上段に搭載した半導体装置１０２の基板３ｂの表面に実装された半導体素子１ｂの搭載部を除外した領域に熱伝導体８を設け、この熱伝導体８を介して放熱板１０を基板３ｂに熱結合して放熱する。
【選択図】図１

Description

本発明は、複数のチップを用いた半導体装置である積層型半導体装置に関する。
携帯情報機器等の小型、軽量化に伴って、半導体装置パッケージの高密度化、小型化、薄型化が要求されている。これらの要求に応えるために、半導体装置を重ねて多段に搭載した積層型の半導体装置が開発されている。
さらに、半導体装置の微細プロセス化に伴なうトランジスタ数の増加や半導体素子を高密度で配置することより、半導体素子から発生する熱が半導体装置内に滞留し半導体素子の誤動作が発生やすくなっている。この問題を解消し、半導体素子の安定動作を目的とした放熱構造が提案されている。
図５は従来の積層型半導体装置を示す。
従来の積層型半導体装置では、各々の半導体素子２０１，２０３から発生する熱は、モジュール基板２０２，２０４、はんだボール２０６などを介して、マザー基板２０５へと熱を伝達させて放熱している。２０７は放熱用ビア、２０８は熱伝導材である。
特開２０００−１２７６５公報（図１）
しかしながら、従来の積層した半導体装置では、積層した半導体装置全体に熱が伝わるため、積層した半導体装置の中で、ひとつでも熱の保証温度が低い半導体素子が含まれていると、均一に伝わった半導体装置の熱で、保証温度の低い半導体素子が正常に動作しなくなる。
本発明は、前記課題を解決するもので、温度保証が高い半導体装置と温度保証が低い半導体装置を積層させた状態においても、温度保証が低い半導体装置が熱による誤動作を起こさず、安定した動作を期待できる半導体装置を提供することを目的とする。
本発明の請求項１記載の半導体装置は、基板の表面側に半導体素子を実装した半導体装置を二つ以上の複数段積層した半導体装置であって、前記複数段積層した最上段に搭載した半導体装置の基板の表面に実装された半導体素子の搭載部を除外した領域に熱伝導体を設け、この熱伝導体を介して放熱体を前記基板に熱結合したことを特徴とする。
本発明の請求項２記載の半導体装置は、請求項１において、前記放熱体と前記半導体素子の表面との間に熱伝導を抑制する断熱層または空気層を設けたことを特徴とする。
本発明の請求項３記載の半導体装置は、請求項１において、前記放熱体と前記半導体素子の表面とが熱伝導を抑制する断熱層を介して接触していることを特徴とする。
本発明の請求項４記載の半導体装置は、基板の表面側に半導体素子を実装した半導体装置を二つ以上の複数段積層した半導体装置であって、最上部に搭載された半導体装置よりも下層に搭載される第１の半導体装置に発熱する第１の半導体素子を実装し、前記第１の半導体素子の直上に搭載される第２の半導体装置の基板の裏面に形成した伝熱用パッドと前記第１の半導体素子とを伝熱層を介して接触させるとともに、前記第１の半導体素子の直上に搭載する第２の半導体装置の基板の裏面に形成した前記伝熱用パッドでない領域で、かつ前記基板と前記伝熱層との間に断熱層を形成したことを特徴とする。
本発明の請求項５記載の半導体装置は、請求項２または請求項３において、最上段に形成した半導体装置よりも下段に搭載した半導体装置の方が、動作時の半導体装置表面の温度が高くなることを特徴とする。
本発明の半導体装置は、保証温度の異なる半導体装置を積層させた場合においても、保証温度の低い半導体素子には他の半導体装置からの熱が伝わらないとすることができ、安定した半導体素子の動作を得ることができる。
以下、本発明の各実施の形態を図１〜図４に基づいて説明する。
（実施の形態１）
図１は本発明の実施の形態１の積層型半導体装置を示している。
第１の半導体装置１０１は、保証温度の低い半導体素子１ａが、Ａｕバンプやはんだなどの突起電極２ａを用いてフリップチップ方式にて第１のモジュール基板３ａに実装されている。この第１のモジュール基板３ａの裏面には、はんだボール４ａが設けられており、このはんだボール４ａを用いてマザー基板１２と接合されている。
さらに、第１のモジュール基板３ａの上面に形成された電極６ａは、第１のモジュール基板３ａの下面に形成されたはんだボール４ａと貫通ビア５ａを介して接続されている。保証温度の低い半導体素子１ａから発生する熱は、Ａｕバンプやはんだなどの突起電極２ａを介し、第１のモジュール基板３ａ，貫通ビア５ａ、はんだボール４ａ、マザー基板１２へという伝熱経路にて放熱される。
第２の半導体装置１０２は、発熱量の大きい半導体素子１ｂが、Ａｕバンプやはんだなど突起電極２ｂを用いてフリップチップ方式にて第２のモジュール基板３ｂに実装されている。この第２のモジュール基板３ｂの裏面には、はんだボール４ｂが設けられており、このはんだボール４ｂを用いて第１の半導体装置１０１の電極６ａと接合されている。
さらに第２の半導体装置１０２の上面の電極６ｂには、熱伝導ならびに放熱性が良好な放熱体としての金属板１０が、絶縁材で出来た熱伝導度の良い伝熱ボール８を熱伝導体として用いて接合されている。この伝熱ボール８は半導体素子１ｂの搭載部を除外した領域に設けられている。金属板１０は、伝導度の良い伝熱材１１を介して半導体素子１ｂに熱結合されており、半導体素子１ｂから発熱する熱量を金属板１０から放熱する。また、熱の一部は金属板１０から伝熱ボール８へと伝わり、電極６ｂと貫通ビア５ｂを介してはんだボール４ｂなどへと伝わり、さらに第１の半導体装置１０１からマザー基板１２と接続しているはんだボール４ａへと熱が伝わることで、マザー基板１２へ放熱する伝熱経路も有している。
このとき、保証温度の低い半導体素子１ａの裏面には、第２の半導体素子１ｂの熱が伝わらないように断熱材７が設けられている。第２のモジュール基板３ｂの裏面及び内層には、伝熱用パッドとしての金属パターン９などで第２の半導体装置１０２のはんだボール４ｂの電極へと熱が伝わる構造をとることが望ましい。
なお、図１は２段積層の積層型半導体装置の放熱構造であるが、これに限らず、３段以上に半導体装置を積層した積層型半導体装置についても同様に放熱構造をとることが可能である。
（実施の形態２）
図２は本発明の実施の形態２の積層型半導体装置を示している。
実施の形態１では保証温度の低い半導体素子１ａが第１層目の第１の半導体装置１０１に実装されており、第２層目の第２の半導体装置１０２に発熱量の大きい半導体素子１ｂが実装されていたが、この実施の形態２では、発熱量の大きい半導体素子１ｂが第１層目の第１の半導体装置１０３に実装され、保証温度の低い半導体素子１ａが第２層目の第２の半導体装置１０４に実装されている点が異なっている。
さらに、第２層目の第２の半導体装置１０４の電極６ｂには、熱伝導ならびに放熱性が良い金属板１０が、絶縁材で出来た熱伝導度の良い伝熱ボール８を用いて接合されている。金属板１０と保証温度の低い半導体素子１ａとの間には、断熱材７ｂが設けられており、第１の半導体装置１０３から金属板１０へと伝わった熱が保証温度の低い半導体素子１ａへ伝わらないように構成されている。またこの断熱材７ｂは、空気層としても有効である。
さらに、半導体素子１ｂの直上に搭載する第２の半導体装置１０４の第２のモジュール基板３ｂの裏面に形成した伝熱用パッドとしての金属パターン９でない領域で、かつ第２のモジュール基板３ｂと伝熱層としての断熱材１１との間に断熱層としての断熱材７ａが設けられている。その他は実施の形態１と同じである。
また、この実施の形態では上層に形成した半導体装置１０４よりも下層に搭載した半導体装置１０３の方が、動作時の半導体装置表面の温度が高い。
（実施の形態３）
図３は本発明の実施の形態３の積層型半導体装置を示している。
実施の形態１の第１の半導体装置１０１における半導体素子１ａと第２の半導体装置１０２における半導体素子１ｂとはフリップチップ方式にて実装されていたが、この実施の形態３では、保証温度の低い半導体素子１ａが、第１層目の第１の半導体装置１０５の第１のモジュール基板３ａの上面に実装されて、Ａｕ線１３ａによるワイヤボンド方式などにより電気接続されている。さらに、半導体素子１ａとＡｕ線１３ａとがトランスファー方式や印刷、ポッティング樹脂などで形成した封止材１４ａによって封止されている。第２層目の第２の半導体装置１０６の第２のモジュール基板３ｂと封止材１４ａの間には、断熱材７が介装されており、封止材１４ａは断熱材７を介して第２のモジュール基板３ｂの下面に形成された金属パターン９に接触している。
また、発熱量の大きい半導体素子１ｂが第２層目の第２の半導体装置１０６の第２のモジュール基板３ｂの上面に実装されて、Ａｕ線１３ｂによるワイヤボンド方式などにより電気接続されている。さらに、半導体素子１ｂとＡｕ線１３ｂとがトランスファー方式や印刷、ポッティング樹脂などで形成した封止材１４ｂによって封止されている。封止材１４ｂは伝導度の良い伝熱材１１を介して金属板１０に接触して熱結合されている。その他は実施の形態１と同じである。
（実施の形態４）
図４は本発明の実施の形態４の積層型半導体装置を示している。
実施の形態２の第１の半導体装置１０３における半導体素子１ｂと第２の半導体装置１１０４における半導体素子１ｂとはフリップチップ方式にて実装されていたが、この実施の形態４では、発熱量の大きい半導体素子１ｂが第１層目の第１の半導体装置１０７の第１のモジュール基板３ａの上面に実装されて、Ａｕ線１３ａによるワイヤボンド方式などにより電気接続されている。さらに、半導体素子１ａとＡｕ線１３ａとがトランスファー方式や印刷、ポッティング樹脂などで形成した封止材１４ａによって封止されている。第２のモジュール基板３ｂと封止材１４ａの間には、伝熱材１１が介装されている。
保証温度の低い半導体素子１ａが、第２層目の第２の半導体装置１０８の第２のモジュール基板３ｂの上面に実装されて、Ａｕ線１３ｂによるワイヤボンド方式などにより電気接続されている。さらに、半導体素子１ｂとＡｕ線１３ｂとがトランスファー方式や印刷、ポッティング樹脂などで形成した封止材１４ｂによって封止されている。封止材１４ｂと金属板１０の間には、断熱材７ｂが介装されている。断熱材７ｂは、空気層としても有効である。その他は実施の形態２と同じである。
上記の各実施の形態において、２段積層の積層型半導体装置を説明したが、これに限らず、３段以上に半導体装置を積層した積層型半導体装置についても同様に放熱構造をとることが可能である。その場合、図１と図２とを組み合わせた場合にも有効である。
本発明は、保証温度の低い半導体素子を有する積層型半導体装置の放熱構造として有用である。
本発明にかかる実施の形態１の積層型半導体装置の断面図 本発明にかかる実施の形態２の積層型半導体装置の断面図 本発明にかかる実施の形態３の積層型半導体装置の断面図 本発明にかかる実施の形態４の積層型半導体装置の断面図 従来の積層型半導体装置の断面図
符号の説明
１ａ 保証温度の低い半導体素子
１ｂ 発熱量の大きい半導体素子
２ａ，２ｂ 突起電極
３ａ，３ｂ 第１，第２のモジュール基板
４ａ，４ｂ はんだボール
５ａ，５ｂ 貫通ビア
６ａ，６ｂ 電極
７，７ａ，７ｂ 断熱材
８ 伝熱ボール
９ 金属パターン
１０ 放熱板
１１ 伝熱材
１２ マザー基板
１３ａ，１３ｂ Ａｕ線
１４ａ，１４ｂ 封止材
１０１，１０３，１０５，１０７ 第１の半導体装置
１０２，１０４，１０６，１０８ 第２の半導体装置

Claims (5)

  1. 基板の表面側に半導体素子を実装した半導体装置を二つ以上の複数段積層した半導体装置であって、
    前記複数段積層した最上段に搭載した半導体装置の基板の表面に実装された半導体素子の搭載部を除外した領域に熱伝導体を設け、この熱伝導体を介して放熱体を前記基板に熱結合した
    半導体装置。
  2. 前記放熱体と前記半導体素子の表面との間に熱伝導を抑制する断熱層または空気層を設けたことを特徴とする
    請求項１記載の半導体装置。
  3. 前記放熱体と前記半導体素子の表面とが熱伝導を抑制する断熱層を介して接触していることを特徴とする
    請求項１記載の半導体装置。
  4. 基板の表面側に半導体素子を実装した半導体装置を二つ以上の複数段積層した半導体装置であって、
    最上部に搭載された半導体装置よりも下層に搭載される第１の半導体装置に発熱する第１の半導体素子を実装し、前記第１の半導体素子の直上に搭載される第２の半導体装置の基板の裏面に形成した伝熱用パッドと前記第１の半導体素子とを伝熱層を介して接触させるとともに、
    前記第１の半導体素子の直上に搭載する第２の半導体装置の基板の裏面に形成した前記伝熱用パッドでない領域で、かつ前記基板と前記伝熱層との間に断熱層を形成した
    半導体装置。
  5. 最上段に形成した半導体装置よりも下段に搭載した半導体装置の方が、動作時の半導体装置表面の温度が高くなることを特徴とする
    請求項２または請求項３に記載の半導体装置。
JP2006102610A 2006-04-04 2006-04-04 半導体装置 Pending JP2007281043A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006102610A JP2007281043A (ja) 2006-04-04 2006-04-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006102610A JP2007281043A (ja) 2006-04-04 2006-04-04 半導体装置

Publications (1)

Publication Number Publication Date
JP2007281043A true JP2007281043A (ja) 2007-10-25

Family

ID=38682213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006102610A Pending JP2007281043A (ja) 2006-04-04 2006-04-04 半導体装置

Country Status (1)

Country Link
JP (1) JP2007281043A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153651A (ja) * 2008-12-25 2010-07-08 Canon Inc 積層型半導体パッケージ
WO2012091140A1 (ja) * 2010-12-30 2012-07-05 株式会社ザイキューブ インターポーザ及びそれを用いた半導体モジュール
CN104966702A (zh) * 2014-03-28 2015-10-07 株式会社吉帝伟士 半导体封装件
JP2017212286A (ja) * 2016-05-24 2017-11-30 ローム株式会社 インテリジェントパワーモジュール、電気自動車またはハイブリッドカー、およびインテリジェントパワーモジュールの組み立て方法
CN110416094A (zh) * 2018-04-30 2019-11-05 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153651A (ja) * 2008-12-25 2010-07-08 Canon Inc 積層型半導体パッケージ
WO2012091140A1 (ja) * 2010-12-30 2012-07-05 株式会社ザイキューブ インターポーザ及びそれを用いた半導体モジュール
US9386685B2 (en) 2010-12-30 2016-07-05 Zycube Co., Ltd. Interposer and semiconductor module using the same
CN104966702A (zh) * 2014-03-28 2015-10-07 株式会社吉帝伟士 半导体封装件
KR20150112861A (ko) * 2014-03-28 2015-10-07 가부시키가이샤 제이디바이스 반도체 패키지
JP2015195368A (ja) * 2014-03-28 2015-11-05 株式会社ジェイデバイス 半導体パッケージ
US10134710B2 (en) 2014-03-28 2018-11-20 J-Devices Corporation Semiconductor package
KR102456366B1 (ko) * 2014-03-28 2022-10-19 가부시키가이샤 앰코테크놀로지재팬 반도체 패키지
JP2017212286A (ja) * 2016-05-24 2017-11-30 ローム株式会社 インテリジェントパワーモジュール、電気自動車またはハイブリッドカー、およびインテリジェントパワーモジュールの組み立て方法
CN110416094A (zh) * 2018-04-30 2019-11-05 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN110416094B (zh) * 2018-04-30 2021-07-13 台湾积体电路制造股份有限公司 半导体器件及其形成方法
US11257715B2 (en) 2018-04-30 2022-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same

Similar Documents

Publication Publication Date Title
KR102005313B1 (ko) 반도체 장치
US7928590B2 (en) Integrated circuit package with a heat dissipation device
US7872869B2 (en) Electronic chip module
US20130093073A1 (en) High thermal performance 3d package on package structure
US20060249852A1 (en) Flip-chip semiconductor device
US20070045804A1 (en) Printed circuit board for thermal dissipation and electronic device using the same
US8546924B2 (en) Package structures for integrating thermoelectric components with stacking chips
JP2006210892A (ja) 半導体装置
JP2005217405A (ja) 熱放出形半導体パッケージ及びその製造方法
JP2008060172A (ja) 半導体装置
JP2006295119A (ja) 積層型半導体装置
JP2007109790A (ja) フリップチップ型半導体装置
TWI306381B (en) Printed circuit board with improved thermal dissipating structure and electronic device with the same
JP2007305761A (ja) 半導体装置
US9837592B2 (en) Ceramic substrate and semiconductor package having the same
JP2007142097A (ja) 半導体装置
US7723843B2 (en) Multi-package module and electronic device using the same
TWI286832B (en) Thermal enhance semiconductor package
JP2007281043A (ja) 半導体装置
JP2007281201A (ja) 半導体装置
JP2008004688A (ja) 半導体パッケージ
JP4375299B2 (ja) パワー半導体装置
WO2020195834A1 (ja) 電子装置
TWM593659U (zh) 直接導出電子元件熱能的封裝結構
JP2020191410A (ja) 放熱装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430