JP2002231850A - 半導体素子収納用配線基板 - Google Patents

半導体素子収納用配線基板

Info

Publication number
JP2002231850A
JP2002231850A JP2001022425A JP2001022425A JP2002231850A JP 2002231850 A JP2002231850 A JP 2002231850A JP 2001022425 A JP2001022425 A JP 2001022425A JP 2001022425 A JP2001022425 A JP 2001022425A JP 2002231850 A JP2002231850 A JP 2002231850A
Authority
JP
Japan
Prior art keywords
wiring board
radiator
thermal expansion
semiconductor element
heat radiator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001022425A
Other languages
English (en)
Inventor
Masahiko Azuma
昌彦 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001022425A priority Critical patent/JP2002231850A/ja
Publication of JP2002231850A publication Critical patent/JP2002231850A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】本発明は、配線基板と外部回路基板の接続に対
して、半導体素子を作動／停止による熱サイクルの印加
に対しても、強固にかつ長期にわたり安定した接続状態
を維持できる半導体素子収納用配線基板を提供する。 【解決手段】放熱体１３が金属部材とセラミックス部材
との接合体からなり、且つ前記放熱体１３全体の熱膨張
係数をα１、絶縁基板５の熱膨張係数をα２とした時
に、α１≦α２の関係を満足する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子が搭載
されるとともに、熱放散のための放熱体を具備してなる
半導体素子収納用配線基板に関する。
【０００２】
【従来技術】従来より、半導体素子などを搭載する配線
基板は、セラミックスや有機樹脂からなる絶縁基板の表
面や内部に配線回路層が形成された構造からなり、例え
ば、配線回路層としてタングステンやモリブデン等の高
融点金属を用いたアルミナセラミックス、銅、銀などの
低抵抗金属を使用し、１０００℃以下での焼成が可能な
ガラスセラミックス、そして、微細配線化に有利な銅箔
を利用した有機樹脂が用いられている。
【０００３】さらに、近年、半導体素子の高集積化、高
速化による発熱の増加に伴い、この半導体素子およびそ
の近傍での温度上昇を抑制する必要がある。そのため、
配線基板の放熱性を高めるために、この配線基板の主面
に放熱体が設けられ、放熱性の改善が図られている。
【０００４】このような放熱体の材料として、例えば、
銅、銅―タングステン焼結体、あるいはＡｌＳｉＣが用
いられており、特に、熱伝導率が高く、熱放散性に優
れ、低コストという点で銅が好適に使用されている。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな放熱体として、例えば、銅を用いた場合、銅は熱伝
導率が３９３Ｗ／ｍ・Ｋと、高い熱伝導性を有している
ものの、熱膨張係数が１７×１０-6（／℃）と高いため
に、放熱体が設けられている絶縁基板（例えば、アルミ
ナセラミックス：７×１０-6（／℃））との熱膨張差が
大きいため、この熱膨張係数の差により発生する応力の
ために、放熱体と配線基板とを接着している接着剤ある
いは配線基板にクラックが発生し破壊に至る恐れがあ
る。
【０００６】また、銅からなる放熱体を配線基板の上面
側に設け、さらに、この配線基板の下面側に複数の半田
ボール等の接続端子を介して外部回路基板（熱膨張係
数：１４〜１６×１０-6（／℃））に接続した半導体素
子収納用配線基板では、半導体素子が作動する際に発生
する熱がこの半導体素子収納用配線基板に繰り返し印加
された場合、あるいは、このような半導体素子収納用配
線基板が温度サイクル試験等の信頼性試験に投入され、
強制的に温度変化が加えられた場合に、半導体素子収納
用配線基板を構成する部材の熱膨張係数の大小関係が、
配線基板＜外部回路基板＜放熱体の順であるために、特
に、冷却時に、上部側の放熱体ならびに下部側の外部回
路基板が、配線基板に向かって凸に変形し易くなるため
に、配線基板が放熱体と外部回路基板の両方から逆向き
の力を受け、接続端子に高い応力が発生し破壊するとい
う問題があった。
【０００７】また、銅よりも熱膨張係数の低い銅−タン
グステン焼結体（熱膨張係数７×１０-6／℃、熱伝導率
１８０Ｗ／ｍ・Ｋ）を用いた場合、放熱体の熱膨張係数
が配線基板の熱膨張係数と近くなり、応力は低減される
ものの、銅―タングステン焼結体の比重が１５と、銅
（比重：８．９）に比較して著しく大きいことから、半
導体素子ならびに放熱体を設けた配線基板を外部回路基
板に実装する際に半田ボールで形成された接続端子が、
その放熱体の重量のために変形し、配線基板と外部回路
基板との間で、隣接する接続端子同士がショートすると
いう問題があった。
【０００８】さらに、放熱体として、ＳｉＣ粉末の成形
体に、溶融した金属アルミニウムを含浸させて形成した
ＡｌＳｉＣ（熱膨張係数７×１０-6／℃、熱伝導率１５
０Ｗ／ｍ・Ｋ、比重２．８）を用いた場合、比重が小さ
いために、銅や銅―タングステン焼結体を用いた場合の
ような上記の問題は軽減されるが、ＡｌＳｉＣは熱伝導
率が低く、高コストであり、近年、高性能化と低コスト
化を両輪として改良されている半導体素子収納用配線基
板に用いることは困難となっている。
【０００９】従って、本発明は、配線基板と外部回路基
板の接続に対して、半導体素子を作動／停止による熱サ
イクルの印加に対しても、強固にかつ長期にわたり安定
した接続状態を維持できる半導体素子収納用配線基板を
提供することを目的とするものである。
【００１０】
【課題を解決するための手段】本発明の半導体素子収納
用配線基板では、略中央部に開口部を有する絶縁基板の
表面および内部に配線回路層が形成された配線基板と、
前記開口部を閉じるように前記配線基板の一方主面に接
合され、且つ前記開口部側に半導体素子が搭載される放
熱体と、前記配線基板の他方主面に設けられた接続端子
と、を具備する半導体素子収納用配線基板であって、前
記放熱体が金属部材とセラミックス部材との接合体から
なり、且つ前記放熱体全体の熱膨張係数をα１、前記絶
縁基板の熱膨張係数をα２とした時に、α１≦α２の関
係を満足することが重要である。
【００１１】このような構成によれば、放熱体として銅
を用いても、放熱体全体の熱膨張係数を低下させること
ができ、これにより放熱体と配線基板との熱膨張差が小
さくなり、発生する応力が低減されるため、絶縁基板の
クラックや接続端子の破壊が抑制され、半導体素子収納
用配線基板の接続信頼性を高めることができる。
【００１２】上記半導体素子収納用配線基板では、金属
部材およびセラミックス部材のそれぞれの熱膨張係数を
α３およびα４とした時に、α３＞α４の関係を満足す
ることが望ましく、このような関係を満足する部材によ
り放熱体を形成することにより、放熱体の熱膨張係数を
調整するこができ、種々の熱膨張係数を有する絶縁基板
に対しても、適正な放熱体を形成することができる。
【００１３】上記半導体素子収納用配線基板では、放熱
体が、セラミックス部材からなる枠体と、該枠体の内側
に形成された金属部材からなる嵌込体との接合体である
ことが望ましい。このように高熱膨張性の金属部材を低
膨張性のセラミックス部材の内側に配置することにより
金属部材を具備する放熱体の熱膨張率を低減できるとと
もに、高熱伝導率の金属部材の直上に半導体素子を配置
させることができるために、高い効率で放熱を行うこと
ができる。
【００１４】また、金属部材の周囲に、低熱膨張性のセ
ラミックス部材を配置することにより、内側の金属部材
の熱膨張を抑制するとともに、絶縁基板との接着部が主
にセラミックス部材とすることができ、放熱体と絶縁基
板との熱膨張係数差を小さくすることができる。
【００１５】上記半導体素子収納用配線基板では、金属
部材がＣuあるいはＡｌ、セラミックス部材がＡｌ
2Ｏ3、Ｓｉ3Ｎ4、およびＡｌＮから選ばれる少なくとも
１種であり、金属部材の熱による膨張収縮をセラミック
ス部材により抑制されることが望ましい。高い熱伝導性
を有する放熱体を構成するための金属部材として、熱伝
導率が高く、安価なＣｕ、Ａｌが好適である。また、こ
れらの金属部材と組み合わせて接合体を形成した場合
に、高熱伝導性を有するとともに、温度サイクルなど環
境の変化に耐える高強度のセラミックス部材として、Ａ
ｌ2Ｏ3、ＳｉＮ、およびＡｌＮ等のセラミックスが用い
られ、原料価格が安価で、大気中の焼成が可能なＡｌ2
Ｏ3セラミックスが、特に、好適に用いられる。
【００１６】上記半導体素子収納用配線基板では、放熱
体の厚みは１．５以下であることが望ましい。放熱体の
厚みを薄くすることにより、放熱体が反り変形し易くな
り、配線基板の熱膨張によって発生する応力を低減する
ことができる。
【００１７】上記半導体素子収納用配線基板では、放熱
体の比重が８以下であることが望ましい。
【００１８】放熱体の比重を軽くすることにより、体積
が大きく、高放熱性の放熱体が形成でき、また、配線基
板を外部回路基板に実装する際にも接続端子の変形が抑
制され、接続端子同士のショート不良を無くすことがで
きる。
【００１９】上記半導体素子収納用配線基板では、配線
基板の一辺の寸法が３０ｍｍ以上である場合に好適に用
いることができる。絶縁基板に大型化にともなって、放
熱板と絶縁基板との間の応力が高くなるため、絶縁基板
のサイズが平面的に見て、特に有効である。
【００２０】上記半導体素子収納用配線基板では、接続
端子が半田ボールからなることが望ましい。半導体素子
収納用配線基板に接続端子として半田ボールを用いるこ
とにより、外部回路基板への表面実装が可能となり半導
体素子の集積度の応じて接続端子数を容易に増やすこと
ができる。
【００２１】
【発明の実施の形態】図１は、本発明の一例の半導体素
子収納用配線基板を外部回路基板に実装した時の概略断
面図である。
【００２２】本発明における配線基板１は、略中央部に
開口部３を有する絶縁基板５の表面および内部に配線回
路層７が被着形成され、また、配線基板１の裏面には複
数の接続パッド９が配設され、さらには接続パッド９表
面には、それぞれ半田からなる接続端子１１が取着され
ている。
【００２３】また、絶縁基板５の表面側には、開口部３
を塞ぐように、外形形状が四角形状の放熱体１３が、熱
硬化性樹脂を含む接着剤１５によって絶縁基板５の開口
部３の周囲にて接合されている。
【００２４】さらに、この放熱体１３の裏面、即ち、絶
縁基板５と接合される面側の中央部には、Ｓｉからなる
半導体素子１７がエポキシ樹脂などからなるダイ付剤１
９によって接着固定されている。さらに、半導体素子１
７と絶縁基板５とは金属からなるワイヤ２１にて配線回
路層７と電気的に接続されている。半導体素子１７は、
これらは封止樹脂２２により、完全に被覆されている。
【００２５】なお、上記配線基板１の接続端子１１を半
田などの導電性接着剤によって外部回路基板２３の表面
に形成されている導体層２４に接着固定することによっ
て、配線基板１は、外部回路基板２３の表面に実装され
る。
【００２６】尚、この接続端子１１は太鼓状に形成さ
れ、配線基板１の周辺近傍に格子状に配列されている。
また、この接続端子１１を形成するには、略球形状の半
田ボールを用いて、半田ボールと配線基板１の接続パッ
ド９との間、および半田ボールと外部回路基板２３の導
体層２４との間の半田ペーストを塗布して形成される。
【００２７】本発明によれば、上記構造の半導体素子収
納用配線基板において、放熱体１３が金属部材とセラミ
ックス部材との接合体からなり、且つこの放熱体１３全
体の熱膨張係数をα１、絶縁基板５の熱膨張係数をα２
とした時に、α１≦α２の関係を満足することが大きな
特徴である。
【００２８】例えば、放熱体１３は、図２（ａ）の概略
断面図に示すように、セラミックス部材からなる枠体２
５と金属部材からなる嵌込体２７により構成されてい
る。
【００２９】この放熱体１３において、セラミックス部
材からなる枠体２５は、図２（ｂ）に示すように、その
中央部に四角形状の貫通口２９が形成され、この貫通口
２９には、厚み方向に段差が形成され、枠体２５の下面
側の開口面積が上面側の開口面積に比較して大きく開口
するように形成されている。また、この枠体２５に形成
された貫通口２９の４角部に円形状の貫通孔３１が形成
されている。このような構造にすることで、この貫通口
２９に組み込まれ、接合される嵌込体２７の専有領域を
増し、固定を容易にすることができる。
【００３０】一方、金属部材からなる嵌込体２７は、図
２（ｃ）に示すように、セラミックス部材からなる枠体
２５に形成された四角形状の貫通口２９および円形状の
貫通孔３１に嵌合するように形成されている。尚、嵌合
とは、形状の合ったものが寸差無くぴったりと合わさっ
た状態をいう。
【００３１】即ち、嵌込体２７の形状は、上面側と下面
側の面積が異なる四角形状の板体が重ねられて段差を有
する凸状の形状をなしており、その中段面の４角部に
は、枠体２５に嵌込体２７を固定するために、枠体２５
の貫通口２９に挿入される略円柱形状の突起３３が形成
されている。
【００３２】そして、この放熱体１３の中央部に形成さ
れた金属部材からなる嵌込体２７の上面に半導体素子１
７を接着固定することにより、半導体素子１７から発生
する熱を効果的に放散することが出来る。
【００３３】また、放熱体１３を構成するセラミックス
部材の材質としては、Ａｌ2Ｏ3、Ｓｉ3Ｎ4、ＡｌＮ等の
高強度、高熱伝導性のセラミックスなどの電気絶縁材料
のいずれであってもよいが、配線基板１に設けられ、且
つ半導体素子１７が接着固定された構造においては、配
線基板１との熱膨張差を小さくし、低コストを図る上
で、セラミックス部材はＡｌ2Ｏ3からなることが望まし
い。
【００３４】また、これらのセラミックス部材の熱膨張
係数は１０×１０-6／℃以下、熱伝導率は２０Ｗ／ｍＫ
以上、およびヤング率は４００ＧＰａ以下であることが
好ましい。
【００３５】一方、放熱体１３を構成する金属部材の材
質としては、Ｃｕ、Ａｌ等の高熱伝導性の金属材料のい
ずれであってもよいが、配線基板１に設けられ、且つ半
導体素子１１が接着固定された構造においては、エポキ
シ樹脂を介して配線基板１との接着性が高く、低コスト
を図る上で、金属部材はＣｕからなることが望ましい。
【００３６】また、これらの金属部材の熱膨張係数は２
５×１０-6／℃以下、熱伝導率は１５０Ｗ／ｍＫ以上、
およびヤング率は２００ＧＰａ以下であることが好まし
い。
【００３７】また、この放熱体１３が熱膨張係数の高い
金属部材と、熱膨張係数の低いセラミックス部材から構
成されるため、金属部材とセラミックス部材により放熱
体３全体の熱膨張係数を任意に調整することができ、種
々の熱膨張係数を有する絶縁基板５に対しても、適正な
熱膨張係数を有する放熱体１３を形成することができ
る。
【００３８】また、放熱体１３、配線基板１、および外
部回路基板２３のそれぞれの熱膨張係数を、上側からこ
の順になるように載置することにより、これら放熱体１
３、配線基板１、および外部回路基板２３のそれぞれの
反り形状をさらに近づけることができ、半導体素子収納
用配線基板の接続信頼性を向上できる。
【００３９】また、放熱体１３がセラミックス部材から
なる枠体２５と金属部材からなる嵌込体２７から構成さ
れ、嵌込体２７の主面に半導体素子１７を接着固定し、
配線基板１の開口部３に収容搭載することにより、半導
体素子１７から発生される熱を効果的に嵌込体２７から
放熱するとともに、セラミックス製の枠体２５を配線基
板１に接続しているために、放熱体１３と配線基板１と
の熱膨張係数差を小さくし、応力を抑制することが出来
る。
【００４０】また、これら放熱体１３を構成するセラミ
ックス部材と金属部材とを嵌め込み固着する方法は、圧
入や焼きばめによるか、あるいは接着樹脂を用いて接合
する方法が用いられる。
【００４１】また、放熱体１３の厚みは、配線基板１の
熱膨張によって反り変形し、応力を低減できるととも
に、破壊しない程度の機械的強度を保有するために、２
ｍｍ以下であることが望ましく、また、その放熱特性に
応じて適宜決定されるが、パッケージの軽量化および放
熱性との兼ね合いから、通常、０．３〜１．５ｍｍであ
ることが好適である。
【００４２】また、放熱体１３の比重は８以下が好適で
ある。近年、小型、軽量の所謂モバイル電子機器に使用
される半導体素子収納用配線基板用の部品として、軽量
であることも重要な要素であり、比重を小さくすること
により、実装時の接続端子１１の変形を抑制することが
できる。
【００４３】また、本発明の半導体素子収納用配線基板
では、配線基板１の一辺の寸法が３０ｍｍ以上である場
合に好適に用いることができる。絶縁基板５の一辺が３
０ｍｍ以上に大型化すると、特に有効である。
【００４４】また、放熱体１３の大きさは、面積比にし
て、配線基板１の大きさの９５％以下、あるいは、配線
基板１に形成された開口部９の大きさの１５０％以上で
あることが好ましい。
【００４５】また、図３（ａ）に示すように、放熱体１
３を配線基板１と接着する部分の枠体２５の厚みｔを中
央部の嵌込体２７よりも薄くすることにより、放熱体１
３の配線基板１との接合部付近における剛性を抑えるこ
とができ、放熱体３と配線基板１との接続信頼性を高め
ることが出来る。
【００４６】また、放熱体１３の配線基板１との接合部
付近における剛性を抑える他の方法として、図３（ｂ）
に示すように、上記放熱体１３の配線基板１との接合部
付近に複数の孔３５を空けることもできる。この場合、
孔３５の大きさは大きいほど効果があり、数も多いほど
効果が表われる。また孔３５は貫通していることが望ま
しいが、貫通せず、凹状でもその効果は表われる。
【００４７】さらには、図３（ｃ）に示すように、放熱
体１３の接合部付近に溝３７を形成することによって
も、接合部において放熱体１３が撓みやすくなり、放熱
体１３の接合部の剛性を低下させる上で効果的である。
【００４８】尚、本発明は、上記例に限定されるもので
はなく、要旨を変更しない範囲で変更可能である。例え
ば、図４（ａ）、（ｂ）に示すように、板状の金属体３
９の内部に格子体４１あるいは円形体４３のセラミック
ス部材を埋設したものが好適に用いられる。
【００４９】また、この配線基板１に放熱体１３を接着
させるには、絶縁基板１３の表面に液状の熱硬化性樹脂
の接着剤を塗布した後、放熱体１３を載置して、５０〜
５００ｇの荷重をかけながら約１００〜２００℃の温度
に加熱することによりこの接着剤が完全に硬化して固定
される。
【００５０】本発明の半導体素子収納用配線基板におい
て、配線基板１を構成する絶縁基板５の材質としては、
アルミナ（Ａｌ2Ｏ3）、窒化珪素（Ｓｉ3Ｎ4）、窒化ア
ルミニウム（ＡｌＮ）、および低温焼成可能なガラスセ
ラミックスなどの電気絶縁材料のいずれであってもよい
が、配線基板１が外部回路基板２３に実装された構造に
おいては、部品相互の熱膨張差を緩和し、発生する応力
を低減する上で絶縁基板５がガラスセラミックス焼結体
からなることが望ましく、これらの材料を用いて構成さ
れた配線基板１の熱膨張係数は、７〜１５×１０-6（／
℃）の範囲であることが望ましい。
【００５１】尚、一般に、配線基板１に半導体素子１７
を搭載している半導体素子収納用配線基板では、半導体
素子１７のサイズに比べて、配線基板１のサイズが大き
く、それらの面積比率が大きくなっているために、半導
体素子収納用配線基板の熱膨張係数は主に絶縁基板５の
熱膨張係数で決定される。
【００５２】また、この絶縁基板１は、特性上では有機
樹脂を含有する外部回路基板７に実装する場合の実装信
頼性を高める上で、４０〜４００℃の熱膨張係数が７×
１０ -6／℃以上、特に８×１０-6／℃であることが望ま
しい。またヤング率が２００ＭＰａ以下、特に１５０Ｍ
Ｐａ以下であることが使用時に発生する応力を低減する
ことができる。
【００５３】また、配線回路層７および接続パッド９
は、絶縁基板１３の材質によって、タングステン
（Ｗ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、銀（Ａｇ）
の群から選ばれる少なくとも１種の導体を選択して用い
ることができ、アルミナ（Ａｌ2Ｏ3）、窒化珪素（Ｓｉ
3Ｎ4）、窒化アルミニウム（ＡｌＮ）を主体とするセラ
ミックスに対しては、タングステン（Ｗ）またはモリブ
デン（Ｍｏ）を主として含有する導体が、また、１００
０℃以下での焼成が可能なガラスセラミックスなどの場
合には、銅（Ｃｕ）または銀（Ａｇ）を主体とする導体
を選択して用いることができる。
【００５４】また、外部回路基板２３は、いわゆるプリ
ント基板からなり、ガラス・エポキシ樹脂、ガラス・ポ
リイミド樹脂複合材料、およびアラミド繊維などの有機
樹脂を含む材料からなる絶縁基板５の表面および内部
に、Ｃｕ、Ａｕ、Ａｌ、Ｎｉ、Ｓｎ−Ｐｂなどの金属か
らなる導体層２４が被着形成されたものであり、熱膨張
係数は１２〜１７×１０-6（／℃）の範囲が望ましい。
【００５５】このように、熱膨張係数が１２〜１７×１
０-6（／℃）の範囲の外部回路基板７を用いることによ
り、放熱体１３、配線基板１、および外部回路基板２３
のそれぞれの熱膨張係数をα１、α２、およびα５とし
た時に、α１＜α２＜α５の関係を満足することがで
き、これにより、放熱体１３、配線基板１、および外部
回路基板２３の反り形状を近づけることができるため
に、半導体素子収納用配線基板の接続信頼性を向上でき
る。
【００５６】また、外部回路基板２３の厚みは、配線基
板１の熱膨張によって反り変形し、応力を低減できると
ともに、破壊しない程度の機械的強度を保持するため
に、０．５〜２ｍｍの範囲が望ましい。
【００５７】そして、実装面の平坦性を保持したり、実
装操作での変形を防止するために、外部回路基板７のヤ
ング率は、１０〜３０ＧＰａが望ましい。
【００５８】放熱体１３を配線基板１に接着固定するた
めの接着剤１５は、粒度分布を調整した球状のシリカ粉
末にエポキシ樹脂を混合したものが主に用いられる。こ
の混合系において、シリカ粉末の混合比率を調整するこ
とによって、接着剤１５の熱膨張係数を容易に変更する
ことが出来る。また、この放熱体１３に半導体素子１７
を接着固定するための接着剤１５は、粒度分布を調整し
た球状のシリカ粉末に金属シリコンを加え、エポキシ樹
脂を混合したものが主に用いられる。
【００５９】また、接着剤中のフィラーの含有量は、３
０〜９０体積％が適当であって、用いる樹脂のヤング率
に応じて上記の範囲でフィラー量を調整して接着剤の硬
化後のヤング率を上記の範囲に制御すればよい。
【００６０】以上のように構成された半導体素子収納用
配線基板では、配線基板１の上面に設けられた放熱体１
３が、金属部材とセラミックス部材との接合体からな
り、且つ前記放熱体１３全体の熱膨張係数をα１、絶縁
基板５の熱膨張係数をα２とした時に、α１≦α２の関
係を満足するように、高熱膨張性の金属部材に低熱膨張
性のセラミックス部材を組み合わせることにより、放熱
体１３全体の熱膨張係数を低下させることができ、放熱
体１３と配線基板１との熱膨張差を低減し、発生する応
力が小さくし、絶縁基板５のクラックや接続端子１１の
破壊を抑制し、半導体素子収納用配線基板の接続信頼性
を高めることができる。
【００６１】即ち、図５に示すように、配線基板１とと
もに、その上面に設けられた放熱体１３が配線基板１に
対して凹状に変形するとともに、外部回路基板２３も配
線基板１に追従して凸状に変形しやすくなり、これらの
配線基板１と外部回路基板２３との間の接続端子１１に
作用する歪みや応力を低減でき、半田ボール等で形成さ
れた接続端子１１の疲労断線を抑え、接続信頼性を飛躍
的に向上できる。
【００６２】
【実施例】放熱体１３は、セラミックス部材からなる枠
体２５に金属部材からなる嵌込体２７をエポキシ樹脂を
用いて接着固定して表１に示す放熱体１３を作製した。
【００６３】このセラミックス部材からなる枠体２５
は、Ａｌ2Ｏ3（比重３．９５、熱膨張係数７×１０
-6（／℃））、Ｓｉ3Ｎ4（比重３．４、熱膨張係数３×
１０-6（／℃））、およびＡｌＮ（比重３、熱膨張係数
４．８×１０-6（／℃））等の粉末とポリビニルアルコ
ールバインダーを混合、粉体プレス成形により成形体を
作製した後、酸化性あるいは還元性の雰囲気下１６５０
℃で焼成して作製した。
【００６４】また、格子状あるいは円形状のアルミナセ
ラミックス部材も同様の方法により作製した。また、Ｃ
ｕ（比重８．９、熱膨張係数１７×１０-6（／℃））や
Ａｌ（比重２．７、熱膨張係数２３×１０-6（／℃））
の金属部材からなる嵌込体２７は、予め用意した厚み
０．５ｍｍの銅板をフライス加工することによって作製
した。尚、アルミナの絶縁材料を用いて配線基板１を作
製した場合には、絶縁基板５の熱膨張係数を考慮してガ
ラスセラミックスの配線基板１の場合よりもセラミック
ス部材の比率を高めて作製した。
【００６５】一方、配線基板１は、ＢａＯ系ガラス５０
体積％とクォーツ５０体積％からなる組成物を成形し、
９５０℃で焼成して作製したガラスセラミックス（熱膨
張係数１２×１０-6（／℃））およびアルミナセラミッ
クス（熱膨張係数１２×１０ -6（／℃））を絶縁基板１
３とし、その表面および内部に、ガラスセラミックス焼
結体と同時焼成によって銅メタライズからなる配線回路
層７を有する表１に示すサイズの配線基板１を作製し
た。尚、配線基板１の厚みは２ｍｍとした。
【００６６】また、この放熱体１３を構成する枠体２５
や嵌込体２７、および配線基板１を構成する絶縁材料の
熱膨張係数を熱機械分析法により−５０〜４００℃の範
囲で測定した。
【００６７】そして、この配線基板１の表面にエポキシ
樹脂を含む接着剤１５を塗布した後、この放熱体１３を
載置し、１５０℃、２時間の条件で接着剤を硬化接着さ
せた。
【００６８】一方、Ｓｉからなる一辺が１３ｍｍの半導
体素子１７を準備し、前記放熱体１３上にエポキシ樹脂
からなる熱硬化性のダイ付剤１９にて１５０℃、１時間
の条件のもとで接着固定させた。
【００６９】その後、半導体素子１７の接続パッド９と
配線基板１表面の配線回路層７とを金線のワイヤボンデ
ィングによって電気的に接続し、さらにこの半導体素子
１７とワイヤボンディング部にエポキシ樹脂を含む封止
樹脂２２を被覆して１５０℃、３時間にて加熱硬化させ
て封止した。
【００７０】また、配線基板１の表面の接続パッド１７
には、Ｓｎ６３重量％−Ｐｂ３７重量％の半田からなる
ボール状の接続端子１１を半田によって取着した。
【００７１】上記のようにして半導体素子１７を収納し
た配線基板１をガラスエポキシ基板（４０〜１２５℃で
の熱膨張係数１５ｐｐｍ／℃）からなり、表面に銅箔か
らなる導体層２４が形成された外部回路基板２３上に接
続端子１１が接続されるように位置合わせして低融点半
田を用いて窒素雰囲気中で２２０℃、３分間のリフロー
処理を行い半導体素子収納用配線基板を作製した。
【００７２】このようにして半導体素子収納用配線基板
を大気中にて−４０℃と１２５℃の各温度に制御した恒
温槽に試験サンプルを３０分／３０分の保持を１サイク
ルとして最高１０００サイクルまで繰り返した。
【００７３】そして、１００サイクル毎に配線基板１の
接続パッド９と外部回路基板２３の導体層２４との電気
抵抗の測定、および外観観察によるクラックの発生の確
認、超音波探傷装置によるダイ付剤１９等の剥離の確認
を行い変化が表われるまでのサイクル数をカウントし
た。その結果を表１に示す。
【００７４】
【表１】
【００７５】表１より明らかなように、放熱体１３がセ
ラミックス部材と金属部材との接合体により形成された
試料Ｎｏ．１〜１４では、温度サイクル試験回数が８０
０回以上と熱疲労寿命を長くできた。また、配線基板１
の絶縁材料をガラスセラミックスとし、放熱体１３を枠
体２５と嵌込体２７より構成した試料Ｎｏ．３、５、
６、１４では、温度サイクル試験回数を１０００回以上
まで伸ばすことができた。
【００７６】また、放熱体１３を格子状あるいは円形状
とした試料Ｎｏ．９、１０においても１０００回以上と
することができた。これは放熱体１３をＣｕの金属部材
にＡｌ2Ｏ3のセラミックス部材を組み合わせた接合体と
し、放熱体１３の熱膨張係数を配線基板１の熱膨張係数
よりも小さくすることにより、温度サイクル試験におい
て、例えば、低温に冷却された場合に、配線基板１とと
もに、その上面に設けられた放熱体１３が配線基板１に
対して凹状に変形するとともに、外部回路基板７も配線
基板１に追従して凸状に変形しやすくなり、配線基板１
と外部回路基板２３との間の接続端子１１に作用する歪
みや応力を低減でき、半田ボール等で形成された接続端
子１１の疲労断線を抑えることができたためである。
【００７７】一方、放熱体１３を銅や銅―タングステン
焼結体の単体とした試料Ｎｏ．１５〜１７では、温度サ
イクル試験回数が５００回以下となり、特に、銅−タン
グステン焼結体を用いた試料Ｎｏ．１６では、実装工程
において配線基板１と外部回路基板２３とを接続する接
続端子１１に変形が認められた。
【００７８】
【発明の効果】以上詳述したように、本発明の半導体素
子収納用配線基板では、配線基板の上面に設けられた放
熱体が、金属部材とセラミックス部材との接合体からな
り、且つ前記放熱体全体の熱膨張係数をα１、絶縁基板
の熱膨張係数をα２とした時に、α１≦α２の関係を満
足することを特徴とするものである。このように、高熱
膨張性の金属部材に低熱膨張性のセラミックス部材を組
み合わせることにより、放熱体全体の熱膨張係数を低下
させることができ、放熱体と配線基板との熱膨張差を低
減し、発生する応力が小さくし、絶縁基板のクラックや
接続端子の破壊を抑制し、半導体素子収納用配線基板の
接続信頼性を高めることができる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用配線基板を示す概略
断面図である。
【図２】（ａ）は本発明の枠体と嵌込体を組み合わせた
接合体を示す概略断面図、（ｂ）は放熱体を構成する枠
体を示す斜視図、および（ｃ）嵌込体を示す斜視図であ
る。
【図３】（ａ）は本発明の枠体の厚みを嵌込体の厚みよ
りも薄くした放熱体を示す斜視図、（ｂ）は枠体に孔を
形成した放熱体を示す斜視図、および（ｃ）は枠体に溝
を形成した放熱体を示す斜視図である。
【図４】（ａ）はセラミックス部材を格子状に形成した
放熱体を示す斜視図、（ｂ）はセラミックス部材を円形
状に形成した放熱体を示す斜視図である。
【図５】本発明の半導体素子収納用配線基板が反り変形
した状態を示す模式図である。
【符号の説明】
１ 配線基板 ３ 開口部 ５ 絶縁基板 ７ 配線回路層 ９ 接続パッド １１ 接続端子 １３ 放熱体 １５ 接着剤 １７ 半導体素子 １９ ダイ付剤 ２１ ワイヤ ２２ 封止樹脂 ２３ 外部回路基板 ２４ 導体層 ２５ 枠体 ２７ 嵌込体 ２９ 貫通口 ３１ 貫通孔 ３３ 突起 ３５ 孔 ３７ 溝 ３９ 金属体 ４１ 格子体 ４３ 円形体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/14 Ｍ 23/36 Ｍ

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】略中央部に開口部を有する絶縁基板の表面
    および内部に配線回路層が形成された配線基板と、前記
    開口部を閉じるように前記配線基板の一方主面に接合さ
    れ、且つ前記開口部側に半導体素子が搭載される放熱体
    と、前記配線基板の他方主面に設けられた接続端子とを
    具備する半導体素子収納用配線基板であって、前記放熱
    体が金属部材とセラミックス部材との接合体からなり、
    且つ前記放熱体全体の熱膨張係数をα１、前記絶縁基板
    の熱膨張係数をα２とした時に、α１≦α２の関係を満
    足することを特徴とする半導体素子収納用配線基板。
  2. 【請求項２】金属部材およびセラミックス部材の熱膨張
    係数をそれぞれα３およびα４とした時に、α３＞α４
    の関係を満足することを特徴とする請求項１記載の半導
    体素子収納用配線基板。
  3. 【請求項３】放熱体が、セラミックス部材からなる枠体
    と、該枠体の内側に形成された金属部材からなる嵌込体
    との接合体であることを特徴とする請求項１または２に
    記載の半導体素子収納用配線基板。
  4. 【請求項４】金属部材がＣuあるいはＡｌ、セラミック
    ス部材がＡｌ2Ｏ3、Ｓｉ3Ｎ4、およびＡｌＮから選ばれ
    る少なくとも１種であり、金属部材の熱による膨張収縮
    をセラミックス部材により抑制されることを特徴とする
    請求項１乃至３のうちいずれかに記載の半導体素子収納
    用配線基板。
  5. 【請求項５】放熱体の厚みが２ｍｍ以下であることを特
    徴とする請求項１乃至４のうちいずれかに記載の半導体
    素子収納用配線基板。
  6. 【請求項６】放熱体の比重が８以下であることを特徴と
    する請求項１乃至５のうちいずれかに記載の半導体素子
    収納用配線基板。
  7. 【請求項７】配線基板の一辺の寸法が３０ｍｍ以上であ
    ることを特徴とする請求項１乃至６のうちいずれかに記
    載の半導体素子収納用配線基板。
  8. 【請求項８】接続端子が半田ボールからなることを特徴
    とする請求項１乃至７のうちいずれかに記載の半導体素
    子収納用配線基板。
JP2001022425A 2001-01-30 2001-01-30 半導体素子収納用配線基板 Pending JP2002231850A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001022425A JP2002231850A (ja) 2001-01-30 2001-01-30 半導体素子収納用配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001022425A JP2002231850A (ja) 2001-01-30 2001-01-30 半導体素子収納用配線基板

Publications (1)

Publication Number Publication Date
JP2002231850A true JP2002231850A (ja) 2002-08-16

Family

ID=18887841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001022425A Pending JP2002231850A (ja) 2001-01-30 2001-01-30 半導体素子収納用配線基板

Country Status (1)

Country Link
JP (1) JP2002231850A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050881A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 積層型配線基板およびその製造方法、電気装置、並びにその実装構造
JP2007149814A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Works Ltd 回路基板及び回路基板の製造方法
JP2011077389A (ja) * 2009-09-30 2011-04-14 Dowa Metaltech Kk 金属−セラミックス接合基板及びその製造方法
JP2011135110A (ja) * 2011-04-05 2011-07-07 Nissan Motor Co Ltd 接合構造
JPWO2011074221A1 (ja) * 2009-12-14 2013-04-25 パナソニック株式会社 半導体装置
JP2013251472A (ja) * 2012-06-04 2013-12-12 Toyota Central R&D Labs Inc 伝熱部材とその伝熱部材を備えるモジュール
KR20200137867A (ko) * 2019-05-31 2020-12-09 주식회사 코스텍시스 고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법
KR20210155196A (ko) * 2020-06-15 2021-12-22 에스티씨 주식회사 절연효율이 향상된 냉각모듈
CN115802596A (zh) * 2023-02-13 2023-03-14 四川斯艾普电子科技有限公司 一种厚薄膜陶瓷线路板及其制作方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050881A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 積層型配線基板およびその製造方法、電気装置、並びにその実装構造
JP2007149814A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Works Ltd 回路基板及び回路基板の製造方法
JP2011077389A (ja) * 2009-09-30 2011-04-14 Dowa Metaltech Kk 金属−セラミックス接合基板及びその製造方法
JPWO2011074221A1 (ja) * 2009-12-14 2013-04-25 パナソニック株式会社 半導体装置
JP2011135110A (ja) * 2011-04-05 2011-07-07 Nissan Motor Co Ltd 接合構造
US8933484B2 (en) 2012-06-04 2015-01-13 Toyota Jidosha Kabushiki Kaisha Heat transfer member and module with the same
JP2013251472A (ja) * 2012-06-04 2013-12-12 Toyota Central R&D Labs Inc 伝熱部材とその伝熱部材を備えるモジュール
KR20200137867A (ko) * 2019-05-31 2020-12-09 주식회사 코스텍시스 고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법
KR102197642B1 (ko) * 2019-05-31 2020-12-31 주식회사 코스텍시스 고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법
KR20210155196A (ko) * 2020-06-15 2021-12-22 에스티씨 주식회사 절연효율이 향상된 냉각모듈
KR102428948B1 (ko) * 2020-06-15 2022-08-04 에스티씨 주식회사 절연효율이 향상된 냉각모듈
CN115802596A (zh) * 2023-02-13 2023-03-14 四川斯艾普电子科技有限公司 一种厚薄膜陶瓷线路板及其制作方法
CN115802596B (zh) * 2023-02-13 2023-05-05 四川斯艾普电子科技有限公司 一种厚薄膜陶瓷线路板及其制作方法

Similar Documents

Publication Publication Date Title
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
JP2002231850A (ja) 半導体素子収納用配線基板
US5877553A (en) Metallic electronic component packaging arrangement
JP3631638B2 (ja) 半導体素子用パッケージの実装構造
JP2006060247A (ja) 放熱基体およびその製造方法
JP3493833B2 (ja) 半導体素子搭載用プラスチックパッケージおよびその製造方法
JPH0320067A (ja) セラミック放熱フィン付半導体装置
JP2002184942A (ja) 実装基板
JP3426827B2 (ja) 半導体装置
JP2004296726A (ja) 放熱部材および半導体素子収納用パッケージおよび半導体装置
JP2000183253A (ja) 半導体素子収納用パッケージ
JP2517024B2 (ja) セラミックパッケ―ジとその製造方法
JP2002076183A (ja) 半導体素子収納用パッケージ
JP2003068954A (ja) 半導体素子収納用パッケージ
JP4377769B2 (ja) 電子部品収納用パッケージおよび電子装置
JPH02132847A (ja) セラミックス放熱フィン付半導体装置
JP2001244390A (ja) 半導体素子用パッケージおよびその実装構造
JP4071893B2 (ja) 配線基板およびその実装構造
JPH10275879A (ja) 半導体パッケージ
JP2004072003A (ja) 金属ベース多層回路基板とそれを用いた混成集積回路
JPH1187575A (ja) 半導体装置
JP3285763B2 (ja) 半導体装置
JP2004221328A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003188295A (ja) 半導体素子収納パッケージ用放熱板及び光通信モジュールパッケージ用放熱板
JP2001210769A (ja) 半導体装置