JP2007234683A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007234683A
JP2007234683A JP2006051406A JP2006051406A JP2007234683A JP 2007234683 A JP2007234683 A JP 2007234683A JP 2006051406 A JP2006051406 A JP 2006051406A JP 2006051406 A JP2006051406 A JP 2006051406A JP 2007234683 A JP2007234683 A JP 2007234683A
Authority
JP
Japan
Prior art keywords
semiconductor element
circuit board
semiconductor
metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2006051406A
Other languages
English (en)
Inventor
Naoki Fujitani
尚樹 藤谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006051406A priority Critical patent/JP2007234683A/ja
Publication of JP2007234683A publication Critical patent/JP2007234683A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】複数の半導体素子を搭載しながら、小型で、放熱性にも優れた半導体装置を提供する。
【解決手段】回路基板１と、その上に搭載された第１および第２の半導体素子２，３と、半導体素子２，３を含む回路基板１の上面を封止した樹脂４とを備えた半導体装置において、回路基板１はその一方の面から他方の面にわたって延びた金属部６を有し、第１の半導体素子２と第２の半導体素子３とは、回路基板１の金属部６に接続する折曲げ部５ａを有した金属板５を介して積層される。
【選択図】図１

Description

本発明は、複数の半導体素子を搭載した半導体装置およびその製造方法に関するものである。
小型・軽量の携帯情報機器等の機能拡大に伴い、半導体メモリーや受動素子などの複数の半導体素子を搭載した半導体装置への要望が増している。
この種の半導体装置に、図５に示すように、金属が充填された複数のビアホール２６を有した回路基板２１の第１の面２１ａに半導体デバイス２２および回路素子２３を搭載し、第１の面２１ａを半導体デバイス２２および回路素子２３と共に樹脂２４により封止する構造にあって、多数のビアホール２６に接触するように銅板，銅タングステン板などの金属板２５を配置し、その金属板２５上に前記半導体デバイス２２を搭載することで、放熱性を高めたものがある。
特開２００４−２１４４６０公報
しかし、図５に示した従来の半導体装置においては、複数の半導体素子を搭載する場合は積層せずにそれぞれを金属板に載せる必要があるため、装置全体の小型化を図ることが困難である。
本発明は上記問題を解決するもので、複数の半導体素子を搭載しながら、小型で、放熱性にも優れた半導体装置を提供することを目的とする。
上記課題を解決するために、本発明の半導体装置は、回路基板と、前記回路基板上に搭載された第１および第２の半導体素子と、前記第１および第２の半導体素子を含む回路基板の上面を封止した樹脂とを備えた半導体装置において、前記回路基板はその一方の面から他方の面にわたって延びた金属部を有し、前記第１の半導体素子と第２の半導体素子とは、前記回路基板の金属部に接続する折曲げ部を有した金属板を介して積層されていることを特徴とする。
下層の第１の半導体素子よりも上層の第２の半導体素子が大きく、前記第２の半導体素子のオーバーハング部が金属板上に載っていてよい。
回路基板において、金属部に接続した金属接続部が形成され、第１および第２の半導体素子のそれぞれのために形成されたグランドピンが前記金属部または金属接続部に対して接続されていてよい。
第１の半導体素子と第２の半導体素子の少なくとも一方が高周波半導体素子であってよい。
本発明の半導体装置の製造方法は、第１の半導体素子の電極上に突起電極を形成する工程と、前記第１の半導体素子を回路基板の上に互いの対応する電極どうし接合して搭載する工程と、前記第１の半導体素子と回路基板との隙間および周辺部にアンダーフィル樹脂を注入する工程と、前記第１の半導体素子の上に金属板を配置し、この金属板に形成されている折曲げ部を前記回路基板の一方の面から他方の面にわたって延びている金属部に接続する工程と、前記金属板の上に第２の半導体素子を搭載する工程と、前記第２の半導体素子の電極と前記回路基板の電極とを金属細線により電気的に接続する工程と、前記第１の半導体素子および第２の半導体素子を含んだ回路基板の上面を樹脂で封止する工程とを有することを特徴とする。
本発明の半導体装置及びその製造方法によると、複数の半導体素子を積層することで小型化を実現しながら、放熱性も確保することができる。
図１は本発明の一実施形態の半導体装置の断面図である。
この半導体装置は、多層配線基板である回路基板１（半導体キャリアとも呼ばれる）と、前記回路基板１上に搭載された第１の半導体素子２（以下、単に半導体素子２という）および第２の半導体素子３（以下、単に半導体素子３という）と、前記半導体素子２，半導体素子３を含む回路基板１の上面を封止した樹脂４とを備えている。
この半導体装置が先に図５を用いて説明した従来のものと相違するのは、半導体素子２，半導体素子３という複数の半導体素子が積層して搭載されている点、および、半導体素子２と半導体素子３との間に金属板５が配置されている点である。
詳細には、半導体素子２は回路基板１上にフリップチップボンディングされ、半導体素子２の上に金属板５が配置され、金属板５上にダイボンド材１２を介して半導体素子３が貼付され、半導体素子３は回路基板１に対して金属細線７によってワイヤボンディングされている。
回路基板１はその一方の面から他方の面にわたって延びた複数の金属部６（ダミーのビア）を有しており、金属板５はキャップ型に折曲げて成形されていて、その折曲げ部５ａの端部で金属部６に接続されている。
そして、半導体素子２，半導体素子３，金属細線７，金属板５を保護するように回路基板１の上面が樹脂４で封止され、それに背反する回路基板１の下面に実装用の外部電極８が形成されている。図示を省略するが、回路基板１には半導体素子２，３以外の回路素子も搭載されている。
このような半導体装置は、半導体素子２，半導体素子３を積層しながら、その各々で発生する熱をともに金属板５，金属部６，外部電極８を通じて装置外へ放出できるため、小型化を実現できるとともに、放熱性に優れたものとなる。また半導体素子２と半導体素子３とはキャップ型の金属板５で遮られているため、互いのクロストークが低下される。
上記の半導体装置の製造方法を図２を参照しながら説明する。
図２（ａ）に示すように、半導体素子２の電極上にＡｕバンプ（突起電極）１０を形成し、この半導体素子２を、図２（ｂ）に示すように、Ａｕバンプ１０などに対応するボンディングパッド１１と金属部６とが形成された回路基板１上に導電性接着剤１３を用いてフリップチップ実装する。そして半導体素子２と回路基板１との間の隙間と周辺部にアンダーフィル材９を注入する。このアンダーフィル材９はＡｕバンプ１０を保護する役割を果たす。
次に、図２（ｃ）に示すように、半導体素子２の上にキャップ型の金属板５を配置し、この金属板５の折曲げ部５ａを回路基板１の金属部６に接続する。金属板５としては、加工し易く熱伝導率の高い銅板などを使用することができ、その接続には銀ペーストなどを使用することができる。
次に、図２（ｄ）に示すように、金属板５の上にダイボンド材１２を介して半導体素子３を貼付する。ダイボンド材１２としてはペースト状のものやシートタイプのものを使用することができる。そして、図２（ｅ）に示すように、半導体素子３の電極と回路基板１上のボンディングパッド（図示せず）とを金属細線７により電気的に接続する。
その後に、図２（ｆ）に示すように、半導体素子２，半導体素子３，金属細線７，金属板５を保護するために回路基板１の上面を樹脂４を用いて封止し、回路基板１の下面に外部端子電極８を取り付ける。
図３は本発明の他の実施形態の半導体装置の断面図である。
この半導体装置が図１に示した半導体装置と異なるのは、半導体素子２よりもその上に配置される半導体素子３が大きく、半導体素子３のオーバーハング部が金属板５上に載っている点である。
通常はオーバーハング構造をとると、ワイヤボンディングされる上層の半導体素子３のボンディング性は著しく低下する。現状では半導体素子３は、チップ厚み１００μｍで１ｍｍのオーバーハング量が限界であり、それ以上チップを薄くするか、もしくはオーバーハング量を増やすのは難しい。しかしここに図示したようにオーバーハング部が金属板５の上に固定される構造をとることで、半導体素子３を容易にワイヤボンディングすることが可能となる。
図４は図１および図３の各半導体装置に用いられる回路基板１の平面図である。
矩形の回路基板１上に、半導体素子２のためのボンディングパッド１１が基板各辺に沿うように四角枠状に配列され、ボンディングパッド１１よりも外周側に、半導体素子３のためのボンディングパッド１４が基板各辺に沿うように四角枠状に配列されている。
そしてボンディングパッド１１の配列とボンディングパッド１４の配列との間に四角枠状のＡｕメッキ部１５が形成され、その内部に上述の金属部６が複数個形成されている。Ａｕメッキ部１５は、上述の金属板５の折曲げ部５ａの接続部位として形成されている。このため金属板５は、Ａｕメッキ部１５を介して金属部６に接続することになり、半導体素子２，半導体素子３はこれら金属板５，Ａｕメッキ部１５，金属部６を通じて良好に放熱される。
さらに、半導体素子２，半導体素子３のグランド信号に対するボンディングパッド１１ａ，１４ａは、第２のＡｕメッキ部１６を介してＡｕメッキ部１５に接続されている。このためボンディングパッド１１ａ，１４ａは、Ａｕメッキ部１５，１６を介して金属部６に接続することになり、半導体素子２，半導体素子３のグランドが強化される。
このようにグランドが強化され、放熱性も確保されることから、半導体素子２，半導体素子３に高周波半導体素子を用いても、良好に半導体装置を構成することができる。
以上、図１〜図４を用いて本発明の実施の形態を説明したが、本発明の要旨を逸脱しない範囲で変形可能である。
本発明の半導体装置及びその製造方法は、半導体素子を複数に搭載した小型で、放熱性の優れた積層型半導体装置を実現するのに有用である。
本発明の一実施形態の半導体装置の断面図 図１の半導体装置の製造手順を示す工程断面図 本発明の他の実施形態の半導体装置の断面図 図１および図３の半導体装置に使用される回路基板の平面図 従来の半導体装置の断面図
符号の説明
１ 回路基板
２ 第１の半導体素子
３ 第２の半導体素子
４ 樹脂
５ 金属板
5a 折曲げ部
６ 金属部
７ 金属細線
12 ダイボンド材
11,11a ボンディングパッド
14,14a ボンディングパッド
15 Ａｕメッキ部
16 Ａｕメッキ部

Claims (5)

  1. 回路基板と、前記回路基板上に搭載された第１および第２の半導体素子と、前記第１および第２の半導体素子を含む回路基板の上面を封止した樹脂とを備えた半導体装置において、前記回路基板はその一方の面から他方の面にわたって延びた金属部を有し、前記第１の半導体素子と第２の半導体素子とは、前記回路基板の金属部に接続する折曲げ部を有した金属板を介して積層されている半導体装置。
  2. 下層の第１の半導体素子よりも上層の第２の半導体素子が大きく、前記第２の半導体素子のオーバーハング部が金属板上に載っている請求項１記載の半導体装置。
  3. 回路基板において、金属部に接続した金属接続部が形成され、第１および第２の半導体素子のそれぞれのために形成されたグランドピンが前記金属部または金属接続部に対して接続されている請求項１記載の半導体装置。
  4. 前記第１の半導体素子と第２の半導体素子の少なくとも一方が高周波半導体素子である請求項１記載の半導体装置。
  5. 第１の半導体素子の電極上に突起電極を形成する工程と、前記第１の半導体素子を回路基板の上に互いの対応する電極どうし接合して搭載する工程と、前記第１の半導体素子と回路基板との隙間および周辺部にアンダーフィル樹脂を注入する工程と、前記第１の半導体素子の上に金属板を配置し、この金属板に形成されている折曲げ部を前記回路基板の一方の面から他方の面にわたって延びている金属部に接続する工程と、前記金属板の上に第２の半導体素子を搭載する工程と、前記第２の半導体素子の電極と前記回路基板の電極とを金属細線により電気的に接続する工程と、前記第１の半導体素子および第２の半導体素子を含んだ回路基板の上面を樹脂で封止する工程とを有する半導体装置の製造方法。
JP2006051406A 2006-02-28 2006-02-28 半導体装置およびその製造方法 Ceased JP2007234683A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006051406A JP2007234683A (ja) 2006-02-28 2006-02-28 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006051406A JP2007234683A (ja) 2006-02-28 2006-02-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007234683A true JP2007234683A (ja) 2007-09-13

Family

ID=38554999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006051406A Ceased JP2007234683A (ja) 2006-02-28 2006-02-28 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2007234683A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041186B2 (en) 2012-05-11 2015-05-26 Fujitsu Semiconductor Limited Encapsulated semiconductor chips with wiring including controlling chip and method of making the same
KR20210032081A (ko) * 2019-09-16 2021-03-24 삼성전자주식회사 반도체 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269411A (ja) * 1999-03-17 2000-09-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003007937A (ja) * 2001-06-26 2003-01-10 Fujikura Ltd 電子部品実装モジュール及びその製造方法
JP2004111656A (ja) * 2002-09-18 2004-04-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2004214460A (ja) * 2003-01-06 2004-07-29 Sumitomo Electric Ind Ltd 半導体装置
JP2004214579A (ja) * 2003-01-09 2004-07-29 Ibiden Co Ltd 部品内蔵モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269411A (ja) * 1999-03-17 2000-09-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003007937A (ja) * 2001-06-26 2003-01-10 Fujikura Ltd 電子部品実装モジュール及びその製造方法
JP2004111656A (ja) * 2002-09-18 2004-04-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2004214460A (ja) * 2003-01-06 2004-07-29 Sumitomo Electric Ind Ltd 半導体装置
JP2004214579A (ja) * 2003-01-09 2004-07-29 Ibiden Co Ltd 部品内蔵モジュール

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041186B2 (en) 2012-05-11 2015-05-26 Fujitsu Semiconductor Limited Encapsulated semiconductor chips with wiring including controlling chip and method of making the same
KR20210032081A (ko) * 2019-09-16 2021-03-24 삼성전자주식회사 반도체 패키지
KR102359904B1 (ko) * 2019-09-16 2022-02-08 삼성전자주식회사 반도체 패키지
US11257784B2 (en) 2019-09-16 2022-02-22 Samsung Electronics Co., Ltd. Semiconductor package
US11996387B2 (en) 2019-09-16 2024-05-28 Samsung Electronics Co., Ltd. Semiconductor package

Similar Documents

Publication Publication Date Title
JP5337110B2 (ja) 半導体記憶装置
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
JP5032623B2 (ja) 半導体記憶装置
JP5205867B2 (ja) 半導体装置及びその製造方法
JP2017038075A (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
JP2002208656A (ja) 半導体装置
JP2003249607A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2009099697A (ja) 半導体装置及びその製造方法
JP2006196709A (ja) 半導体装置およびその製造方法
JP2009278064A (ja) 半導体装置とその製造方法
KR20120079325A (ko) 반도체 패키지 및 그 제조방법
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007234683A (ja) 半導体装置およびその製造方法
JP4417974B2 (ja) 積層型半導体装置の製造方法
US9318354B2 (en) Semiconductor package and fabrication method thereof
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
CN102751203A (zh) 半导体封装结构及其制作方法
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
JP2009177123A (ja) スタック型チップパッケージ構造およびその製造方法
JP5078631B2 (ja) 半導体装置
JP2007173655A (ja) 半導体装置
JP2007141947A (ja) 半導体装置およびその製造方法
JP2012227320A (ja) 半導体装置
JP4652428B2 (ja) 半導体装置およびその製造方法
JP2019050297A (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110720

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20111220