JP4297292B2 - 半導体装置の配線形成方法及び半導体装置 - Google Patents
半導体装置の配線形成方法及び半導体装置 Download PDFInfo
- Publication number
- JP4297292B2 JP4297292B2 JP53942598A JP53942598A JP4297292B2 JP 4297292 B2 JP4297292 B2 JP 4297292B2 JP 53942598 A JP53942598 A JP 53942598A JP 53942598 A JP53942598 A JP 53942598A JP 4297292 B2 JP4297292 B2 JP 4297292B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- wiring
- deposition overvoltage
- overvoltage
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
技術分野
本発明は、半導体基板上に形成される配線及び半導体基板間の接続等を行う接続孔或いは配線用溝内に金属材料からなる配線を形成するための半導体装置の配線形成方法及び半導体装置に関し、特に、製造プロセスの複雑化等を招くことなく、接続孔或いは配線用溝内への金属材料の埋め込みを完全に且つ均一に行えるようにしたものである。
背景技術
従来、ＬＳＩ等の集積回路における配線は、スパッタ法によるアルミニウム（Ａｌ）系合金の成膜を、フォトリソグラフィー及びドライエッチング等を用いて加工することにより形成されるのが一般的である。
しかしながら、半導体集積回路の高集積化に伴って、配線及び半導体基板間の接続等を行うために開口される接続孔や、配線用溝の径が微細になり、アスペクト比はますます大きくなっている。このため、スパッタ法では接続孔の中まで、配線を一定の厚みで形成することは困難となり、ステップガバレージの低下、接続孔配線の高抵抗化、エレクトロマイグレーション耐性の劣化等を招いてしまうという問題点がある。
これを回避するために、ハーフミクロン以下のデザインルールのＬＳＩにおいては、接続孔内部の垂直配線部分は、タングステン（Ｗ）を用いてＣＶＤ法（化学的気相成膜法）により配線を形成する方法が採用されている。
しかしながら、上記従来のタングステンを用いてＣＶＤ法により配線を形成する方法では、タングステンの抵抗が高いために、ドライエッチング或いは化学的機械的研磨法（ＣＭＰ）により、基板全面に成膜したタングステン膜を接続孔の中だけを残してそれ以外の部分を除去し、改めてアルミニウム系合金の配線を形成する必要がある。そのため配線形成工程が長くなり、高コストになるという問題がある。
一方、配線の微細化に伴い、エレクトロマイグレーション耐性が高く、低抵抗な配線材料が望まれ、これを満足する銅を配線材料に用いるための成膜法、配線加工法が研究されている。
しかし、一般的なスパッタ法では接続孔の中に銅を均一に成膜することができないため、銅膜をＣＶＤ法で成膜する方法が検討されているが、原料にする銅の有機金属化合物の開発やＣＶＤ装置の開発等、残された課題がある。
また、銅の電解めっき法も検討されているが、微細な接続孔や配線用溝以外の周辺での電着が進行して、接続孔や配線用溝の入り口を先に塞ぐことが一因となり、微小な接続孔内に空孔を形成することなく、銅を埋め込むことが難しいという問題がある。
また、銅はドライエッチングにより加工することが難しく、例えば、絶縁膜に接続孔と配線用溝を形成した後に全面に銅を成膜した後、化学的機械的研磨法により余分な銅を除去して、垂直接続部分を有する配線を一括して形成する、デュアルダマシン法が提案されているが、この方法に適用するためにも、接続孔や配線用溝等のアスペクト比の高い孔や溝部分に、銅を的確に埋め込んで成膜する技術の開発が望まれている。
そこで、この発明は上記従来の未解決の課題に着目してなされたものであり、アスペクト比の高い溝や孔部分への埋め込みを完全に且つ均一に行うことのできる選択的めっき方法及びこれを用いた半導体装置の配線形成方法及びこれを用いた半導体装置を提供することを目的としている。
発明の開示
上記目的を達成するために、本発明は、半導体基板上に成膜された絶縁膜に凹状の配線用路を形成し、めっき液中の銅系の金属材料を所定速度で析出させるために必要な析出過電圧が第１の析出過電圧である第１の導電体層を、前記配線用路の凹部内面を含む前記絶縁膜表面に形成した後、この上に前記析出過電圧が前記第１の析出過電圧よりも高い第２の析出過電圧である第２の導電体層を、前記配線用路の凹部内面を除く領域を覆うように形成し、その後、少なくとも前記配線用路の凹部内面を前記めっき液に浸漬して前記第１の析出過電圧よりも高く且つ前記第２の析出過電圧よりも低い析出過電圧でめっき処理を行って前記銅系の金属材料を析出させ、析出した前記金属材料を研磨して配線を形成するようにしたことを特徴とする半導体装置の配線形成方法を提供する。
すなわち、半導体基板上に成膜された絶縁膜に凹状に形成された、接続孔或いは配線用溝等の配線用路の凹部内面を含む領域に、例えばＣＶＤ法等により析出過電圧が第１の析出過電圧である第１の導電体層が形成された後、この上に配線用路の凹部内面を除く絶縁膜表面を覆うように、例えばスパッタ法等により析出過電圧が第２の析出過電圧である第２の導電体層が形成される。そして少なくとも配線用路の凹部内面の全面がめっき液中に漬かるようにめっき液中に浸漬されて、第１の析出過電圧よりも高く且つ第２の析出過電圧よりも低い析出過電圧でめっき処理が行われる。この析出過電圧は、めっき液中の銅系の金属材料を所定速度で析出させるために必要な電圧であるから、第２の導電体層が露出している部分には、金属材料は析出されないが、第１の導電体層が露出している部分には、めっき液中の金属材料と第１の導電体層との間で化学反応が生じて金属材料が析出し銅めっきが施される。つまり、第１の導電体層が露出している部分、すなわち、めっきを施したい配線用路の凹部内側にのみ銅めっきが施されて結果的に銅が埋め込まれた状態となるから、この銅を研磨することにより、配線用路に埋め込まれた銅からなる配線を得ることができる。
ここで、前記第２の導電体層は、異方性の高い成膜法により形成することが好ましい。これは、第２の導電体層を、めっきを施すべき領域を除く領域、つまり、配線用路を除く領域にのみに形成し、配線用路に第２の導電体層が形成されることを回避するためである。
また、前記配線用路は、そのアスペクト比が１以上５以下であり、且つその幅が１．０μｍ以下であることが好ましい。これは、例えばスパッタ法等によって第２の導電体層を形成する際に、配線用路の底部に第２の導電体層が形成されることを回避するためである。
また、多層配線構造の半導体装置に適用する場合には、めっき処理が行われて配線が形成された後、この上にさらに金属膜を形成して配線を行うことになるが、絶縁物上に配線を形成する場合には、接着性の向上，エレクトロマイグレーション耐性の向上等を測る目的で、導電性薄膜を間に挟むことが一般的である。ここで、第１の導電体層は半導体基板表面に形成されているから、これを導電性薄膜として流用することにより、配線形成工程を短縮することができる。
また、前記析出した金属材料は、化学的機械的研磨法により研磨することが好ましく、このようにすることにより、容易且つ高精度に配線を形成することができる。
また、前記第１の導電体層を窒化チタン製にし、前記第２の導電体層をチタン製にし、前記金属材料を銅系の金属材料とすれば、窒化チタン膜を接続孔或いは配線用溝等の配線用路の凹部内面を含む領域に形成し、配線用路を除く絶縁膜表面を覆うようにチタン膜を形成した後、めっき液に浸漬することにより、配線用路の凹部内側に均一に埋め込まれた銅の配線を形成することができる。
また、本発明は、半導体基板上の絶縁膜に形成された凹状の配線用路の凹部内面を含む前記絶縁膜表面に形成され且つめっき液中の銅系の金属材料を所定速度で析出させるために必要な析出過電圧が第１の析出過電圧である第１の導電体層と、当該第１の導電体層を形成した後この上に前記配線用路の凹部内面を除く領域を覆うように形成され且つ前記析出過電圧が前記第１の析出過電圧よりも高い第２の析出過電圧である第２の導電体層と、少なくとも前記第１の導電体層を含む部分を前記めっき液中に浸漬して前記第１の析出過電圧よりも高く且つ前記第２の析出過電圧よりも低い析出過電圧でめっき処理を行うことにより前記第１の導電体層が露出した前記凹部内面に析出した前記銅系の金属材料を化学的機械的研磨法により研磨して形成された配線と、を備え、研磨された面には前記第２の導電体層が残されていることを特徴とする半導体装置を提供する。
すなわち、半導体基板上の絶縁膜に形成された、接続孔或いは配線用溝等の配線用路の凹部内面を含む絶縁膜表面に、析出過電圧が第１の析出過電圧である第１の導電体層が形成され、この第１の導電体層が形成された後この上に、配線用路の凹部内面を除く領域を覆うように析出過電圧が第２の析出過電圧である第２の導電体層が形成されている。さらに、第２の導電体層により覆われていない第１の導電体層には、配線用路の凹部内面がめっき液に浸漬するようにした状態で第１の析出過電圧よりも高く且つ第２の析出過電圧よりも低い析出過電圧でめっき処理を行うことにより析出した金属材料つまり銅の金属膜が形成され、この金属膜が化学的機械的研磨法により研磨されて配線が形成されている。つまり、配線用路にのみ銅が埋め込まれた状態で配線が形成されている。この銅からなる配線は銅めっきを施すことにより形成されるから、微細な配線用路である場合でも、配線用の銅は均一に埋め込まれ、高性能な配線を得ることができる。
ここで、前記第１の導電体層を窒化チタン製にし、前記第２の導電体層をチタン製にし、前記金属材料を銅系の金属材料とすれば、窒化チタン膜を接続孔或いは配線用溝等の配線用路の凹部内面を含む領域に形成し、配線用路を除く絶縁膜表面を覆うようにチタン膜を形成した後、めっき液に浸漬することにより、配線用路の凹部内側に均一に埋め込まれた銅の配線を得ることができる。
さらに、本発明は、選択的にめっきを施すめっき方法であって、めっき液中の金属材料を所定速度で析出させるために必要な析出過電圧が第１の析出過電圧である第１の導電体層を、被めっき物表面のうちめっきを施すめっき領域を含む部分に形成した後、この上に前記析出過電圧が前記第１の析出過電圧よりも高い第２の析出過電圧である第２の導電体層を、前記めっき領域を除く領域を覆うように形成し、その後、前記被めっき物を前記めっき液に浸漬して前記第１の析出過電圧よりも高く且つ前記第２の析出過電圧よりも低い析出過電圧でめっき処理を行うことを特徴とする選択的めっき方法を提供する。
すなわち、析出過電圧が第１の析出過電圧である第１の導電体層が、めっきを施すめっき領域を含む被めっき物表面に形成された後この上に析出過電圧が第１の析出過電圧よりも高い第２の析出過電圧である第２の導電体層が前記めっき領域を除く領域を覆うように形成される。つまり、めっきを施さない領域を覆うように第２の導電体層が形成されるから、めっきを施さない領域に第１の導電体層が形成されている場合でも、かかる領域の第１の導電体層を覆うように第２の導電体層が形成される。よって、第１の導電体層は、めっき領域においてのみ露出することになる。そして、この被めっき物をめっき液に浸漬して、第１の析出過電圧よりも高く且つ第２の析出過電圧よりも低い析出過電圧でめっき処理を行う。つまり、例えば電解めっきである場合には、めっきを施す下地金属、この場合第１の導電体層と対極との間に、第１の析出過電圧よりも高く且つ第２の析出過電圧よりも低い電極電圧を設定し、無電解めっきである場合には、酸化剤の酸化還元電位が第１の析出過電圧よりも高く且つ第２の析出過電圧よりも低くなるように設定する。
ここで、析出過電圧は、めっき液中の金属材料を所定速度で析出させるために必要な電圧であるから、第２の導電体層が露出している部分には、第２の析出過電圧よりも低い電圧でめっき処理が行われて化学反応が生じないことから、めっきは施されないが、第１の導電体層が露出している部分には、第１の導電体層とめっき液中の金属材料との間で化学反応が生じ、電解めっきの場合には電解生成物、無電解めっきの場合には金属材料と還元剤との酸化反応による析出物による膜が形成され、めっき液中の金属材料によりめっきが施される。よって、第１の導電体層が露出している領域にのみめっきが施されるから、つまり、めっき領域にのみめっきが施されることになる。
なお、前記第１の導電体層を少なくとも凹部内面を含む領域に形成し、前記第２の導電体層を、前記凹部内面を除く領域を覆うように形成すれば、析出過電圧が第１の析出過電圧である第１の導電体層が少なくとも凹部内面を含む領域に形成され、析出過電圧が第２の析出過電圧である第２の導電体層が凹部内面を除く領域を覆うように形成されるから、この被めっき物をめっき液中に浸漬して、第１の析出過電圧よりも高く第２の析出過電圧よりも低い析出過電圧でめっき処理を行えば、第１の導電体層が露出している領域、つまり凹部内面にのみめっきが施されることになる。このとき、浸漬時間に応じて任意の厚さの金属膜が得られるから、例えば微細な凹部である場合でも空孔のない均一な厚さの凹部に埋め込まれた金属膜を得ることができる。
また、前記第１の導電体層を窒化チタン製にし、前記第２の導電体層をチタン製にし、前記金属材料を銅系の金属材料とすれば、例えば窒化チタン膜を銅の金属膜を形成したい領域を少なくとも含んで形成し、これ以外の領域を覆うようにチタン膜を形成した後、めっき液に浸漬することにより、窒化チタンが露出した領域にのみ均一な銅の金属膜が容易に形成される。
【図面の簡単な説明】
第１図は本発明の実施例における配線形成工程の一部を示す部分断面図である。
第２図は本発明の実施例における配線形成工程の一部を示す部分断面図である。
第３図は本発明のその他の実施例の一例である。
第４図は本発明のその他の実施例の一例である。
発明を実施するための最良の形態
以下、本発明の実施の形態を説明する。
一般に、金属の電解めっきにおいては、めっき液中の金属イオンを還元して析出させるのに必要な熱力学的な平衡電位よりも過電圧分だけ負の電位に電極電位を設定するようになっている。また、無電解めっきでは、還元力が、金属イオンを析出させるのに必要な平衡電位より大きな還元力（酸化還元電位）である還元剤を用いるようになっている。
熱力学的に平衡な電極電位や、酸化還元電位となる酸化剤を用いても、実質的な速度で金属イオンの還元析出は進行せず、実質的な反応を進行させるために必要な過電圧は下地金属の種類により異なる。つまり、熱力学的平衡電位よりも余分に必要な電極電位或いは還元剤の酸化還元電位（以後、析出過電圧という。）が下地金属の種類により異なるという現象がある。
この現象を利用して、析出過電圧の異なる下地金属が形成された基板を用いて銅を成膜したところ、析出過電圧の低い金属が露出している部分にのみ銅が析出する現象を見いだし、選択的に銅のめっきを行う方法を見いだした。
つまり、絶縁膜に形成した、配線用溝や接続孔の中にのみ銅を析出させるためには、銅を析出させたい部分に析出過電圧がより小さい第１の析出過電圧である第１の下地金属を選定して成膜し、析出過電圧が第１の析出過電圧よりも高い第２の析出過電圧である第２の下地金属を、銅を析出させたくない部分に選定して成膜し、電解めっきを行う場合には、第１の析出過電圧よりも高く第２の析出過電圧よりも小さい電圧を対極との間の電極電位として設定し、無電解めっきを行う場合には、還元剤の酸化還元電位が第１の析出過電圧よりも高く第２の析出過電圧よりも小さくなるように設定する。
これにより、第１の下地金属が露出している部分にのみ、銅が析出して金属膜が形成される。よって、配線用溝や接続孔の上面にまで銅が析出される状態となるまでめっきを行うことにより、析出された銅の金属膜が配線用溝や接続孔に埋め込まれた状態となる。よって、析出された銅を、化学的機械的研磨法により研磨し、不必要な箇所を除去することにより、配線用溝及び接続孔に銅が埋め込まれた配線を得ることができる。
なお、アルミニウムや銅等の配線を絶縁膜上に形成する場合には、絶縁膜と配線との界面に拡散防止や接着性の向上、エレクトロマイグレーション耐性の向上等の多くの目的で窒化チタン（ＴｉＮ）等の緻密な導電性薄膜を形成するのが一般的である。これらの膜はアルミニウムや銅に比べて抵抗が高いために、必要以上に厚くするのは好ましくない。電解めっきでは、絶縁膜全面に成膜した窒化チタン等の下地金属を介して電気を通電することができるから、析出過電圧が第１の析出過電圧である第１の下地金属として窒化チタンを用いてこれを絶縁膜全面に成膜した後、めっきを施したくない箇所、つまり、接続孔や配線用溝の側壁や底部を除く領域には、窒化チタンの金属膜の上にさらに、スパッタ等の異方性の高い成膜法で析出過電圧の高いチタン等の金属を薄く成膜することにより、このチタンの成膜部分には、銅が成膜されず、チタンが成膜されない箇所つまり接続孔や配線用溝の側壁や底部にだけ実質的に析出させることが可能となる。
よって、絶縁膜に形成された接続孔や配線用溝に配線が形成された状態では、半導体基板の表面には、窒化チタンが成膜されている状態であるので、この窒化チタン膜を接着性の向上，エレクトロマイグレーション耐性の向上を図るための導電性薄膜として利用することができるから、例えば多層配線構造に配線を行う場合等には、新たに導電性薄膜を形成する必要がないから、配線形成工程を削減することができる。
なお、析出過電圧が第２の析出過電圧である第２の下地金属を、スパッタ法等により成膜するようにしているが、配線用溝の幅や接続孔の径が大きいと、配線用溝や接続孔の底部に析出過電圧の高い金属が付着してしまうから、溝の幅や接続孔の径は１．０μｍ以下が好ましく、配線用溝や接続孔の幅とその深さとの比であるアスペクト比は、１以上５以下が好ましい。また、必要ならば、電解めっきによる電着前に洗浄工程を行うことにより好適な析出を行うことができる。
したがって、上述のように、めっきを施すことにより銅の金属膜を配線用溝等の埋め込むようにして形成しているから、金属膜内に空孔が形成されることはなく、均一な銅膜を得ることができる。
また、微細な配線用溝或いは接続孔でも的確に配線を形成することができ、また、エレクトロマイグレーション耐性が高く、低抵抗な銅を配線材料として適用することができるから、微細な配線用溝或いは接続孔である場合でも適用することができ、シリコン基板と配線間との接続或いは、多層配線構造の配線層間の接続部分等、微細配線を形成する場合に好適である。また、微細配線を形成することができるから、半導体基板の縮小化を測ることができる。
また、銅を析出させたくない部分つまり、めっきを施したくない部分を絶縁膜でマスクする方法でも、選択的析出が可能であり、この方法は一般的であるが、この方法では、配線用溝内部に絶縁膜が極微量でも付着することは抵抗が大きくなるため問題であり、また、成膜後不必要な部分の絶縁膜を完全に除去する必要があるため、配線形成工程が長くなって効率的ではない。上記実施の形態によれば、窒化チタン及びチタンを成膜した後、めっき液に浸漬するだけでよいから、より短い配線形成工程で、高性能な配線を行うことができる。
なお、析出過電圧の異なる導電体としては、析出させる金属の種類に応じて、実験的に容易に決定することができる。例えば析出させる金属が銅である場合には、析出過電圧の小さい導電体としては、銅（Ｃｕ），亜鉛（Ｚｎ），金（Ａｕ）等を適用することができ、析出過電圧の高い導電体としては、鉄（Ｆｅ），ニッケル（Ｎｉ），コバルト（Ｃｏ），チタン（Ｔｉ），タングステン（Ｗ）等を適用することができる。また、析出過電圧の大小は相対的なものであるので、任意のものを選出することができる。
また、析出過電圧の高い金属の代わりに絶縁体を用いると、接続孔や、配線用溝内部に薄く付着した絶縁膜が大きな抵抗になるために、不適当であり、析出過電圧が高くても抵抗は低い導電体を用いることが好ましい。
次に、上記実施の形態を実施例を示して具体的に説明する。
半導体基板として、図１（ａ）に示すように、抵抗率２Ωｃｍのｎ形Ｓｉ（１００）単結晶６インチの基板１を用い、この基板上に酸化シリコン絶縁膜２をプラズマＣＶＤ法により２．０μｍの厚みで形成した。
次に、フォトリソグラフィー法とドライエッチング法とを用いて、酸化シリコン絶縁膜２中に、接続孔３と配線用溝４とを形成した（図１（ｂ））。接続孔３の直径は０．６μｍ，その深さは１．０μｍであり、配線用溝４の幅は０．８μｍ，その深さは１．０μｍである。前記接続孔３及び配線用溝４が配線用路に対応している。
次に、ＣＶＤ法により、析出過電圧が約−１００ｍＶ程度である窒化チタン膜（第１の導電体層）５を０．１μｍの厚みで半導体基板１上の全面に成膜した（図１（ｃ））。なお、前記窒化チタンの析出過電圧は、飽和カロメル電極を基準にした値である。
窒化チタン膜の成膜法としては、通常のスパッタ法やコリメータを用いたスパッタ法，遠距離スパッタ法等が用いられるが、ステップカバレージの高い成膜法を用いることがより好ましい。
次に、スパッタ法を用いて、析出過電圧が約−３００ｍＶ程度であるチタン（第２の導電体層）６を平坦な表面上、つまり、接続孔３及び配線用溝４を除く箇所に０．０３μｍの厚みになるように成膜した（図２（ａ））。なお、前記チタンの析出過電圧は、飽和カロメル電極を基準にした値である。
この試料（被めっき物）を、硫酸銅（銅性の金属材料）を用いためっき液中で、対極として銅極を用い、５０ｍＡの電流量で１０分間、定電流電解を行った。この時の両極間の電位差は約２００ｍＶであった。
ここで、電流密度を高くすると短時間で所定量の電着が終了するが、電極電位が高くなり、過電圧差による選択性が失われるので、選択性が発現する範囲の電流密度又は電極電位を選択する必要がある。
次に、水洗浄の後、本試料を光学顕微鏡で観測したところ、配線用溝と接続孔との部分にのみ銅が析出し、平坦な表面、つまり、チタン６を成膜した箇所には銅が付着していないことが確認された（図２（ｂ））。
次に、本試料を化学的機械的研磨法を用いて研磨し、余分に付着した銅を除去し、これにより銅からなる配線７が形成された（図２（ｃ））。
配線７形成後に、断面を走査型電子顕微鏡により観察したところ、接続孔３や配線用溝４中に銅が埋め込まれた状態で配線７が形成されていることが確認できた。
なお、上記実施例においては、図２（ｃ）に示すように、余分に付着した銅のみを除去するようにした場合について説明したが、例えば図３（ａ）に示すように、前記試料を化学的機械的研磨法を用いて研磨し、余分に付着した銅，チタン，窒化チタンを除去し、例えばこの後、モールドするようにしてもよい。
また、図３（ａ）に示すように、余分に付着した銅，チタン，窒化チタンを除去した後、図３（ｂ）に示すように、再度酸化シリコン絶縁膜８を形成し、以後、上記手順を繰り返し行って酸化シリコン絶縁膜８中に、接続孔９及び配線用溝１０を形成する。そして、窒化チタン膜１１を試料の全面に成膜し、次に、接続孔９及び配線用溝１０を除く箇所にチタン膜を成膜した後、上記と同様の条件下でめっき処理を行い、余分な銅等を研磨して除去し、接続孔９及び配線用溝１０中に配線１２を形成して多層配線を形成するようにしてもよい。
さらに、上記実施例においては、酸化シリコン絶縁膜２中に、配線７を形成するようにした場合について説明したが、これに限らず、例えば図４に示すように、酸化シリコン絶縁膜２中に、接続孔３のみを形成した後、試料全面に窒化チタン膜１４を成膜し、さらに接続孔３を除く領域にチタン膜１５を形成し、その後、めっき処理を行い銅の析出によって接続孔３内に配線７を形成する。そして、余分な銅を研磨し、この上にさらに配線用膜１７を成膜し、この配線用膜１７，チタン膜１５，窒化チタン膜１４を共にパターンニングして配線を形成するようにしてもよい。ここで、絶縁物上に配線を形成する場合には、接着性の向上，エレクトロマイグレーション耐性の向上等を図る目的で、導電性薄膜を間に挟むことが一般的であるが、図４に示すように、析出した銅を研磨する際に窒化チタン膜１４及びチタン膜１５を残すようにし、このチタン膜１５の上に配線用膜１７を成膜することによって、窒化チタン膜１４を導電性薄膜として流用することができ、配線形成工程を短縮することができる。
産業上の利用可能性
以上説明したように、本発明の半導体装置の配線形成方法は、半導体基板上に成膜された絶縁膜に形成された、配線用路の凹部内面を含む絶縁膜表面に析出過電圧が第１の析出過電圧である第１の導電体層を形成した後、この上に配線用路の凹部内面を除く領域を覆うように、析出過電圧が第２の析出過電圧である第２の導電体層を形成し、その後少なくとも配線用路の凹部内面がめっき液に浸漬するようにし、第１の析出過電圧よりも高く且つ第２の析出過電圧よりも低い析出過電圧でめっき処理を行って配線用路の内側にのみ銅めっきを施し、この銅を研磨して配線を形成するようにしたから、配線用路に完全に且つ均一に埋め込みまれた配線を容易に得ることができる。
このとき、前記第２の導電体層を、異方性の高い成膜法により形成すれば、第２の導電体層を、めっきを施すべき領域を除く領域、つまり、配線用路を除く領域にのみ形成することができ、配線用路に第２の導電体層が形成されることによる、金属膜の空孔の発生等、金属膜の均一性の劣化を防止することができる。
また、前記配線用路のアスペクト比が１以上５以下であり、且つ配線用路の幅が１．０μｍ以下となるようにすれば、第２の導電体層を形成する際に、配線用路に第２の導電体層が形成されることによる、金属膜の空孔の発生等、金属膜の均一性の劣化を防止することができる。
また、多層配線構造で配線を行う場合には、第１の導電体層を、接着性の向上，エレクトロマイグレーション耐性の向上等を測る目的として形成される導電性薄膜として流用することができ、配線形成工程を短縮することができる。
また、析出した金属材料を、化学的機械的研磨法により研磨するようにすれば、容易且つ高精度に配線を形成することができる。
また、第１の導電体層を窒化チタン製にし、第２の導電体層をチタン製にし、金属材料として銅系の金属材料を適用すれば、低抵抗であり且つエレクトロマイグレーション耐性の高い銅系の金属材料からなる配線を容易に形成することができる。
また、本発明の半導体装置は、半導体基板上の絶縁膜に形成された配線用路の内面を含む領域に析出過電圧が第１の析出過電圧である第１の導電体層が形成され、この第１の導電体層が形成された後、この上に配線用路の内面を除く領域を覆うように、析出過電圧が第２の析出過電圧である第２の導電体層が形成され、さらに、第１の導電体層には、第１の析出過電圧よりも高く且つ第２の析出過電圧よりも低い析出過電圧でめっき処理を行うことにより析出した金属材料の金属膜が形成され、この金属膜が化学的機械的研磨法により研磨されて配線が形成されているから、微細な配線用路である場合でも、配線用路に均一に埋め込まれた高性能な配線を得ることができる。
また、第１の導電体層を窒化チタン製にし、第２の導電体層をチタン製にし、金属材料として銅系の金属材料を適用すれば、低抵抗であり且つエレクトロマイグレーション耐性の高い銅系の金属材料からなる配線を容易に得ることができる。
さらに、本発明の選択的めっき方法は、被めっき物表面のめっきを施すめっき領域を含む部分に析出過電圧が第１の析出過電圧である第１の導電体層を形成した後、この上にめっき領域を除く領域を覆うように、析出過電圧が第１の析出過電圧よりも高い第２の析出過電圧である第２の導電体層を形成し、その後この被めっき物をめっき液に浸漬して第１の析出過電圧よりも高く且つ第２の析出過電圧よりも低い析出過電圧でめっき処理を施すようにしたから、第１の導電体層が露出している部分にのみめっきが施されることになって、選択的にめっきを施すことができる。
このとき、前記第１の導電体層を凹部内面を含む領域に形成し、前記第２の導電体層を前記凹部内面を除く領域を覆うように形成するようにすれば、特に微細な凹部である場合でも空孔のない均一な金属膜を形成することができる。
また、第１の導電体層を窒化チタン製にし、第２の導電体層をチタン製にし、金属材料として銅系の金属材料を適用すれば、低抵抗であり且つエレクトロマイグレーション耐性の高い銅系の金属材料からなる金属膜を容易に形成することができる。
本発明は、半導体基板上に形成される配線及び半導体基板間の接続等を行う接続孔或いは配線用溝内に金属材料からなる配線を形成するための半導体装置の配線形成方法及び半導体装置に関し、特に、製造プロセスの複雑化等を招くことなく、接続孔或いは配線用溝内への金属材料の埋め込みを完全に且つ均一に行えるようにしたものである。
背景技術
従来、ＬＳＩ等の集積回路における配線は、スパッタ法によるアルミニウム（Ａｌ）系合金の成膜を、フォトリソグラフィー及びドライエッチング等を用いて加工することにより形成されるのが一般的である。
しかしながら、半導体集積回路の高集積化に伴って、配線及び半導体基板間の接続等を行うために開口される接続孔や、配線用溝の径が微細になり、アスペクト比はますます大きくなっている。このため、スパッタ法では接続孔の中まで、配線を一定の厚みで形成することは困難となり、ステップガバレージの低下、接続孔配線の高抵抗化、エレクトロマイグレーション耐性の劣化等を招いてしまうという問題点がある。
これを回避するために、ハーフミクロン以下のデザインルールのＬＳＩにおいては、接続孔内部の垂直配線部分は、タングステン（Ｗ）を用いてＣＶＤ法（化学的気相成膜法）により配線を形成する方法が採用されている。
しかしながら、上記従来のタングステンを用いてＣＶＤ法により配線を形成する方法では、タングステンの抵抗が高いために、ドライエッチング或いは化学的機械的研磨法（ＣＭＰ）により、基板全面に成膜したタングステン膜を接続孔の中だけを残してそれ以外の部分を除去し、改めてアルミニウム系合金の配線を形成する必要がある。そのため配線形成工程が長くなり、高コストになるという問題がある。
一方、配線の微細化に伴い、エレクトロマイグレーション耐性が高く、低抵抗な配線材料が望まれ、これを満足する銅を配線材料に用いるための成膜法、配線加工法が研究されている。
しかし、一般的なスパッタ法では接続孔の中に銅を均一に成膜することができないため、銅膜をＣＶＤ法で成膜する方法が検討されているが、原料にする銅の有機金属化合物の開発やＣＶＤ装置の開発等、残された課題がある。
また、銅の電解めっき法も検討されているが、微細な接続孔や配線用溝以外の周辺での電着が進行して、接続孔や配線用溝の入り口を先に塞ぐことが一因となり、微小な接続孔内に空孔を形成することなく、銅を埋め込むことが難しいという問題がある。
また、銅はドライエッチングにより加工することが難しく、例えば、絶縁膜に接続孔と配線用溝を形成した後に全面に銅を成膜した後、化学的機械的研磨法により余分な銅を除去して、垂直接続部分を有する配線を一括して形成する、デュアルダマシン法が提案されているが、この方法に適用するためにも、接続孔や配線用溝等のアスペクト比の高い孔や溝部分に、銅を的確に埋め込んで成膜する技術の開発が望まれている。
そこで、この発明は上記従来の未解決の課題に着目してなされたものであり、アスペクト比の高い溝や孔部分への埋め込みを完全に且つ均一に行うことのできる選択的めっき方法及びこれを用いた半導体装置の配線形成方法及びこれを用いた半導体装置を提供することを目的としている。
発明の開示
上記目的を達成するために、本発明は、半導体基板上に成膜された絶縁膜に凹状の配線用路を形成し、めっき液中の銅系の金属材料を所定速度で析出させるために必要な析出過電圧が第１の析出過電圧である第１の導電体層を、前記配線用路の凹部内面を含む前記絶縁膜表面に形成した後、この上に前記析出過電圧が前記第１の析出過電圧よりも高い第２の析出過電圧である第２の導電体層を、前記配線用路の凹部内面を除く領域を覆うように形成し、その後、少なくとも前記配線用路の凹部内面を前記めっき液に浸漬して前記第１の析出過電圧よりも高く且つ前記第２の析出過電圧よりも低い析出過電圧でめっき処理を行って前記銅系の金属材料を析出させ、析出した前記金属材料を研磨して配線を形成するようにしたことを特徴とする半導体装置の配線形成方法を提供する。
すなわち、半導体基板上に成膜された絶縁膜に凹状に形成された、接続孔或いは配線用溝等の配線用路の凹部内面を含む領域に、例えばＣＶＤ法等により析出過電圧が第１の析出過電圧である第１の導電体層が形成された後、この上に配線用路の凹部内面を除く絶縁膜表面を覆うように、例えばスパッタ法等により析出過電圧が第２の析出過電圧である第２の導電体層が形成される。そして少なくとも配線用路の凹部内面の全面がめっき液中に漬かるようにめっき液中に浸漬されて、第１の析出過電圧よりも高く且つ第２の析出過電圧よりも低い析出過電圧でめっき処理が行われる。この析出過電圧は、めっき液中の銅系の金属材料を所定速度で析出させるために必要な電圧であるから、第２の導電体層が露出している部分には、金属材料は析出されないが、第１の導電体層が露出している部分には、めっき液中の金属材料と第１の導電体層との間で化学反応が生じて金属材料が析出し銅めっきが施される。つまり、第１の導電体層が露出している部分、すなわち、めっきを施したい配線用路の凹部内側にのみ銅めっきが施されて結果的に銅が埋め込まれた状態となるから、この銅を研磨することにより、配線用路に埋め込まれた銅からなる配線を得ることができる。
ここで、前記第２の導電体層は、異方性の高い成膜法により形成することが好ましい。これは、第２の導電体層を、めっきを施すべき領域を除く領域、つまり、配線用路を除く領域にのみに形成し、配線用路に第２の導電体層が形成されることを回避するためである。
また、前記配線用路は、そのアスペクト比が１以上５以下であり、且つその幅が１．０μｍ以下であることが好ましい。これは、例えばスパッタ法等によって第２の導電体層を形成する際に、配線用路の底部に第２の導電体層が形成されることを回避するためである。
また、多層配線構造の半導体装置に適用する場合には、めっき処理が行われて配線が形成された後、この上にさらに金属膜を形成して配線を行うことになるが、絶縁物上に配線を形成する場合には、接着性の向上，エレクトロマイグレーション耐性の向上等を測る目的で、導電性薄膜を間に挟むことが一般的である。ここで、第１の導電体層は半導体基板表面に形成されているから、これを導電性薄膜として流用することにより、配線形成工程を短縮することができる。
また、前記析出した金属材料は、化学的機械的研磨法により研磨することが好ましく、このようにすることにより、容易且つ高精度に配線を形成することができる。
また、前記第１の導電体層を窒化チタン製にし、前記第２の導電体層をチタン製にし、前記金属材料を銅系の金属材料とすれば、窒化チタン膜を接続孔或いは配線用溝等の配線用路の凹部内面を含む領域に形成し、配線用路を除く絶縁膜表面を覆うようにチタン膜を形成した後、めっき液に浸漬することにより、配線用路の凹部内側に均一に埋め込まれた銅の配線を形成することができる。
また、本発明は、半導体基板上の絶縁膜に形成された凹状の配線用路の凹部内面を含む前記絶縁膜表面に形成され且つめっき液中の銅系の金属材料を所定速度で析出させるために必要な析出過電圧が第１の析出過電圧である第１の導電体層と、当該第１の導電体層を形成した後この上に前記配線用路の凹部内面を除く領域を覆うように形成され且つ前記析出過電圧が前記第１の析出過電圧よりも高い第２の析出過電圧である第２の導電体層と、少なくとも前記第１の導電体層を含む部分を前記めっき液中に浸漬して前記第１の析出過電圧よりも高く且つ前記第２の析出過電圧よりも低い析出過電圧でめっき処理を行うことにより前記第１の導電体層が露出した前記凹部内面に析出した前記銅系の金属材料を化学的機械的研磨法により研磨して形成された配線と、を備え、研磨された面には前記第２の導電体層が残されていることを特徴とする半導体装置を提供する。
すなわち、半導体基板上の絶縁膜に形成された、接続孔或いは配線用溝等の配線用路の凹部内面を含む絶縁膜表面に、析出過電圧が第１の析出過電圧である第１の導電体層が形成され、この第１の導電体層が形成された後この上に、配線用路の凹部内面を除く領域を覆うように析出過電圧が第２の析出過電圧である第２の導電体層が形成されている。さらに、第２の導電体層により覆われていない第１の導電体層には、配線用路の凹部内面がめっき液に浸漬するようにした状態で第１の析出過電圧よりも高く且つ第２の析出過電圧よりも低い析出過電圧でめっき処理を行うことにより析出した金属材料つまり銅の金属膜が形成され、この金属膜が化学的機械的研磨法により研磨されて配線が形成されている。つまり、配線用路にのみ銅が埋め込まれた状態で配線が形成されている。この銅からなる配線は銅めっきを施すことにより形成されるから、微細な配線用路である場合でも、配線用の銅は均一に埋め込まれ、高性能な配線を得ることができる。
ここで、前記第１の導電体層を窒化チタン製にし、前記第２の導電体層をチタン製にし、前記金属材料を銅系の金属材料とすれば、窒化チタン膜を接続孔或いは配線用溝等の配線用路の凹部内面を含む領域に形成し、配線用路を除く絶縁膜表面を覆うようにチタン膜を形成した後、めっき液に浸漬することにより、配線用路の凹部内側に均一に埋め込まれた銅の配線を得ることができる。
さらに、本発明は、選択的にめっきを施すめっき方法であって、めっき液中の金属材料を所定速度で析出させるために必要な析出過電圧が第１の析出過電圧である第１の導電体層を、被めっき物表面のうちめっきを施すめっき領域を含む部分に形成した後、この上に前記析出過電圧が前記第１の析出過電圧よりも高い第２の析出過電圧である第２の導電体層を、前記めっき領域を除く領域を覆うように形成し、その後、前記被めっき物を前記めっき液に浸漬して前記第１の析出過電圧よりも高く且つ前記第２の析出過電圧よりも低い析出過電圧でめっき処理を行うことを特徴とする選択的めっき方法を提供する。
すなわち、析出過電圧が第１の析出過電圧である第１の導電体層が、めっきを施すめっき領域を含む被めっき物表面に形成された後この上に析出過電圧が第１の析出過電圧よりも高い第２の析出過電圧である第２の導電体層が前記めっき領域を除く領域を覆うように形成される。つまり、めっきを施さない領域を覆うように第２の導電体層が形成されるから、めっきを施さない領域に第１の導電体層が形成されている場合でも、かかる領域の第１の導電体層を覆うように第２の導電体層が形成される。よって、第１の導電体層は、めっき領域においてのみ露出することになる。そして、この被めっき物をめっき液に浸漬して、第１の析出過電圧よりも高く且つ第２の析出過電圧よりも低い析出過電圧でめっき処理を行う。つまり、例えば電解めっきである場合には、めっきを施す下地金属、この場合第１の導電体層と対極との間に、第１の析出過電圧よりも高く且つ第２の析出過電圧よりも低い電極電圧を設定し、無電解めっきである場合には、酸化剤の酸化還元電位が第１の析出過電圧よりも高く且つ第２の析出過電圧よりも低くなるように設定する。
ここで、析出過電圧は、めっき液中の金属材料を所定速度で析出させるために必要な電圧であるから、第２の導電体層が露出している部分には、第２の析出過電圧よりも低い電圧でめっき処理が行われて化学反応が生じないことから、めっきは施されないが、第１の導電体層が露出している部分には、第１の導電体層とめっき液中の金属材料との間で化学反応が生じ、電解めっきの場合には電解生成物、無電解めっきの場合には金属材料と還元剤との酸化反応による析出物による膜が形成され、めっき液中の金属材料によりめっきが施される。よって、第１の導電体層が露出している領域にのみめっきが施されるから、つまり、めっき領域にのみめっきが施されることになる。
なお、前記第１の導電体層を少なくとも凹部内面を含む領域に形成し、前記第２の導電体層を、前記凹部内面を除く領域を覆うように形成すれば、析出過電圧が第１の析出過電圧である第１の導電体層が少なくとも凹部内面を含む領域に形成され、析出過電圧が第２の析出過電圧である第２の導電体層が凹部内面を除く領域を覆うように形成されるから、この被めっき物をめっき液中に浸漬して、第１の析出過電圧よりも高く第２の析出過電圧よりも低い析出過電圧でめっき処理を行えば、第１の導電体層が露出している領域、つまり凹部内面にのみめっきが施されることになる。このとき、浸漬時間に応じて任意の厚さの金属膜が得られるから、例えば微細な凹部である場合でも空孔のない均一な厚さの凹部に埋め込まれた金属膜を得ることができる。
また、前記第１の導電体層を窒化チタン製にし、前記第２の導電体層をチタン製にし、前記金属材料を銅系の金属材料とすれば、例えば窒化チタン膜を銅の金属膜を形成したい領域を少なくとも含んで形成し、これ以外の領域を覆うようにチタン膜を形成した後、めっき液に浸漬することにより、窒化チタンが露出した領域にのみ均一な銅の金属膜が容易に形成される。
【図面の簡単な説明】
第１図は本発明の実施例における配線形成工程の一部を示す部分断面図である。
第２図は本発明の実施例における配線形成工程の一部を示す部分断面図である。
第３図は本発明のその他の実施例の一例である。
第４図は本発明のその他の実施例の一例である。
発明を実施するための最良の形態
以下、本発明の実施の形態を説明する。
一般に、金属の電解めっきにおいては、めっき液中の金属イオンを還元して析出させるのに必要な熱力学的な平衡電位よりも過電圧分だけ負の電位に電極電位を設定するようになっている。また、無電解めっきでは、還元力が、金属イオンを析出させるのに必要な平衡電位より大きな還元力（酸化還元電位）である還元剤を用いるようになっている。
熱力学的に平衡な電極電位や、酸化還元電位となる酸化剤を用いても、実質的な速度で金属イオンの還元析出は進行せず、実質的な反応を進行させるために必要な過電圧は下地金属の種類により異なる。つまり、熱力学的平衡電位よりも余分に必要な電極電位或いは還元剤の酸化還元電位（以後、析出過電圧という。）が下地金属の種類により異なるという現象がある。
この現象を利用して、析出過電圧の異なる下地金属が形成された基板を用いて銅を成膜したところ、析出過電圧の低い金属が露出している部分にのみ銅が析出する現象を見いだし、選択的に銅のめっきを行う方法を見いだした。
つまり、絶縁膜に形成した、配線用溝や接続孔の中にのみ銅を析出させるためには、銅を析出させたい部分に析出過電圧がより小さい第１の析出過電圧である第１の下地金属を選定して成膜し、析出過電圧が第１の析出過電圧よりも高い第２の析出過電圧である第２の下地金属を、銅を析出させたくない部分に選定して成膜し、電解めっきを行う場合には、第１の析出過電圧よりも高く第２の析出過電圧よりも小さい電圧を対極との間の電極電位として設定し、無電解めっきを行う場合には、還元剤の酸化還元電位が第１の析出過電圧よりも高く第２の析出過電圧よりも小さくなるように設定する。
これにより、第１の下地金属が露出している部分にのみ、銅が析出して金属膜が形成される。よって、配線用溝や接続孔の上面にまで銅が析出される状態となるまでめっきを行うことにより、析出された銅の金属膜が配線用溝や接続孔に埋め込まれた状態となる。よって、析出された銅を、化学的機械的研磨法により研磨し、不必要な箇所を除去することにより、配線用溝及び接続孔に銅が埋め込まれた配線を得ることができる。
なお、アルミニウムや銅等の配線を絶縁膜上に形成する場合には、絶縁膜と配線との界面に拡散防止や接着性の向上、エレクトロマイグレーション耐性の向上等の多くの目的で窒化チタン（ＴｉＮ）等の緻密な導電性薄膜を形成するのが一般的である。これらの膜はアルミニウムや銅に比べて抵抗が高いために、必要以上に厚くするのは好ましくない。電解めっきでは、絶縁膜全面に成膜した窒化チタン等の下地金属を介して電気を通電することができるから、析出過電圧が第１の析出過電圧である第１の下地金属として窒化チタンを用いてこれを絶縁膜全面に成膜した後、めっきを施したくない箇所、つまり、接続孔や配線用溝の側壁や底部を除く領域には、窒化チタンの金属膜の上にさらに、スパッタ等の異方性の高い成膜法で析出過電圧の高いチタン等の金属を薄く成膜することにより、このチタンの成膜部分には、銅が成膜されず、チタンが成膜されない箇所つまり接続孔や配線用溝の側壁や底部にだけ実質的に析出させることが可能となる。
よって、絶縁膜に形成された接続孔や配線用溝に配線が形成された状態では、半導体基板の表面には、窒化チタンが成膜されている状態であるので、この窒化チタン膜を接着性の向上，エレクトロマイグレーション耐性の向上を図るための導電性薄膜として利用することができるから、例えば多層配線構造に配線を行う場合等には、新たに導電性薄膜を形成する必要がないから、配線形成工程を削減することができる。
なお、析出過電圧が第２の析出過電圧である第２の下地金属を、スパッタ法等により成膜するようにしているが、配線用溝の幅や接続孔の径が大きいと、配線用溝や接続孔の底部に析出過電圧の高い金属が付着してしまうから、溝の幅や接続孔の径は１．０μｍ以下が好ましく、配線用溝や接続孔の幅とその深さとの比であるアスペクト比は、１以上５以下が好ましい。また、必要ならば、電解めっきによる電着前に洗浄工程を行うことにより好適な析出を行うことができる。
したがって、上述のように、めっきを施すことにより銅の金属膜を配線用溝等の埋め込むようにして形成しているから、金属膜内に空孔が形成されることはなく、均一な銅膜を得ることができる。
また、微細な配線用溝或いは接続孔でも的確に配線を形成することができ、また、エレクトロマイグレーション耐性が高く、低抵抗な銅を配線材料として適用することができるから、微細な配線用溝或いは接続孔である場合でも適用することができ、シリコン基板と配線間との接続或いは、多層配線構造の配線層間の接続部分等、微細配線を形成する場合に好適である。また、微細配線を形成することができるから、半導体基板の縮小化を測ることができる。
また、銅を析出させたくない部分つまり、めっきを施したくない部分を絶縁膜でマスクする方法でも、選択的析出が可能であり、この方法は一般的であるが、この方法では、配線用溝内部に絶縁膜が極微量でも付着することは抵抗が大きくなるため問題であり、また、成膜後不必要な部分の絶縁膜を完全に除去する必要があるため、配線形成工程が長くなって効率的ではない。上記実施の形態によれば、窒化チタン及びチタンを成膜した後、めっき液に浸漬するだけでよいから、より短い配線形成工程で、高性能な配線を行うことができる。
なお、析出過電圧の異なる導電体としては、析出させる金属の種類に応じて、実験的に容易に決定することができる。例えば析出させる金属が銅である場合には、析出過電圧の小さい導電体としては、銅（Ｃｕ），亜鉛（Ｚｎ），金（Ａｕ）等を適用することができ、析出過電圧の高い導電体としては、鉄（Ｆｅ），ニッケル（Ｎｉ），コバルト（Ｃｏ），チタン（Ｔｉ），タングステン（Ｗ）等を適用することができる。また、析出過電圧の大小は相対的なものであるので、任意のものを選出することができる。
また、析出過電圧の高い金属の代わりに絶縁体を用いると、接続孔や、配線用溝内部に薄く付着した絶縁膜が大きな抵抗になるために、不適当であり、析出過電圧が高くても抵抗は低い導電体を用いることが好ましい。
次に、上記実施の形態を実施例を示して具体的に説明する。
半導体基板として、図１（ａ）に示すように、抵抗率２Ωｃｍのｎ形Ｓｉ（１００）単結晶６インチの基板１を用い、この基板上に酸化シリコン絶縁膜２をプラズマＣＶＤ法により２．０μｍの厚みで形成した。
次に、フォトリソグラフィー法とドライエッチング法とを用いて、酸化シリコン絶縁膜２中に、接続孔３と配線用溝４とを形成した（図１（ｂ））。接続孔３の直径は０．６μｍ，その深さは１．０μｍであり、配線用溝４の幅は０．８μｍ，その深さは１．０μｍである。前記接続孔３及び配線用溝４が配線用路に対応している。
次に、ＣＶＤ法により、析出過電圧が約−１００ｍＶ程度である窒化チタン膜（第１の導電体層）５を０．１μｍの厚みで半導体基板１上の全面に成膜した（図１（ｃ））。なお、前記窒化チタンの析出過電圧は、飽和カロメル電極を基準にした値である。
窒化チタン膜の成膜法としては、通常のスパッタ法やコリメータを用いたスパッタ法，遠距離スパッタ法等が用いられるが、ステップカバレージの高い成膜法を用いることがより好ましい。
次に、スパッタ法を用いて、析出過電圧が約−３００ｍＶ程度であるチタン（第２の導電体層）６を平坦な表面上、つまり、接続孔３及び配線用溝４を除く箇所に０．０３μｍの厚みになるように成膜した（図２（ａ））。なお、前記チタンの析出過電圧は、飽和カロメル電極を基準にした値である。
この試料（被めっき物）を、硫酸銅（銅性の金属材料）を用いためっき液中で、対極として銅極を用い、５０ｍＡの電流量で１０分間、定電流電解を行った。この時の両極間の電位差は約２００ｍＶであった。
ここで、電流密度を高くすると短時間で所定量の電着が終了するが、電極電位が高くなり、過電圧差による選択性が失われるので、選択性が発現する範囲の電流密度又は電極電位を選択する必要がある。
次に、水洗浄の後、本試料を光学顕微鏡で観測したところ、配線用溝と接続孔との部分にのみ銅が析出し、平坦な表面、つまり、チタン６を成膜した箇所には銅が付着していないことが確認された（図２（ｂ））。
次に、本試料を化学的機械的研磨法を用いて研磨し、余分に付着した銅を除去し、これにより銅からなる配線７が形成された（図２（ｃ））。
配線７形成後に、断面を走査型電子顕微鏡により観察したところ、接続孔３や配線用溝４中に銅が埋め込まれた状態で配線７が形成されていることが確認できた。
なお、上記実施例においては、図２（ｃ）に示すように、余分に付着した銅のみを除去するようにした場合について説明したが、例えば図３（ａ）に示すように、前記試料を化学的機械的研磨法を用いて研磨し、余分に付着した銅，チタン，窒化チタンを除去し、例えばこの後、モールドするようにしてもよい。
また、図３（ａ）に示すように、余分に付着した銅，チタン，窒化チタンを除去した後、図３（ｂ）に示すように、再度酸化シリコン絶縁膜８を形成し、以後、上記手順を繰り返し行って酸化シリコン絶縁膜８中に、接続孔９及び配線用溝１０を形成する。そして、窒化チタン膜１１を試料の全面に成膜し、次に、接続孔９及び配線用溝１０を除く箇所にチタン膜を成膜した後、上記と同様の条件下でめっき処理を行い、余分な銅等を研磨して除去し、接続孔９及び配線用溝１０中に配線１２を形成して多層配線を形成するようにしてもよい。
さらに、上記実施例においては、酸化シリコン絶縁膜２中に、配線７を形成するようにした場合について説明したが、これに限らず、例えば図４に示すように、酸化シリコン絶縁膜２中に、接続孔３のみを形成した後、試料全面に窒化チタン膜１４を成膜し、さらに接続孔３を除く領域にチタン膜１５を形成し、その後、めっき処理を行い銅の析出によって接続孔３内に配線７を形成する。そして、余分な銅を研磨し、この上にさらに配線用膜１７を成膜し、この配線用膜１７，チタン膜１５，窒化チタン膜１４を共にパターンニングして配線を形成するようにしてもよい。ここで、絶縁物上に配線を形成する場合には、接着性の向上，エレクトロマイグレーション耐性の向上等を図る目的で、導電性薄膜を間に挟むことが一般的であるが、図４に示すように、析出した銅を研磨する際に窒化チタン膜１４及びチタン膜１５を残すようにし、このチタン膜１５の上に配線用膜１７を成膜することによって、窒化チタン膜１４を導電性薄膜として流用することができ、配線形成工程を短縮することができる。
産業上の利用可能性
以上説明したように、本発明の半導体装置の配線形成方法は、半導体基板上に成膜された絶縁膜に形成された、配線用路の凹部内面を含む絶縁膜表面に析出過電圧が第１の析出過電圧である第１の導電体層を形成した後、この上に配線用路の凹部内面を除く領域を覆うように、析出過電圧が第２の析出過電圧である第２の導電体層を形成し、その後少なくとも配線用路の凹部内面がめっき液に浸漬するようにし、第１の析出過電圧よりも高く且つ第２の析出過電圧よりも低い析出過電圧でめっき処理を行って配線用路の内側にのみ銅めっきを施し、この銅を研磨して配線を形成するようにしたから、配線用路に完全に且つ均一に埋め込みまれた配線を容易に得ることができる。
このとき、前記第２の導電体層を、異方性の高い成膜法により形成すれば、第２の導電体層を、めっきを施すべき領域を除く領域、つまり、配線用路を除く領域にのみ形成することができ、配線用路に第２の導電体層が形成されることによる、金属膜の空孔の発生等、金属膜の均一性の劣化を防止することができる。
また、前記配線用路のアスペクト比が１以上５以下であり、且つ配線用路の幅が１．０μｍ以下となるようにすれば、第２の導電体層を形成する際に、配線用路に第２の導電体層が形成されることによる、金属膜の空孔の発生等、金属膜の均一性の劣化を防止することができる。
また、多層配線構造で配線を行う場合には、第１の導電体層を、接着性の向上，エレクトロマイグレーション耐性の向上等を測る目的として形成される導電性薄膜として流用することができ、配線形成工程を短縮することができる。
また、析出した金属材料を、化学的機械的研磨法により研磨するようにすれば、容易且つ高精度に配線を形成することができる。
また、第１の導電体層を窒化チタン製にし、第２の導電体層をチタン製にし、金属材料として銅系の金属材料を適用すれば、低抵抗であり且つエレクトロマイグレーション耐性の高い銅系の金属材料からなる配線を容易に形成することができる。
また、本発明の半導体装置は、半導体基板上の絶縁膜に形成された配線用路の内面を含む領域に析出過電圧が第１の析出過電圧である第１の導電体層が形成され、この第１の導電体層が形成された後、この上に配線用路の内面を除く領域を覆うように、析出過電圧が第２の析出過電圧である第２の導電体層が形成され、さらに、第１の導電体層には、第１の析出過電圧よりも高く且つ第２の析出過電圧よりも低い析出過電圧でめっき処理を行うことにより析出した金属材料の金属膜が形成され、この金属膜が化学的機械的研磨法により研磨されて配線が形成されているから、微細な配線用路である場合でも、配線用路に均一に埋め込まれた高性能な配線を得ることができる。
また、第１の導電体層を窒化チタン製にし、第２の導電体層をチタン製にし、金属材料として銅系の金属材料を適用すれば、低抵抗であり且つエレクトロマイグレーション耐性の高い銅系の金属材料からなる配線を容易に得ることができる。
さらに、本発明の選択的めっき方法は、被めっき物表面のめっきを施すめっき領域を含む部分に析出過電圧が第１の析出過電圧である第１の導電体層を形成した後、この上にめっき領域を除く領域を覆うように、析出過電圧が第１の析出過電圧よりも高い第２の析出過電圧である第２の導電体層を形成し、その後この被めっき物をめっき液に浸漬して第１の析出過電圧よりも高く且つ第２の析出過電圧よりも低い析出過電圧でめっき処理を施すようにしたから、第１の導電体層が露出している部分にのみめっきが施されることになって、選択的にめっきを施すことができる。
このとき、前記第１の導電体層を凹部内面を含む領域に形成し、前記第２の導電体層を前記凹部内面を除く領域を覆うように形成するようにすれば、特に微細な凹部である場合でも空孔のない均一な金属膜を形成することができる。
また、第１の導電体層を窒化チタン製にし、第２の導電体層をチタン製にし、金属材料として銅系の金属材料を適用すれば、低抵抗であり且つエレクトロマイグレーション耐性の高い銅系の金属材料からなる金属膜を容易に形成することができる。
Claims (11)
- 半導体基板上に成膜された絶縁膜に凹状の配線用路を形成し、めっき液中の銅系の金属材料を所定速度で析出させるために必要な析出過電圧が第１の析出過電圧である第１の導電体層を、前記配線用路の凹部内面を含む前記絶縁膜表面に形成した後、この上に前記析出過電圧が前記第１の析出過電圧よりも高い第２の析出過電圧である第２の導電体層を、前記配線用路の凹部内面を除く領域を覆うように形成し、その後、少なくとも前記配線用路の凹部内面を前記めっき液に浸漬して前記第１の析出過電圧よりも高く且つ前記第２の析出過電圧よりも低い析出過電圧でめっき処理を行って前記銅系の金属材料を析出させ、析出した前記金属材料を研磨して配線を形成するようにしたことを特徴とする半導体装置の配線形成方法。
- 前記第２の導電体層を、異方性の高い成膜法により形成するようにしたことを特徴とする請求の範囲第１項記載の半導体装置の配線形成方法。
- 前記配線用路は、そのアスペクト比が１以上５以下であり、且つその幅が１．０μｍ以下であることを特徴とする請求の範囲第１項又は第２項記載の半導体装置の配線形成方法。
- 多層配線構造の半導体装置に適用するようにしたことを特徴とする請求の範囲第１項乃至第３項の何れかに記載の半導体装置の配線形成方法。
- 前記析出した金属材料を、化学的機械的研磨法により研磨するようにしたことを特徴とする請求の範囲第１項乃至第４項の何れかに記載の半導体装置の配線形成方法。
- 前記第１の導電体層は窒化チタン製であり、前記第２の導電体層はチタン製であり、前記金属材料は銅系の金属材料であることを特徴とする請求の範囲第１項乃至第５項の何れかに記載の半導体装置の配線形成方法。
- 半導体基板上の絶縁膜に形成された凹状の配線用路の凹部内面を含む前記絶縁膜表面に形成され且つめっき液中の銅系の金属材料を所定速度で析出させるために必要な析出過電圧が第１の析出過電圧である第１の導電体層と、当該第１の導電体層を形成した後、この上に前記配線用路の凹部内面を除く領域を覆うように形成され且つ前記析出過電圧が前記第１の析出過電圧よりも高い第２の析出過電圧である第２の導電体層と、少なくとも前記第１の導電体層を含む部分を前記めっき液中に浸漬して前記第１の析出過電圧よりも高く且つ前記第２の析出過電圧よりも低い析出過電圧でめっき処理を行うことにより前記第１の導電体層が露出した前記凹部内面に析出した前記銅系の金属材料を化学的機械的研磨法により研磨して形成された配線と、を備え、研磨された面には前記第２の導電体層が残されていることを特徴とする半導体装置。
- 前記第１の導電体層は窒化チタン製であり、前記第２の導電体層はチタン製であり、前記金属材料は銅系の金属材料であることを特徴とする請求の範囲第７項記載の半導体装置。
- 選択的にめっきを施すめっき方法であって、めっき液中の金属材料を所定速度で析出させるために必要な析出過電圧が第１の析出過電圧である第１の導電体層を、被めっき物表面のうち少なくともめっきを施すめっき領域を含む部分に形成した後、この上に前記析出過電圧が前記第１の析出過電圧よりも高い第２の析出過電圧である第２の導電体層を、前記めっき領域を除く領域を覆うように形成し、その後、前記被めっき物を前記めっき液に浸漬して前記第１の析出過電圧よりも高く且つ前記第２の析出過電圧よりも低い析出過電圧でめっき処理を行うことを特徴とする選択的めっき方法。
- 前記第１の導電体層を少なくとも凹部内面を含む領域に形成し、前記第２の導電体層を、前記凹部内面を除く領域を覆うように形成するようにしたことを特徴とする請求の範囲第９項記載の選択的めっき方法。
- 前記第１の導電体層は窒化チタン製であり、前記第２の導電体層はチタン製であり、前記金属材料は銅系の金属材料であることを特徴とする請求の範囲第９項又は第１０項記載の選択的めっき方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5459397 | 1997-03-10 | ||
| PCT/JP1998/000939 WO1998040910A1 (en) | 1997-03-10 | 1998-03-06 | Wiring forming method for semiconductor device and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP4297292B2 true JP4297292B2 (ja) | 2009-07-15 |
Family
ID=12975034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53942598A Expired - Fee Related JP4297292B2 (ja) | 1997-03-10 | 1998-03-06 | 半導体装置の配線形成方法及び半導体装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US6384484B1 (ja) |
| EP (2) | EP1533837A1 (ja) |
| JP (1) | JP4297292B2 (ja) |
| KR (1) | KR20000076081A (ja) |
| CN (1) | CN1250545A (ja) |
| AU (1) | AU6120898A (ja) |
| DE (1) | DE69832380T2 (ja) |
| WO (1) | WO1998040910A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3694594B2 (ja) * | 1998-09-03 | 2005-09-14 | 株式会社荏原製作所 | 微細孔および／または微細溝を有する基材の孔埋めめっき方法 |
| US6610126B2 (en) | 2001-06-06 | 2003-08-26 | Donaldson Company, Inc. | Filter element having sealing members and methods |
| KR100440471B1 (ko) * | 2002-10-02 | 2004-07-14 | 아남반도체 주식회사 | 반도체 소자 제조 방법 |
| US7238610B2 (en) * | 2003-03-31 | 2007-07-03 | Intel Corporation | Method and apparatus for selective deposition |
| US20080261400A1 (en) * | 2005-12-21 | 2008-10-23 | Asahi Glass Company, Limited | Polishing composition, polishing method, and method for forming copper wiring for semiconductor integrated circuit |
| WO2007112768A1 (en) * | 2006-03-30 | 2007-10-11 | Freescale Semiconductor, Inc. | Process for filling recessed features in a dielectric substrate |
| CN100419514C (zh) * | 2006-10-13 | 2008-09-17 | 友达光电股份有限公司 | 液晶显示器用基板的制作方法 |
| DE102006062189B4 (de) | 2006-12-22 | 2009-03-19 | Dr. Mirtsch Gmbh | Verfahren zum Herstellen einer strukturierten Materialbahn für das Durchströmen von fluiden Medien, strukturierte Materialbahn und Verwendung derselben |
| US8764961B2 (en) | 2008-01-15 | 2014-07-01 | Applied Materials, Inc. | Cu surface plasma treatment to improve gapfill window |
| JP5498751B2 (ja) * | 2009-10-05 | 2014-05-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2011096705A (ja) * | 2009-10-27 | 2011-05-12 | Fujitsu Ltd | 基板製造方法及び基板 |
| CN103219278A (zh) * | 2012-01-19 | 2013-07-24 | 刘胜 | 硅圆片通孔金属填充工艺 |
| DE102013002213B4 (de) | 2013-02-07 | 2016-06-02 | Dr. Mirtsch Gmbh | Verfahren zum Herstellen einer strukturierten Materialbahn aus gewirkten, gestrickten oder gewebten Fäden und Verwendung derselben |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1175667A (en) * | 1966-04-07 | 1969-12-23 | Associated Semiconductor Mft | Improvements in the Electrodeposition of Metals using a Composite Mask |
| NL160034C (nl) * | 1974-02-19 | 1979-09-17 | Western Electric Co | Werkwijze voor het selectief elektrolytisch aanbrengen van een bekleding uit goud. |
| JPS59205735A (ja) * | 1983-05-09 | 1984-11-21 | Nec Corp | 半導体装置の製造方法 |
| US4988412A (en) | 1988-12-27 | 1991-01-29 | General Electric Company | Selective electrolytic desposition on conductive and non-conductive substrates |
| US5188723A (en) | 1992-04-13 | 1993-02-23 | Micron Technology, Inc. | Selective electro-deposition and circuit patterning technique |
| JPH0799199A (ja) * | 1993-06-03 | 1995-04-11 | Nec Corp | 半導体装置の製造方法 |
| JPH07283219A (ja) | 1994-04-13 | 1995-10-27 | Sanyo Electric Co Ltd | 半導体装置および半導体装置の製造方法および半導体装 置の製造装置 |
| US5602423A (en) * | 1994-11-01 | 1997-02-11 | Texas Instruments Incorporated | Damascene conductors with embedded pillars |
| KR0144913B1 (ko) * | 1995-03-03 | 1998-08-17 | 김광호 | 반도체장치의 금속배선층 형성방법 |
| US5676587A (en) * | 1995-12-06 | 1997-10-14 | International Business Machines Corporation | Selective polish process for titanium, titanium nitride, tantalum and tantalum nitride |
| US5824599A (en) * | 1996-01-16 | 1998-10-20 | Cornell Research Foundation, Inc. | Protected encapsulation of catalytic layer for electroless copper interconnect |
| US5702982A (en) * | 1996-03-28 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits |
| US5968333A (en) * | 1998-04-07 | 1999-10-19 | Advanced Micro Devices, Inc. | Method of electroplating a copper or copper alloy interconnect |
-
1998
- 1998-03-06 EP EP04078198A patent/EP1533837A1/en not_active Withdrawn
- 1998-03-06 EP EP98905798A patent/EP0984485B1/en not_active Expired - Lifetime
- 1998-03-06 AU AU61208/98A patent/AU6120898A/en not_active Abandoned
- 1998-03-06 US US09/380,780 patent/US6384484B1/en not_active Expired - Lifetime
- 1998-03-06 JP JP53942598A patent/JP4297292B2/ja not_active Expired - Fee Related
- 1998-03-06 WO PCT/JP1998/000939 patent/WO1998040910A1/ja active IP Right Grant
- 1998-03-06 CN CN98803281A patent/CN1250545A/zh active Pending
- 1998-03-06 DE DE69832380T patent/DE69832380T2/de not_active Expired - Lifetime
- 1998-03-06 KR KR1019997008169A patent/KR20000076081A/ko active IP Right Grant
-
2002
- 2002-04-04 US US10/115,252 patent/US6541379B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69832380D1 (de) | 2005-12-22 |
| AU6120898A (en) | 1998-09-29 |
| US20020105090A1 (en) | 2002-08-08 |
| US6384484B1 (en) | 2002-05-07 |
| WO1998040910A1 (en) | 1998-09-17 |
| EP0984485A4 (en) | 2001-05-23 |
| EP1533837A1 (en) | 2005-05-25 |
| DE69832380T2 (de) | 2006-08-03 |
| CN1250545A (zh) | 2000-04-12 |
| KR20000076081A (ko) | 2000-12-26 |
| EP0984485A1 (en) | 2000-03-08 |
| EP0984485B1 (en) | 2005-11-16 |
| US6541379B2 (en) | 2003-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6056864A (en) | Electropolishing copper film to enhance CMP throughput | |
| US6579785B2 (en) | Method of making multi-level wiring in a semiconductor device | |
| TWI406361B (zh) | 於互連應用中形成可靠介層接觸之結構及方法 | |
| US6518184B1 (en) | Enhancement of an interconnect | |
| TWI434963B (zh) | 藉由電鍍用金屬塗覆基材表面之方法 | |
| US6344125B1 (en) | Pattern-sensitive electrolytic metal plating | |
| JP3116897B2 (ja) | 微細配線形成方法 | |
| US7704880B1 (en) | Method of forming contact layers on substrates | |
| TWI267912B (en) | Novel method to implement stress free polishing | |
| US8058164B2 (en) | Methods of fabricating electronic devices using direct copper plating | |
| JP4297292B2 (ja) | 半導体装置の配線形成方法及び半導体装置 | |
| US6582579B1 (en) | Methods for repairing defects on a semiconductor substrate | |
| EP2100319B1 (en) | Formation of vertical devices by electroplating | |
| JPH07283219A (ja) | 半導体装置および半導体装置の製造方法および半導体装 置の製造装置 | |
| JP2004509467A (ja) | 超低誘電率誘電体と金属の組み合わせ | |
| US6524957B2 (en) | Method of forming in-situ electroplated oxide passivating film for corrosion inhibition | |
| US20070023912A1 (en) | Integrating metal with ultra low-k-dielectrics | |
| JP3820329B2 (ja) | 半導体基板のめっき方法 | |
| US20040248403A1 (en) | Method for forming electroless metal low resistivity interconnects | |
| US20010029081A1 (en) | Method for producing semiconductor device | |
| US20020111015A1 (en) | Method of forming metal connection elements in integrated circuits | |
| US20030168345A1 (en) | In-situ monitor seed for copper plating | |
| JP4064595B2 (ja) | 半導体装置の製造方法 | |
| JP2005044913A (ja) | 半導体装置の製造方法及びその装置 | |
| KR20090072215A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20031225 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090409 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |