AT502860A2 - Leistungshalbleiterbauelement mit einem oberseitigen drain unter verwendung eines sinker-trenches - Google Patents
Leistungshalbleiterbauelement mit einem oberseitigen drain unter verwendung eines sinker-trenches Download PDFInfo
- Publication number
- AT502860A2 AT502860A2 AT0930405A AT93042005A AT502860A2 AT 502860 A2 AT502860 A2 AT 502860A2 AT 0930405 A AT0930405 A AT 0930405A AT 93042005 A AT93042005 A AT 93042005A AT 502860 A2 AT502860 A2 AT 502860A2
- Authority
- AT
- Austria
- Prior art keywords
- trench
- sinker
- gate
- substrate
- trenches
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 64
- 239000000758 substrate Substances 0.000 claims description 66
- 238000000034 method Methods 0.000 claims description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 39
- 229910052710 silicon Inorganic materials 0.000 claims description 39
- 239000010703 silicon Substances 0.000 claims description 39
- 239000004020 conductor Substances 0.000 claims description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 27
- 229920005591 polysilicon Polymers 0.000 claims description 27
- 239000012212 insulator Substances 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 14
- 239000011810 insulating material Substances 0.000 claims description 9
- 230000000694 effects Effects 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 238000011065 in-situ storage Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910000765 intermetallic Inorganic materials 0.000 claims 4
- 230000001427 coherent effect Effects 0.000 claims 1
- 230000005669 field effect Effects 0.000 claims 1
- 239000002689 soil Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910020781 SixOy Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Leistungshalbleiterbauelement mit einem oberseitigen Drain unter Verwendung eines Sinker-Trenches QUERVERWEISE AUF VERWANDTE ANMELDUNGEN Diese Anmeldung beansprucht den Nutzen der vorläufigen US-Anmeldung Nr. 60/598,678, eingereicht am 3. August 2004, welche hierin durch Bezugnahme eingeschlossen ist. Diese Anmeldung bezieht sich auch auf die Anmeldung Nr. 11/026,276 mit dem Titel "Power Semiconductor Devices and Methods of Manufacture", eingereicht am 29. Dezember 2004, welche hierin durch Bezugnahme eingeschlossen ist. HINTERGRUND DER ERFINDUNG Diese Erfindung bezieht sich allgemein auf Leistungshalbleiterbauelemente und insbesondere auf Leistungsbauelemente mit oberseitigem DrainKontakt unter Verwendung eines Sinker-Trenches. Im Unterschied zu integrierten Schaltkreisen (ICs), die eine laterale Struktur aufweisen, bei der alle Anschlüsse auf der oberen Halbleiterchipoberfläche verfügbar sind, weisen viele Leistungshalbleiterbauelemente eine vertikale Struktur auf, bei der die Rückseite des Halbleiterchips einen aktiven elektrischen Anschluss bildet. Beispielsweise befinden sich die Source- und Gate-Kontakte in vertikalen Leistungs-MOSFE -Strukturen auf der oberen Oberfläche des Halbleiterchips und der Drain-Kontakt auf der Rückseite des Halbleiterchips. Für einige Anwendungen ist es wün sehenswert, den Drain-Kontakt an der Oberseite zugänglich zu machen. Zu diesem Zweck werden Sinker-Trench-Strukturen verwendet. Bei einer ersten Technik werden Diffusions- Sinker verwendet, die sich von der Oberseite des Halbleiterchips nach unten bis zum Substrat (welches den Drain-Kontaktbereich des Bauelements bildet) erstrecken, um den Drain-Kontakt an der Oberfläche des Halbleiterchips verfügbar zu machen. Ein Nachteil dieser Technik besteht darin, dass die laterale Diffusion während der Ausbildung der Diffusions-Sinker zu einem Verbrauch eines signifikanten Betrags der Siliziumfläche führt. Bei einer zweiten Technik werden metallgefüllte Durchkontaktierungen (vias) verwendet, die sich von der Oberseite des Halbleiterchips frei hindurch zur Rückseite des Halbleiterchips erstrecken, um den rückseitigen Kontakt an die Oberseite des Halbleiterchips zu bringen. Obwohl diese Technik nicht wie bei der Diffusions-Sinker-Technik unter dem Verlust von aktiver Fläche leidet, erfordert sie jedoch die Ausbildung sehr tiefer Durchkontaktierungen, was zur Komplexität des Herstellungsprozesses beiträgt. Weiterhin muss während der Leitung der Strom lange Strecken des Substrats durchfliessen, bevor er den Drain-Kontakt erreicht, was zu einem höheren Bauelementdurchlasswiderstand Ron führt. Daher ist eine verbesserte Trench-Struktur wünschenswert, um einen rückseitigen Kontakt an der Oberseite verfügbar zu machen. KURZZUSAMMENFASSUNG DER ERFINDUNG Gemäss einer Ausführungsform der Erfindung umfasst ein Leistungshalbleiterbauelement ein Substrat eines ersten Leitfähigkeitstyps und eine Epitaxieschicht des ersten Leitfähigkeitstyps über und in Kontakt mit dem Substrat. Ein erster Trench erstreckt sich in die Epitaxieschicht hinein und endet darin. Ein Sinker-Trench erstreckt sich von der oberen Oberfläche der Epitaxieschicht durch die Epitaxieschicht hindurch und endet innerhalb des Substrats. Der Sinker-Trench ist lateral von dem ersten Trench beabstandet und ist breiter und erstreckt sich tiefer als der erste Trench. Der Sinker-Trench ist nur entlang der Sinker-Trench-Seitenwände mit einem Isolator belegt, so dass ein leitfähiges Material, welches den Sinker-Trench füllt, entlang des Bodens des Trenches einen elektrischen Kontakt zu dem Substrat herstellt und entlang des oberen Endes des Trenches einen elektrischen Kontakt zu einer Verbindungsschicht herstellt. Gemäss einer anderen Ausführungsform der Erfindung ist ein Leistungshalbleiterbauelement wie nachfolgend beschrieben ausgebildet. Eine Epitaxieschicht ist über und in Kontakt mit einem Substrat ausgebildet. Die Epitaxieschicht und das Substrat sind von einem ersten Leitfähigkeitstyp. Eine erste Öffnung zum Ausbilden eines ersten Trenches und eine zweite Öffnung zum Ausbilden eines Sinker-Trenches sind so definiert, dass die zweite Öffnung breiter als die erste Öffnung ist. Eine Siliziumätzung wird ausgeführt, um gleichzeitig durch die ersten und zweiten Öffnungen hindurch zu ätzen, um den ersten Trench und den Sinker-Trench derart auszubilden, dass der erste Trench innerhalb der Epitaxieschicht und der Sinker-Trench innerhalb des Substrats endet. Die Seitenwände und der Boden des Sinker-Trenches sind mit einem Isolator belegt. Der SinkerTrench ist mit einem leitfähigen Material derart gefüllt, dass das leitfähige Material entlang des Bodens des Sinker-Trenches einen elektrischen Kontakt zu dem Substrat herstellt. Eine Verbindungsschicht ist über der Epitaxieschicht ausgebildet, so dass die Verbindungsschicht entlang der oberen Oberfläche des Sinker-Trenches einen elektrischen Kontakt zu dem leitfähigen Material herstellt. Gemäss noch einer anderen Ausführungsform der Erfindung umfasst ein Leistungshalbleiterbauelement mehrere Gruppen von streifenförmigen Trenches, welche sich in einem Siliziumbereich über ein Substrat erstrecken. Ein zusammenhängender Sinker-Trench umgibt vollständig jede der mehreren Gruppen von streifenförmigen Trenches, um die mehreren Gruppen von streifenförmigen Trenches gegeneinander zu isolieren. Der zusammenhängende Sinker-Trench erstreckt sich von einer oberen Oberfläche des Siliziumbereichs durch den Siliziumbereich hindurch und endet innerhalb des Substrats. Der zusammenhängende Sinker-Trench ist nur entlang der Sinker-Trench-Seitenwände mit einem Isolator belegt, so dass ein leitfähiges Material, welches den zusammenhängenden SinkerTrench füllt, entlang des Bodens des zusammenhängenden SinkerTrenches einen elektrischen Kontakt zu dem Substrat herstellt und entlang der Oberseite des zusammenhängenden Sinker-Trenches einen elektrischen Kontakt zu einer Verbindungsschicht herstellt. Gemäss noch einer weiteren Ausführungsform der Erfindung umfasst ein Leistungshalbleiterbauelement mehrere Gruppen von streifenförmigen Gate-Trenches, welche sich in einem Siliziumbereich über ein Substrat erstrecken. Jeder von mehreren streifenförmigen Sinker-Trenches erstreckt sich zwischen zwei benachbarten Gruppen der mehreren Gruppen von streifenförmigen Gate-Trenches. Die mehreren streifenförmigen Sinker-Trenches erstrecken sich von einer oberen Oberfläche des Siliziumbereiche durch den Siliziumbereich hindurch und enden innerhalb des Substrats. Die mehreren streifenförmigen Sinker-Trenches sind nur entlang der Sinker-Trench-Seitenwände mit einem Isolator belegt, so dass ein leitfähiges Material, welches jeden Sinker-Trench füllt, entlang des Bodens des Sinker-Trenches einen elektrischen Kontakt zu dem Substrat herstellt und entlang der Oberseite des Sinker-Trenches einen elektrischen Kontakt zu einer Verbindungsschicht herstellt. Gemäss einer anderen Ausführungsform der Erfindung nimmt eine Halbleiterbaugruppenanordnung einen Halbleiterchip auf, welcher ein Leistungsbauelement umfasst. Der Halbleiterchip umfasst einen Siliziumbereich über einem Substrat. Jeder einer ersten Mehrzahl von Trenches erstreckt sich in dem Siliziumbereich. Ein zusammenhängender SinkerTrench erstreckt sich entlang des Umfangs des Halbleiterchips, um die erste Mehrzahl von Trenches vollständig zu umgeben. Der zusammenhängende Sinker-Trench erstreckt sich von einer oberen Oberfläche des Halbleiterchips durch den Siliziumbereich und endet innerhalb des Substrats. Der zusammenhängende Sinker-Trench ist nur entlang der SinkerTrench-Seitenwände mit einem Isolator belegt, so dass ein leitfähiges Material, welches den zusammenhängenden Sinker-Trench füllt, entlang des Bodens des zusammenhängenden Sinker-Trenches einen elektrischen Kontakt zu dem Substrat herstellt und entlang der Oberseite des zusammenhängenden Sinker-Trenches einen elektrischen Kontakt zu einer Verbindungsschicht herstellt. Eine Mehrzahl von Verbindungskugeln (interconnect balls), welche in einem Gitterarray angeordnet sind, umfasst eine äussere Gruppe der mehreren Verbindungskugeln, die mit dem leitfähigen Material in dem zusammenhängenden Sinker-Trench elektrisch in Verbindung stehen. KURZBESCHREIBUNG DER ZEICHNUNGEN Fig. 1 zeigt eine vereinfachte Querschnittsansicht eines beispielhaften vertikalen Leistungsbauelements gemäss einer Ausführungsform der Erfindung; Fig. 2 bis 4 zeigen verschiedene Layoutaufsichten eines vertikalen Leistungsbauelements mit einem oder mehreren Sinker-Trenches gemäss beispielhafter Ausführungsformen der Erfindung; und Fig. 5 ist eine Aufsicht, welche die Lagen von Verbindungskugeln in einer Kugelgitterarray-Baugruppe relativ zu einem Sinker-Trench, welcher sich entlang des Umfangs eines in der Kugelgitterarray-Baugruppe beherbergten Halbleiterchips erstreckt, gemäss einer beispielhaften Ausführungsform der Erfindung darstellt. DETAILLIERTE BESCHREIBUNG DER ERFINDUNG Gemäss einer Ausführungsform der vorliegenden Erfindung ist ein innerhalb des Siliziumsubstrats endender Sinker-Trench mit einem hochleitfähigen Material, wie beispielsweise dotiertem Polysilizium oder metallischem Material, gefüllt. Der Sinker-Trench ist mit einem vorbestimmten Abstand zu dem aktiven Bereich lateral beabstandet, in welchem GateTrenches ausgebildet sind. Der Sinker-Trench ist breiter und erstreckt sich tiefer als die Gate-Trenches und ist nur entlang seiner Seitenwände mit einem Isolator belegt. Diese Technik beseitigt den Flächenverlust aufgrund von Seitendiffusion des Diffusions-Sinker-Ansatzes und führt zu einem verbesserten Durchlasswiderstand, da ein leitfähigeres Material als bei der Diffusion verwendet wird. Auch erfordert diese Technik einen weit flacheren Trench als den, der bei der Technik erforderlich ist, bei welcher sich ein metallgefüllter Trench von der Oberseite zur Unterseite des Halbleiterchips erstreckt. Der Durchlasswiderstand ist verbessert, da der Strom nicht durch die gesamte Tiefe des Substrats hindurchfliessen muss, um den Drain-Kontakt zu erreichen. Fig. 1 zeigt eine vereinfachte Querschnittsansicht einer vertikalen Trenched-Gate-Leistungs-MOSFET-Struktur 100 gemäss einer beispielhaften Ausführungsform der Erfindung. Eine n-Typ-Epitaxieschicht 104 erstreckt sich über ein n-Typ-Substrat 102, welches den rückseitigen Drain bildet. Ein Sinker-Trench 106 erstreckt sich von der oberen Oberfläche der Epitaxieschicht 104 durch die Epitaxieschicht 104 hindurch und endet innerhalb des Substrats 102. Eine Dielektrikumsschicht 110 belegt die Sinker-Trench-Seitenwände. Die Dielektrikumsschicht 110 kann beliebig aus Oxid, Siliziumnitrid, Siliziumoxinitrid, einer Mehrschicht aus Oxid und Nitrid, einem beliebigen bekannten Isoliermaterial mit niedrigem k und einem beliebigen bekannten Isoliermaterial mit hohem k bestehen. Mit "Oxid", wie es in dieser Offenbarung verwendet wird, ist ein chemisch aus einer Dampfphase abgeschiedenes Oxid (SixOy) oder ein thermisch gewachsenes Siliziumdioxid (SiO2) gemeint. Der Sinker-Trench 106 ist mit einem leitfähigen Material 108, wie beispielsweise dotiertem Polysilizium, selektiv epitaktischem Silizium (SEG), Metall oder metallischen Verbindungen, gefüllt. Das leitfähige Material 108 befindet sich entlang des Bodens des Sinker-Trenches 106 in elektrischem Kontakt zu dem Substrat 102. Das leitfähige Material 108 macht damit den rückseitigen Drain entlang der Oberseite für eine Verbindung verfügbar. Aufgrund des an die obere Oberfläche verlegten Drain-Kontaktes ist ein rückseitiges Metall zur Kontaktierung des Substrats 102 nicht mehr erforderlich, kann aber in Verbindung mit dem oberseitigen Kontakt verwendet werden. Die rückseitige Metallschicht kann für andere Zwecke, wie beispielsweise zum Schutz des Halbleiterchips vor einem Zerbrechen und zur Verbesserung der Wärmeübertragungseigenschaften des Bauelements einbezogen werden. Wannenbereiche (well regions) 114 mit p-Typ-Leitfähigkeit erstrecken sich entlang eines oberen Abschnitts der Epitaxieschicht 104. Gate-Trenches 1 12 sind mit einem vorbestimmten Abstand Sl lateral zu dem SinkerTrench 106 beabstandet und erstrecken sich vertikal von der oberen Oberfläche durch die p-Typ- Wannenbereiche 114 und enden in einer vorbestimmten Tiefe innerhalb der Epitaxieschicht 104. Der Sinker-Trench 106 ist breiter und tiefer als die Gate-Trenches 112. Die Gate-Trenches 112 sind mit einer Dielektrikumsschicht 116 belegt. Das Dielektrikum entlang des Bodens der Gate-Trenches 112 kann optional dicker hergestellt werden als das Dielektrikum entlang der Sinker-Trench-Seitenwände. Jeder Gate-Trench 112 umfasst eine Gate-Elektrode 118 und eine Dielektrikumsschicht 120 über der Gate-Elektrode 118, um die GateDrain-Kapazität zu verringern. Source-Bereiche 122 mit n-Typ- Leitfähigkeit erstrecken sich entlang eines oberen Abschnitts der Wannenbereiche 114. Die Source-Bereiche 122 überlappen die Gate-Elektroden 118 entlang der vertikalen Ausdehnung. Wie man sieht, endet der Wannenbereich 114 um einen Abstand von dem Sinker-Trench 106 entfernt. Bei einer Ausführungsform ist dieser Abstand durch die Bauelementnennsperrspannung vorgeschrieben. Bei einer anderen Ausführungsform endet der Wannenbereich 114 an dem Sinker-Trench 106 und grenzt somit an diesen an. Bei dieser Ausführungsform muss die Dicke der Dielektrikumsschicht entlang der Sinker-Trench-Seitenwände für höhere Nennsperrspannungen grösser gemacht werden, da vom Smker-Dielektrikum ein Standhalten einer höheren Spannung verlangt wird. Dies kann einen breiteren Sinker-Trench erfordern, wenn von dem leitfähigen Material 108 verlangt wird, dass es für gegenwärtige Handhabungszwecke eine minimale Breite aufweist. Im Durchlasszustand ist in den Wannenbereichen 114 entlang der GateTrench-Seitenwände ein Leitungskanal von den Source-Bereichen 122 zu der Epitaxieschicht 104 ausgebildet. Ein Strom fliesst somit von einem Drain-Kontakt 124 vertikal durch das leitfähige Material 108 des Sinker Trenches 106, dann lateral durch das Substrat 102 und schliesslich vertikal durch die Epitaxieschicht 104, den Leitungskanal in den Wannenbereichen 114 und die Source-Bereiche 122 zu dem Source-Kontakt 126. Während die Breite der Gate-Trenches im Allgemeinen so schmal gehalten wird, wie es die Herstellungstechnologie erlaubt, um die Packungsdichte zu maximieren, ist ein breiterer Sinker-Trench im Allgemeinen wünschenswerter. Ein breiterer Sinker-Trench ist leichter zu füllen, besitzt einen niedrigeren Widerstand und kann bei Bedarf einfacher tiefer ausgedehnt werden. Bei einer Ausführungsform werden der Sinker-Trench 106 und die Gate-Trenches 114 gleichzeitig ausgebildet. Dies ist insofern vorteilhaft, als dass der Sinker-Trench zu dem aktiven Bereich selbstausgerichtet ist. Bei dieser Ausführungsform müssen die Breiten des SinkerTrenches und der Gate-Trenches und der Abstand Sl zwischen dem Sinker-Trench 106 und dem aktiven Bereich sorgfältig unter Berücksichtigung einer Anzahl von Faktoren ausgewählt werden. Erstens muss ein Verhältnis der Breite Ws des Sinker-Trenches 106 zur Weite Wg der GateTrenches 112 ausgewählt werden, so dass nach Beendigung des TrenchÄtzschrittes der Sinker-Trench 106 und die Gate-Trenches 112 in den gewünschten Tiefen enden. Zweitens muss das Breitenverhältnis ebenso wie der Abstand Sl sorgfältig ausgewählt werden, um einen Mikroladungseffekt zu minimieren, welcher auftritt, wenn Trenches mit unterschiedlichen Merkmalen gleichzeitig geätzt werden. Der Mikroladungseffekt kann, wenn er nicht geeignet behandelt wird, zur Folge haben, dass bei Trenches mit einer breiten Öffnung der Boden breiter ist als das obere Ende. Dies kann zu Problemen wie der Ausbildung von Fehlstellen (pinholes) in dem leitfähigen Material im Sinker-Trench führen. Der Mikroladungseffekt kann auch durch die Auswahl eines geeigneten Ätzmaterials minimiert werden. Drittens können die Breiten der Trenches und der Abstand Sl den Bauelementdurchlasswiderstand Ron beeinflussen. In dem Artikel von A. Andreini et al. mit dem Titel "A New Integrated Silicon Gate Technology Combining Bipolar Linear, CMOS Logic, and DMOS Power Parts", IEEE Transaction on Electron Devices, Vol. ED-33, Nr. 12, Dezember 1986, Seiten 2025-2030 wird in Abschnitt IV-B auf Seite 2028 eine Formel dargelegt, die zum Bestimmen der optimalen Trench-Breiten und des Abstands S 1 für den gewünschten Ron verwendet werden kann. Obwohl das Leistungsbauelement, welches in diesem Artikel beschrieben ist, einen Diffusions-Sinker verwendet, können die gleichen Grundsätze hinsichtlich der Optimierung von Ron in der vorliegenden Erfindung angewendet werden. Dieser Artikel ist durch Bezugnahme hierin eingeschlossen. Das Verhältnis der Breite des Sinker-Trenches zu der der Gate-Trenches hängt auch von der Art des in dem Sinker-Trench verwendeten leitfähigen Materials ab. Im Allgemeinen ist ein Verhältnis der Sinker-Trench-Breite zur Gate-Trench-Breite von weniger als 10: 1 wünschenswert. Bei einer Ausführungsform, bei der als leitfähiges Material dotiertes Polysilizium verwendet wird, ist ein Verhältnis von Sinker-Trench-Breite zu GateTrench-Breite von weniger als 5: 1 wünschenswert. Zum Beispiel würde für eine Gate-Trench-Breite von 0,5 [mu]m eine Sinker-Trench-Breite im Bereich von 0,7 [mu]m bis 2,5 [mu]m ausgewählt werden. Wenn ein Metall oder anderes hochleitfähiges Material im Sinker-Trench verwendet wird, ist ein höheres Verhältnis (z.B. 3: 1) wünschenswerter. Ausser der relativen Breite der Trenches beeinflusst auch der Abstand Sl zwischen dem Sinker-Trench und dem aktiven Bereich den Mikroladungseffekt. Ein kleinerer Abstand führt im Allgemeinen zu einem verminderten Mikroladungseffekt. Bei einer Ausführungsform wird die Tiefe der Gate-Trenches in der Epitaxieschicht ausgewählt, um nahe zu der Grenzschicht zwischen Substrat 102 und Epitaxieschicht 104 zu liegen, so dass ein geringfügig breiterer Sinker-Trench sich hindurch erstrecken würde, um das Substrat 102 zu kon taktieren. Bei einer alternativen Ausführungsform enden sowohl die Gate-Trenches als auch der Sinker-Trench innerhalb des Substrats 102. Bei einer anderen Ausführungsform werden der Sinker-Trench und die Gate-Trenches zu unterschiedlichen Zeitpunkten ausgebildet. Obwohl der Sinker-Trench zu dem aktiven Bereich nicht selbstausgerichtet wäre, ist der Abstand S 1 keine kritische Abmessung. Die Vorteile des Ausbildens der beiden Trenches zu unterschiedlichen Zeitpunkten umfassen die Vermeidung des Mikroladungseffekts und die Möglichkeit, jeden Trench getrennt zu optimieren. Gemäss einer Ausführungsform der vorliegenden Erfindung wird nachfolgend ein Verfahren zum Ausbilden des in Fig. 1 dargestellten Leistungstransistors beschrieben, bei dem der Sinker-Trench und die GateTrenches gleichzeitig ausgebildet werden. Die Epitaxieschicht 104 wird über dem Substrat 102 ausgebildet. Als Nächstes wird eine Maskierungsschicht verwendet, um die Gate-Trench- und Sinker-Trench-Öffnungen zu strukturieren. Herkömmliche Plasmaätztechniken werden verwendet, um das Silizium zum Ausbilden des Sinker-Trenches und der Gate-Trenches zu ätzen. Eine Isolierschicht, z.B. Oxid, wird dann entlang der Seitenwände und des Bodens sowohl der Gate-Trenches als auch des SinkerTrenches ausgebildet. Ein Vergrössern der Isolierdicke oder ein Vergrössern der Dielektriziätskonstante des Isoliermaterials ist vorteilhaft für die Minimierung der Fläche zwischen dem Verarmungsbereich und dem SinkerTrench, dem Abstand Sl, da ein Teil der Spannung von der Verarmungsschicht durch die Isolierschicht aufgefangen wird und somit die verbrauchte Siliziumfläche durch die Verwendung eines Sinker-Trenches verringert wird. In allen Trenches wird eine Nitridschicht über der Oxidschicht ausgebildet. Die Oxid- und Nitridschichten werden dann von dem Boden des Sinker-Trenches unter Verwendung herkömmlicher Fotolithografie- und anisotroper Ätztechniken entfernt, wodurch eine Oxid-Nitrid-Doppelschicht entlang der Sinker-Trench-Seitenwände zurückgelassen wird. Alternativ kann auch eine Kombination aus anisotropem und isotropem Ätzen oder isotropes Ätzen alleine verwendet werden. Die Kombination aus anisotropem und isotropem Ätzen kann in vorteilhafter Weise verwendet werden, um die Nitrid- und Oxidschichten jeweils von unteren Seitenwandabschnitten des Sinker-Trenches zu entfernen (d.h. von denjenigen unteren Seitenwandabschnitten, die sich in das Substrat oder sogar in die Epitaxieschicht erstrecken - dies würde in vorteilhafter Weise den Durchlasswiderstand reduzieren). Die resultierende dickere Doppelschicht aus Dielektrikum entlang der Sinker-Trench-Seitenwände ist auf vorteilhafte Weise fähig, höheren Drain-Spannungen standzuhalten. Der Sinker-Trench und die Gate-Trenches werden dann mit in-situ dotiertem Polysilizium gefüllt. Das dotierte Polysilizium wird dann zurückgeätzt, um die Oberseite des Polysiliziums in den Trenches mit der oberen Oberfläche der Epitaxieschicht 104 einzuebnen. Als Nächstes werden unter Verwendung einer Maskierungsschicht zum Abdecken des Sinker-Trenches das Polysilizium und die Oxid-Nitrid-Doppelschicht aus den Gate-Trenches entfernt. Die Gate-Trenches werden dann mit einer Gate-Oxidschicht belegt und mit Gate-Polysiliziummaterial gefüllt. Das überschüssige Gate-Polysilizium über dem Sinker-Trench wird entfernt, wobei ein herkömmlicher Fotolithografie- und Ätzprozess zum Strukturieren der Gate-Elektrode verwendet wird. Die verbleibenden Prozessschritte zum Ausbilden der Isolierschicht über den Gate-Elektroden der Wannenbereiche, der SourceBereiche, der Source- und Drain-Metallkontaktschichten ebenso wie andere Schritte zum Fertigstellen des Bauelements werden gemäss herkömmlicher Verfahren ausgeführt. Bei einem alternativen Verfahren wird, nachdem die Trenches ausgebildet sind, eine dicke Oxidschicht (wie vorstehend erwähnt, um den Abstand des Sinker-Trenches zu dem Wannenbereich zu verringern) entlang der Seitenwände und des Bodens der Gate- und Sinker-Trenches ausgebildet. Die dicke Oxidschicht wird dann unter Verwendung herkömmlicher Fotolithografie- und anisotroper Ätztechniken von dem Boden der SinkerTrenches entfernt, so dass die Seitenwände des Sinker-Trenches mit der dicken Oxidschicht belegt bleiben, während die Gate-Trenches geschützt werden. Alternativ kann eine Kombination aus anisotropem und isotropem Ätzen verwendet werden, um das dicke Oxid auch von unteren Abschnitten der Trench- Sinker-Seitenwände zu entfernen. Die Oxidschicht kann als eine Opferisolierschicht für die Gate-Trenches wirken, um die Unversehrtheit des Gate-Oxids zu verbessern. Der Sinker-Trench und die Gate-Trenches werden dann mit in-situ dotiertem Polysilizium gefüllt. Das dotierte Polysilizium wird dann zurückgeätzt, um die Oberseite des Polysiliziums in den Trenches mit der oberen Oberfläche der Epitaxieschicht 104 einzuebnen. Als Nächstes werden das Polysilizium und die Isolierschicht unter Verwendung einer Maskierungsschicht zum Abdecken des Sinker-Trenches von den Gate-Trenches entfernt. Die Gate-Trenches werden dann mit einer Gate-Isolierschicht belegt und mit Gate-Polysiliziummaterial gefüllt. Das überschüssige Gate-Polysilizium über den SinkerTrenches wird entfernt, wobei ein herkömmlicher Fotolithografie- und Ätzprozess zum Strukturieren der Gate-Elektrode verwendet wird. Die verbleibenden Prozessschritte zum Ausbilden der Isolierschicht über den Gate-Elektroden der Wannenbereiche, der Source-Bereiche, der Sourceund Drain-Metallkontaktschichten ebenso wie andere Schritte zum Fertigstellen des Bauelements werden gemäss herkömmlicher Verfahren ausgeführt. Bei einem anderen Verfahren wird, nachdem die Trenches ausgebildet sind, eine Isolierschicht, z.B. ein Gate-Oxid, entlang der Seitenwände und des Bodens der Gate- und Sinker-Trenches ausgebildet (gewachsen oder abgeschieden). Die Gate-Oxidschicht wird dann unter Verwendung von herkömmlichen Fotolithografie- und anisotropen Ätztechniken von dem Boden der Sinker-Trenches entfernt, wodurch eine die Seitenwände des Sinker-Trenches belegende Oxidschicht verbleibt, während die GateTrenches geschützt werden. Alternativ kann eine Kombination aus anisotropem und isotropem Ätzen oder isotropes Ätzen alleine verwendet werden. Die Kombination aus anisotropem und isotropem Ätzen kann vorteilhafterweise zum Entfernen der Gate-Oxidschicht von unteren Seitenwandabschnitten des Trench-Sinkers verwendet werden (d.h. von denjenigen unteren Seitenwandabschnitten, die sich in das Substrat oder sogar in die Epitaxieschicht erstrecken - dieses würde vorteilhafterweise den Durchlasswiderstand reduzieren). Der Sinker-Trench und die GateTrenches werden dann mit in-situ dotiertem Polysilizium gefüllt. Das dotierte Polysilizium wird dann unter Verwendung von herkömmlichen Fotolithografietechniken strukturiert und geätzt, um sowohl die Sinker(Drain) und die Gate-Elektroden auszubilden. Die verbleibenden Prozessschritte zum Ausbilden der Isolierschicht über den Gate-Elektroden der Wannenbereiche, der Source-Bereiche, der Source- und DrainMetallkontaktschichten ebenso wie andere Schritte zum Fertigstellen des Bauelements werden gemäss herkömmlicher Verfahren ausgeführt. Bei noch einem anderen Verfahren werden der Sinker-Trench und die Gate-Trenches unabhängig voneinander durch Verwendung von getrennten Maskierungsschritten ausgebildet. Zum Beispiel werden unter Verwendung eines ersten Satzes von Masken und Prozessschritten die GateTrenches definiert und geätzt, mit Gate-Oxid belegt und mit Polysilizium gefüllt. Unter Verwendung eines zweiten Satzes von Masken und Prozess schritten wird der Sinker-Trench definiert und geätzt, mit einer Dielektrikumsschicht entlang seiner Seitenwände belegt und mit einem leitfähigen Material gefüllt. Die Reihenfolge, in welcher der Sinker-Trench und die Gate-Trenches ausgebildet werden, kann umgekehrt werden. Fig. 2 zeigt eine vereinfachte Layoutaufsicht des Leistungsbauelements mit Sinker-Trench gemäss einer beispielhaften Ausführungsform der Erfindung. Die Layoutaufsicht von Fig. 2 stellt eine streifenförmige Zellenkonfiguration dar. Streifenförmige Gate-Trenches 212a erstrecken sich vertikal und enden in sich horizontal erstreckenden Gate-Trenches 212b. Wie dargestellt, sind die drei Gruppen von streifenförmigen Gate-Trenches von einem zusammenhängenden Sinker-Trench 206 umgeben. Bei einer in Fig. 3 dargestellten alternativen Ausführungsform sind Sinker-Trenches 306 zwischen Gruppen von Gate-Trenches (von denen nur zwei dargestellt sind) angeordnet, und sie werden mit einer Frequenz und einem Abstand wiederholt, wie sie durch den gewünschten Ron vorgeschrieben werden. Bei einer Variante dieser Ausführungsform muss der Abstand zwischen benachbarten Sinker-Trenches das Zweifache der Dicke des Wafers betragen, um denselben Ron wie bei dem Ansatz mit einem rückseitigen DrainKontakt zu erhalten. Zum Beispiel können für einen 101,6 [mu]m (4 mils) dicken Wafer die Sinker-Trenches um ungefähr 203,2 [mu]m (8 mils) zueinander beabstandet sein. Für einen noch niedrigeren Ron können die Sinker-Trenches dichter zusammen angeordnet werden. Bei noch einer anderen, in Fig. 4 dargestellten Ausführungsform erstrecken sich streifenförmige Gate-Trenches 412 horizontal, und sich vertikal erstreckende SinkerTrenches 406 trennen die verschiedenen Gruppen von Gate-Trenches. Die Sinker-Trenches 406 sind durch eine Metallverbindung 432 miteinander verbunden. Die Metallverbindung ist als entlang der rechten Seite der Figur vergrössert dargestellt, wobei sie ein Drain-Pad für eine Bonddraht Verbindung bildet. In einer ausgeschnittenen Ecke einer der Gruppen von Gate-Trenches ist auch ein Gate-Pad 430 dargestellt. Fig. 5 zeigt eine Aufsicht eines Halbleiterchips, welcher das Leistungsbauelement mit Sinker-Trenches gemäss einer Ausführungsform der Erfindung beherbergt. Die kleinen Kreise stellen die Kugeln einer KugelgitterarrayBaugruppe dar. Der äussere Umfangsbereich 506 umfasst den SinkerTrench, und die Kugeln in dem äusseren Randbereich 506 stellen somit den Drain-Kontakt bereit. Ein Zentralbereich 507 stellt den aktiven Bereich dar, und die Kugeln innerhalb dieses Bereichs stellen den SourceAnschluss bereit. Der kleine quadratische Bereich 530 in der unteren linken Ecke des Zentralbereichs 508 stellt das Gate-Pad dar, und die Kugel innerhalb des Bereichs 530 stellt den Gate-Anschluss bereit. Wie leicht ersichtlich ist, kann die Sinker-Trench-Struktur 106 in Fig. 1 verwendet werden, um den rückseitigen Anschluss eines beliebigen Leistungsbauelements an die obere Oberfläche zu bringen, und sie ist somit nicht auf die Verwendung mit vertikalen Trenched-Gate-LeistungsMOSFETs beschränkt. Gleiche oder ähnliche Sinker-Trench- Strukturen können auf ähnliche Weise in andere vertikal leitende Leistungsbauelemente wie Planar-Gate-MOSFETs (d.h. MOSFETs, deren Gate und dessen darunter liegender Kanalbereich sich über die und parallel zur Siliziumoberfläche erstrecken) und Leistungsdioden eingebunden werden, um die Anoden- oder Kathodenkontaktbereiche entlang der Oberseite für eine Verbindung verfügbar zu machen. Viele andere Varianten und Alternativen sind möglich, einschliesslich der Verwendung von abgeschirmten und dualen Gate-Strukturen in unterschiedlichen Kombinationen mit verschiedenen ladungsausgleichenden Techniken, von denen viele in der oben zitierten, gemeinschaftlich übertragenen Patentanmeldung Nr. 11/026,276 mit dem Titel "Power Semiconductor Devices and Methods of Manufacture", angemeldet am 29. Dezember 2004, welche hierin durch Bezugnahme in ihrer Gesamtheit einbezogen ist, detailliert beschrieben werden. Obwohl Fig. 2 bis 5 auf einer offenen Zellenkonfiguration beruhende Layoutumsetzungen zeigen, ist die Erfindung auch nicht darauf beschränkt. Die in Fig. 1 dargestellte Struktur kann auch in einer beliebigen von mehreren wohlbekannten geschlossenen Zellenkonfigurationen umgesetzt werden. Schliesslich sind die Abmessungen in der Querschnittsansicht in Fig. 1 und in den Layoutaufsichten in Fig. 2 bis 5 nicht massstabsgerecht und lediglich erläuternd.
Claims (40)
1. Leistungshalbleiterbauelement umfassend: ein Substrat eines ersten Leitfähigkeitstyps; eine Epitaxieschicht des ersten Leitfähigkeitstyps über und in Kontakt mit dem Substrat; einen ersten Trench, welcher sich in die Epitaxieschicht erstreckt und darin endet; einen Sinker-Trench, welcher sich von der oberen Oberfläche der Epitaxieschicht durch die Epitaxieschicht hindurch erstreckt und innerhalb des Substrats endet, wobei der Sinker-Trench lateral von dem ersten Trench beabstandet ist, wobei der Sinker-Trench breiter ist und sich tiefer erstreckt als der erste Trench, wobei der Sinker-
Trench nur entlang der Sinker-Trench-Seitenwände mit einem Isolator belegt ist, so dass ein den Sinker-Trench füllendes leitfähiges Material entlang des Bodens des Trenches einen elektrischen Kontakt zu dem Substrat herstellt und entlang der Oberseite des Trenches einen elektrischen Kontakt zu einer Verbindungsschicht herstellt.
2. Leistungshalbleiterbauelement nach Anspruch 1, ferner umfassend: einen Wannenbereich eines zweiten Leitfähigkeitstyps in der Epitaxieschicht;
Source-Bereiche des ersten Leitfähigkeitstyps in dem Wannenbereich, wobei die Source-Bereiche an den ersten Trench angrenzen; eine Gate-Dielektrikumsschicht, welche zumindest die Seitenwände des ersten Trenches belegt; und
eine Gate-Elektrode, welche den ersten Trench zumindest teilweise füllt, wobei eine Gate- Elektroden-Kon taktschicht, welche die GateElektrode elektrisch kontaktiert, eine Source-Kontaktschicht, welehe die Source-Bereiche elektrisch kontaktiert, und eine Drain-
Kontaktschicht, welche das Substrat elektrisch kontaktiert, alle entlang einer Oberfläche des Leistungshalbleiterbauelements angeordnet sind.
3. Leistungshalbleiterbauelement nach Anspruch 1, wobei das leitfähige Material dotiertes Polysilizium und/ oder selektiv epitaktisches Silizium (SEG) und/ oder ein Metall und/ oder eine metallische Verbindung umfasst.
4. Leistungshalbleiterbauelement nach Anspruch 1, wobei der Isolator Oxid, Siliziumnitrid, Silziumoxinitrid, eine Mehrschicht aus Oxid und Nitrid, ein isolierendes Material mit niedrigem k oder ein isolierendes Material mit hohem k umfasst.
5. Leistungshalbleiterbauelement umfassend: ein Substrat eines ersten Leitfähigkeitstyps; eine Epitaxieschicht des ersten Leitfähigkeitstyps über und in Kontakt mit dem Substrat; einen Wannenbereich eines zweiten Leitfähigkeitstyps in der Epitaxieschicht; einen Gate-Trench, welcher sich durch die Epitaxieschicht und den Wannenbereich hindurch erstreckt und innerhalb des Substrats endet, wobei der Gate-Trench eine zumindest die Seitenwände des Gate-Trenches belegende Gate-Dielektrikumsschicht umfasst und eine Gate-Elektrode zumindest teilweise den Gate-Trench füllt;
Source-Bereiche des ersten Leitfähigkeitstyps in dem Wannenbereich, wobei die Source-Bereiche an den Gate-Trench angrenzen;
und einen Sinker-Trench, welcher sich von der oberen Oberfläche der Epitaxieschicht durch die Epitaxieschicht hindurch erstreckt und innerhalb des Substrats endet, wobei der Sinker-Trench lateral von dem ersten Trench beabstandet ist, wobei der Sinker-Trench breiter als der erste Trench ist, wobei der Sinker-Trench nur entlang der Sinker-Trench-Seitenwände mit einem Isolator belegt ist, so dass ein den Sinker-Trench füllendes leitfähiges Material entlang des Bodens des Trenches einen elektrischen Kontakt zu dem Substrat herstellt und entlang der Oberseite des Trenches einen elektrischen Kontakt zu einer Verbindungsschicht herstellt.
6. Leistungshalbleiterbauelement nach Anspruch 5, wobei das leitfähige Material dotiertes Polysilizium und/ oder selektiv epitaktisches Silizium (SEG) und/ oder ein Metall und/ oder eine metallische Verbindung umfasst.
7. Leistungshalbleiterbauelement nach Anspruch 5, wobei der Isolator Oxid, Siliziumnitrid, Silziumoxinitrid, eine Mehrschicht aus Oxid und Nitrid, ein isolierendes Material mit niedrigem k oder ein isolierendes Material mit hohem k umfasst.
8. Verfahren zum Ausbilden eines Leistungshalbleiterbauelements, welches umfasst: ein Ausbilden einer Epitaxieschicht über und in Kontakt mit einem
Substrat, wobei die Epitaxieschicht und das Substrat von einem ersten Leitfähigkeitstyp sind; ein Definieren einer ersten Öffnung zum Ausbilden eines ersten
Trenches und einer zweiten Öffnung zum Ausbilden eines SinkerTrenches, wobei die zweite Öffnung breiter ist als die erste Öffnung; ein Durchführen einer Siliziumätzung, um gleichzeitig durch die ersten und zweiten Öffnungen hindurch zu ätzen, um den ersten Trench und den Sinker-Trench derart auszubilden, dass der erste
Trench innerhalb der Epitaxieschicht endet und der Sinker-Trench innerhalb des Substrates endet; ein Belegen der Sinker-Trench-Seitenwände mit einem Isolator; ein Füllen des Sinker-Trenches mit einem leitfähigen Material derart, dass das leitfähige Material einen elektrischen Kontakt zu dem
Substrat entlang des Bodens des Sinker-Trenches herstellt; und ein Ausbilden einer Verbindungsschicht über der Epitaxieschicht, wobei die Verbindungsschicht entlang der oberen Oberfläche des Sinker-Trenches einen elektrischen Kontakt zu dem leitfähigen Material herstellt.
9. Verfahren nach Anspruch 8, wobei das Verhältnis einer Breite des ersten Trenches zu einer Breite des Sinker-Trenches aufgrund der Solltiefen des ersten Trenches und des Sinker-Trenches vorgewählt wird.
10. Verfahren nach Anspruch 8, wobei ein Verhältnis einer Breite des ersten Trenches zu einer Breite des Sinker-Trenches und ein Abstand zwischen dem ersten Trench und dem Sinker-Trench vorgewählt werden, um Mikroladungseffekte zu minimieren.
11. Verfahren nach Anspruch 9, wobei das Verhältnis weniger als vier zu eins beträgt.
12. Verfahren nach Anspruch 8, wobei das leitfähige Material Polysilizium umfasst und das Verhältnis ungefähr zwei zu eins beträgt.
13. Verfahren nach Anspruch 8, wobei der Isolator in dem Belegungsschritt eine Doppelschicht aus Oxinitrid ist.
14. Verfahren nach Anspruch 8, wobei der Isolator Oxid, Siliziumnitrid, eine Mehrschicht aus Oxid und Nitrid, Siliziumoxinitrid, ein isolierendes Material mit niedrigem k oder ein isolierendes Material mit hohem k umfasst.
15. Verfahren nach Anspruch 8, ferner umfassend: ein Ausbilden eines Wannenbereichs eines zweiten Leitfähigkeitstyps in der Epitaxieschicht; ein Ausbilden von Source-Bereichen des ersten Leitfähigkeitstyps in dem Wannenbereich derart, dass die Source-Bereiche an den ersten Trench angrenzen; ein Ausbilden einer Gate-Dielektrikumsschicht, welche zumindest die Seitenwände des ersten Trenches belegt; und ein Ausbilden einer Gate-Elektrode, welche zumindest teilweise den ersten Trench füllt, wobei eine Gate-Elektroden-Kontaktschicht, welche die GateElektrode elektrisch kontaktiert, eine Source-Kontaktschicht, welche die Source-Bereiche elektrisch kontaktiert, und eine DrainKontaktschicht, welche das Substrat elektrisch kontaktiert, alle entlang einer Oberfläche des Leistungshalbleiterbauelements angeordnet sind.
16. Verfahren nach Anspruch 8, wobei eine Plasmaätzung bei dem Durchführen der Siliziumätzung verwendet wird.
17. Verfahren nach Anspruch 8, wobei in dem Belegungsschritt die Seitenwände des ersten Trenches ebenfalls mit dem Isolator belegt werden, wobei das Verfahren ferner umfasst: ein Entfernen des Isolators nur von dem Boden des Trench- Sinkers, so dass das Substrat entlang des Sinker-Trench-Bodens freigelegt wird.
18. Verfahren nach Anspruch 8, ferner umfassend: ein dem Füllschritt vorausgehendes Entfernen des Isolators von einem unteren Abschnitt des Trench-Sinkers unter Verwendung einer anisotropen Ätzung.
19. Verfahren nach Anspruch 8, wobei: der Belegungsschritt ein gleichzeitiges Belegen der Seitenwände und des Bodens sowohl des Sinker-Trenches als auch des ersten Trenches mit dem Isolator umfasst, und der Füllschritt ein gleichzeitiges Füllen sowohl des Sinker-Trenches als auch des ersten Trenches mit in-situ dotiertem Polysilizium umfasst; wobei das Verfahren ferner umfasst: ein dem Füllschritt vorausgehendes Entfernen des Isolators nur von dem Boden des Sinker-Trenches; ein Entfernen des Polysiliziums und des Isolators zumindest aus dem Inneren des ersten Trenches; ein Ausbilden eines Gate-Dielektrikums, welches die Seitenwände und den Boden des ersten Trenches belegt; und ein Ausbilden einer Gate-Elektrode in dem ersten Trench.
20. Verfahren nach Anspruch 8, wobei: der Belegungsschritt ein gleichzeitiges Belegen der Seitenwände und des Bodens sowohl des Sinker-Trenches als auch des ersten Trenches mit einem Gate-Dielektrikum umfasst; und der Füllschritt ein gleichzeitiges Füllen sowohl des Sinker-Trenches als auch des ersten Trenches mit in-situ dotiertem Polysilizium umfasst; wobei das Verfahren ferner umfasst: ein dem Füllschritt vorausgehendes Entfernen des Gate-Dielektrikums nur von dem Boden des Sinker-Trenches.
21. Verfahren zum Ausbilden eines Feldeffekttransistors, umfassend: ein Ausbilden einer Epitaxieschicht über und in Kontakt mit einem Substrat, wobei die Epitaxieschicht und das Substrat von einem ersten Leitfähigkeitstyp sind; ein Definieren einer ersten Öffnung zum Ausbilden eines GateTrenches und einer zweiten Öffnung zum Ausbilden eines SinkerTrenches, wobei die zweite Öffnung breiter ist als die erste Öffnung; ein Durchführen einer Siliziumätzung, um gleichzeitig durch die erste und zweite Öffnung hindurchzuätzen, um den Gate-Trench und den Sinker-Trench derart auszubilden, dass der Gate-Trench innerhalb der Epitaxieschicht endet und der Sinker-Trench innerhalb des Substrats endet; ein Belegen der Seitenwände und des Bodens sowohl des SinkerTrenches als auch des Gate-Trenches mit einem Isolator;
und eiri Entfernen des Isolators von einem unteren Abschnitt des SinkerTrenches; ein Füllen des Sinker-Trenches und des Gate-Trenches mit dotiertem Polysilizium derart, dass das leitfähige Material entlang des un
teren Abschnitts des Sinker-Trenches einen elektrischen Kontakt zu dem Substrat herstellt.
22. Verfahren nach Anspruch 21, ferner umfassend: ein Ausbilden eines Wannenbereichs eines zweiten Leitfähigkeitstyps in der Epitaxieschicht; ein Ausbilden von Source-Bereichen des ersten Leitfähigkeitstyps in dem Wannenbereich derart, dass die Source-Bereiche an den GateTrench angrenzen; wobei eine Gate-Elektroden-Kontaktschicht, welche die Gate-
Elektrode elektrisch kontaktiert, eine Source-Kontaktschicht, welche die Source- und Wannenbereiche elektrisch kontaktiert, und eine Drain-Kontaktschicht, welche das Substrat durch den SinkerTrench hindurch elektrisch kontaktiert, alle entlang einer Oberfläehe des Leistungshalbleiterbauelements angeordnet sind.
23. Verfahren nach Anspruch 21, wobei ein Verhältnis einer Breite des Gate-Trenches zu einer Breite des Sinker-Trenches aufgrund der Solltiefen des ersten Trenches und des Sinker-Trenches vorgewählt wird.
24. Verfahren nach Anspruch 21, wobei ein Verhältnis einer Breite des Gate-Trenches zu einer Breite des Sinker-Trenches und ein Abstand zwischen dem Gate-Trench und dem Sinker-Trench vorgewählt werden, um Mikroladungseffekte zu minimieren.
25. Verfahren nach Anspruch 21, wobei das Verhältnis weniger als vier zu eins beträgt.
26. Verfahren nach Anspruch 21, wobei der Isolator in dem Belegungsschritt eine Doppelschicht aus Oxinitrid ist.
27. Verfahren nach Anspruch 21, wobei der untere Abschnitt des Sinker-Trenches den Trench-Boden und untere Seitenwandabschnitte des Sinker-Trenches, welche sich in das Substrat erstrecken, umfasst.
28. Leistungshalbleiterbauelement umfassend: mehrere Gruppen von streifenförmigen Trenches, die sich in einem
Siliziumbereich über ein Substrat erstrecken; einen zusammenhängenden Sinker-Trench, welcher jede Gruppe der mehreren streifenförmigen Trenches vollständig umgibt, um die mehreren Gruppen von streifenförmigen Trenches gegeneinander zu isolieren, wobei der zusammenhängende Sinker-Trench sich von einer oberen Oberfläche des Siliziumbereichs durch den Siliziumbereich hindurch erstreckt und innerhalb des Substrats endet, wobei der zusammenhängende Sinker-Trench nur entlang der SinkerTrench-Seitenwände mit einem Isolator belegt ist, so dass ein den zusammenhängenden Sinker-Trench füllendes leitfähiges Material entlang des Bodens des zusammenhängenden Sinker-Trenches einen elektrischen Kontakt zu dem Substrat herstellt und entlang der Oberseite des zusammenhängenden Sinker-Trenches einen elektrischen Kontakt zu einer Verbindungsschicht herstellt.
29. Leistungshalbleiterbauelement nach Anspruch 28, wobei der Siliziumbereich eine Epitaxieschicht ist und die mehreren streifenförmigen Trenches Gate-Trenches sind, wobei das Halbleiterbauelement ferner umfasst: einen Wannenbereich eines zweiten Leitfähigkeitstyps in der Epita
xieschicht;
Source-Bereiche des ersten Leitfähigkeitstyps in dem Wannenbereich, wobei die Source-Bereiche an die Gate-Trenches angrenzen; eine Gate-Dielektrikumsschicht, welche zumindest die Seitenwände jedes Gate-Trenches belegt; und eine Gate-Elektrode, welche jeden Gate-Trench zumindest teilweise füllt, wobei eine Gate-Elektroden-Kontaktschicht, welche die Gate-Elektroden elektrisch kontaktiert, eine Source-Kontaktschicht, welche die Source-Bereiche elektrisch kontaktiert, und eine Drain-Kontaktschicht, welche das Substrat elektrisch kontaktiert, alle entlang einer Oberfläche des Leistungshalbleiterbauelements angeordnet sind.
30. Leistungshalbleiterbauelement nach Anspruch 28, wobei das leitfähige Material dotiertes Polysilizium und/ oder selektiv epitaktisches
Silizium (SEG) und/oder ein Metall und/oder eine metallische Verbindung umfasst.
31. Leistungshalbleiterbauelement nach Anspruch 28, wobei der zusammenhängende Sinker-Trench breiter ist und sich tiefer erstreckt als die mehreren streifenförmigen Trenches.
32. Leistungshalbleiterbauelement umfassend: mehrere Gruppen von streifenförmigen Gate-Trenches, die sich in einem Siliziumbereich über ein Substrat erstrecken; mehrere streifenförmige Sinker-Trenches, von denen jeder sich zwischen zwei benachbarten Gruppen der mehreren Gruppen von streifenförmigen Gate-Trenches erstreckt, wobei sich die mehreren streifenförmigen Sinker-Trenches von einer oberen Oberfläche des Siliziumbereichs durch den Siliziumbereich hindurch erstrecken und in
nerhalb des Substrats enden, wobei die mehreren streifenförmigen Sinker-Trenches nur entlang der Sinker-Trench-Seitenwände mit einem Isolator belegt sind, so dass ein jeden Sinker-Trench füllendes leitfähiges Material entlang des Bodens des Sinker-Trenches einen elektrischen Kontakt zu dem Substrat herstellt und entlang der
Oberseite des Sinker-Trenches einen elektrischen Kontakt zu einer Verbindungsschicht herstellt.
33. Leistungshalbleiterbauelement nach Anspruch 32, wobei der Siliziumbereich eine Epitaxieschicht ist, wobei das Halbleiterbauelement ferner umfasst: einen Wannenbereich eines zweiten Leitfähigkeitstyps in der Epitaxieschicht;
Source-Bereiche des ersten Leitfähigkeitstyps in dem Wannenbereich, wobei die Source-Bereiche an die mehreren Gruppen von streifenförmigen Gate-Trenches angrenzen; eine Gate-Dielektrikumsschicht, welche zumindest die Seitenwände jedes Gate-Trenches belegt; und eine Gate-Elektrode, die jeden Gate-Trench zumindest teilweise füllt, wobei eine Gate-Elektroden-Kontaktschicht, welche die Gate-Elektroden elektrisch kontaktiert, eine Source-Kontaktschicht, welche die Source-Bereiche elektrisch kontaktiert, und eine Drain-Kontaktschicht, welche das Substrat elektrisch kontaktiert, alle entlang einer Oberfläche des Leistungshalbleiterbauelements angeordnet sind.
34. Leistungshalbleiterbauelement nach Anspruch 32, wobei das leitfähige Material dotiertes Polysilizium und/ oder selektiv epitaktisches Silizium (SEG) und/ oder ein Metall und/ oder eine metallische Verbindung umfasst.
35. Leistungshalbleiterbauelement nach Anspruch 32, wobei die mehreren Sinker-Trenches breiter sind und sich tiefer erstrecken als die mehreren Gruppen von streifenförmigen Gate-Trenches.
36. Leistungshalbleiterbauelement nach Anspruch 32, wobei eine
Drain-Verbindungsschicht die mehreren streifenförmigen SinkerTrenches mit einem Drain-Pad verbindet, welches zum Aufnehmen eines Drain-Bonddrahtes ausgebildet ist.
37. Halbleiterbaugruppenanordnung, welche einen Halbleiterchip beherbergt, der ein Leistungsbauelement umfasst, wobei der Halbleiterchip einen Siliziumbereich über einem Substrat umfasst, wobei die Halbleiterbaugruppenanordnung umfasst: eine erste Mehrzahl von Trenches, die sich in dem Siliziumbereich erstrecken;
einen zusammenhängenden Sinker-Trench, der sich entlang des Umfangs des Halbleiterchips erstreckt, um die erste Mehrzahl von Trenches vollständig zu umgeben, wobei sich der zusammenhängende Sinker-Trench von einer oberen Oberfläche des Halbleiterchips durch den Siliziumbereich hindurch erstreckt und innerhalb des Substrats endet, wobei der zusammenhängende Sinker-Trench nur entlang der Sinker-Trench-Seitenwände mit einem Isolator belegt ist, so dass ein leitfähiges Material, das den zusammenhängenden Sinker-Trench füllt, entlang des Bodens des zusammenhängenden Sinker-Trenches einen elektrischen Kontakt zu dem Substrat herstellt und entlang der Oberseite des zusammenhängenden Sinker-Trenches einen elektrischen Kontakt zu einer Verbindungsschicht herstellt;
und mehrere in einem Gitterarray angeordnete Verbindungskugeln, wobei eine äussere Gruppe der mehreren Verbindungskugeln elektrisch
mit dem leitfähigen Material in dem zusammenhängenden SinkerTrench verbunden ist.
38. Leistungshalbleiterbauelement nach Anspruch 37, wobei der Halbleiterbereich eine Epitaxieschicht ist und die erste Mehrzahl von
Trenches Gate-Trenches sind, wobei die Halbleiterbaugruppenanordnung ferner umfasst: einen Wannenbereich eines zweiten Leitfähigkeitstyps in der Epitaxieschicht; Source-Bereiche des ersten Leitfähigkeitstyps in dem Wannenbereich, wobei die Source-Bereiche an die Gate-Trenches angrenzen; eine Gate-Dielektrikumsschicht, die zumindest die Seitenwände jedes Gate-Trenches belegt; und eine Gate-Elektrode, die jeden Gate-Trench zumindest teilweise füllt, wobei eine Gate- Elektroden-Kontaktschicht, welche die Gate-Elektroden elektrisch kontaktiert, eine Source-Kontaktschicht, welche die Source-Bereiche elektrisch kontaktiert, und eine Drain-Kontaktschicht, welche das Substrat elektrisch kontaktiert, alle entlang einer Oberfläche des Leistungshalbleiterbauelements angeordnet sind.
39, Leistungshalbleiterbauelement nach Anspruch 37, wobei eine innere Gruppe der mehreren Verbindungskugeln, die von der äusseren Gruppe der mehreren Verbindungskugeln umgeben ist, die SourceKontaktschicht elektrisch kontaktiert.
40. Leistungshalbleiterbauelement nach Anspruch 37, wobei der zusammenhängende Sinker-Trench breiter ist und sich tiefer erstreckt als die erste Mehrzahl von Trenches.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US59867804P | 2004-08-03 | 2004-08-03 | |
PCT/US2005/026928 WO2006017376A2 (en) | 2004-08-03 | 2005-07-29 | Semiconductor power device having a top-side drain using a sinker trench |
Publications (1)
Publication Number | Publication Date |
---|---|
AT502860A2 true AT502860A2 (de) | 2007-06-15 |
Family
ID=35839819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
AT0930405A AT502860A2 (de) | 2004-08-03 | 2005-07-29 | Leistungshalbleiterbauelement mit einem oberseitigen drain unter verwendung eines sinker-trenches |
Country Status (9)
Country | Link |
---|---|
US (5) | US7352036B2 (de) |
JP (1) | JP2008509557A (de) |
KR (1) | KR100848968B1 (de) |
CN (1) | CN100576466C (de) |
AT (1) | AT502860A2 (de) |
DE (1) | DE112005001675B4 (de) |
HK (1) | HK1112112A1 (de) |
TW (1) | TWI389309B (de) |
WO (1) | WO2006017376A2 (de) |
Families Citing this family (78)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6004835A (en) * | 1997-04-25 | 1999-12-21 | Micron Technology, Inc. | Method of forming integrated circuitry, conductive lines, a conductive grid, a conductive network, an electrical interconnection to anode location and an electrical interconnection with a transistor source/drain region |
US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
US7535057B2 (en) * | 2005-05-24 | 2009-05-19 | Robert Kuo-Chang Yang | DMOS transistor with a poly-filled deep trench for improved performance |
DE112006001516T5 (de) | 2005-06-10 | 2008-04-17 | Fairchild Semiconductor Corp. | Feldeffekttransistor mit Ladungsgleichgewicht |
US7868394B2 (en) * | 2005-08-09 | 2011-01-11 | United Microelectronics Corp. | Metal-oxide-semiconductor transistor and method of manufacturing the same |
JP2007142272A (ja) * | 2005-11-21 | 2007-06-07 | Sanyo Electric Co Ltd | 半導体装置 |
JP2008060537A (ja) * | 2006-07-31 | 2008-03-13 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
US7579650B2 (en) * | 2006-08-09 | 2009-08-25 | International Rectifier Corporation | Termination design for deep source electrode MOSFET |
US7468536B2 (en) * | 2007-02-16 | 2008-12-23 | Power Integrations, Inc. | Gate metal routing for transistor with checkerboarded layout |
JP2008251923A (ja) * | 2007-03-30 | 2008-10-16 | Sanyo Electric Co Ltd | 半導体装置 |
KR100861213B1 (ko) * | 2007-04-17 | 2008-09-30 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
US7884390B2 (en) * | 2007-10-02 | 2011-02-08 | Fairchild Semiconductor Corporation | Structure and method of forming a topside contact to a backside terminal of a semiconductor device |
US7550803B1 (en) * | 2008-04-15 | 2009-06-23 | United Microelectronics Corp. | Vertical double-diffusion metal-oxide-semiconductor transistor device |
TWI384623B (zh) * | 2008-04-16 | 2013-02-01 | United Microelectronics Corp | 垂直雙擴散金氧半導體電晶體元件 |
US7781832B2 (en) * | 2008-05-28 | 2010-08-24 | Ptek Technology Co., Ltd. | Trench-type power MOS transistor and integrated circuit utilizing the same |
US7807576B2 (en) * | 2008-06-20 | 2010-10-05 | Fairchild Semiconductor Corporation | Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices |
US7943449B2 (en) * | 2008-09-30 | 2011-05-17 | Infineon Technologies Austria Ag | Semiconductor component structure with vertical dielectric layers |
KR101009399B1 (ko) * | 2008-10-01 | 2011-01-19 | 주식회사 동부하이텍 | Ldmos 트랜지스터 및 그 제조방법 |
US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US8304829B2 (en) | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US8298889B2 (en) * | 2008-12-10 | 2012-10-30 | Semiconductor Components Industries, Llc | Process of forming an electronic device including a trench and a conductive structure therein |
US8227855B2 (en) * | 2009-02-09 | 2012-07-24 | Fairchild Semiconductor Corporation | Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same |
US8148749B2 (en) * | 2009-02-19 | 2012-04-03 | Fairchild Semiconductor Corporation | Trench-shielded semiconductor device |
US8049276B2 (en) * | 2009-06-12 | 2011-11-01 | Fairchild Semiconductor Corporation | Reduced process sensitivity of electrode-semiconductor rectifiers |
CN106098539B (zh) | 2009-09-07 | 2019-02-22 | 罗姆股份有限公司 | 半导体装置 |
JP5638218B2 (ja) * | 2009-10-15 | 2014-12-10 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
DE102009049671B4 (de) * | 2009-10-16 | 2020-02-27 | Infineon Technologies Ag | Integrierte Schaltung mit ESD Struktur |
EP2317553B1 (de) * | 2009-10-28 | 2012-12-26 | STMicroelectronics Srl | Doppelseitige Halbleiterstruktur und Herstellungsverfahren |
US9306056B2 (en) * | 2009-10-30 | 2016-04-05 | Vishay-Siliconix | Semiconductor device with trench-like feed-throughs |
US8604525B2 (en) | 2009-11-02 | 2013-12-10 | Vishay-Siliconix | Transistor structure with feed-through source-to-substrate contact |
US8159025B2 (en) * | 2010-01-06 | 2012-04-17 | Ptek Technology Co., Ltd. | Gate electrode in a trench for power MOS transistors |
US20110198689A1 (en) * | 2010-02-17 | 2011-08-18 | Suku Kim | Semiconductor devices containing trench mosfets with superjunctions |
US8519473B2 (en) * | 2010-07-14 | 2013-08-27 | Infineon Technologies Ag | Vertical transistor component |
US8304825B2 (en) * | 2010-09-22 | 2012-11-06 | Monolithic Power Systems, Inc. | Vertical discrete devices with trench contacts and associated methods of manufacturing |
US8598654B2 (en) | 2011-03-16 | 2013-12-03 | Fairchild Semiconductor Corporation | MOSFET device with thick trench bottom oxide |
JP5641995B2 (ja) * | 2011-03-23 | 2014-12-17 | 株式会社東芝 | 半導体素子 |
US8487371B2 (en) * | 2011-03-29 | 2013-07-16 | Fairchild Semiconductor Corporation | Vertical MOSFET transistor having source/drain contacts disposed on the same side and method for manufacturing the same |
JP5881322B2 (ja) * | 2011-04-06 | 2016-03-09 | ローム株式会社 | 半導体装置 |
US9159828B2 (en) * | 2011-04-27 | 2015-10-13 | Alpha And Omega Semiconductor Incorporated | Top drain LDMOS |
CN102832244B (zh) * | 2011-06-13 | 2015-08-26 | 万国半导体股份有限公司 | 带有衬底端裸露的器件端电极的半导体器件及其制备方法 |
JP2013030618A (ja) | 2011-07-28 | 2013-02-07 | Rohm Co Ltd | 半導体装置 |
US9059329B2 (en) * | 2011-08-22 | 2015-06-16 | Monolithic Power Systems, Inc. | Power device with integrated Schottky diode and method for making the same |
US8604542B2 (en) * | 2011-08-23 | 2013-12-10 | Nan Ya Technology Corporation | Circuit structure with conductive and depletion regions to form tunable capacitors and resistors |
US8836029B2 (en) * | 2012-02-29 | 2014-09-16 | Smsc Holdings S.A.R.L. | Transistor with minimized resistance |
KR20130119193A (ko) * | 2012-04-23 | 2013-10-31 | 주식회사 동부하이텍 | 후면 수광 이미지 센서와 그 제조방법 |
US8823096B2 (en) | 2012-06-01 | 2014-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vertical power MOSFET and methods for forming the same |
US9130060B2 (en) | 2012-07-11 | 2015-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit having a vertical power MOS transistor |
US8669611B2 (en) | 2012-07-11 | 2014-03-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for power MOS transistor |
CN103928513B (zh) * | 2013-01-15 | 2017-03-29 | 无锡华润上华半导体有限公司 | 一种沟槽dmos器件及其制作方法 |
US8999783B2 (en) * | 2013-02-06 | 2015-04-07 | Infineon Technologies Austria Ag | Method for producing a semiconductor device with a vertical dielectric layer |
US9159652B2 (en) | 2013-02-25 | 2015-10-13 | Stmicroelectronics S.R.L. | Electronic device comprising at least a chip enclosed in a package and a corresponding assembly process |
CN104218078B (zh) * | 2013-06-05 | 2017-11-07 | 帅群微电子股份有限公司 | 具有漏极在顶部的功率晶体管及其形成方法 |
US9559198B2 (en) * | 2013-08-27 | 2017-01-31 | Nxp Usa, Inc. | Semiconductor device and method of manufacture therefor |
EP3120387A4 (de) * | 2014-03-20 | 2017-10-25 | Skokie Swift Corporation | Vertikaler feldeffekttransistor mit scheibenförmigem gate |
US9425304B2 (en) | 2014-08-21 | 2016-08-23 | Vishay-Siliconix | Transistor structure with improved unclamped inductive switching immunity |
JP2016062967A (ja) * | 2014-09-16 | 2016-04-25 | 株式会社東芝 | 半導体装置およびその製造方法 |
US9837526B2 (en) | 2014-12-08 | 2017-12-05 | Nxp Usa, Inc. | Semiconductor device wtih an interconnecting semiconductor electrode between first and second semiconductor electrodes and method of manufacture therefor |
US9691751B2 (en) * | 2014-12-15 | 2017-06-27 | Texas Instruments Incorporated | In-situ doped polysilicon filler for trenches |
US9559158B2 (en) | 2015-01-12 | 2017-01-31 | The Hong Kong University Of Science And Technology | Method and apparatus for an integrated capacitor |
US20160247879A1 (en) * | 2015-02-23 | 2016-08-25 | Polar Semiconductor, Llc | Trench semiconductor device layout configurations |
DE102015108091A1 (de) * | 2015-05-21 | 2016-11-24 | Infineon Technologies Dresden Gmbh | Transistoranordnung mit Leistungstransistoren und spannungslimitierenden Bauteilen |
US10348295B2 (en) | 2015-11-19 | 2019-07-09 | Nxp Usa, Inc. | Packaged unidirectional power transistor and control circuit therefore |
CN105938848A (zh) * | 2016-02-03 | 2016-09-14 | 杭州立昂微电子股份有限公司 | 一种用于芯片级封装的肖特基芯片 |
CN105938849A (zh) * | 2016-02-03 | 2016-09-14 | 杭州立昂微电子股份有限公司 | 一种用于芯片级封装的肖特基芯片的制造方法 |
CN105826288B (zh) * | 2016-03-22 | 2019-08-13 | 上海朕芯微电子科技有限公司 | 功率器件的csp封装结构及其制造方法 |
DE102016107203B4 (de) * | 2016-04-19 | 2021-12-23 | Infineon Technologies Austria Ag | Leistungshalbleiterbauelementgraben mit Feldplatte und Gateelektrode und Verfahren zur Herstellung |
CN105762193A (zh) * | 2016-04-28 | 2016-07-13 | 上海格瑞宝电子有限公司 | 一种mosfet及其制备方法 |
CN105845735A (zh) * | 2016-04-28 | 2016-08-10 | 上海格瑞宝电子有限公司 | 一种mosfet及其制备方法 |
JP6923303B2 (ja) * | 2016-10-20 | 2021-08-18 | ローム株式会社 | ダイオード素子 |
JP2019046991A (ja) * | 2017-09-04 | 2019-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
EP3474318A1 (de) | 2017-10-23 | 2019-04-24 | Nexperia B.V. | Halbleiterbauelement und verfahren zur herstellung |
CN107978632B (zh) * | 2017-11-30 | 2020-06-16 | 电子科技大学 | 多沟道的横向高压器件 |
CN110620143A (zh) * | 2018-06-20 | 2019-12-27 | 夏令 | 一种混合沟道化合物半导体器件 |
US11031281B2 (en) * | 2019-06-04 | 2021-06-08 | Globalfoundries Singapore Pte. Ltd. | Semiconductor devices and methods of fabricating a deep trench isolation structure |
JP7495257B2 (ja) * | 2020-03-24 | 2024-06-04 | 株式会社東海理化電機製作所 | 半導体集積回路、および半導体集積回路の製造方法 |
KR102374125B1 (ko) | 2020-08-20 | 2022-03-11 | 주식회사 키파운드리 | 수직 dmos 반도체 소자 및 그 제조방법 |
US11670693B2 (en) | 2021-01-28 | 2023-06-06 | Semiconductor Components Industries, Llc | Trench gate field-effect transistors with drain runner |
CN116978954A (zh) * | 2023-09-25 | 2023-10-31 | 深圳天狼芯半导体有限公司 | 一种沟槽型mosfet器件及制作方法 |
Family Cites Families (375)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3404295A (en) | 1964-11-30 | 1968-10-01 | Motorola Inc | High frequency and voltage transistor with added region for punch-through protection |
US3412297A (en) | 1965-12-16 | 1968-11-19 | United Aircraft Corp | Mos field-effect transistor with a onemicron vertical channel |
US3497777A (en) * | 1967-06-13 | 1970-02-24 | Stanislas Teszner | Multichannel field-effect semi-conductor device |
US3564356A (en) * | 1968-10-24 | 1971-02-16 | Tektronix Inc | High voltage integrated circuit transistor |
US3660697A (en) | 1970-02-16 | 1972-05-02 | Bell Telephone Labor Inc | Monolithic semiconductor apparatus adapted for sequential charge transfer |
US4003072A (en) * | 1972-04-20 | 1977-01-11 | Sony Corporation | Semiconductor device with high voltage breakdown resistance |
US4011105A (en) * | 1975-09-15 | 1977-03-08 | Mos Technology, Inc. | Field inversion control for n-channel device integrated circuits |
US4337474A (en) | 1978-08-31 | 1982-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
US4638344A (en) * | 1979-10-09 | 1987-01-20 | Cardwell Jr Walter T | Junction field-effect transistor controlled by merged depletion regions |
US4698653A (en) | 1979-10-09 | 1987-10-06 | Cardwell Jr Walter T | Semiconductor devices controlled by depletion regions |
US4338616A (en) | 1980-02-19 | 1982-07-06 | Xerox Corporation | Self-aligned Schottky metal semi-conductor field effect transistor with buried source and drain |
US4345265A (en) | 1980-04-14 | 1982-08-17 | Supertex, Inc. | MOS Power transistor with improved high-voltage capability |
US4868624A (en) | 1980-05-09 | 1989-09-19 | Regents Of The University Of Minnesota | Channel collector transistor |
US4300150A (en) | 1980-06-16 | 1981-11-10 | North American Philips Corporation | Lateral double-diffused MOS transistor device |
US4326332A (en) * | 1980-07-28 | 1982-04-27 | International Business Machines Corp. | Method of making a high density V-MOS memory array |
EP0051693B1 (de) * | 1980-11-12 | 1985-06-19 | Ibm Deutschland Gmbh | Elektrisch umschaltbarer Festwertspeicher |
US4324038A (en) * | 1980-11-24 | 1982-04-13 | Bell Telephone Laboratories, Incorporated | Method of fabricating MOS field effect transistors |
US4969028A (en) | 1980-12-02 | 1990-11-06 | General Electric Company | Gate enhanced rectifier |
GB2089119A (en) | 1980-12-10 | 1982-06-16 | Philips Electronic Associated | High voltage semiconductor devices |
US4974059A (en) | 1982-12-21 | 1990-11-27 | International Rectifier Corporation | Semiconductor high-power mosfet device |
JPS6016420A (ja) * | 1983-07-08 | 1985-01-28 | Mitsubishi Electric Corp | 選択的エピタキシヤル成長方法 |
US4639761A (en) * | 1983-12-16 | 1987-01-27 | North American Philips Corporation | Combined bipolar-field effect transistor resurf devices |
US4568958A (en) * | 1984-01-03 | 1986-02-04 | General Electric Company | Inversion-mode insulated-gate gallium arsenide field-effect transistors |
FR2566179B1 (fr) * | 1984-06-14 | 1986-08-22 | Commissariat Energie Atomique | Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement |
US5208657A (en) | 1984-08-31 | 1993-05-04 | Texas Instruments Incorporated | DRAM Cell with trench capacitor and vertical channel in substrate |
US4824793A (en) * | 1984-09-27 | 1989-04-25 | Texas Instruments Incorporated | Method of making DRAM cell with trench capacitor |
US4694313A (en) | 1985-02-19 | 1987-09-15 | Harris Corporation | Conductivity modulated semiconductor structure |
US4673962A (en) | 1985-03-21 | 1987-06-16 | Texas Instruments Incorporated | Vertical DRAM cell and method |
US4774556A (en) | 1985-07-25 | 1988-09-27 | Nippondenso Co., Ltd. | Non-volatile semiconductor memory device |
US5262336A (en) | 1986-03-21 | 1993-11-16 | Advanced Power Technology, Inc. | IGBT process to produce platinum lifetime control |
US5034785A (en) | 1986-03-24 | 1991-07-23 | Siliconix Incorporated | Planar vertical channel DMOS structure |
US4767722A (en) | 1986-03-24 | 1988-08-30 | Siliconix Incorporated | Method for making planar vertical channel DMOS structures |
US4716126A (en) | 1986-06-05 | 1987-12-29 | Siliconix Incorporated | Fabrication of double diffused metal oxide semiconductor transistor |
US5607511A (en) | 1992-02-21 | 1997-03-04 | International Business Machines Corporation | Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers |
US4746630A (en) | 1986-09-17 | 1988-05-24 | Hewlett-Packard Company | Method for producing recessed field oxide with improved sidewall characteristics |
US4941026A (en) | 1986-12-05 | 1990-07-10 | General Electric Company | Semiconductor devices exhibiting minimum on-resistance |
JP2577330B2 (ja) | 1986-12-11 | 1997-01-29 | 新技術事業団 | 両面ゲ−ト静電誘導サイリスタの製造方法 |
US5105243A (en) * | 1987-02-26 | 1992-04-14 | Kabushiki Kaisha Toshiba | Conductivity-modulation metal oxide field effect transistor with single gate structure |
US4821095A (en) * | 1987-03-12 | 1989-04-11 | General Electric Company | Insulated gate semiconductor device with extra short grid and method of fabrication |
US5035312A (en) | 1987-03-25 | 1991-07-30 | Kabushiki Kaisha Komatsu Seisakusho | Apparatus for controlling hydraulic pressure for clutch |
US4745079A (en) | 1987-03-30 | 1988-05-17 | Motorola, Inc. | Method for fabricating MOS transistors having gates with different work functions |
US4801986A (en) * | 1987-04-03 | 1989-01-31 | General Electric Company | Vertical double diffused metal oxide semiconductor VDMOS device with increased safe operating area and method |
US4823176A (en) * | 1987-04-03 | 1989-04-18 | General Electric Company | Vertical double diffused metal oxide semiconductor (VDMOS) device including high voltage junction exhibiting increased safe operating area |
US5164325A (en) | 1987-10-08 | 1992-11-17 | Siliconix Incorporated | Method of making a vertical current flow field effect transistor |
US4893160A (en) * | 1987-11-13 | 1990-01-09 | Siliconix Incorporated | Method for increasing the performance of trenched devices and the resulting structure |
US4914058A (en) * | 1987-12-29 | 1990-04-03 | Siliconix Incorporated | Grooved DMOS process with varying gate dielectric thickness |
EP0332822A1 (de) | 1988-02-22 | 1989-09-20 | Asea Brown Boveri Ag | Feldeffektgesteuertes, bipolares Leistungshalbleiter-Bauelement sowie Verfahren zu seiner Herstellung |
US4967245A (en) | 1988-03-14 | 1990-10-30 | Siliconix Incorporated | Trench power MOSFET device |
US5283201A (en) * | 1988-05-17 | 1994-02-01 | Advanced Power Technology, Inc. | High density power device fabrication process |
KR0173111B1 (ko) | 1988-06-02 | 1999-02-01 | 야마무라 가쯔미 | 트렌치 게이트 mos fet |
US4961100A (en) | 1988-06-20 | 1990-10-02 | General Electric Company | Bidirectional field effect semiconductor device and circuit |
JPH0216763A (ja) * | 1988-07-05 | 1990-01-19 | Toshiba Corp | 半導体装置の製造方法 |
US4853345A (en) | 1988-08-22 | 1989-08-01 | Delco Electronics Corporation | Process for manufacture of a vertical DMOS transistor |
US5268311A (en) | 1988-09-01 | 1993-12-07 | International Business Machines Corporation | Method for forming a thin dielectric layer on a substrate |
US5156989A (en) | 1988-11-08 | 1992-10-20 | Siliconix, Incorporated | Complementary, isolated DMOS IC technology |
US5346834A (en) | 1988-11-21 | 1994-09-13 | Hitachi, Ltd. | Method for manufacturing a semiconductor device and a semiconductor memory device |
US5072266A (en) | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
US5111253A (en) | 1989-05-09 | 1992-05-05 | General Electric Company | Multicellular FET having a Schottky diode merged therewith |
US4992390A (en) * | 1989-07-06 | 1991-02-12 | General Electric Company | Trench gate structure with thick bottom oxide |
EP0450082B1 (de) | 1989-08-31 | 2004-04-28 | Denso Corporation | Bipolarer transistor mit isolierter steuerelektrode |
US5248894A (en) | 1989-10-03 | 1993-09-28 | Harris Corporation | Self-aligned channel stop for trench-isolated island |
US5134448A (en) | 1990-01-29 | 1992-07-28 | Motorola, Inc. | MOSFET with substrate source contact |
US5023196A (en) | 1990-01-29 | 1991-06-11 | Motorola Inc. | Method for forming a MOSFET with substrate source contact |
US5242845A (en) | 1990-06-13 | 1993-09-07 | Kabushiki Kaisha Toshiba | Method of production of vertical MOS transistor |
US5071782A (en) | 1990-06-28 | 1991-12-10 | Texas Instruments Incorporated | Vertical memory cell array and method of fabrication |
US5079608A (en) * | 1990-11-06 | 1992-01-07 | Harris Corporation | Power MOSFET transistor circuit with active clamp |
EP0487022B1 (de) * | 1990-11-23 | 1997-04-23 | Texas Instruments Incorporated | Verfahren zum gleichzeitigen Herstellen eines Feldeffekttransistors mit isoliertem Gate und eines Bipolartransistors |
US5065273A (en) | 1990-12-04 | 1991-11-12 | International Business Machines Corporation | High capacity DRAM trench capacitor and methods of fabricating same |
US5684320A (en) | 1991-01-09 | 1997-11-04 | Fujitsu Limited | Semiconductor device having transistor pair |
US5168331A (en) | 1991-01-31 | 1992-12-01 | Siliconix Incorporated | Power metal-oxide-semiconductor field effect transistor |
JP2825004B2 (ja) * | 1991-02-08 | 1998-11-18 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 側壁電荷結合撮像素子及びその製造方法 |
CN1019720B (zh) | 1991-03-19 | 1992-12-30 | 电子科技大学 | 半导体功率器件 |
US5164802A (en) | 1991-03-20 | 1992-11-17 | Harris Corporation | Power vdmosfet with schottky on lightly doped drain of lateral driver fet |
US5250450A (en) | 1991-04-08 | 1993-10-05 | Micron Technology, Inc. | Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance |
JP2603886B2 (ja) * | 1991-05-09 | 1997-04-23 | 日本電信電話株式会社 | 薄層soi型絶縁ゲート型電界効果トランジスタの製造方法 |
KR940002400B1 (ko) | 1991-05-15 | 1994-03-24 | 금성일렉트론 주식회사 | 리세스 게이트를 갖는 반도체장치의 제조방법 |
US5219793A (en) | 1991-06-03 | 1993-06-15 | Motorola Inc. | Method for forming pitch independent contacts and a semiconductor device having the same |
KR940006702B1 (ko) | 1991-06-14 | 1994-07-25 | 금성일렉트론 주식회사 | 모스패트의 제조방법 |
US5298761A (en) * | 1991-06-17 | 1994-03-29 | Nikon Corporation | Method and apparatus for exposure process |
JP2570022B2 (ja) | 1991-09-20 | 1997-01-08 | 株式会社日立製作所 | 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法 |
JPH0613627A (ja) | 1991-10-08 | 1994-01-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US5300452A (en) * | 1991-12-18 | 1994-04-05 | U.S. Philips Corporation | Method of manufacturing an optoelectronic semiconductor device |
JPH05304297A (ja) | 1992-01-29 | 1993-11-16 | Nec Corp | 電力用半導体装置およびその製造方法 |
US5283452A (en) * | 1992-02-14 | 1994-02-01 | Hughes Aircraft Company | Distributed cell monolithic mircowave integrated circuit (MMIC) field-effect transistor (FET) amplifier |
IT1254799B (it) | 1992-02-18 | 1995-10-11 | St Microelectronics Srl | Transistore vdmos con migliorate caratteristiche di tenuta di tensione. |
US5315142A (en) | 1992-03-23 | 1994-05-24 | International Business Machines Corporation | High performance trench EEPROM cell |
JP2904635B2 (ja) | 1992-03-30 | 1999-06-14 | 株式会社東芝 | 半導体装置およびその製造方法 |
US5554862A (en) | 1992-03-31 | 1996-09-10 | Kabushiki Kaisha Toshiba | Power semiconductor device |
JPH06196723A (ja) * | 1992-04-28 | 1994-07-15 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US5640034A (en) | 1992-05-18 | 1997-06-17 | Texas Instruments Incorporated | Top-drain trench based resurf DMOS transistor structure |
US5233215A (en) | 1992-06-08 | 1993-08-03 | North Carolina State University At Raleigh | Silicon carbide power MOSFET with floating field ring and floating field plate |
US5430324A (en) | 1992-07-23 | 1995-07-04 | Siliconix, Incorporated | High voltage transistor having edge termination utilizing trench technology |
US5558313A (en) | 1992-07-24 | 1996-09-24 | Siliconix Inorporated | Trench field effect transistor with reduced punch-through susceptibility and low RDSon |
US5910669A (en) | 1992-07-24 | 1999-06-08 | Siliconix Incorporated | Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof |
US5281548A (en) * | 1992-07-28 | 1994-01-25 | Micron Technology, Inc. | Plug-based floating gate memory |
US5294824A (en) * | 1992-07-31 | 1994-03-15 | Motorola, Inc. | High voltage transistor having reduced on-resistance |
GB9216599D0 (en) | 1992-08-05 | 1992-09-16 | Philips Electronics Uk Ltd | A semiconductor device comprising a vertical insulated gate field effect device and a method of manufacturing such a device |
US5300447A (en) * | 1992-09-29 | 1994-04-05 | Texas Instruments Incorporated | Method of manufacturing a minimum scaled transistor |
JPH06163907A (ja) | 1992-11-20 | 1994-06-10 | Hitachi Ltd | 電圧駆動型半導体装置 |
US5275965A (en) * | 1992-11-25 | 1994-01-04 | Micron Semiconductor, Inc. | Trench isolation using gated sidewalls |
US5326711A (en) | 1993-01-04 | 1994-07-05 | Texas Instruments Incorporated | High performance high voltage vertical transistor and method of fabrication |
DE4300806C1 (de) | 1993-01-14 | 1993-12-23 | Siemens Ag | Verfahren zur Herstellung von vertikalen MOS-Transistoren |
US5418376A (en) | 1993-03-02 | 1995-05-23 | Toyo Denki Seizo Kabushiki Kaisha | Static induction semiconductor device with a distributed main electrode structure and static induction semiconductor device with a static induction main electrode shorted structure |
US5341011A (en) | 1993-03-15 | 1994-08-23 | Siliconix Incorporated | Short channel trenched DMOS transistor |
DE4309764C2 (de) | 1993-03-25 | 1997-01-30 | Siemens Ag | Leistungs-MOSFET |
GB9306895D0 (en) * | 1993-04-01 | 1993-05-26 | Philips Electronics Uk Ltd | A method of manufacturing a semiconductor device comprising an insulated gate field effect device |
KR960012585B1 (en) * | 1993-06-25 | 1996-09-23 | Samsung Electronics Co Ltd | Transistor structure and the method for manufacturing the same |
US5349224A (en) | 1993-06-30 | 1994-09-20 | Purdue Research Foundation | Integrable MOS and IGBT devices having trench gate structure |
US5371396A (en) | 1993-07-02 | 1994-12-06 | Thunderbird Technologies, Inc. | Field effect transistor having polycrystalline silicon gate junction |
US5365102A (en) | 1993-07-06 | 1994-11-15 | North Carolina State University | Schottky barrier rectifier with MOS trench |
BE1007283A3 (nl) | 1993-07-12 | 1995-05-09 | Philips Electronics Nv | Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen. |
JPH07122749A (ja) | 1993-09-01 | 1995-05-12 | Toshiba Corp | 半導体装置及びその製造方法 |
JP3400846B2 (ja) | 1994-01-20 | 2003-04-28 | 三菱電機株式会社 | トレンチ構造を有する半導体装置およびその製造方法 |
US5429977A (en) | 1994-03-11 | 1995-07-04 | Industrial Technology Research Institute | Method for forming a vertical transistor with a stacked capacitor DRAM cell |
US5434435A (en) | 1994-05-04 | 1995-07-18 | North Carolina State University | Trench gate lateral MOSFET |
DE4417150C2 (de) * | 1994-05-17 | 1996-03-14 | Siemens Ag | Verfahren zur Herstellung einer Anordnung mit selbstverstärkenden dynamischen MOS-Transistorspeicherzellen |
US5454435A (en) | 1994-05-25 | 1995-10-03 | Reinhardt; Lisa | Device for facilitating insertion of a beach umbrella in sand |
US5405794A (en) | 1994-06-14 | 1995-04-11 | Philips Electronics North America Corporation | Method of producing VDMOS device of increased power density |
US5424231A (en) | 1994-08-09 | 1995-06-13 | United Microelectronics Corp. | Method for manufacturing a VDMOS transistor |
US5583368A (en) * | 1994-08-11 | 1996-12-10 | International Business Machines Corporation | Stacked devices |
EP0698919B1 (de) | 1994-08-15 | 2002-01-16 | Siliconix Incorporated | Verfahren zum Herstellen eines DMOS-Transistors mit Grabenstruktur unter Verwendung von sieben Masken |
US5581100A (en) | 1994-08-30 | 1996-12-03 | International Rectifier Corporation | Trench depletion MOSFET |
JP3708998B2 (ja) | 1994-11-04 | 2005-10-19 | シーメンス アクチエンゲゼルシヤフト | 電界効果により制御可能の半導体デバイスの製造方法 |
US5583065A (en) | 1994-11-23 | 1996-12-10 | Sony Corporation | Method of making a MOS semiconductor device |
US5674766A (en) * | 1994-12-30 | 1997-10-07 | Siliconix Incorporated | Method of making a trench MOSFET with multi-resistivity drain to provide low on-resistance by varying dopant concentration in epitaxial layer |
US6008520A (en) | 1994-12-30 | 1999-12-28 | Siliconix Incorporated | Trench MOSFET with heavily doped delta layer to provide low on- resistance |
US5597765A (en) * | 1995-01-10 | 1997-01-28 | Siliconix Incorporated | Method for making termination structure for power MOSFET |
JPH08204179A (ja) | 1995-01-26 | 1996-08-09 | Fuji Electric Co Ltd | 炭化ケイ素トレンチmosfet |
US5670803A (en) | 1995-02-08 | 1997-09-23 | International Business Machines Corporation | Three-dimensional SRAM trench structure and fabrication method therefor |
JP3325736B2 (ja) | 1995-02-09 | 2002-09-17 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
DE69602114T2 (de) | 1995-02-10 | 1999-08-19 | Siliconix Inc. | Graben-Feldeffekttransistor mit PN-Verarmungsschicht-Barriere |
JP3291957B2 (ja) | 1995-02-17 | 2002-06-17 | 富士電機株式会社 | 縦型トレンチmisfetおよびその製造方法 |
US5595927A (en) * | 1995-03-17 | 1997-01-21 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for making self-aligned source/drain mask ROM memory cell using trench etched channel |
US5592005A (en) * | 1995-03-31 | 1997-01-07 | Siliconix Incorporated | Punch-through field effect transistor |
US5554552A (en) | 1995-04-03 | 1996-09-10 | Taiwan Semiconductor Manufacturing Company | PN junction floating gate EEPROM, flash EPROM device and method of manufacture thereof |
US5744372A (en) | 1995-04-12 | 1998-04-28 | National Semiconductor Corporation | Fabrication of complementary field-effect transistors each having multi-part channel |
JPH08306914A (ja) * | 1995-04-27 | 1996-11-22 | Nippondenso Co Ltd | 半導体装置およびその製造方法 |
US5567634A (en) | 1995-05-01 | 1996-10-22 | National Semiconductor Corporation | Method of fabricating self-aligned contact trench DMOS transistors |
JP3303601B2 (ja) * | 1995-05-19 | 2002-07-22 | 日産自動車株式会社 | 溝型半導体装置 |
KR0143459B1 (ko) | 1995-05-22 | 1998-07-01 | 한민구 | 모오스 게이트형 전력 트랜지스터 |
US6140678A (en) | 1995-06-02 | 2000-10-31 | Siliconix Incorporated | Trench-gated power MOSFET with protective diode |
US6049108A (en) | 1995-06-02 | 2000-04-11 | Siliconix Incorporated | Trench-gated MOSFET with bidirectional voltage clamping |
US5648670A (en) | 1995-06-07 | 1997-07-15 | Sgs-Thomson Microelectronics, Inc. | Trench MOS-gated device with a minimum number of masks |
GB9512089D0 (en) | 1995-06-14 | 1995-08-09 | Evans Jonathan L | Semiconductor device fabrication |
US5689128A (en) | 1995-08-21 | 1997-11-18 | Siliconix Incorporated | High density trenched DMOS transistor |
US5629543A (en) | 1995-08-21 | 1997-05-13 | Siliconix Incorporated | Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness |
KR100199997B1 (ko) | 1995-09-06 | 1999-07-01 | 오카메 히로무 | 탄화규소 반도체장치 |
US5847464A (en) | 1995-09-27 | 1998-12-08 | Sgs-Thomson Microelectronics, Inc. | Method for forming controlled voids in interlevel dielectric |
US5879971A (en) * | 1995-09-28 | 1999-03-09 | Motorola Inc. | Trench random access memory cell and method of formation |
US5705409A (en) * | 1995-09-28 | 1998-01-06 | Motorola Inc. | Method for forming trench transistor structure |
US5973367A (en) | 1995-10-13 | 1999-10-26 | Siliconix Incorporated | Multiple gated MOSFET for use in DC-DC converter |
US5616945A (en) | 1995-10-13 | 1997-04-01 | Siliconix Incorporated | Multiple gated MOSFET for use in DC-DC converter |
US5949124A (en) | 1995-10-31 | 1999-09-07 | Motorola, Inc. | Edge termination structure |
US6037632A (en) * | 1995-11-06 | 2000-03-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
KR0159075B1 (ko) | 1995-11-11 | 1998-12-01 | 김광호 | 트렌치 dmos장치 및 그의 제조방법 |
US5721148A (en) * | 1995-12-07 | 1998-02-24 | Fuji Electric Co. | Method for manufacturing MOS type semiconductor device |
US5780343A (en) | 1995-12-20 | 1998-07-14 | National Semiconductor Corporation | Method of producing high quality silicon surface for selective epitaxial growth of silicon |
US5637898A (en) | 1995-12-22 | 1997-06-10 | North Carolina State University | Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance |
US6097063A (en) | 1996-01-22 | 2000-08-01 | Fuji Electric Co., Ltd. | Semiconductor device having a plurality of parallel drift regions |
DE59707158D1 (de) * | 1996-02-05 | 2002-06-06 | Infineon Technologies Ag | Durch feldeffekt steuerbares halbleiterbauelement |
US6084268A (en) | 1996-03-05 | 2000-07-04 | Semiconductor Components Industries, Llc | Power MOSFET device having low on-resistance and method |
US5821583A (en) | 1996-03-06 | 1998-10-13 | Siliconix Incorporated | Trenched DMOS transistor with lightly doped tub |
US5814858A (en) | 1996-03-15 | 1998-09-29 | Siliconix Incorporated | Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer |
DE19611045C1 (de) | 1996-03-20 | 1997-05-22 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
EP0798785B1 (de) | 1996-03-29 | 2003-12-03 | STMicroelectronics S.r.l. | Hochspannungsfester MOS-Transistor und Verfahren zur Herstellung |
US5895951A (en) | 1996-04-05 | 1999-04-20 | Megamos Corporation | MOSFET structure and fabrication process implemented by forming deep and narrow doping regions through doping trenches |
US5770878A (en) | 1996-04-10 | 1998-06-23 | Harris Corporation | Trench MOS gate device |
US5767004A (en) | 1996-04-22 | 1998-06-16 | Chartered Semiconductor Manufacturing, Ltd. | Method for forming a low impurity diffusion polysilicon layer |
US5719409A (en) * | 1996-06-06 | 1998-02-17 | Cree Research, Inc. | Silicon carbide metal-insulator semiconductor field effect transistor |
EP2043158B1 (de) | 1996-07-19 | 2013-05-15 | SILICONIX Incorporated | Dmos grabentransistor mit grabenbodenimplantation |
US5808340A (en) | 1996-09-18 | 1998-09-15 | Advanced Micro Devices, Inc. | Short channel self aligned VMOS field effect transistor |
DE19638438A1 (de) | 1996-09-19 | 1998-04-02 | Siemens Ag | Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement |
DE19638439C2 (de) | 1996-09-19 | 2000-06-15 | Siemens Ag | Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement und Herstellungsverfahren |
JP2891205B2 (ja) | 1996-10-21 | 1999-05-17 | 日本電気株式会社 | 半導体集積回路の製造方法 |
US5972741A (en) | 1996-10-31 | 1999-10-26 | Sanyo Electric Co., Ltd. | Method of manufacturing semiconductor device |
JP3397057B2 (ja) * | 1996-11-01 | 2003-04-14 | 日産自動車株式会社 | 半導体装置 |
US6168983B1 (en) * | 1996-11-05 | 2001-01-02 | Power Integrations, Inc. | Method of making a high-voltage transistor with multiple lateral conduction layers |
US6207994B1 (en) * | 1996-11-05 | 2001-03-27 | Power Integrations, Inc. | High-voltage transistor with multi-layer conduction region |
KR100233832B1 (ko) | 1996-12-14 | 1999-12-01 | 정선종 | 반도체 소자의 트랜지스터 및 그 제조방법 |
US6011298A (en) * | 1996-12-31 | 2000-01-04 | Stmicroelectronics, Inc. | High voltage termination with buried field-shaping region |
JPH10256550A (ja) | 1997-01-09 | 1998-09-25 | Toshiba Corp | 半導体装置 |
KR100218260B1 (ko) | 1997-01-14 | 1999-09-01 | 김덕중 | 트랜치 게이트형 모스트랜지스터의 제조방법 |
JP3938964B2 (ja) * | 1997-02-10 | 2007-06-27 | 三菱電機株式会社 | 高耐圧半導体装置およびその製造方法 |
US5877528A (en) * | 1997-03-03 | 1999-03-02 | Megamos Corporation | Structure to provide effective channel-stop in termination areas for trenched power transistors |
US6057558A (en) | 1997-03-05 | 2000-05-02 | Denson Corporation | Silicon carbide semiconductor device and manufacturing method thereof |
US5981354A (en) | 1997-03-12 | 1999-11-09 | Advanced Micro Devices, Inc. | Semiconductor fabrication employing a flowable oxide to enhance planarization in a shallow trench isolation process |
KR100225409B1 (ko) * | 1997-03-27 | 1999-10-15 | 김덕중 | 트렌치 디-모오스 및 그의 제조 방법 |
US6163052A (en) | 1997-04-04 | 2000-12-19 | Advanced Micro Devices, Inc. | Trench-gated vertical combination JFET and MOSFET devices |
US5879994A (en) * | 1997-04-15 | 1999-03-09 | National Semiconductor Corporation | Self-aligned method of fabricating terrace gate DMOS transistor |
US5972332A (en) | 1997-04-16 | 1999-10-26 | The Regents Of The University Of Michigan | Wound treatment with keratinocytes on a solid support enclosed in a porous material |
US6281547B1 (en) | 1997-05-08 | 2001-08-28 | Megamos Corporation | Power transistor cells provided with reliable trenched source contacts connected to narrower source manufactured without a source mask |
JPH113936A (ja) | 1997-06-13 | 1999-01-06 | Nec Corp | 半導体装置の製造方法 |
JP3618517B2 (ja) | 1997-06-18 | 2005-02-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US6096608A (en) | 1997-06-30 | 2000-08-01 | Siliconix Incorporated | Bidirectional trench gated power mosfet with submerged body bus extending underneath gate trench |
US6110799A (en) | 1997-06-30 | 2000-08-29 | Intersil Corporation | Trench contact process |
US6037628A (en) * | 1997-06-30 | 2000-03-14 | Intersil Corporation | Semiconductor structures with trench contacts |
US5907776A (en) | 1997-07-11 | 1999-05-25 | Magepower Semiconductor Corp. | Method of forming a semiconductor structure having reduced threshold voltage and high punch-through tolerance |
DE19731495C2 (de) | 1997-07-22 | 1999-05-20 | Siemens Ag | Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung |
US5801082A (en) | 1997-08-18 | 1998-09-01 | Vanguard International Semiconductor Corporation | Method for making improved shallow trench isolation with dielectric studs for semiconductor integrated circuits |
JP3502531B2 (ja) * | 1997-08-28 | 2004-03-02 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US6239463B1 (en) | 1997-08-28 | 2001-05-29 | Siliconix Incorporated | Low resistance power MOSFET or other device containing silicon-germanium layer |
DE19740195C2 (de) * | 1997-09-12 | 1999-12-02 | Siemens Ag | Halbleiterbauelement mit Metall-Halbleiterübergang mit niedrigem Sperrstrom |
DE19743342C2 (de) | 1997-09-30 | 2002-02-28 | Infineon Technologies Ag | Feldeffekttransistor hoher Packungsdichte und Verfahren zu seiner Herstellung |
US5776813A (en) | 1997-10-06 | 1998-07-07 | Industrial Technology Research Institute | Process to manufacture a vertical gate-enhanced bipolar transistor |
US6121089A (en) | 1997-10-17 | 2000-09-19 | Intersil Corporation | Methods of forming power semiconductor devices having merged split-well body regions therein |
KR100249505B1 (ko) | 1997-10-28 | 2000-03-15 | 정선종 | 수평형 이중 확산 전력 소자의 제조 방법 |
US6337499B1 (en) * | 1997-11-03 | 2002-01-08 | Infineon Technologies Ag | Semiconductor component |
US5943581A (en) | 1997-11-05 | 1999-08-24 | Vanguard International Semiconductor Corporation | Method of fabricating a buried reservoir capacitor structure for high-density dynamic random access memory (DRAM) circuits |
US6005271A (en) | 1997-11-05 | 1999-12-21 | Magepower Semiconductor Corp. | Semiconductor cell array with high packing density |
GB9723468D0 (en) | 1997-11-07 | 1998-01-07 | Zetex Plc | Method of semiconductor device fabrication |
US6081009A (en) | 1997-11-10 | 2000-06-27 | Intersil Corporation | High voltage mosfet structure |
US6429481B1 (en) * | 1997-11-14 | 2002-08-06 | Fairchild Semiconductor Corporation | Field effect transistor and method of its manufacture |
US6426260B1 (en) | 1997-12-02 | 2002-07-30 | Magepower Semiconductor Corp. | Switching speed improvement in DMO by implanting lightly doped region under gate |
JPH11204782A (ja) | 1998-01-08 | 1999-07-30 | Toshiba Corp | 半導体装置およびその製造方法 |
EP1050908B1 (de) | 1998-01-22 | 2016-01-20 | Mitsubishi Denki Kabushiki Kaisha | Bipolare halbleiteranordnung mit isolierter gateelektrode |
US6396102B1 (en) | 1998-01-27 | 2002-05-28 | Fairchild Semiconductor Corporation | Field coupled power MOSFET bus architecture using trench technology |
US5900663A (en) | 1998-02-07 | 1999-05-04 | Xemod, Inc. | Quasi-mesh gate structure for lateral RF MOS devices |
US5949104A (en) | 1998-02-07 | 1999-09-07 | Xemod, Inc. | Source connection structure for lateral RF MOS devices |
GB9826291D0 (en) | 1998-12-02 | 1999-01-20 | Koninkl Philips Electronics Nv | Field-effect semi-conductor devices |
DE19808348C1 (de) | 1998-02-27 | 1999-06-24 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
US6373100B1 (en) | 1998-03-04 | 2002-04-16 | Semiconductor Components Industries Llc | Semiconductor device and method for fabricating the same |
JP3641547B2 (ja) | 1998-03-25 | 2005-04-20 | 株式会社豊田中央研究所 | 横型mos素子を含む半導体装置 |
US5897343A (en) | 1998-03-30 | 1999-04-27 | Motorola, Inc. | Method of making a power switching trench MOSFET having aligned source regions |
JP2002503401A (ja) | 1998-04-08 | 2002-01-29 | シーメンス アクチエンゲゼルシヤフト | プレーナ構造用の高耐圧コーナー部シール体 |
US5945724A (en) * | 1998-04-09 | 1999-08-31 | Micron Technology, Inc. | Trench isolation region for semiconductor device |
US6137152A (en) | 1998-04-22 | 2000-10-24 | Texas Instruments - Acer Incorporated | Planarized deep-shallow trench isolation for CMOS/bipolar devices |
US6262453B1 (en) | 1998-04-24 | 2001-07-17 | Magepower Semiconductor Corp. | Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate |
US6150697A (en) | 1998-04-30 | 2000-11-21 | Denso Corporation | Semiconductor apparatus having high withstand voltage |
US6303969B1 (en) | 1998-05-01 | 2001-10-16 | Allen Tan | Schottky diode with dielectric trench |
US6063678A (en) | 1998-05-04 | 2000-05-16 | Xemod, Inc. | Fabrication of lateral RF MOS devices with enhanced RF properties |
US6048772A (en) | 1998-05-04 | 2000-04-11 | Xemod, Inc. | Method for fabricating a lateral RF MOS device with an non-diffusion source-backside connection |
DE19820223C1 (de) * | 1998-05-06 | 1999-11-04 | Siemens Ag | Verfahren zum Herstellen einer Epitaxieschicht mit lateral veränderlicher Dotierung |
US6104054A (en) | 1998-05-13 | 2000-08-15 | Texas Instruments Incorporated | Space-efficient layout method to reduce the effect of substrate capacitance in dielectrically isolated process technologies |
US6015727A (en) * | 1998-06-08 | 2000-01-18 | Wanlass; Frank M. | Damascene formation of borderless contact MOS transistors |
US6064088A (en) | 1998-06-15 | 2000-05-16 | Xemod, Inc. | RF power MOSFET device with extended linear region of transconductance characteristic at low drain current |
DE19828191C1 (de) | 1998-06-24 | 1999-07-29 | Siemens Ag | Lateral-Hochspannungstransistor |
KR100372103B1 (ko) | 1998-06-30 | 2003-03-31 | 주식회사 하이닉스반도체 | 반도체소자의소자분리방법 |
US6054365A (en) | 1998-07-13 | 2000-04-25 | International Rectifier Corp. | Process for filling deep trenches with polysilicon and oxide |
US6156611A (en) | 1998-07-20 | 2000-12-05 | Motorola, Inc. | Method of fabricating vertical FET with sidewall gate electrode |
JP4090518B2 (ja) | 1998-07-23 | 2008-05-28 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP3988262B2 (ja) | 1998-07-24 | 2007-10-10 | 富士電機デバイステクノロジー株式会社 | 縦型超接合半導体素子およびその製造方法 |
JP4253374B2 (ja) | 1998-07-24 | 2009-04-08 | 千住金属工業株式会社 | プリント基板のはんだ付け方法および噴流はんだ槽 |
US6133634A (en) | 1998-08-05 | 2000-10-17 | Fairchild Semiconductor Corporation | High performance flip chip package |
DE19839970C2 (de) | 1998-09-02 | 2000-11-02 | Siemens Ag | Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung |
DE19841754A1 (de) | 1998-09-11 | 2000-03-30 | Siemens Ag | Schalttransistor mit reduzierten Schaltverlusten |
DE19843959B4 (de) * | 1998-09-24 | 2004-02-12 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleiterbauelements mit einem sperrenden pn-Übergang |
JP3382163B2 (ja) | 1998-10-07 | 2003-03-04 | 株式会社東芝 | 電力用半導体装置 |
US7462910B1 (en) | 1998-10-14 | 2008-12-09 | International Rectifier Corporation | P-channel trench MOSFET structure |
DE19848828C2 (de) * | 1998-10-22 | 2001-09-13 | Infineon Technologies Ag | Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit |
US6545316B1 (en) | 2000-06-23 | 2003-04-08 | Silicon Wireless Corporation | MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same |
US5998833A (en) | 1998-10-26 | 1999-12-07 | North Carolina State University | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
US6194741B1 (en) * | 1998-11-03 | 2001-02-27 | International Rectifier Corp. | MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance |
JP3951522B2 (ja) | 1998-11-11 | 2007-08-01 | 富士電機デバイステクノロジー株式会社 | 超接合半導体素子 |
JP3799888B2 (ja) | 1998-11-12 | 2006-07-19 | 富士電機デバイステクノロジー株式会社 | 超接合半導体素子およびその製造方法 |
US6291856B1 (en) | 1998-11-12 | 2001-09-18 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
US6156606A (en) | 1998-11-17 | 2000-12-05 | Siemens Aktiengesellschaft | Method of forming a trench capacitor using a rutile dielectric material |
JP2000156978A (ja) | 1998-11-17 | 2000-06-06 | Fuji Electric Co Ltd | ソフトスイッチング回路 |
US6084264A (en) | 1998-11-25 | 2000-07-04 | Siliconix Incorporated | Trench MOSFET having improved breakdown and on-resistance characteristics |
DE19854915C2 (de) * | 1998-11-27 | 2002-09-05 | Infineon Technologies Ag | MOS-Feldeffekttransistor mit Hilfselektrode |
GB9826041D0 (en) | 1998-11-28 | 1999-01-20 | Koninkl Philips Electronics Nv | Trench-gate semiconductor devices and their manufacture |
US6452230B1 (en) | 1998-12-23 | 2002-09-17 | International Rectifier Corporation | High voltage mosgated device with trenches to reduce on-resistance |
US6222229B1 (en) | 1999-02-18 | 2001-04-24 | Cree, Inc. | Self-aligned shield structure for realizing high frequency power MOSFET devices with improved reliability |
DE20022706U1 (de) * | 1999-02-24 | 2002-01-24 | Augusto, Carlos Jorge Ramiro Proenca, Lissabon/Lisboa | Misfet |
US6351018B1 (en) * | 1999-02-26 | 2002-02-26 | Fairchild Semiconductor Corporation | Monolithically integrated trench MOSFET and Schottky diode |
US6204097B1 (en) * | 1999-03-01 | 2001-03-20 | Semiconductor Components Industries, Llc | Semiconductor device and method of manufacture |
JP3751463B2 (ja) | 1999-03-23 | 2006-03-01 | 株式会社東芝 | 高耐圧半導体素子 |
DE19913375B4 (de) | 1999-03-24 | 2009-03-26 | Infineon Technologies Ag | Verfahren zur Herstellung einer MOS-Transistorstruktur |
JP3417336B2 (ja) | 1999-03-25 | 2003-06-16 | 関西日本電気株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
US6316806B1 (en) | 1999-03-31 | 2001-11-13 | Fairfield Semiconductor Corporation | Trench transistor with a self-aligned source |
US6188105B1 (en) * | 1999-04-01 | 2001-02-13 | Intersil Corporation | High density MOS-gated power device and process for forming same |
US6413822B2 (en) | 1999-04-22 | 2002-07-02 | Advanced Analogic Technologies, Inc. | Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer |
TW425701B (en) * | 1999-04-27 | 2001-03-11 | Taiwan Semiconductor Mfg | Manufacturing method of stack-type capacitor |
AU4702600A (en) | 1999-05-06 | 2000-11-21 | Cp Clare Corporation | High voltage mosfet structures |
WO2000068997A1 (en) | 1999-05-06 | 2000-11-16 | C.P. Clare Corporation | Mosfet with field reducing trenches in body region |
US6313482B1 (en) | 1999-05-17 | 2001-11-06 | North Carolina State University | Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein |
US6198127B1 (en) | 1999-05-19 | 2001-03-06 | Intersil Corporation | MOS-gated power device having extended trench and doping zone and process for forming same |
US6433385B1 (en) | 1999-05-19 | 2002-08-13 | Fairchild Semiconductor Corporation | MOS-gated power device having segmented trench and extended doping zone and process for forming same |
US6291298B1 (en) | 1999-05-25 | 2001-09-18 | Advanced Analogic Technologies, Inc. | Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses |
US6373098B1 (en) | 1999-05-25 | 2002-04-16 | Fairchild Semiconductor Corporation | Trench-gated device having trench walls formed by selective epitaxial growth and process for forming device |
US6191447B1 (en) * | 1999-05-28 | 2001-02-20 | Micro-Ohm Corporation | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same |
KR100773380B1 (ko) * | 1999-06-03 | 2007-11-06 | 제네럴 세미컨덕터, 인코포레이티드 | 전력 mosfet, 이를 형성하는 방법, 및 이 방법에 의해 형성되는 다른 전력 mosfet |
DE69938541D1 (de) | 1999-06-03 | 2008-05-29 | St Microelectronics Srl | Leistungshalbleiteranordnung mit einer Randabschlussstruktur mit einem Spannungsteiler |
DE50015742D1 (de) | 1999-06-25 | 2009-10-29 | Infineon Technologies Ag | Trench-mos-transistor |
JP3851744B2 (ja) | 1999-06-28 | 2006-11-29 | 株式会社東芝 | 半導体装置の製造方法 |
US6274905B1 (en) | 1999-06-30 | 2001-08-14 | Fairchild Semiconductor Corporation | Trench structure substantially filled with high-conductivity material |
GB9916370D0 (en) | 1999-07-14 | 1999-09-15 | Koninkl Philips Electronics Nv | Manufacture of semiconductor devices and material |
GB9916520D0 (en) | 1999-07-15 | 1999-09-15 | Koninkl Philips Electronics Nv | Manufacture of semiconductor devices and material |
GB9917099D0 (en) * | 1999-07-22 | 1999-09-22 | Koninkl Philips Electronics Nv | Cellular trench-gate field-effect transistors |
JP3971062B2 (ja) * | 1999-07-29 | 2007-09-05 | 株式会社東芝 | 高耐圧半導体装置 |
TW411553B (en) | 1999-08-04 | 2000-11-11 | Mosel Vitelic Inc | Method for forming curved oxide on bottom of trench |
JP4774580B2 (ja) | 1999-08-23 | 2011-09-14 | 富士電機株式会社 | 超接合半導体素子 |
US6077733A (en) | 1999-09-03 | 2000-06-20 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing self-aligned T-shaped gate through dual damascene |
US6566804B1 (en) | 1999-09-07 | 2003-05-20 | Motorola, Inc. | Field emission device and method of operation |
US20030060013A1 (en) * | 1999-09-24 | 2003-03-27 | Bruce D. Marchant | Method of manufacturing trench field effect transistors with trenched heavy body |
US6228727B1 (en) | 1999-09-27 | 2001-05-08 | Chartered Semiconductor Manufacturing, Ltd. | Method to form shallow trench isolations with rounded corners and reduced trench oxide recess |
GB9922764D0 (en) | 1999-09-28 | 1999-11-24 | Koninkl Philips Electronics Nv | Manufacture of trench-gate semiconductor devices |
JP3507732B2 (ja) | 1999-09-30 | 2004-03-15 | 株式会社東芝 | 半導体装置 |
US6271552B1 (en) | 1999-10-04 | 2001-08-07 | Xemod, Inc | Lateral RF MOS device with improved breakdown voltage |
US6222233B1 (en) | 1999-10-04 | 2001-04-24 | Xemod, Inc. | Lateral RF MOS device with improved drain structure |
US6103619A (en) | 1999-10-08 | 2000-08-15 | United Microelectronics Corp. | Method of forming a dual damascene structure on a semiconductor wafer |
JP4450122B2 (ja) | 1999-11-17 | 2010-04-14 | 株式会社デンソー | 炭化珪素半導体装置 |
US6184092B1 (en) * | 1999-11-23 | 2001-02-06 | Mosel Vitelic Inc. | Self-aligned contact for trench DMOS transistors |
GB9929613D0 (en) | 1999-12-15 | 2000-02-09 | Koninkl Philips Electronics Nv | Manufacture of semiconductor material and devices using that material |
US20030235936A1 (en) | 1999-12-16 | 2003-12-25 | Snyder John P. | Schottky barrier CMOS device and method |
US6461918B1 (en) | 1999-12-20 | 2002-10-08 | Fairchild Semiconductor Corporation | Power MOS device with improved gate charge performance |
US6285060B1 (en) | 1999-12-30 | 2001-09-04 | Siliconix Incorporated | Barrier accumulation-mode MOSFET |
US6346469B1 (en) * | 2000-01-03 | 2002-02-12 | Motorola, Inc. | Semiconductor device and a process for forming the semiconductor device |
GB0002235D0 (en) | 2000-02-02 | 2000-03-22 | Koninkl Philips Electronics Nv | Trenched schottky rectifiers |
KR100320683B1 (ko) | 2000-02-03 | 2002-01-17 | 윤종용 | 스탠바이 전류불량 구제기능을 가지는 반도체 메모리 장치 |
JP4765012B2 (ja) | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置及びその製造方法 |
KR100699552B1 (ko) | 2000-02-10 | 2007-03-26 | 인터내쇼널 렉티파이어 코포레이션 | 단일면 상에 돌출 접촉부를 갖는 수직 전도성의 플립칩디바이스 |
US6376878B1 (en) | 2000-02-11 | 2002-04-23 | Fairchild Semiconductor Corporation | MOS-gated devices with alternating zones of conductivity |
GB0003185D0 (en) | 2000-02-12 | 2000-04-05 | Koninkl Philips Electronics Nv | An insulated gate field effect device |
GB0003184D0 (en) | 2000-02-12 | 2000-04-05 | Koninkl Philips Electronics Nv | A semiconductor device and a method of fabricating material for a semiconductor device |
US6271100B1 (en) | 2000-02-24 | 2001-08-07 | International Business Machines Corporation | Chemically enhanced anneal for removing trench stress resulting in improved bipolar yield |
JP2001244461A (ja) | 2000-02-28 | 2001-09-07 | Toyota Central Res & Dev Lab Inc | 縦型半導体装置 |
GB0005650D0 (en) * | 2000-03-10 | 2000-05-03 | Koninkl Philips Electronics Nv | Field-effect semiconductor devices |
US6246090B1 (en) | 2000-03-14 | 2001-06-12 | Intersil Corporation | Power trench transistor device source region formation using silicon spacer |
AU5172001A (en) * | 2000-03-17 | 2001-10-03 | Gen Semiconductor Inc | Trench dmos transistor having a double gate structure |
JP3636345B2 (ja) * | 2000-03-17 | 2005-04-06 | 富士電機デバイステクノロジー株式会社 | 半導体素子および半導体素子の製造方法 |
TW439176B (en) | 2000-03-17 | 2001-06-07 | United Microelectronics Corp | Manufacturing method of capacitors |
GB0006957D0 (en) | 2000-03-23 | 2000-05-10 | Koninkl Philips Electronics Nv | A semiconductor device |
US6376315B1 (en) | 2000-03-31 | 2002-04-23 | General Semiconductor, Inc. | Method of forming a trench DMOS having reduced threshold voltage |
US6580123B2 (en) | 2000-04-04 | 2003-06-17 | International Rectifier Corporation | Low voltage power MOSFET device and process for its manufacture |
US6392290B1 (en) | 2000-04-07 | 2002-05-21 | Siliconix Incorporated | Vertical structure for semiconductor wafer-level chip scale packages |
JP4534303B2 (ja) | 2000-04-27 | 2010-09-01 | 富士電機システムズ株式会社 | 横型超接合半導体素子 |
JP4240752B2 (ja) | 2000-05-01 | 2009-03-18 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
US6509240B2 (en) * | 2000-05-15 | 2003-01-21 | International Rectifier Corporation | Angle implant process for cellular deep trench sidewall doping |
DE10026924A1 (de) | 2000-05-30 | 2001-12-20 | Infineon Technologies Ag | Kompensationsbauelement |
JP3773755B2 (ja) * | 2000-06-02 | 2006-05-10 | セイコーインスツル株式会社 | 縦形mosトランジスタ及びその製造方法 |
US6627949B2 (en) | 2000-06-02 | 2003-09-30 | General Semiconductor, Inc. | High voltage power MOSFET having low on-resistance |
US6479352B2 (en) | 2000-06-02 | 2002-11-12 | General Semiconductor, Inc. | Method of fabricating high voltage power MOSFET having low on-resistance |
US6635534B2 (en) | 2000-06-05 | 2003-10-21 | Fairchild Semiconductor Corporation | Method of manufacturing a trench MOSFET using selective growth epitaxy |
US6472678B1 (en) | 2000-06-16 | 2002-10-29 | General Semiconductor, Inc. | Trench MOSFET with double-diffused body profile |
JP4984345B2 (ja) | 2000-06-21 | 2012-07-25 | 富士電機株式会社 | 半導体装置 |
JP4528460B2 (ja) | 2000-06-30 | 2010-08-18 | 株式会社東芝 | 半導体素子 |
US6555895B1 (en) | 2000-07-17 | 2003-04-29 | General Semiconductor, Inc. | Devices and methods for addressing optical edge effects in connection with etched trenches |
US6921939B2 (en) | 2000-07-20 | 2005-07-26 | Fairchild Semiconductor Corporation | Power MOSFET and method for forming same using a self-aligned body implant |
JP2002043571A (ja) | 2000-07-28 | 2002-02-08 | Nec Kansai Ltd | 半導体装置 |
US6472708B1 (en) | 2000-08-31 | 2002-10-29 | General Semiconductor, Inc. | Trench MOSFET with structure having low gate charge |
EP1205980A1 (de) | 2000-11-07 | 2002-05-15 | Infineon Technologies AG | Verfahren zur Herstellung eines Feldeffekttransistors in einem Halbleiter-Substrat |
US6362112B1 (en) * | 2000-11-08 | 2002-03-26 | Fabtech, Inc. | Single step etched moat |
US6608350B2 (en) | 2000-12-07 | 2003-08-19 | International Rectifier Corporation | High voltage vertical conduction superjunction semiconductor device |
US6781195B2 (en) | 2001-01-23 | 2004-08-24 | Semiconductor Components Industries, L.L.C. | Semiconductor bidirectional switching device and method |
US6713813B2 (en) * | 2001-01-30 | 2004-03-30 | Fairchild Semiconductor Corporation | Field effect transistor having a lateral depletion structure |
US6818513B2 (en) | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
US7345342B2 (en) | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
US6677641B2 (en) * | 2001-10-17 | 2004-01-13 | Fairchild Semiconductor Corporation | Semiconductor structure with improved smaller forward voltage loss and higher blocking capability |
US6821824B2 (en) | 2001-02-21 | 2004-11-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
TW543146B (en) * | 2001-03-09 | 2003-07-21 | Fairchild Semiconductor | Ultra dense trench-gated power device with the reduced drain-source feedback capacitance and miller charge |
KR100393201B1 (ko) | 2001-04-16 | 2003-07-31 | 페어차일드코리아반도체 주식회사 | 낮은 온 저항과 높은 브레이크다운 전압을 갖는 고전압수평형 디모스 트랜지스터 |
US6892098B2 (en) | 2001-04-26 | 2005-05-10 | Biocontrol Medical Ltd. | Nerve stimulation for treating spasticity, tremor, muscle weakness, and other motor disorders |
DE10214160B4 (de) * | 2002-03-28 | 2014-10-09 | Infineon Technologies Ag | Halbleiteranordnung mit Schottky-Kontakt |
JP2002353452A (ja) * | 2001-05-25 | 2002-12-06 | Toshiba Corp | 電力用半導体素子 |
DE10127885B4 (de) | 2001-06-08 | 2009-09-24 | Infineon Technologies Ag | Trench-Leistungshalbleiterbauelement |
JP2002368218A (ja) * | 2001-06-08 | 2002-12-20 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置 |
US7033876B2 (en) | 2001-07-03 | 2006-04-25 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same |
US6621107B2 (en) | 2001-08-23 | 2003-09-16 | General Semiconductor, Inc. | Trench DMOS transistor with embedded trench schottky rectifier |
US6762127B2 (en) | 2001-08-23 | 2004-07-13 | Yves Pierre Boiteux | Etch process for dielectric materials comprising oxidized organo silane materials |
US6444574B1 (en) | 2001-09-06 | 2002-09-03 | Powerchip Semiconductor Corp. | Method for forming stepped contact hole for semiconductor devices |
US6894397B2 (en) | 2001-10-03 | 2005-05-17 | International Rectifier Corporation | Plural semiconductor devices in monolithic flip chip |
US6465304B1 (en) | 2001-10-04 | 2002-10-15 | General Semiconductor, Inc. | Method for fabricating a power semiconductor device having a floating island voltage sustaining layer |
US6657255B2 (en) | 2001-10-30 | 2003-12-02 | General Semiconductor, Inc. | Trench DMOS device with improved drain contact |
US6657254B2 (en) | 2001-11-21 | 2003-12-02 | General Semiconductor, Inc. | Trench MOSFET device with improved on-resistance |
TWI248136B (en) * | 2002-03-19 | 2006-01-21 | Infineon Technologies Ag | Method for fabricating a transistor arrangement having trench transistor cells having a field electrode |
US7091573B2 (en) | 2002-03-19 | 2006-08-15 | Infineon Technologies Ag | Power transistor |
DE10214151B4 (de) | 2002-03-28 | 2007-04-05 | Infineon Technologies Ag | Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich |
JP2003303960A (ja) * | 2002-04-09 | 2003-10-24 | Sanyo Electric Co Ltd | 縦型mos半導体装置およびその製造方法 |
TW573344B (en) | 2002-05-24 | 2004-01-21 | Nanya Technology Corp | Separated gate flash memory and its manufacturing method |
US6878994B2 (en) | 2002-08-22 | 2005-04-12 | International Rectifier Corporation | MOSgated device with accumulated channel region and Schottky contact |
US6818482B1 (en) * | 2002-10-01 | 2004-11-16 | T-Ram, Inc. | Method for trench isolation for thyristor-based device |
DE10324754B4 (de) * | 2003-05-30 | 2018-11-08 | Infineon Technologies Ag | Halbleiterbauelement |
US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
DE102004057235B4 (de) | 2004-11-26 | 2007-12-27 | Infineon Technologies Ag | Vertikaler Trenchtransistor und Verfahren zu dessen Herstellung |
US7566931B2 (en) * | 2005-04-18 | 2009-07-28 | Fairchild Semiconductor Corporation | Monolithically-integrated buck converter |
-
2005
- 2005-07-28 US US11/194,060 patent/US7352036B2/en active Active
- 2005-07-29 DE DE112005001675.7T patent/DE112005001675B4/de not_active Expired - Fee Related
- 2005-07-29 AT AT0930405A patent/AT502860A2/de not_active Application Discontinuation
- 2005-07-29 JP JP2007524859A patent/JP2008509557A/ja active Pending
- 2005-07-29 KR KR1020077005115A patent/KR100848968B1/ko active IP Right Grant
- 2005-07-29 CN CN200580024408A patent/CN100576466C/zh not_active Expired - Fee Related
- 2005-07-29 WO PCT/US2005/026928 patent/WO2006017376A2/en active Application Filing
- 2005-08-02 TW TW094126183A patent/TWI389309B/zh active
-
2008
- 2008-02-27 US US12/038,184 patent/US7732876B2/en active Active
- 2008-06-19 HK HK08106846.5A patent/HK1112112A1/xx not_active IP Right Cessation
-
2010
- 2010-06-07 US US12/794,936 patent/US8026558B2/en active Active
-
2011
- 2011-07-07 US US13/178,391 patent/US8148233B2/en active Active
-
2012
- 2012-01-10 US US13/347,496 patent/US20120153384A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
TW200614502A (en) | 2006-05-01 |
DE112005001675T5 (de) | 2007-06-14 |
US7352036B2 (en) | 2008-04-01 |
US20080142883A1 (en) | 2008-06-19 |
HK1112112A1 (en) | 2008-08-22 |
US8148233B2 (en) | 2012-04-03 |
JP2008509557A (ja) | 2008-03-27 |
KR20070044481A (ko) | 2007-04-27 |
TWI389309B (zh) | 2013-03-11 |
CN101095218A (zh) | 2007-12-26 |
DE112005001675B4 (de) | 2015-11-26 |
US20120153384A1 (en) | 2012-06-21 |
US8026558B2 (en) | 2011-09-27 |
US7732876B2 (en) | 2010-06-08 |
KR100848968B1 (ko) | 2008-07-30 |
US20100237415A1 (en) | 2010-09-23 |
CN100576466C (zh) | 2009-12-30 |
US20060030142A1 (en) | 2006-02-09 |
WO2006017376A3 (en) | 2007-08-09 |
WO2006017376A2 (en) | 2006-02-16 |
US20110260241A1 (en) | 2011-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112005001675B4 (de) | Leistungshalbleiterbauelement mit einem oberseitigen Drain unter Verwendung eines Sinker-Trenches und Verfahren zur Herstellung | |
DE112016003510B4 (de) | HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG | |
DE102013114842B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102013022570B4 (de) | Halbleiterbauelement und verfahren zu seiner herstellung | |
DE102005041793B4 (de) | Top Drain MOSgated Einrichtung und Herstellungsprozess dafür | |
DE112011101254B4 (de) | Leistungshalbleiterbauteile und Verfahren zu deren Herstellung | |
DE102007017002B4 (de) | SiC-Halbleiteranordnung und Verfahren zum Herstellen derselben | |
DE102005038998B4 (de) | Metalloxidhalbleiter-Bauelement mit verbesserter Abschirmstruktur und Verfahren zur Herstellung | |
DE102004036330B4 (de) | Halbleiterbauelement | |
DE10350684B4 (de) | Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung | |
DE102007030755B3 (de) | Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses | |
DE69512021T2 (de) | DMOS-Anordnung-Struktur und Verfahren zur Herstellung | |
DE102015204636B4 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE102010000113B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung | |
AT504290A2 (de) | Feldeffekttransistor mit ladungsgleichgewicht | |
DE19620021A1 (de) | Halbleitervorrichtung des Grabentyps | |
DE102014117297A1 (de) | Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung | |
DE19539541A1 (de) | Lateraler Trench-MISFET und Verfahren zu seiner Herstellung | |
DE102009035688A1 (de) | Halbleiterbauelement mit Trenchgatestruktur und Verfahren zur Herstellung desselben | |
AT505176A2 (de) | Grabenfeldplattenabschluss für leistungsvorrichtungen | |
DE102010042929A1 (de) | Halbleitervorrichtung und deren Herstellungsverfahren | |
DE102008018865A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE102012216969A1 (de) | Halbleiterbauelement mit einem Halbleitervia und Verfahren zum Herstellen eines Halbleiterbauelements | |
DE102014114832B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE112008000826T5 (de) | Verfahren und Struktur zum Herstellen eines oberseitigen Kontakts mit einem Substrat |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
REJ | Rejection |
Effective date: 20160515 |