DE102007030755B3 - Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses - Google Patents

Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses Download PDF

Info

Publication number
DE102007030755B3
DE102007030755B3 DE102007030755A DE102007030755A DE102007030755B3 DE 102007030755 B3 DE102007030755 B3 DE 102007030755B3 DE 102007030755 A DE102007030755 A DE 102007030755A DE 102007030755 A DE102007030755 A DE 102007030755A DE 102007030755 B3 DE102007030755 B3 DE 102007030755B3
Authority
DE
Germany
Prior art keywords
zone
semiconductor
trench
conductivity type
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007030755A
Other languages
English (en)
Inventor
Gerhard Dr. Schmidt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102007030755A priority Critical patent/DE102007030755B3/de
Priority to US12/166,531 priority patent/US8093676B2/en
Application granted granted Critical
Publication of DE102007030755B3 publication Critical patent/DE102007030755B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Beschrieben wird ein Halbleiterbauelement, das aufweist: - einen Halbleiterkörper (100) mit einer ersten Seite (101), einer zweiten Seite (102), einem den Halbleiterkörper (100) in einer lateralen Richtung begrenzenden Rand sowie mit einem Innenbereich (103) und einem in der lateralen Richtung zwischen dem Innenbereich (103) und dem Rand (105) angeordneten Randbereich (104), - eine erste Halbleiterzone (11) eines ersten Leitungstyps, die im Innenbereich (103) und im Randbereich (105) angeordnet ist, - eine zweite Halbleiterzone (12) eines zu dem ersten Leitungstyp komplementären zweiten Leitungstyps, die im Innenbereich angeordnet ist und die sich in Richtung der ersten Seite (101) an die erste Halbleiterzone (11) anschließt, - einen im Randbereich (104) angeordneten Graben (21) mit ersten und zweiten Seitenwänden und einem Boden, der sich ausgehend von der ersten Seite (101) in den Halbleiterkörper (100) hinein erstreckt, - eine sich an die erste Seitenwand des Grabens (21) anschließende dotierte erste Seitenwandzone (25) des zweiten Leitungstyps, eine sich an die zweite Seitenwand des Grabens anschließende dotierte zweite Seitenwandzone (26) des zweiten Leitungstyps und eine sich an den Boden des Grabens anschließende dotierte Bodenzone des zweiten Leitungstyps, die innerhalb der ersten Halbleiterzone (11) angeordnet ist, wobei Dotierungskonzentrationen der Seitenwandzonen geringer sind als eine Dotierungskonzentration der Bodenzone (24).

Description

  • Die Erfindung betrifft ein Halbleiterbauelement, insbesondere ein Leistungshalbleiterbauelement, mit einem Halbleiterkörper und mit einem pn-Übergang in einem Innenbereich eines Halbleiterkörpers und einer Randstruktur bzw. einem Randabschluss in einem Randbereich des Halbleiterkörpers.
  • Eine Bauelementstruktur mit einem pn-Übergang findet sich sowohl bei bipolaren Bauelementen, wie Dioden, Bipolartransistoren und IGBT als auch bei unipolaren Bauelementen, wie MOSFET. Diese Bauelemente unterscheiden sich zwar bezüglich ihres Verhaltens in leitend angesteuertem Zustand, im sperrenden Zustand ist diesen Bauelementen jedoch gemeinsam, dass sich ausgehend von dem sperrend gepolten Halbleiterübergang mit zunehmender Sperrspannung eine Raumladungszone ausbreitet.
  • Bei vertikalen Bauelementen verläuft dieser pn-Übergang im wesentlichen parallel zu einer der Seiten des Halbleiterkörpers. Ohne zusätzliche Maßnahmen ist bei solchen Bauelementen die Spannungsfestigkeit in den Bereichen reduziert, die sich in lateraler Richtung an den pn-Übergang anschließen. Üblicherweise ist dies der Randbereich des Halbleiterkörpers, also der Bereich, der benachbart angeordnet ist zu einer in vertikaler Richtung zwischen einer ersten Seite und einer zweiten des Halbleiterkörpers verlaufenden Seitenfläche oder Randfläche des Halbleiterkörpers. Der den pn-Übergang enthaltende Innenbereich ist meist flächenmäßig größer als der Randbereich.
  • Um die Spannungsfestigkeit im Randbereich zu erhöhen und dadurch bei Erreichen einer maximalen Sperrspannung einen Span nungsdurchbruch in dem flächenmäßig größeren Innenbereich zu erreichen sind unterschiedlichste Randabschlüsse bzw. Randstrukturen bekannt. Aufgabe solcher Randabschlüsse ist es, bei Anliegen einer Sperrspannung die Krümmung des Feldlinienverlaufes im Randbereich zu reduzieren und die auftretenden Feldstärken im Randbereich gegenüber den auftretenden Feldstärken im Innenbereich zu reduzieren.
  • Die WO 00/38242 A1 beschreibt einen benachbart zu einem pn-Übergang in einem Halbleiterkörper angeordneten Randabschluss, der einen Graben aufweist, der mit einem Dielektrikum gefüllt ist und der sich in vertikaler Richtung ausgehend von einer ersten Seite in einen Halbleiterkörper hinein erstreckt. Der Halbleiterkörper weist hierbei eine Grunddotierung eines ersten Leitungstyps und im Bereich der ersten Seite einen Bereich eines zweiten Leitungstyps zur Bildung des pn-Übergangs auf. Ausgehend von diesem Bereich des zweiten Leitungstyps erstreckt sich ein schwächer dotierter Bereich des zweiten Leitungstyps in lateraler Richtung bis zu dem Graben, der den Graben vollständig umgibt. Eine Dotierstoffdosis der den Graben umgebenden Halbleiterzone soll dabei geringer sein als 1012 cm–2.
  • Die DE 103 12 911 A1 beschreibt ein Halbleiterbauelement mit einem benachbart zu einem pn-Übergang in einem Halbleiterkörper angeordneten Randabschluss. Der pn-Übergang ist dabei zwischen einem eine Grunddotierung eines ersten Leitungstyps aufweisenden ersten Bereich und einem eine Dotierung des zweiten Leitungstyps aufweisenden zweiten Bereich gebildet. Der Randabschluss weist wenigstens einen Graben auf, der sich ausgehend von einer ersten Seite in den Halbleiterkörper hinein erstreckt und der mit einem Dielektrikum aufgefüllt ist. Benachbart zu dem Graben, der in dem ersten Bereich angeordnet ist, ist wenigstens eine dritte Halbleiterzone des zweiten Leitungstyps vorhanden.
  • Die WO 2004/107448 A1 beschreibt ein als Trench-MOSFET ausgebildetes Halbleiterbauelement mit einem Randabschluss der mehrere Gräben aufweist, in denen jeweils eine Elektrode angeordnet ist.
  • Die US 5,763,915 A beschreibt ein als Trench-MOSFET ausgebilde- tes Halbleiterbauelement mit einem Randabschluss, der einen Graben aufweist, in dem eine an einen Gate-Anschluss des MOS-FET angeschlossene Elektrode angeordnet ist.
  • Die JP 07-142713 A beschreibt ein Halbleiterbauelement mit einem Randabschluss, der mehrere Gräben aufweist, die sich in ein eine n-Grunddotierung aufweisendes Halbleitergebiet erstrecken und die mit einer Isolationsschicht aufgefüllt sind. Unterhalb der Gräben sind hierbei jeweils p-dotierte Halbleitergebiete vorhanden.
  • In G. Schmidt, H. Strack: "Vertikaler Randabschluss mit drainseitiger Feldplatte" Siemens Technology Reports, Ausgabe Dezember 2005, Siemens AG, München, ist ein Leistungstransistor beschrieben, der einen Randabschluss mit einem mit Dielektrikum gefüllten Graben aufweist. Dieser Graben ist in einer lateralen Richtung benachbart zu einer Driftzone angeordnet, in der sich bei sperrendem Bauelement ein elektrisches Feld aufbaut bzw. sich eine Raumladungszone ausbreitet. In vertikaler Richtung erstreckt sich dieser Graben bis an eine höher als die Driftzone dotierte Drainzone, die durch ein hochdotiertes Halbleitersubstrat gebildet ist. Aus Stabilitätsgründen eignet sich ein solcher Randabschluss allerdings nicht für Bauelemente, die in sogenannter Dünnwafertechnologie gefertigt sind. Bei solchen Bauelementen wird auf ein hochdotiertes Trägersubstrat verzichtet. Bei einem in dieser Technologie hergestellten Leistungstransistor sind die Abmessungen der Drainzone in vertikaler Richtung nur so groß, wie dies für die elektrische Funktion des Bauelements erforderlich ist. Ein bis an eine solche dünne Drainzone reichender Graben würde die Fertigung des Bauelements unmöglich machen.
  • Die DE 197 42 397 C2 beschreibt ein Verfahren zur Herstellung von vertikalen MOS-Transistoren, die sich entlang von Grabenwänden von Gräben in einem Halbleitersubstrat erstrecken. Bei diesem Verfahren werden Kanalbereiche der MOS-Transistoren dadurch hergestellt, dass Dotierstoffatome schräg gegenüber einer Hauptflächennormalen des Halbleitersubstrats in die Grabenwände implantiert werden. Darüber hinaus werden zur Herstellung von Source- und Drain-Zonen des MOS-Transistors parallel zur Hauptflächennormalen in das Halbleitersubstrat implantiert.
  • Aufgabe der vorliegenden Erfindung ist es, ein Halbleiterbauelement mit einem in einer lateralen Richtung platzsparenden Randabschluss zur Verfügung zu stellen, der sich für Bauelemente in Dünnwafertechnologie eignet, und ein Verfahren zur Herstellung eines Randabschlusses zur Verfügung zu stellen.
  • Diese Aufgabe wird durch ein Halbleiterbauelement nach Anspruch 1 und durch ein Verfahren nach Anspruch 12 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegens- tand von Unteransprüchen.
  • Das Halbleiterbauelement umfasst gemäß einem Ausführungsbeispiel der Erfindung einen Halbleiterkörper mit einer ersten Seite, einer zweiten Seite, einem den Halbleiterkörper in einer lateralen Richtung begrenzenden Rand sowie mit einem Innenbereich und einem in der lateralen Richtung zwischen dem Innenbereich und dem Rand angeordneten Randbereich. In dem Halbleiterkörper ist eine erste Halbleiterzone eines ersten Leitungstyps im Innenbereich und im Randbereich angeordnet, und eine zweite Halbleiterzone eines zu dem ersten Leitungstyp komplementären zweiten Leitungstyps ist im Innenbereich angeordnet und schließt sich in Richtung der ersten Seite an die erste Halbleiterzone anschließt. Das Halbleiterbauelement umfasst außerdem einen im Randbereich angeordneten Graben mit ersten und zweiten Seitenwänden und einem Boden, der sich ausgehend von der ersten Seite in den Halbleiterkörper hinein erstreckt, eine sich an die erste Seitenwand des Grabens anschließende dotierte erste Seitenwandzone des zweiten Leitungstyps, eine sich an die zweite Seitenwand des Grabens anschließende dotierte zweite Seitenwandzone des zweiten Leitungstyps und eine sich an den Boden des Grabens anschließende dotierte Bodenzone des zweiten Leitungstyps, die innerhalb der ersten Halbleiterzone angeordnet ist. Dotierungskonzentrationen der Seitenwandzonen sind dabei geringer als eine Dotierungskonzentration der Bodenzone.
  • Der Graben mit den sich daran anschließenden dotierten Seitenwand- und Bodenzonen bildet einen Randabschluss des Halbleiterbauelements. Bedingt durch die stärker als die Seitenwandzonen dotierte Bodenzone des zu dem Leitungstyp der ersten Halbleiterzone komplementären Leitungstyps muss sich der Graben in vertikaler Richtung nicht über die gesamte Tiefe der ersten Halbleiterzone erstrecken, in der sich bei sperrendem Bauelement ausgehend von dem pn-Übergang zwischen der ersten und der zweiten Halbleiterzone eine Raumladungszone ausbreitet bzw. ein elektrisches Feld aufbaut. Die Bodenzone beeinflusst dabei den Verlauf des elektrischen Feldes im Bereich des Grabens derart, dass die elektrischen Feldstärken dort geringer sind als im Innenbereich des Halbleiterkörpers. Der Ort eines ersten Spannungsdurchbruchs bei Überschreiten der maximalen Spannungsfestigkeit liegt dadurch im Innenbereich.
  • Eine Dotierstoffdosis der Bodenzone, d. h. eine in den Boden des Grabens eingebrachte Dotierstoffdosis zur Herstellung der Bodenzone ist beispielsweise größer als 1·1012 cm–2, während eine Dotierstoffdosis der Seitenwandzonen beispielsweise kleiner oder gleich 1·1012 cm–2 ist.
  • Der erläuterte Randabschluss eignet sich für beliebige vertikale Leistungshalbleiterbauelemente, also Bauelemente, bei denen im leitenden Zustand ein Strom in einer vertikalen Richtung durch den Halbleiterkörper fließt und die mit der ersten Halbleiterzone eine vergleichsweise niedrig dotierte Halbleiterzone zur Aufnahme einer Sperrspannung aufweisen. Der Randabschluss eignet sich insbesondere für MOS-Transistoren, wie MOSFET oder IGBT, oder Dioden.
  • Bei einem MOS-Transistor bildet die erste Halbleiterzone eine Driftzone und die zweite Halbleiterzone eine Bodyzone. An die Driftzone schließt sich bei diesem Bauelement eine höher als die Driftzone dotierte Anschlusszone an, die eine Drainzone bildet und die bei MOSFET vom gleichen Leitungstyp wie die Driftzone und bei einem IGBT komplementär zu der Driftzone dotiert ist. Ein MOS-Transistor umfasst außerdem eine Sourcezone des ersten Leitungstyps, die durch die Bodyzone von der Driftzone getrennt ist, und eine Gateelektrode zur Steuerung eines Kanals in der Bodyzone zwischen der Sourcezone und der Driftzone, die benachbart zu der Bodyzone angeordnet und dielektrisch gegenüber der Bodyzone isoliert ist.
  • Bei einer Diode bildet die erste Halbleiterzone eine Basiszone und die zweite Halbleiterzone bildet eine erste Emitterzone. An die Basiszone schließt sich bei einem solchen Bauelement an einer der ersten Emitterzone abgewandten Seite eine zweite Emitterzone an, die vom gleichen Leitungstyp wie die Basiszone ist, die jedoch höher dotiert ist.
  • Bei einem Ausführungsbeispiel eines erfindungsgemäßen Verfahrens zur Herstellung eines Randabschlusses eines Halbleiterbauelements ist vorgesehen, einen Halbleiterkörper bereitzustellen, der aufweist: eine erste Seite, eine zweite Seite, einen den Halbleiterkörper in einer lateralen Richtung begrenzenden Rand, einen Innenbereich und einen in der lateralen Richtung zwischen dem Innenbereich und dem Rand angeordneten Randbereich, und eine erste Halbleiterzone eines ersten Leitungstyps, die im Innenbereich und im Randbereich angeordnet ist. In diesem Halbleiterkörper wird ein im Randbereich angeordneter Graben hergestellt, der wenigstens einen langgestreckten Grabenabschnitt mit ersten und zweiten Seitenwänden und einen Boden aufweist und der sich ausgehend von der ersten Seite in die erste Halbleiterzone hinein erstreckt. Nach Herstellen des Grabens werden eine erste Schrägimplantation, eine zweite Schrägimplantation und wenigstens eine weitere Implantation durchgeführt. Durch die erste Schrägimplantation werden Dotierstoffatome eines zu dem ersten Leitungstyps komplementären Leitungstyps in die erste Seitenwand implantiert, wobei ein Implantationswinkel so gewählt ist, dass Dotierstoffatome über die gesamte Fläche der ersten Seitenwand, jedoch nicht in den Boden des Grabens implantiert werden. Durch die zweite Schrägimplantation werden Dotierstoffatome eines zu dem ersten Leitungstyps komplementären Leitungstyps in die zweite Seitenwand implantiert, wobei ein Implantationswinkel so gewählt ist, dass Dotierstoffatome über die gesamte Fläche der ersten Seitenwand, jedoch nicht in den Boden des Grabens implantiert werden. Durch die weitere Implantation werden Dotierstoffatome eines zu dem ersten Leitungstyp komplementären Leitungstyps in den Boden des Grabens implantiert.
  • Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend anhand von Figuren näher erläutert. Die Figuren dienen dabei zur Veranschaulichung des Grundprinzips der Erfindung und zeigen lediglich die zum Verständnis dieses Grundprinzips notwendigen Bauelementstrukturen bzw. Verfahrensschritte. Die in den Figuren dargestellten Bauelementstrukturen sind nicht notwendigerweise maßstabsgerecht. In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Bauelementstrukturen mit gleicher Bedeutung.
  • 1 zeigt einen vertikalen Querschnitt durch einen Halbleiterkörper eines Halbleiterbauelements gemäß einem ersten Ausführungsbeispiel, das eine Innenzone mit einem pn-Übergang und eine Randzone mit einem einen Graben aufweisenden Randabschluss aufweist.
  • 2 zeigt eine Draufsicht auf das Halbleiterbauelement gemäß 1.
  • 3 veranschaulicht den Verlauf der elektrischen Potentialverteilung innerhalb des Halbleiterkörpers bei sperrend angesteuertem Halbleiterbauelement.
  • 4 zeigt ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelements.
  • 5 veranschaulicht ein Verfahren zur Herstellung des Randabschlusses.
  • 6 veranschaulicht ein Verfahren zur Herstellung eines Randabschlusses, der einen die Innenzone des Halbleiterkörpers vollständig umgebenden Graben aufweist.
  • 7 dient zur Veranschaulichung von Implantationsrichtungen bei dem anhand von 6 erläuterten Verfahren.
  • 8 veranschaulicht einen Zusammenhang zwischen einer Sperrspannung des Halbleiterbauelements und einer Dotierstoffdosis einer unterhalb des Grabens angeordneten Bodenzone.
  • 1 zeigt ausschnittsweise einen vertikalen Querschnitt durch einen Halbleiterkörper 100 eines Ausführungsbeispiels eines erfindungsgemäßen Halbleiterbauelements. Der Halbleiterkörper 100 weist eine erste Seite 101, die nachfolgend als Vorderseite bezeichnet wird, und eine der ersten Seite 101 gegenüberliegende zweite Seite 102, die nachfolgend als Rückseite bezeichnet wird, auf. In einer lateralen Richtung wird der Halbleiterkörper 100 durch einen Rand bzw. eine Randfläche 105 begrenzt, die in dem dargestellten Beispiel in vertikaler Richtung zwischen der Vorderseite 101 und der Rückseite 102 verläuft. Bezug nehmend auf 2, in der eine Draufsicht auf die Vorderseite 101 des Halbleiterkörpers dargestellt ist, umgibt diese Randfläche 105 den in Draufsicht rechteckförmigen Halbleiterkörper 100 nach vier Seiten. Der Halbleiterkörper 100 weist außerdem eine Innenzone 103 und eine in lateraler Richtung zwischen der Innenzone 103 und der Randfläche 105 angeordnete Randzone 104 auf, in der ein noch zu erläuternder Randabschluss angeordnet ist.
  • Das dargestellte Bauelement umfasst eine erste Halbleiterzone 11 eines ersten Leitungstyps, die sowohl in der Innenzone 103 als auch in der Randzone 104 angeordnet ist, und eine sich in der Innenzone 103 in Richtung der Vorderseite 101 an die erste Halbleiterzone 11 anschließende zweite Halbleiterzone 12 eines zu dem ersten Leitungstyp komplementären zweiten Leitungstyps. An die erste Halbleiterzone 11 schließt sich in Richtung der Rückseite 102 eine Anschlusszone 13 an, die in dem dargestellten Beispiel vom gleichen Leitungstyp wie die erste Halbleiterzone 11, die jedoch höher dotiert ist.
  • Das dargestellte Bauelement ist als Leistungsdiode realisiert. Die erste Halbleiterzone 11 und die Anschlusszone 13 sind in dem Beispiel n-dotiert, die zweite Anschlusszone 12 ist p-dotiert. Diese Bauelementzone könnten in entsprechender Weise jedoch auch komplementär dotiert sein.
  • Die erste Halbleiterzone 11 bildet bei der dargestellten Diode eine Basiszone bzw. Driftzone. Die zweite Halbleiterzone 12 bildet in dem Beispiel eine p-Emitterzone, und die Anschlusszone 13 bildet eine n-Emitterzone. Die p-Emitterzone 12 ist durch eine erste Anschlusselektrode 15 kontaktiert, die eine Anodenelektrode der Diode bildet, während die n-Emitterzone 13 durch eine zweite Anschlusselektrode 18 kontaktiert ist, die eine Kathodenelektrode der Diode bildet.
  • Bei sperrend angesteuertem Bauelement, d. h. in dem Beispiel bei Anlegen einer negativen Spannung zwischen dem p-Emitter 12 und dem n-Emitter 13 breitet sich in der Driftzone 11 ausgehend von dem pn-Übergang eine Raumladungszone aus. Äquipotentiallinien eines elektrischen Feldes verlaufen dabei in der Innenzone 103 in etwa parallel zu dem pn-Übergang.
  • Der pn-Übergang zwischen der ersten Halbleiterzone 11 und der zweiten Halbleiterzone 12 endet im Innenbereich 103. Ohne zusätzliche Maßnahmen würde bei einem derartigen Bauelement im Sperrfall im Randbereich eine Feldstärke auftreten, die höher als im Innenbereich 103 ist, so dass bei Erreichen einer maximalen Spannungsfestigkeit ein Spannungsdurchbruch im Randbereich 104 auftreten würde. Um eine Zerstörung des Bauelements bei Erreichen der maximalen Spannungsfestigkeit zu vermeiden, ist es allerdings wünschenswert, einen solchen Spannungsdurchbruch auf den im Vergleich zum Randbereich 104 üblicherweise flächenmäßig größeren Innenbereich 103 zu konzentrieren. Dies wird bei dem in 1 dargestellten Halbleiterbauelement durch einen im Randbereich 104 angeordneten Randabschluss erreicht. Dieser Randabschluss weist einen Graben 21 auf, der sich ausgehend von der Vorderseite 101 in einer vertikalen Richtung in den Halbleiterkörper 100 hinein erstreckt und der in lateraler Richtung durch erste und zweite Seitenwände und in vertikaler Richtung durch einen Boden begrenzt ist. Dieser Graben ist mit einem Dielektrikum 22 aufgefüllt. Optional besteht die Möglichkeit, eine Passivierungsschicht 23 auf die Seitenwände und den Boden des Grabens aufzubringen und einen dann noch verbleibenden Restgraben mit einer Dielektrikumsschicht, wie beispielsweise einem Polyimid, aufzufüllen. Die Passivierungsschicht ist beispielsweise eine semiisolierende Passivierungsschicht, zum Beispiel amorpher Kohlenstoff mit Wasserstoffdotierung (aC:H) oder ohne Wasserstoffdotierung (aC), amorphes Silizium mit Wasserstoffdotierung (aSi:H) oder ohne Wasserstoffdotierung (aSi) oder amorphes Siliziumkarbid mit Wasserstoffdotierung (aSixC1-x:H) oder ohne Wasserstoffdotierung (aSixC1-x). x steht dabei für den Anteil an Silizium (Si) und 1 – x für den Anteil an Kohlenstoff (C) im Siliziumkarbid (SiC). Die Zusammensetzung des SiC aus Si und C kann dabei stöchiometrisch oder nichtstöchiometrisch sein. Als Passiveierungsschicht eignen sich grundsätzlich beliebige undotierte oder schwach dotierte amorphe oder polykristalline Materialien, insbesondere auch undotiertes oder schwach dotiertes Polysilizium.
  • Als Material für das Dielektrikum 22 eignen sich neben bekannten dielektrischen Materialien, wie beispielsweise Oxi den, auch amorphe oder polykristalline Halbleitermaterialien mit einem hohem spezifischen Widerstand größer als 108 Ω·cm.
  • Der Graben 21 ist in lateraler Richtung beabstandet zur Randfläche 105 des Halbleiterkörpers 100 angeordnet und umgibt Bezug nehmend auf 2 die Innenzone 103 des Halbleiterkörpers 100 ringförmig. Zu Zwecken der Erläuterung wird für die Darstellung in 2 angenommen, dass der Graben 21 zu allen Randseiten hin jeweils gleich weit von der Randfläche 105 beabstandet ist. Dies ist allerdings nicht notwendig. Wesentlich ist, dass der Graben 21 des Randabschlusses eine die Sperrspannung aufnehmende Halbleiterzone des Leistungshalbleiterbauelements, d. h. bei der Leistungsdiode gemäß 1 die Driftzone 11, in lateraler Richtung vollständig umgibt. In nicht näher dargestellter Weise besteht hierbei auch die Möglichkeit, zwischen dem Graben des Randabschlusses und der Randfläche 105 weitere nicht hochspannungsfeste Bauelemente, wie beispielsweise Logikbauelemente, zu integrieren.
  • Der Randabschluss weist eine dotierte Bodenzone 24 auf, die sich in der vertikalen Richtung des Halbleiterkörpers 100 an den Boden des Grabens 21 anschließt, und weist erste und zweite dotierte Seitenwandzone 25, 26 auf, die sich in lateraler Richtung des Halbleiterkörpers an jeweils eine der Seitenwände des Grabens 21 anschließen. Die Bodenzone 24 und die Seitenwandzonen 25, 26 sind komplementär zu der ersten Halbleiterzone 11 dotiert, wobei die Bodenzone 24 höher dotiert ist als die Seitenwandzonen 25, 26. "Niedriger dotiert" bedeutet in diesem Zusammenhang, dass eine auf die Fläche der Seitenwände bezogene Dotierstoffdosis der Seitenwandzonen 25, 26 geringer ist, als eine auf die Bodenfläche des Grabens bezogene Dotierstoffdosis der Bodenzone 24.
  • Die Seitenwandzonen 25, 26 grenzen jeweils an die Bodenzone 24 an, so dass diese drei Halbleiterzone eine zusammenhängende, komplementär zu der ersten Halbleiterzone 11 dotierte Halbleiterzone bilden. Die Seitenwandzonen 25, 26 und die Bo denzone 24 schließen sich an den dem Graben 21 abgewandten Seiten außerdem jeweils an die erste Halbleiterzone 11 an. Die Bodenzone 24 ist damit in vertikaler Richtung des Halbleiterkörpers 100 beabstandet zu der Anschlusszone 13 angeordnet, und damit vollständig innerhalb der ersten Halbleiterzone 11 angeordnet.
  • Der Halbleiterkörper 11 kann mehrschichtig aufgebaut sein und kann insbesondere ein Halbleitersubstrat 106, das die Anschlusszone 13 bildet, und eine auf das Halbleitersubstrat 106 aufgebrachte Epitaxieschicht 107 aufweisen. Diese Epitaxieschicht 107 kann eine Grunddotierung des ersten Leitungstyps aufweisen, so dass solche Abschnitte dieser Epitaxieschicht 107, die die Grunddotierung aufweisen, die Driftzone 11 des Halbleiterbauelements bilden. Die übrigen bislang erläuterten Bauelementzonen, d. h. die zweite Halbleiterzone 12, die Bodenzone 24 und die Seitenwandzone 25, 26 können durch geeignete Dotierverfahren in dieser Epitaxieschicht 107 hergestellt werden. Bezug nehmend auf die bisherigen Ausführungen reicht die Bodenzone 24 bei einem solchen, ein Halbleitersubstrat 106 und eine Epitaxieschicht 107 aufweisenden Halbleiterkörper 100 nicht bis an das Halbleitersubstrat 13. Eine Dicke des Halbleitersubstrats kann während eines Herstellungsverfahrens des Bauelements auf eine gewünschte Dicke reduziert werden.
  • Die zweite Halbleiterzone 12 reicht bei dem in 1 dargestellten Bauelement in lateraler Richtung bis an den Graben 21 des Randabschlusses. Optional besteht hierbei die Möglichkeit, dass eine Dotierungskonzentration der zweiten Halbleiterzone 12 in Richtung des Grabens 21 abnimmt, so dass ein sich unmittelbar an den Graben 21 anschließender Abschnitt der zweiten Halbleiterzone 12 niedriger dotiert ist, als übrige Bereiche dieser mit der ersten Halbleiterzone 11 einen pn-Übergang bildenden zweiten Halbleiterzone 12. Wesentlich ist in diesem Zusammenhang, dass die erste Halbleiterzone 11 im Innenbereich 103 nicht bis an die Vorderseite 101 des Halbleiterkörpers reicht, dass also zwischen der ersten Halbleiterzone 11 und der Vorderseite 101 eine komplementär zu der ersten Halbleiterzone 11 dotierte Halbleiterzone vorhanden ist. Mit anderen Worten: in Richtung des Innenbereiches ist zwischen dem Graben und der ersten Halbleiterzone 11 eine komplementär zu der ersten Halbleiterzone 11 dotierte Halbleiterzone angeordnet, die durch die erste Seitenwandzone 25 und die zweite Halbleiterzone 12 gebildet ist. An der dem Innenbereich 103 abgewandten Seite des Grabens 21 ist im Bereich der Vorderseite 101 optional eine Kanalstoppzone 27 vorhanden, die sich in lateraler Richtung von dem Graben 21 bis an die Randfläche 105 des Halbleiterkörpers erstreckt. Diese Kanalstoppzone 27 ist vom gleichen Leitungstyp wie die erste Halbleiterzone 11, jedoch höher dotiert.
  • Die Dotierungskonzentration der ersten Halbleiterzone 11 liegt beispielsweise zwischen 1·1014 cm–3 und 5·1014 cm–3, insbesondere im Bereich von 1,5·1014 cm–3. Die in die zweite Halbleiterzone eingebrachte Dotierstoffdosis ist höher als die Durchbruchsladung des verwendeten Halbleitermaterials, die für Silizium 1,6·1012 cm–2 beträgt. Eine hieraus resultierende Dotierungskonzentration der zweiten Halbleiterzone 12 liegt abhängig von deren vertikalen Abmessungen damit beispielsweise zwischen 1·1018 cm–3 und 1·1019 cm–3. Die Dotierungskonzentration der Anschlusszone 13 liegt beispielsweise im Bereich zwischen 1016 cm–3 und 1020 cm–3, die der Kanalstoppzone 27 zwischen 1018 cm–3 und 1020 cm–3.
  • Die Wirkungsweise des erläuterten Randabschlusses wird nachfolgend anhand von 3 erläutert. 3 veranschaulicht den Potentialverlauf des elektrischen Feldes für das anhand von 1 erläuterte Bauelement im Sperrfall, d. h. bei Anlegen einer den pn-Übergang zwischen der ersten und der zweiten Halbleiterzone 11, 12 sperrenden Spannung. In 3 sind Äquipotentiallinien eines sich bei sperrendem pn-Übergang in der ersten Halbleiterzone 11 ausbildenden elektrischen Feldes als durchgezogene Linien dargestellt. Zur Ver deutlichung ist der pn-Übergang zwischen der ersten und zweiten Halbleiterzone 11, 12 in 3 gestrichelt dargestellt. Das Bezugszeichen 28 bezeichnet in 3 eine oberhalb des Randbereichs 104 angeordnete Passivierungsschicht. Diese Passivierungsschicht 28 besteht beispielsweise aus einem Polyimid, einem Silikatglas, einem Silikat oder einem Silikon.
  • Der gegenseitige Abstand der in 3 dargestellten Äquipotentiallinien ist ein Maß für die Feldstärke des durch diese Äquipotentiallinien repräsentierten elektrischen Feldes. Die Feldstärke ist umso größer, je geringer der Abstand zwischen zwei benachbarten Äquipotentiallinien ist. Wie anhand des Verlaufs der Äquipotentiallinien ersichtlich ist, führt der Randabschluss mit dem Graben, den Seitenwandzonen 25, 26 und der Bodenzone 24 zu einer "Aufweitung" des elektrischen Feldes im Randbereich 104, mit anderen Worten: eine maximale elektrische Feldstärke ist im Randbereich 104 geringer als die maximale elektrische Feldstärke im Innenbereich 103 des Halbleiterkörpers 100. Das Bezugszeichen 31 bezeichnet in 3 die Position eines möglichen Spannungsdurchbruchs im Innenbereich 103 bei Erreichen der maximalen Spannungsfestigkeit des Bauelements. Wesentlichen Einfluss auf den Verlauf des elektrischen Feldes im Randbereich 104 hat die sich in vertikaler Richtung an den Graben anschließende Bodenzone 24. Die in dieser Bodenzone 24 vorhandenen Dotierstoffatome stellen eine Gegenladung zu den zwischen der Bodenzone 24 und der Anschlusszone 13 vorhandenen Dotierstoffladungen der ersten Halbleiterzone 11 dar. Eine Dotierstoffdosis der Bodenzone 24 ist dabei größer als eine Dotierstoffdosis der Seitenwandzonen 25, 26. Eine Dotierstoffdosisdifferenz ΔDP zwischen einer Dotierstoffdosis der Bodenzone 24 und einer Dotierstoffdosis der Seitenwandzonen 25, 26 ist dabei abhängig von einer Dotierstoffkonzentration ND der ersten Halbleiterzone 11 und einem Abstand d zwischen dem Graben 21 und der Anschlusszone, wobei die Differenz mit zunehmender Dotierungskonzentration ND und zunehmendem Abstand d zunimmt. Für diese Dotierstoff dosisdifferenz ΔDP gilt abhängig von diesen beiden Parametern beispielsweise: 0,5·ND·d ≤ ΔDP ≤ 3·ND·d. (1)
  • Die Dotierstoffdosisdifferenz ΔDP liegt also zwischen dem 0,5-fachen und 2-fachen des Produkts aus dem Abstand d und der Dotierungskonzentration.
  • Ohne die Bodenzone 24 käme es unweigerlich zu einer Erhöhung der elektrischen Feldstärke im Randbereich 104 und damit zu einem ersten Spannungsdurchbruch im Randbereich 104 anstelle des Innenbereichs 103. In diesem Fall müsste der Graben 21 bis an die rückseitige Anschlusszone 13 reichen, um einen Spannungsdurchbruch im Randbereich 104 zu vermeiden.
  • Die erläuterte Randstruktur mit einem Graben 21, zwei Seitenwandzonen 25, 26 und einer Bodenzone 24 ist auf beliebige vertikale Leistungshalbleiterbauelemente anwendbar, und damit nicht auf die in 1 zur Erläuterung dargestellte Leistungsdiode beschränkt. 4 zeigt ein als Leistungs-MOS-Transistor ausgebildetes Halbleiterbauelement mit einem solchen Randabschluss. Die erste Bauelementzone 11 bildet bei diesem MOS-Transistor eine Driftzone, die zweite Bauelementzone 12 eine Bodyzone und die sich an der der Bodyzone 12 gegenüberliegenden Seite an die Driftzone 11 anschließende Anschlusszone 13 bildet eine Drainzone. Der MOS-Transistor kann als MOSFET oder als IGBT realisiert sein. Bei einem MOSFET ist die Drainzone 13 vom gleichen Leitungstyp wie die Driftzone 11, jedoch höher dotiert. Bei einem IGBT ist die Drainzone 13 komplementär zu der Driftzone 11 dotiert. Optional kann bei einem IGBT eine Feldstoppzone vorhanden sein, die vom gleichen Leitungstyp wie die Driftzone 11 ist und die in der Driftzone 11 angeordnet ist. Diese Feldstoppzone 19 kann in vertikaler Richtung beabstandet zu der Drainzone 13 angeordnet sein, kann sich jedoch auch unmittelbar an die Drainzone 13 anschließen (nicht dargestellt). Die in 4 ange gebenen Dotierungstypen beziehen sich auf einen n-Kanal-MOSFET oder n-Kanal-IGBT. Die Erfindung ist allerdings nicht darauf beschränkt, sondern ist ebenso auf einen p-Kanal-MOSFET oder -IGBT anwendbar, der sich aus dem in 4 dargestellten Bauelement durch Verwenden einer zu der angegebenen Dotierung komplementären Dotierung ergibt.
  • Der MOS-Transistor weist außerdem eine Sourcezone 14 auf, die durch die Bodyzone 12 von der Driftzone 11 getrennt ist. Zur Steuerung eines leitenden Kanals in der Bodyzone 12 zwischen der Sourcezone 14 und der Driftzone 11 ist eine Gateelektrode 16 vorhanden, die durch ein Gatedielektrikum 17 dielektrisch gegenüber der Bodyzone 12 isoliert ist. Die Gateelektrode 16 ist in dem dargestellten Beispiel als sogenannte planare Gateelektrode realisiert und ist oberhalb der Vorderseite 101 des Halbleiterkörpers angeordnet. Ein Abschnitt der Driftzone 11 reicht bei diesem Bauelement bis an die Vorderseite 101. In nicht näher dargestellter Weise besteht selbstverständlich auch die Möglichkeit, die Gateelektrode als Trench-Elektrode zu realisieren, die in einem sich ausgehend von der Vorderseite 101 in den Halbleiterkörper hineinerstreckenden Graben angeordnet ist.
  • Der in 4 dargestellte Leistungs-MOS-Transistor kann zellenartig aufgebaut sein, d. h. er kann eine Vielzahl gleichartiger Transistorstrukturen mit jeweils einer Bodyzone 12, einer Sourcezone 13 und einer Gateelektrode 16 aufweisen, wobei die Source- und Bodyzonen 12, 14 aller Transistorzellen gemeinsam durch die Anschlusselektrode 15, die eine Sourceelektrode bildet, kontaktiert sind, und wobei alle Transistorzellen entweder eine gemeinsame Gateelektrode oder auf gleichem elektrischen Potential liegende Gateelektrodenabschnitte aufweisen. Am Rand dieses Transistorzellenfeldes kann eine modifizierte Bodyzone 12' angeordnet sein, die bis an den Graben 21 des Randabschlusses reicht, in der jedoch keine Sourcezone angeordnet ist. Optional können die einzelnen Bodyzonen 12 zwischen der Driftzone 11 und der Sourcee lektrode 15 höher dotierte Bodyzonenabschnitte 12'' aufweisen, die insbesondere bei IGBTs das sogenannte Latch-up-Verhalten des Bauelements verbessern und die einen niedrigen Kontaktwiderstand zwischen der Sourceelektrode 15 und der Bodyzone 12 bewirken.
  • Die in 1 dargestellte Leistungsdiode und der in 4 dargestellte Leistungs-MOS-Transistor unterscheiden sich in ihrer Funktionsweise zwar im leitenden Zustand, gleichen sich in ihrer Funktionsweise jedoch im sperrenden Zustand. Entsprechend zu der Diode breitet sich bei dem MOS-Transistor gemäß 4 im Sperrfall eine Raumladungszone ausgehend von dem pn-Übergang zwischen der Bodyzone 12 und der Driftzone 11 aus. Die zuvor gemachten Ausführungen bezüglich der Funktionsweise des Randabschlusses sind damit in entsprechender Weise auch auf den in 4 dargestellten Leistungs-MOS-Transistor anwendbar.
  • Ein Verfahren zur Herstellung der zuvor erläuterten Randstruktur wird nachfolgend anhand der 5A und 5B erläutert. 5A zeigt den Halbleiterkörper 100 ausschnittsweise im Querschnitt nach Herstellen des sich ausgehend von der Vorderseite 101 in den Halbleiterkörper 100 hinein erstreckenden Grabens. Die Herstellung dieses Grabens 21 erfolgt beispielsweise durch ein Ätzverfahren unter Verwendung einer auf die Vorderseite 101 aufgebrachten strukturierten Maskenschicht 201. Die im Innenbereich 103 des Halbleiterkörpers 100 angeordneten Bauelementzonen des Halbleiterbauelements sind in 5A nicht dargestellt. Diese Bauelementzonen können sowohl vor Herstellung des Grabens 21 als auch nach Herstellung dieses Grabens durch hinlänglich bekannte Prozessschritte hergestellt werden, so dass auf weitere Ausführungen hierzu verzichtet werden kann.
  • Während eines weiteren Verfahrensschrittes, der in 5B schematisch dargestellt ist, werden Dotierstoffatome mittels eines Schrägimplantationsverfahrens über die Seitenwände in den Halbleiterkörper 100 eingebracht. 5B zeigt den Halbleiterkörper 100 während der Herstellung der in Richtung der Randfläche 105 angeordneten Seitenwandzone 26. Die Herstellung der gegenüberliegenden Seitenwandzone erfolgt in entsprechender Weise. Ein Winkel φ, unter dem die Schrägimplantation gegenüber der Senkrechten erfolgt, ist bei diesem Implantationsverfahren so gewählt, dass Dotierstoffatome bis zu dem ausgehend von der Vorderseite 101 untersten Ende der Seitenwand in den Halbleiterkörper 100 implantiert werden, dass jedoch keine Dotierstoffatome über den Boden des Grabens 21 in den Halbleiterkörper implantiert werden. Die "Senkrechte" bezeichnet hierbei die Richtung, die senkrecht zur Vorderseite 101 des Halbleiterkörpers verläuft. Für eine solche ausschließliche Dotierung der Seitenwand wird der Implantationswinkel φ so gewählt, dass gilt: φ = arctan (w/d) (2)d bezeichnet hierbei eine Tiefe des Grabens 21 ausgehend von der Vorderseite 101, w bezeichnet eine Breite des Grabens in lateraler Richtung des Halbleiterkörpers. Das Verhältnis w/d wird auch als Aspektverhältnis des Grabens bezeichnet. Für ein Bauelement mit einer Spannungsfestigkeit von 600 V beträgt die Abmessung der Driftzone (11 in den 1 und 4) in vertikaler Richtung beispielsweise etwa 55 μm. Diese Abmessung entspricht annähernd der Abmessung der Epitaxieschicht (107 in den 1 und 4), wenn davon ausgegangen wird, dass die Abmessung der zweiten Halbleiterzone (12 in den 1 und 4) in vertikaler Richtung sehr klein ist im Vergleich zu der Abmessung der Driftzone. Die Tiefe d des Grabens 21 beträgt in diesem Fall beispielsweise 27 μm, bei einer Grabenbreite von w = 25 μm. Für den Implantationswinkel φ gilt dann: φ ≈ 43°.
  • Bei einer Implantationsdosis von Q0 bezogen auf eine Fläche senkrecht zur Implantationsrichtung gilt für eine effektive Implantationsdosis bei einem Implantationswinkel φ bezogen auf die Fläche der Seitenwand: Q = Q0·cosφ. Das Bezugszeichen 26' bezeichnet in 5B einen sich an die Seitenwand anschließenden Bereich des Halbleiterkörpers 100, in den die Dotierstoffatome implantiert werden. Zur Aktivierung dieser Dotierstoffatome, das heißt zur Fertigstellung der dotierten Seitenwandzone ist noch ein Temperaturschritt erforderlich, durch den der Halbleiterkörper auf eine zur Aktivierung der Dotierstoffatome geeignete Temperatur aufgeheizt wird. Diese Aktivierung der Dotierstoffatome kann für alle während des Herstellungsverfahrens des Halbleiterbauelements implantierten Halbleiterzonen gemeinsam erfolgen.
  • Die Herstellung der der zweiten Seitenwandzone gegenüberliegenden ersten Seitenwandzone (25 in den 1 und 4) erfolgt entsprechend der Herstellung der zweiten Seitenwandzone, wobei die Implantation hierbei unter einem Implantationswinkel von –φ gegenüber der senkrechten erfolgt.
  • Zur Herstellung der sich an den Boden des Grabens 21 anschließenden Bodenzone (24 in den 1 und 4) erfolgt ein weiterer Implantationsschritt, beispielsweise unter einem Implantationswinkel φ = 0°.
  • Ein besonders effektives Verfahren zur Herstellung der Seitenwandzonen 25, 26 und der Bodenzone 24 in einem Graben 21, der einen Innenbereich 103 des Halbleiterkörpers rechteckförmig umschließt, wird nachfolgend anhand der 6A bis 6C erläutert. 6A zeigt den Halbleiterkörper mit dem den Innenbereich 103 rechteckförmig umschließenden Graben in Draufsicht. Dieser Graben weist vier Grabenabschnitte 21A–21D auf. Jeweils zwei Grabenabschnitte, ein erster und ein dritter Grabenabschnitt 21A, 21C und ein zweiter und ein vierter Grabenabschnitt 21b, 21D verlaufen hierbei jeweils parallel zueinander, wobei die beiden parallel zueinander verlaufenden Grabenabschnitte jeweils senkrecht zu den beiden anderen parallel verlaufenden Grabenabschnitten verlaufen. Mit x und y sind in 6A zwei laterale Richtungen des Halbleiterkör pers 100 bezeichnet, die senkrecht zueinander verlaufen. Zu Zwecken der nachfolgenden Erläuterung sei angenommen, dass der erste und dritte Grabenabschnitt 21A, 21C mit ihren Längsrichtungen in y-Richtung und der zweite und vierte Grabenabschnitt 21B, 21D mit ihren Längsrichtungen in x-Richtung verlaufen. Mit z ist in 6A eine vertikale Richtung des Halbleiterkörpers 100 bezeichnet, die senkrecht zu den beiden lateralen Richtungen x, y verläuft.
  • Zur Herstellung der Seitenwandzonen und der Bodenzonen werden vier Schrägimplantationen jeweils unter gleichen Winkeln φ gegenüber der Senkrechten, das heißt gegenüber der vertikalen Richtung z, jedoch unter vier verschiedenen Winkeln gegenüber den lateralen Richtungen x, y.
  • 6B zeigt den Halbleiterkörper im Querschnitt in einer vertikalen Schnittebene A-A während einer ersten Schrägimplantation, bei der Dotierstoffatome unter einem Winkel φ gegenüber der Senkrechten z und unter einem Winkel θ = 0° gegenüber der lateralen Richtung x in den Halbleiterkörper implantiert werden. Während dieses Implantationsschrittes werden Dotierstoffatome in die in Richtung der Randfläche 105 angeordnete Seitenfläche des ersten Grabenschnittes 21A und in die in Richtung des Innenbereichs 103 angeordnete Seitenfläche des dritten Grabenabschnittes 21C implantiert. Der Implantationswinkel φ ist hierbei so gewählt, dass entsprechend der vorigen Ausführungen Dotierstoffatome in diesen Grabenabschnitten 21A, 21C nur in die Seitenwände dieser Grabenabschnitte implantiert werden. Für die Ermittlung dieses Winkels abhängig von der Grabentiefe b und der Grabenbreite d gilt entsprechend Gleichung (2), wobei angenommen wird, dass die einzelnen Grabenabschnitte außerhalb der noch erläuterten Ecken zwischen einzelnen Grabenabschnitten jeweils eine gleiche Breite und eine gleiche Tiefe, zumindest jedoch ein gleiches Aspektverhältnis, das heißt ein gleiches Verhältnis von Breite zu Tiefe, aufweisen. Implantierte Seitenwandbereiche, in welche bei dem in 6B dargestellten Schrägimplantati onsschritt Dotierstoffatome implantiert werden, sind in 6A gestrichelt dargestellt. Bei diesem Implantationsschritt werden in den senkrecht zu dem ersten und dritten Grabenabschnitt 21A, 21C verlaufenden zweiten und vierten Grabenabschnitte 21B, 21D Dotierstoffatome in den Boden der Gräben, nicht jedoch in deren Seitenwände implantiert. Die implantierten Bodenbereiche dieser Gräben sind in 6A gestrichelt dargestellt. Diese Bereiche erstrecken sich über die gesamte Länge des zweiten und vierten Grabenabschnitts 21B, 21D und enthalten auch die zwischen dem ersten und vierten Grabenabschnitt 21A, 21D und dem ersten und zweiten Grabenabschnitt 21A, 21B angeordneten Ecken. Bei einer Implantationsdosis von Q0 bezogen auf eine senkrecht zur Implantationsrichtung verlaufende Ebene gilt für eine effektive Implantationsdosis QS der Seitenwände: QS = Q0·cosφ. Für eine effektive Implantationsdosis QB der implantierten Bodenabschnitte (gestrichelt dargestellt in 6A) gilt: QB = Q0·sinφ.
  • 6C zeigt einen Querschnitt durch den Halbleiterkörper in einer vertikalen Schnittebene B-B, die den zweiten Grabenabschnitt 21B in Längsrichtung schneidet. 6C veranschaulicht die Implantation in diesem zweiten Grabenabschnitt 21B während des in 6B für den ersten und zweiten Grabenabschnitt 21A, 21B dargestellten Schrägimplantationsschritt. Wie anhand von 6C ersichtlich ist, wird bei dieser Implantation die zwischen den zweiten und dritten Grabenabschnitt 21B, 21C liegende Ecke ausgespart, wenn eine Implantation in den Boden der zwischen dem ersten und zweiten Grabenabschnitt 21A, 21B liegende Ecke erfolgt. Die Umrisse der senkrecht zu dem zweiten Grabenabschnitt 21A, 21B verlaufenden ersten und dritten Grabenabschnitte 21A, 21C sind in 6C gestrichelt dargestellt.
  • 7 veranschaulicht den Implantationswinkel φ gegenüber der Senkrechten und den Implantationswinkel θ gegenüber der ersten horizontalen Richtung x.
  • An dem anhand der 6B und 6C erläuterten ersten Schrägimplantationsschritt schließen sich drei weitere Schrägimplantationsschritte mit jeweils gleichen Winkeln φ gegenüber der Senkrechten z an. Für den Implantationswinkel θ gegenüber der ersten horizontalen Richtung, der nachfolgend als lateraler Implantationswinkel bezeichnet wird, gilt für diese drei nachfolgenden Schrägimplantationsschritte: θ = 90°, θ = 180° und θ = 270°. Für die Erläuterung sei angenommen, dass für θ = 90° bezugnehmend auf 6A eine Implantation in die in Richtung der Randfläche 105 gelegene Seitenwand des vierten Seitenwandabschnitts 21D und die in Richtung des Innenbereichs 103 gelegene Seitenfläche des zweiten Grabenabschnitts 21B erfolgt. Bei dieser Implantation werden dann Dotierstoffatome in den Boden des ersten und vierten Grabenabschnitts 21A, 21C und in den Boden der Ecken zwischen dem vierten Grabenabschnitt 21D und dem ersten und dem dritten Grabenabschnitt 21A, 21C. Während der dritten Schrägimplantation unter dem Winkel θ = 180° werden Dotierstoffatome in die in Richtung der Randfläche 105 gelegene Seitenwand des dritten Grabenabschnitts 21C und die in Richtung des Innenbereichs 103 gelegene Seitenwand des ersten Grabenabschnitts 21A implantiert. Gleichzeitig werden bei dieser Implantation Dotierstoffatome in den Boden des zweiten und vierten Grabenabschnitts 21B, 21D und in die Ecken zwischen den dritten Grabenabschnitt 21C und dem ersten und vierten Grabenabschnitt 21A, 21D platziert. Während der vierten Schrägimplantation unter dem Winkel θ = 270° werden Dotierstoffatome in die in Richtung der Randfläche gelegene Seitenwand des zweiten Grabenabschnitts 21B und in die in Richtung des Innenbereichs 102 angeordnete Seitenwand des vierten Grabenabschnitts 21D implantiert. Gleichzeitig werden bei diesem Implantationsschritt Dotierstoffatome in den Boden des ersten und dritten Grabenabschnitts 21A, 21C und in die Ecken zwischen den zweiten Grabenabschnitt 21B und dem ersten und dritten Grabenabschnitt 21A, 21C implantiert.
  • Im Ergebnis werden bei den hier zuvor erläuterten Schrägimplantationen Dotierstoffatome in jede der insgesamt acht Seitenwände der Grabenabschnitte 21A–21D implantiert und zwar in jede der Seitenwand genau ein Mal, so dass für eine effektive Dotierstoffdosis dieser Seitenwände QS = Q0·cosφ gilt. In den Boden der Grabenabschnitte und die zwischen den Grabenabschnitten angeordneten Ecken werden bei den hier zuvor erläuterten Schrägimplantationen jeweils zwei Mal Dotierstoffatome implantiert. So werden beispielsweise in den zweiten und vierten Grabenabschnitt 21B, 21D Dotierstoffatome während des ersten und des dritten Schrägimplantationsschritts (θ = 0° und θ = 180°) implantiert. Entsprechenderweise wird in jede der zwischen den Grabenabschnitten angeordneten Ecken jeweils zwei Mal implantiert. So erfolgt eine Implantation in die zwischen dem ersten und zweiten Grabenabschnitt 21A, 21B angeordnete Ecke während des ersten Implantationsschrittes (θ = 0°) und während des vierten Implantationsschrittes (θ = 270°). Für eine effektive Implantationsdosis im Bodenbereich der Grabenabschnitte und den zwischen den Grabenabschnitten angeordneten Ecken gilt damit: QB = 2·Q0·sinφ. Mit nur vier Implantationsschritten lassen sich also alle dotierten Seitenwandzonen und alle Bodenzonen herstellen, wobei bedingt durch eine zweifache Implantation in den Boden der Gräben die in den Boden der Gräben eingebrachte Dotierstoffdosis höher ist als die in die Seitenwände der Gräben eingebrachte Dotierstoffdosis.
  • Nach Durchführung der erläuterten Schrägimplantationsschritte werden die Gräben mit einer Dielektrikumsschicht aufgefüllt, wobei vor Abscheiden der Dielektrikumsschicht optional eine Passivierungsschicht zumindest auf die Seitenwände und den Boden der Gräben aufgebracht wird. Die Passivierungsschicht und die Dielektrikumsschicht können hierbei ganzflächig auf die Vorderseite 101 des Halbleiterkörpers abgeschieden werden. Zum Entfernen der Passivierungsschicht oberhalb des Innenbereichs 103 wird beispielsweise die danach abgeschiedene Dielektrikumsschicht strukturiert und bei Ätzen der Passivierungsschicht als Maske verwendet.
  • Bei den anhand der 5 und 6 erläuterten Verfahren wird die zur Ätzung der Gräben 21 verwendete Maske 201, beispielsweise eine TEOS-Hartmaske, nach dem Ätzen der Gräben und vor Durchführung der Implantationsschritte entfernt. In nicht dargestellter Weise kann diese Maske während der Implantationsschritte auch auf dem Halbleiterkörper 100 verbleiben. Bei der Ermittlung des Implantationswinkels ist die Dicke der Hartmaske dann zu berücksichtigen. Für den Implantationswinkel gilt dann: φ = arctan (w/d'), wobei d' die Summe aus der Grabentiefe (d in den 5B und 6B) und der Dicke der Hartmaske bezeichnet. In diesem Zusammenhang sei angemerkt, dass die Darstellung der Maske in 5A nicht maßstabsgerecht ist. Die Maske wird beispielsweise mit einer Dicke von 2 μm abgeschieden und hat nach dem Ätzen der Gräben 21 dann noch eine Dicke von etwa 1 μm, während die Grabentiefe üblicherweise größer als 10 μm ist. Für die oben beispielhaft angenommene Grabentiefe von 27 μm ergibt sich trotz vorhandener Maskenschicht während der Implantation keine nennenswerte Änderung des Implantationswinkels.
  • Für die bisherige Erläuterung wurde davon ausgegangen, dass der Halbleiterkörper 100 ein hochdotiertes Halbleitersubstrat und eine auf das Halbleitersubstrat aufgebrachte niedriger dotierte Epitaxieschicht, die die späte Driftzone des Bauelements bildet, aufweist. Dies ist lediglich als Beispiel zu verstehen. So kann der Halbleiterkörper zunächst auch vollständig aus einem schwach dotierten Halbleitermaterial bestehen, das eine Grunddotierung aufweist, die der Dotierung der späten Driftzone des Halbleiterbauelements entspricht. Nach Herstellen der zuvor erläuterten Randabschlussstruktur kann dieser Halbleiterkörper ausgehend von der Rückseite zurück geschliffen oder zurück geätzt werden, bis eine für die gewünschte Spannungsfestigkeit des Bauelements benötigte Dicke erreicht ist. Über die Rückseite werden anschließend Dotier stoffatome in den Halbleiterkörper implantiert, um eine sich an die Rückseite anschließende hochdotierte Halbleiterzone zu erhalten, die bei einer Leistungsdiode gemäß 1 einen rückseitigen Emitter und bei einem Leistungs-MOS-Transistor gemäß 4 eine rückseitige Drainzone bildet. Die zuvor gemachten Ausführungen, dass der Graben der Randabschlussstruktur bzw. die sich an den Boden des Grabens anschließende Bodenzone nicht bis an die hochdotierte rückseitige Emitterzone oder Drainzone reicht, gilt bei einem solchen Herstellungsverfahren entsprechend.
  • Wie bereits erläutert, beeinflusst die Dotierstoffdosis der Bodenzone 24 den Verlauf des elektrischen Feldes im Randbereich 104 des Halbleiterkörpers maßgeblich. Der grundsätzliche Verlauf zwischen einer Dotierstoffdosis DP der Bodenzone 24 und der Spannungsfestigkeit V ist in 8 dargestellt. Vmax bezeichnet hierbei eine maximale Spannungsfestigkeit, die abhängig von dem verwendeten Halbleitermaterial und der Dotierung der Halbleiterzone bzw. Driftzone 11 ist. Wie in 8 dargestellt ist, nimmt die Spannungsfestigkeit mit zunehmender Dotierstoffdosis DP zunächst zu, verbleibt dann auf einem Wert, der der maximalen Spannungsfestigkeit VMAX entspricht und nimmt für eine weiter zunehmende Dotierstoffdosis DP wieder ab. Angestrebt ist der Fall, bei dem die Spannungsfestigkeit der maximalen Spannungsfestigkeit VMAX entspricht. In diesem Fall tritt ein Spannungsdurchbruch im Innenbereich des Halbleiterkörpers und nicht im Randbereich auf. Bei einem Bauelement mit einer Spannungsfestigkeit von 600 V, vertikalen Abmessungen der Driftzone 11 von 55 μm und einer Grabentiefe von 27 μm liegt der Bereich der Dotierstoffdosis der Bodenzone 24, für welchen eine maximale Spannungsfestigkeit erreicht wird, zwischen D = 1,1·1012cm-2 und D = 1,3·1012cm-2. Bei einer Grabenbreite von 25 μm und einem daraus resultierenden Implantationswinkel von φ ≈ 43° lassen sich solche effektiven Implantationsdosen am Grabenboden durch das zuvor erläuterte Verfahren, bei dem zwei Mal in den Boden implantiert wird, für Implantationsdosen zwischen Q0 = 7, 5·1011cm–2 und Q0 = 9·1011cm–2 erreichen. Die effektiven Seitenwanddosen liegen dabei zwischen 5, 5·1011cm–2 und 6·1011cm–2 und damit erheblich unter der Dotierstoffdosis der Bodenzone 24. Die Dotierstoffdosis der Bodenzone 24 sollte dabei kleiner sein als die sogenannte Durchbruchsladung des verwendeten Halbleitermaterials. Für Silizium beträgt diese Dotierstoffladung 1,6·1012cm–2.

Claims (15)

  1. Halbleiterbauelement, das aufweist: einen Halbleiterkörper (100) mit einer ersten Seite (101), einer zweiten Seite (102), einem den Halbleiterkörper (100) in einer lateralen Richtung begrenzenden Rand sowie mit einem Innenbereich (103) und einem in der lateralen Richtung zwischen dem Innenbereich (103) und dem Rand (105) angeordneten Randbereich (104), eine erste Halbleiterzone (11) eines ersten Leitungstyps, die im Innenbereich (103) und im Randbereich (105) angeordnet ist, eine zweite Halbleiterzone (12) eines zu dem ersten Leitungstyp komplementären zweiten Leitungstyps, die im Innenbereich angeordnet ist und die sich in Richtung der ersten Seite (101) an die erste Halbleiterzone (11) anschließt, einen im Randbereich (104) angeordneten Graben (21) mit ersten und zweiten Seitenwänden und einem Boden, der sich ausgehend von der ersten Seite (101) in den Halbleiterkörper (100) hinein erstreckt, eine sich an die erste Seitenwand des Grabens (21) anschließende dotierte erste Seitenwandzone (25) des zweiten Leitungstyps, eine sich an die zweite Seitenwand des Grabens anschließende dotierte zweite Seitenwandzone (26) des zweiten Leitungstyps und eine sich an den Boden des Grabens anschließende dotierte Bodenzone des zweiten Leitungstyps, die innerhalb der ersten Halbleiterzone (11) angeordnet ist, wobei Dotierungskonzentrationen der Seitenwandzonen geringer sind als eine Dotierungskonzentration der Bodenzone (24).
  2. Halbleiterbauelement nach Anspruch 1, bei dem sich an die erste Halbleiterzone (11) in Richtung der zweiten Seite (102) eine höher als die erste Halbleiterzone (11) dotierte Anschlusszone des ersten oder zweiten Leitungstyps anschließt.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, das eine dritte Halbleiterzone des ersten Leitungstyps aufweist, die sich im Randbereich (104) in Richtung der ersten Seite (101) an die erste Halbleiterzone (11) anschließt, die höher als die erste Halbleiterzone (11) dotiert ist und die sich in der lateralen Richtung von dem Graben (21) oder der zweiten Seitenwandzone bis an den Rand (105) erstreckt.
  4. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem eine Dotierstoffdosis der Seitenwandzonen (25, 26) in einer Richtung senkrecht zu den Seitenwänden des Grabens (21) kleiner oder gleich 1·1012 cm–2 ist.
  5. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem eine Dotierstoffdosis der Bodenzone (24) in einer Richtung senkrecht zu dem Boden des Grabens (21) größer als 1·1012 cm–2 ist.
  6. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem für eine Differenz zwischen einer Dotierstoffdosis der Bodenzone (24) und der Dotierstoffdosis der Seitenwandzonen (25, 26) gilt: 0,5·ND·d ≤ ΔDP ≤ 2·ND·d,wobei DP die Dotierstoffdosisdifferenz, ND die Dotierstoffkonzentration der ersten Halbleiterzone (11) und d den Abstand zwischen der Bodenzone (24) und der Anschlusszone (13) bezeichnet.
  7. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die erste und zweite Seitenwandzone (25, 26) an die Bodenzone (24) angrenzen.
  8. Halbleiterbauelement nach einem der vorangehenden Ansprüche, das als MOS-Transistor ausgebildet ist, bei dem die erste Halbleiterzone (11) eine Driftzone, die zweite Halbleiterzone (12) eine Bodyzone und die Anschlusszone eine Drainzone bildet, und das weiterhin aufweist: eine Sourcezone (13) des ersten Leitungstyps, die durch die Bodyzone von der Driftzone getrennt ist, eine Gateelektrode (16) zur Steuerung eines Kanals in der Bodyzone zwischen der Sourcezone und der Driftzone die benachbart zu der Bodyzone angeordnet und die dielektrisch gegenüber der Bodyzone isoliert ist.
  9. Halbleiterbauelement nach Anspruch 8, bei dem die Drainzone vom gleichen Leitungstyp wie die Driftzone ist.
  10. Halbleiterbauelement nach Anspruch 8, bei dem die Drainzone von einem zum Leitungstyp der Driftzone komplementären Leitungstyp ist.
  11. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, das als Diode ausgebildet ist, wobei die erste Halbleiterzone (11) eine Basiszone und die zweite Halbleiterzone (12) eine erste Emitterzone bildet und wobei die Anschlusszone (13) vom gleichen Leitungstyps wie die erste Halbleiterzone (11) jedoch höher dotiert ist und eine zweite Emitterzone bildet.
  12. Verfahren zur Herstellung eines Randabschlusses eines Halbleiterbauelements mit den Schritten: Bereitstellen eines Halbleiterkörpers (100) mit einer ersten Seite (101), einer zweiten Seite (102), einem den Halbleiterkörper (100) in einer lateralen Richtung begrenzenden Rand sowie mit einem Innenbereich (103) und einem in der lateralen Richtung zwischen dem Innenbereich (103) und dem Rand (105) angeordneten Randbereich (104), und mit einer ersten Halbleiterzone (11) eines ersten Leitungstyps, die im Innenbereich (103) und im Randbereich (105) angeordnet ist, Herstellen eines im Randbereich (104) angeordneten Grabens (21), der wenigstens einen langgestreckten Grabenabschnitt (21A, 21B, 21C, 21D) mit ersten und zweiten Seitenwänden und einem Boden aufweist und der sich ausgehend von der ersten Seite (101) in die erste Halbleiterzone (11) hinein erstreckt, Durchführen einer ersten Schrägimplantation, durch welche Dotierstoffatome eines zu dem ersten Leitungstyps komplementären Leitungstyps in die erste Seitenwand implantiert werden und bei der ein Implantationswinkel so gewählt ist, dass Dotierstoffatome über die gesamte Fläche der ersten Seitenwand, jedoch nicht in den Boden des Grabens (21) implantiert werden, Durchführen einer zweiten Schrägimplantation, durch welche Dotierstoffatome eines zu dem ersten Leitungstyps komplementären Leitungstyps in die zweite Seitenwand implantiert werden und bei der ein Implantationswinkel so gewählt ist, dass Dotierstoffatome über die gesamte Fläche der zweiten Seitenwand, jedoch nicht in den Boden des Grabens (21) implantiert werden, Durchführen wenigstens einer weiteren Implantation, durch welche Dotierstoffatome des zu dem ersten Leitungstyp komple mentären Leitungstyps in den Boden des Grabens (21) implantiert werden.
  13. Verfahren nach Anspruch 12, bei dem die weitere Implantation eine dritte Schrägimplantation ist, deren Implantationsrichtung in lateraler Richtung des Halbleiterkörpers um etwa 90° von Implantationsrichtungen der ersten und zweiten Schrägimplantation abweicht.
  14. Verfahren nach Anspruch 13, bei dem zur Implantation von Dotierstoffen in den Boden des Grabens eine vierte Schrägimplantation durchgeführt wird, deren Implantationsrichtung in lateraler Richtung des Halbleiterkörpers um etwa 180° von der Implantationsrichtung der dritten Schrägimplantation abweicht.
  15. Verfahren nach einem der Ansprüche 12 bis 14, bei dem der Graben so hergestellt wird, dass er den Innenbereich rechteckförmig umschließt und vier gerade Grabenabschnitte aufweist, von denen ein erster und ein dritter Grabenabschnitt und ein zweiter und ein vierter Grabenabschnitt jeweils wenigstens annähernd parallel verlaufen, wobei durch die erste und zweite Schrägimplantation Dotierstoffe in die Seitenwände des ersten und zweiten Grabenabschnitts und in den Boden des dritten und vierten Grabenabschnitts und durch die dritte und vierte Schrägimplantation Dotierstoffe in die Seitenwände des dritten und vierten Grabenabschnitts und in den Boden des ersten und zweiten Grabenabschnitts implantiert werden.
DE102007030755A 2007-07-02 2007-07-02 Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses Expired - Fee Related DE102007030755B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007030755A DE102007030755B3 (de) 2007-07-02 2007-07-02 Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
US12/166,531 US8093676B2 (en) 2007-07-02 2008-07-02 Semiconductor component including an edge termination having a trench and method for producing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007030755A DE102007030755B3 (de) 2007-07-02 2007-07-02 Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses

Publications (1)

Publication Number Publication Date
DE102007030755B3 true DE102007030755B3 (de) 2009-02-19

Family

ID=40220772

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007030755A Expired - Fee Related DE102007030755B3 (de) 2007-07-02 2007-07-02 Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses

Country Status (2)

Country Link
US (1) US8093676B2 (de)
DE (1) DE102007030755B3 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8264047B2 (en) 2010-05-10 2012-09-11 Infineon Technologies Austria Ag Semiconductor component with a trench edge termination
US8809949B2 (en) 2009-06-17 2014-08-19 Infineon Technologies Austria Ag Transistor component having an amorphous channel control layer
US9024383B2 (en) 2013-05-01 2015-05-05 Infineon Technologies Austria Ag Semiconductor device with a super junction structure with one, two or more pairs of compensation layers
US9070580B2 (en) 2013-05-01 2015-06-30 Infineon Technologies Austria Ag Semiconductor device with a super junction structure based on a compensation structure with compensation layers and having a compensation rate gradient
US9082843B2 (en) 2012-12-13 2015-07-14 Infineon Technologies Ag Semiconductor device with step-shaped edge termination, and method for manufacturing a semiconductor device
US9117694B2 (en) 2013-05-01 2015-08-25 Infineon Technologies Austria Ag Super junction structure semiconductor device based on a compensation structure including compensation layers and a fill structure
US9178013B2 (en) 2012-02-06 2015-11-03 Infineon Technologies Austria Ag Semiconductor device with edge termination and method for manufacturing a semiconductor device
US11018249B2 (en) 2018-02-01 2021-05-25 Infineon Technologies Ag Semiconductor component with edge termination region
DE102012209429B4 (de) 2011-06-03 2023-06-22 Infineon Technologies Austria Ag Leistungshalbleiterbauelemente mit hoher spannungsfestigkeit und verfahren zu deren herstellung

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8013340B2 (en) * 2008-09-30 2011-09-06 Infineon Technologies Ag Semiconductor device with semiconductor body and method for the production of a semiconductor device
US8735981B2 (en) * 2009-06-17 2014-05-27 Infineon Technologies Austria Ag Transistor component having an amorphous semi-isolating channel control layer
US8658513B2 (en) * 2010-05-04 2014-02-25 Varian Semiconductor Equipment Associates, Inc. Isolation by implantation in LED array manufacturing
US8884378B2 (en) 2010-11-03 2014-11-11 Infineon Technologies Ag Semiconductor device and a method for manufacturing a semiconductor device
JP5572531B2 (ja) * 2010-12-08 2014-08-13 新電元工業株式会社 高信頼性半導体装置の製造方法
US8809942B2 (en) * 2011-09-21 2014-08-19 Kabushiki Kaisha Toshiba Semiconductor device having trench structure
US10164043B2 (en) * 2012-01-11 2018-12-25 Infineon Technologies Ag Semiconductor diode and method for forming a semiconductor diode
US8941206B2 (en) * 2012-07-24 2015-01-27 Infineon Technologies Ag Semiconductor device including a diode and method of manufacturing a semiconductor device
US8884342B2 (en) * 2012-08-29 2014-11-11 Infineon Technologies Ag Semiconductor device with a passivation layer
DE102013218494B4 (de) * 2013-09-16 2021-06-02 Infineon Technologies Ag Halbleiterbauelement mit einer Passivierungsschicht und Herstellungsverfahren
DE102013111966B4 (de) * 2013-10-30 2017-11-02 Infineon Technologies Ag Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
CN104810385A (zh) * 2014-01-29 2015-07-29 北大方正集团有限公司 功率半导体器件及制造方法和截止环
US9773863B2 (en) 2014-05-14 2017-09-26 Infineon Technologies Austria Ag VDMOS having a non-depletable extension zone formed between an active area and side surface of semiconductor body
US10468479B2 (en) 2014-05-14 2019-11-05 Infineon Technologies Austria Ag VDMOS having a drift zone with a compensation structure
KR20160024252A (ko) * 2014-08-25 2016-03-04 삼성디스플레이 주식회사 액정을 포함한 광 변조 장치, 그 구동 방법, 그리고 이를 이용한 광학 장치
WO2016170978A1 (ja) * 2015-04-20 2016-10-27 富士電機株式会社 半導体装置
JP6380666B2 (ja) 2015-04-20 2018-08-29 富士電機株式会社 半導体装置
DE102015121100B4 (de) * 2015-12-03 2022-01-20 Infineon Technologies Ag Halbleiterbauelement mit grabenrandabschluss
US11127822B2 (en) 2016-02-26 2021-09-21 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
WO2017145197A1 (en) 2016-02-26 2017-08-31 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN107464835A (zh) * 2017-07-03 2017-12-12 成都迈斯派尔半导体有限公司 一种半导体功率器件及其终端结构
CN116544268B (zh) * 2023-07-06 2023-09-26 通威微电子有限公司 一种半导体器件结构及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142713A (ja) * 1993-06-30 1995-06-02 Hitachi Ltd 半導体装置及びその製造方法
US5763915A (en) * 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide
WO2000038242A1 (de) * 1998-12-18 2000-06-29 Infineon Technologies Ag Leistungshalbleiterbauelement
DE19742397C2 (de) * 1997-09-25 2000-07-06 Siemens Ag Verfahren zur Herstellung einer Halbleiterstruktur mit einer Mehrzahl von Gräben
DE10312911A1 (de) * 2003-03-22 2004-10-14 Infineon Technologies Ag Halbleiterbauelement mit platzsparendem Randabschluss
WO2004107448A1 (en) * 2003-05-31 2004-12-09 Koninklijke Philips Electronics N.V. Semiconductor device having an edge termination structure and method of manufacture thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3141203A1 (de) * 1981-10-16 1983-04-28 Siemens AG, 1000 Berlin und 8000 München Planares halbleiterbauelement
EP0341453B1 (de) 1988-05-11 1993-08-25 Siemens Aktiengesellschaft MOS-Halbleiterbauelement für hohe Sperrspannung
DE10057612B4 (de) 2000-11-21 2012-03-08 Infineon Technologies Ag Vertikales Halbleiterbauelement mit vertikalem Randabschluss
US6855970B2 (en) * 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
JP4860102B2 (ja) * 2003-06-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置
DE102005041838B3 (de) * 2005-09-02 2007-02-01 Infineon Technologies Ag Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142713A (ja) * 1993-06-30 1995-06-02 Hitachi Ltd 半導体装置及びその製造方法
US5763915A (en) * 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide
DE19742397C2 (de) * 1997-09-25 2000-07-06 Siemens Ag Verfahren zur Herstellung einer Halbleiterstruktur mit einer Mehrzahl von Gräben
WO2000038242A1 (de) * 1998-12-18 2000-06-29 Infineon Technologies Ag Leistungshalbleiterbauelement
DE10312911A1 (de) * 2003-03-22 2004-10-14 Infineon Technologies Ag Halbleiterbauelement mit platzsparendem Randabschluss
WO2004107448A1 (en) * 2003-05-31 2004-12-09 Koninklijke Philips Electronics N.V. Semiconductor device having an edge termination structure and method of manufacture thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
G. SCHMIDT, H. STRACK: Vertikaler Randabschluss mi t drainseitiger Feldplatte, in: Siemens Technology Reports, Dezember 2005, Siemens AG, München
G. SCHMIDT, H. STRACK: Vertikaler Randabschluss mit drainseitiger Feldplatte, in: Siemens Technology Reports, Dezember 2005, Siemens AG, München; *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8809949B2 (en) 2009-06-17 2014-08-19 Infineon Technologies Austria Ag Transistor component having an amorphous channel control layer
US8264047B2 (en) 2010-05-10 2012-09-11 Infineon Technologies Austria Ag Semiconductor component with a trench edge termination
DE102012209429B4 (de) 2011-06-03 2023-06-22 Infineon Technologies Austria Ag Leistungshalbleiterbauelemente mit hoher spannungsfestigkeit und verfahren zu deren herstellung
US9178013B2 (en) 2012-02-06 2015-11-03 Infineon Technologies Austria Ag Semiconductor device with edge termination and method for manufacturing a semiconductor device
US9082843B2 (en) 2012-12-13 2015-07-14 Infineon Technologies Ag Semiconductor device with step-shaped edge termination, and method for manufacturing a semiconductor device
US9287383B2 (en) 2012-12-13 2016-03-15 Infineon Technologies Ag Method for manufacturing a semiconductor device with step-shaped edge termination
US9070580B2 (en) 2013-05-01 2015-06-30 Infineon Technologies Austria Ag Semiconductor device with a super junction structure based on a compensation structure with compensation layers and having a compensation rate gradient
US9117694B2 (en) 2013-05-01 2015-08-25 Infineon Technologies Austria Ag Super junction structure semiconductor device based on a compensation structure including compensation layers and a fill structure
US9570596B2 (en) 2013-05-01 2017-02-14 Infineon Technologies Austria Ag Super junction semiconductor device having a compensation structure
US9627471B2 (en) 2013-05-01 2017-04-18 Infineon Technologies Austria Ag Super junction semiconductor device having strip structures in a cell area
US9024383B2 (en) 2013-05-01 2015-05-05 Infineon Technologies Austria Ag Semiconductor device with a super junction structure with one, two or more pairs of compensation layers
US11018249B2 (en) 2018-02-01 2021-05-25 Infineon Technologies Ag Semiconductor component with edge termination region
US11848377B2 (en) 2018-02-01 2023-12-19 Infineon Technologies Ag Semiconductor component with edge termination region

Also Published As

Publication number Publication date
US8093676B2 (en) 2012-01-10
US20090008723A1 (en) 2009-01-08

Similar Documents

Publication Publication Date Title
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE102008023349B4 (de) Halbleitervorrichtung
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE10052149B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69936050T2 (de) Graben-gate halbleiterbauelemente und verfahren zur deren herstellung
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102007061191B4 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE102008023519B4 (de) Halbleiterbauteil mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE112015004374T5 (de) Halbleitervorrichtung
DE102012223663B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102010036501A1 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE10133543A1 (de) Bidirektionales Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102004046697A1 (de) Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102004063946B4 (de) Transistoranordnungen mit einer in einem Trennungstrench angeordneten Elektrode
DE102013105763A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102005049799A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102009029643B4 (de) MOS-Transistor mit erhöhter Gate-Drain-Kapazität und Verfahren zur Herstellung
DE112004001846B4 (de) LDMOS-Transistor

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee