CN116978954A - 一种沟槽型mosfet器件及制作方法 - Google Patents

一种沟槽型mosfet器件及制作方法 Download PDF

Info

Publication number
CN116978954A
CN116978954A CN202311235601.6A CN202311235601A CN116978954A CN 116978954 A CN116978954 A CN 116978954A CN 202311235601 A CN202311235601 A CN 202311235601A CN 116978954 A CN116978954 A CN 116978954A
Authority
CN
China
Prior art keywords
substrate
epitaxial layer
source
mosfet device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311235601.6A
Other languages
English (en)
Inventor
黄伟宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Sirius Semiconductor Co ltd
Original Assignee
Shenzhen Sirius Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sirius Semiconductor Co ltd filed Critical Shenzhen Sirius Semiconductor Co ltd
Priority to CN202311235601.6A priority Critical patent/CN116978954A/zh
Publication of CN116978954A publication Critical patent/CN116978954A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种沟槽型MOSFET器件及制作方法，该沟槽型MOSFET器件包括源极、栅极、漏极、源极区和衬底，所述漏极与所述源极和所述栅极位于所述源极区的同一侧；所述漏极通过TSV与所述衬底接触。本发明将原位于沟槽型MOSFET器件底部的漏极通过TSV接到源极和栅极的一侧并与衬底接触，在封装时不需要额外的装置将漏极的引脚引出，减小了封装的面积和厚度。

Description

一种沟槽型MOSFET器件及制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种沟槽型MOSFET器件及制作方法。
背景技术
半导体器件的一个实例是金属氧化物硅场效应晶体管器件，被称为MOSFET器件，其被用于许多电子设备中，包括电源、汽车用电子设备、计算机和磁盘驱动器。MOSFET器件可以用于许多应用中，例如，将电源连接至具有负载的特定电子器件的开关。可以在已经蚀刻在基板中或蚀刻在外延层上的沟槽中形成MOSFET器件。MOSFET器件通过向MOSFET器件的栅电极施加适当的电压来操作，栅电极使器件接通，并形成连接MOSFET器件的源极和漏极的通道，允许电流流过。
功率半导体器件作为电力控制的核心电力电子器件，应用于电能的变换和控制。近年来，新能源汽车、高速列车、光伏、风电、手机、电脑、电视机、空调等各个领域对于功率半导体器件的需求量大大增加，促进了该领域的飞速发展。MOSFET作为一种重要的功率半导体器件，其栅极通过电压控制既能完成器件导通，又可以实现关断，具有高输入阻抗和低导通损耗的优点，现阶段广泛的应用于开关电源、电机控制、移动通讯等领域。
随着电子制造业的发展，MOSFET朝着超薄，小型化的方向发展，沟槽型MOSFET是一种从传统平面MOSFET结构上优化发展而来的新型垂直结构的MOSFET器件。现有的沟槽MOSFET器件的源极和栅极位于器件的顶部，其漏极位于器件的底部并与衬底接触。源极金属和栅极金属与漏极金属位于不同侧的器件结构导致沟槽型MOSFET器件在封装过程中需要利用引线框架或铜夹将漏极接到器件的正面，再与PCB进行接合，这些加工封装方式增加了MOSFET的封装面积与封装厚度。
发明内容
为了解决上述提出的至少一个技术问题，本发明的目的在于提供一种沟槽型MOSFET器件及制作方法，将原位于沟槽型MOSFET器件底部的漏极通过TSV接到源极和栅极的一侧并与衬底接触，在封装时不需要额外的装置将漏极的引脚引出，减小了封装的面积和厚度。
本发明的目的采用如下技术方案实现：
第一方面，本发明提供了一种沟槽型MOSFET器件，包括源极、栅极、漏极、源极区和衬底，所述漏极与所述源极和所述栅极位于所述源极区的同一侧；所述漏极通过TSV与所述衬底接触。
优选地，还包括外延层和体区，所述体区位于所述外延层上方；
所述外延层位于所述衬底上方；
所述体区位于所述源极区下方；
所述源极区与源极接触。
优选地，还包括沟槽，所述沟槽穿过所述源极区和所述体区，所述沟槽底部位于所述外延层内部，所述沟槽内壁有栅氧层，所述栅氧层与所述栅极接触。
优选地，所述衬底为N+型衬底；
所述外延层为N-型外延层；
所述体区为P-型体区；
所述源极区为N+型源极区。
优选地，所述衬底为P+型衬底；
所述外延层为P-型外延层；
所述体区为N-型体区；
所述源极区为P+型源极区。
优选地，所述TSV的通孔直径为2-10um。
优选地，所述TSV的深宽比为3：1-15：1。
优选地，所述TSV的填充材料为铜。
第二方面，本发明提供了一种沟槽型MOSFET器件的制作方法，包括：
在衬底上方沉积形成外延层；
在所述外延层上方形成体区和源极区；
在所述源极区和所述体区上开设第一通孔，在所述外延层上层开设沟槽，所述第一通孔与所述沟槽连接；
进行TSV加工。
优选地，进行TSV加工包括：
在所述源极区上开设第二通孔，所述第二通孔的底部位于所述衬底内部；
在第二通孔侧壁沉积形成绝缘层；
在第二通孔侧壁沉积形成阻挡层；
填充所述第二通孔；
所述第二通孔上方金属通过所述第二通孔与所述衬底连接形成漏极。
相比现有技术，本发明的有益效果在于：
本发明将原位于沟槽型MOSFET器件底部的漏极通过TSV接到源极和栅极的一侧并与衬底接触，在封装时不需要额外的装置将漏极的引脚引出，减小了封装的面积和厚度。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本公开。
附图说明
为了更清楚地说明本申请实施例或背景技术中的技术方案，下面将对本申请实施例或背景技术中所需要使用的附图进行说明。
此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。
图1为本发明实施例提供的一种沟槽型MOSFET器件的结构示意图；
图2为本发明实施例提供的一种沟槽型MOSFET器件的制作方法流程图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、***、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
另外，为了更好地说明本发明，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本发明同样能够实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本发明的主旨。
功率半导体器件作为电力控制的核心电力电子器件，应用于电能的变换和控制。近年来，新能源汽车、高速列车、光伏、风电、手机、电脑、电视机、空调等各个领域对于功率半导体器件的需求量大大增加，促进了该领域的飞速发展。MOSFET作为一种重要的功率半导体器件，其栅极通过电压控制既能完成器件导通，又可以实现关断，具有高输入阻抗和低导通损耗的优点，现阶段广泛的应用于开关电源、电机控制、移动通讯等领域。
随着电子制造业的发展，MOSFET朝着超薄，小型化的方向发展，沟槽型MOSFET是一种从传统平面MOSFET结构上优化发展而来的新型垂直结构的MOSFET器件。现有的沟槽MOSFET器件的源极和栅极位于器件的顶部，其漏极位于器件的底部并与衬底接触。源极金属和栅极金属与漏极金属位于不同侧的器件结构导致沟槽型MOSFET器件在封装过程中需要利用引线框架或铜夹将漏极接到器件的正面，再与PCB进行接合，这些加工封装方式增加了MOSFET的封装面积与封装厚度。本发明将原位于沟槽型MOSFET器件底部的漏极通过TSV接到源极和栅极的一侧并与衬底接触，在封装时不需要额外的装置将漏极的引脚引出，减小了封装的面积和厚度。
实施例1
本发明提供了一种沟槽型MOSFET器件，包括源极、栅极、漏极、源极区和衬底，漏极与源极和栅极位于源极区的同一侧；漏极通过TSV与衬底接触。
沟槽型MOSFET是一种常见的场效应晶体管。沟槽型MOSFET的基本结构包括源极，漏极，栅极和沟道。其中，源极和漏极之间的沟道是电流流动的通道，栅极是控制沟道中电流的开关。沟槽型MOSFET的源极金属和栅极金属位于硅片的上方，硅片下部为衬底，漏极位于硅片的下方与衬底接触。沟槽型MOSFET也被称为表面效应晶体管，其将栅极埋入基体中形成垂直沟道，尽管其工艺复杂，单元一致性比平面结构差。但是，沟槽结构可以增加单元密度，没有JFET效应，寄生电容更小，开关速度快，开关损耗非常低；而且，通过选取合适沟道晶面以及优化设计的结构，可以实现最佳的沟道迁移率，明显降低导通电阻。本实施例提供的沟槽型MOSFET与传统沟槽型MOSFET不同，将原位于沟槽型MOSFET器件底部的漏极通过TSV接到源极和栅极的一侧并与衬底接触。
优选地，还包括外延层和体区，体区位于外延层上方；
外延层位于衬底上方；
体区位于源极区下方；
源极区与源极接触。
外延是指在经过切、磨、抛等仔细加工的单晶衬底上生长一层新单晶的过程，新单晶可以与衬底为同一材料，也可以是不同材料（同质外延或者是异质外延）。由于新生单晶层按衬底晶相延伸生长，从而被称之为外延层。外延层的厚度通常为几微米，以硅为例：硅外延生长其意义是在具有一定晶向的硅单晶衬底上生长一层具有和衬底相同晶向的电阻率与厚度不同的晶格结构完整性好的晶体，而长了外延层的衬底称为外延片，即外延片=外延层+衬底。MOSFET器件的制作在外延层上展开。
对于传统的硅半导体产业链而言，在硅片上制作器件无法实现集电区高击穿电压，小串联电阻，小饱和压降要小的要求。而外延技术的发展则成功地解决了这一困难。外延技术在电阻极低的硅衬底上生长一层高电阻率外延层，器件制作在外延层上，这样高电阻率的外延层保证了管子有高的击穿电压，而低电阻的衬底又降低了基片的电阻，从而降低了饱和压降，从而解决了二者的矛盾。此外，GaAs等Ⅲ-Ⅴ族、Ⅱ-Ⅵ族以及其他分子化合物半导体材料的气相外延、液相外延等外延技术也都得到很大的发展，已成为绝大多数微波器件、光电器件、功率器件等制作不可缺少的工艺技术，特别是分子束、金属有机气相外延技术在薄层、超晶格、量子阱、应变超晶格、原子级薄层外延方面的成功应用，为半导体研究的新领域“能带工程”的开拓打下了夯实的基础。
优选地，还包括沟槽，沟槽穿过源极区和体区，沟槽底部位于外延层内部，沟槽内壁有栅氧层，栅氧层与栅极接触。
沟槽是指沟道区域，沟槽型MOSFET通过调整沟槽的尺寸，可以改变晶体管的性能和特性。为了形成垂直沟道结构，沟槽型MOSFET在外延层中开设沟槽，沟槽表面制作氧化层后，在沟槽内部填充多晶硅形成栅极。这种结构将栅极埋入基体中，形成垂直沟道，电流通路从下部衬底漏极，垂直流过外延层、沟道和源极区，沟道和电流方向平行。本实施例提供的沟槽型MOSFET与传统沟槽型MOSFET的差别在于设置了通过TSV与衬底接触的漏极金属，漏极金属与源极金属二号栅极金属位于同一平面，本实施例提供的沟槽型MOSFET的电流通路从漏极金属通过TSV填充金属到下部衬底，再垂直流过外延层、沟道和源极区。
栅极氧化物是将MOSFET的栅极与源极和漏极分开以及晶体管导通时连接源极和漏极的导电通道分开的介电层。栅氧化层是通过热氧化沟道的硅形成薄的二氧化硅绝缘层。绝缘二氧化硅层是通过自限氧化过程形成的，该过程由Deal–Grove模型描述。随后在栅极氧化物上方沉积导电栅极材料以形成晶体管。栅极氧化物用作介电层，因此栅极可以承受高达1至5MV/cm的横向电场，以强烈调制沟道的电导。在栅极氧化物上方是一个薄电极层，由导体制成，导体可以是铝、高掺杂硅、钨等难熔金属、硅化物（TiSi、MoSi2、TaSi或WSi2）或这些层的夹层。该栅电极通常称为栅极金属或栅极导体。栅极导体电极的几何宽度（横向于电流流动的方向）称为物理栅极宽度。物理栅极宽度可能与用于模拟晶体管的电通道宽度略有不同，因为边缘电场会对不在栅极正下方的导体产生影响。
栅极氧化物的电气特性对于栅极下方导电沟道区域的形成至关重要。在NMOS型器件中，栅极氧化物下方的区域是p型半导体衬底表面上的薄n型反型层。它是由施加的栅极电压VG的氧化物电场引起的。这被称为反转通道。它是允许电子从源极流向漏极的传导通道。
优选地，衬底为N+型衬底；
外延层为N-型外延层；
体区为P-型体区；
源极区为N+型源极区。
优选地，衬底为P+型衬底；
外延层为P-型外延层；
体区为N-型体区；
源极区为P+型源极区。
+是重掺杂（掺杂浓度高），-是轻掺杂（掺杂浓度低），P型掺杂IIIA族元素，例如：硼、铝、镓、铟、铊。N型掺杂VA族元素，例如氮、磷、砷、锑、铋和镆。重掺杂半导体可以用于制造高性能的电子器件，重掺杂的掺杂浓度为1019cm-3以上，制备P+掺杂的方法包括扩散发和离子注入法。扩散法将杂质离子与半导体材料混合，然后将混合物加热到高温，使杂质离子扩散到半导体材料中，离子注入是将杂质离子加速到高速，然后注入到半导体材料中。轻掺杂半导体是指在制备半导体材料时添加了低浓度的杂质原子，使其成为半导体材料的一种。掺杂的杂质原子可以改变半导体材料的电学性质，从而提高其性能和功能。在轻掺杂半导体中，掺入的杂质原子浓度通常低于半导体材料的本征浓度（本征浓度是指在纯净半导体中杂质原子的浓度）。掺入的杂质原子也必须具有与半导体材料原子相似的晶格尺寸和电子结构，以确保其能够顺利地与半导体材料结合，并在半导体材料中运动。掺入杂质原子后，轻掺杂半导体的电学性质会发生相应变化。其中最重要的变化是电导率的提高。这是因为添加的杂质原子可以在半导体中形成额外的自由电子或空穴，使半导体材料的导电性能得到增强。除此之外，轻掺杂半导体还可以改变半导体材料的禁带宽度、载流子迁移率和光学吸收谱等性质，从而拓展其在电子学、光电子学、化学等领域的应用。轻掺杂半导体的制备通常采用离子注入和熔融扩散等技术。离子注入是将掺杂元素通过高压电场加速到高速，然后轰击半导体表面，将其注入到半导体晶格中。熔融扩散则是将半导体芯片放置在掺杂材料块上，然后加热至高温，掺杂原子被熔化后扩散到半导体材料中。在实际应用中，轻掺杂半导体广泛应用于电路、太阳能电池、纳米材料等领域。例如，硅掺杂铝元素后，可以形成n型硅，其导电性能显著提高，可以用于制造p-n结的太阳能电池。此外，轻掺杂半导体还可以制备金属氧化物半导体场效应晶体管（MOSFET)、低噪声功率放大器等微电子器件。在纳米技术领域，轻掺杂半导体可以用于制备各种光电子和生化传感器，具有广阔的应用前景。
优选地，TSV的通孔直径为2-10um。
常用填充金属铜膨胀系数远大于硅、砷化家等材料而易导致可靠性问题。为提高可靠性，TSV通孔直径越小越好，应小于10um。当TSV的尺寸通孔降到5um以下时，也需要考虑加工成本和加工难度。本实施例的TSV的通孔直径为2-10um。
优选地，TSV的深宽比为3：1-15：1。
TSV深宽比过大，工艺释作困难，并且电阻值也随之增大，在深宽比为10：1时TSV的传输性能较好。本实施例的TSV的深宽比为3：1-15：1。
优选地，TSV的填充材料为铜。
TSV的填充材料包括铜、钨、镍等金属或掺杂多晶硅等非金属。而铜作为具有良好的导电能力、低电迁移性及低成本的金属，通常用于TSV通孔填充材料。
实施例2
本发明提供了一种沟槽型MOSFET器件的制作方法，包括：
S100，在衬底上方沉积形成外延层；
外延工艺是指在衬底上生长完全排列有序的单晶体层的工艺。一般来讲，外延工艺是在单晶衬底上生长一层与原衬底相同晶格取向的晶体层。外延工艺广泛用于半导体制造，如集成电路工业的外延硅片。MOS晶体管的嵌入式源漏外延生长，LED衬底上的外延生长等。根据生长源物相狀态的不同，外延生长方式分为固相外延、液相外延、气相外延。在集成电路制造中，常用的外延方式是固相外延和气相外延。
固相外延，是指半导体单晶上的非晶层在低于该材料的熔点或共晶点温度下外延再结晶的过程。没有外延的再结晶过程不属于固相外延。固相外延主要有两种生长方式：一种是非晶层直接与单晶衬底相接触，进行外延生长;另一种是将一层金属或碳化物夹在非晶层和单晶硅衬底之间进行固相外延。金属和碳化物起到输运介质的作用。有多种方法形成多晶或无定形薄膜。一种是直接离子注入的方法，可在硅单晶衬底上大剂量注入锗离子，形成GeSi非晶薄层，475～575℃退火再生长，得到应变合金层。另一种是淀积薄膜，如蒸发或溅射。与一般外延方法相比，固相外延衬底温度低，杂质扩散小，有利于制造突变掺杂界面的外延层。
在气相状态下，将半导体材料淀积在单晶片上，使它沿着单晶片的结晶轴方向生长出一层厚度和电阻率合乎要求的单晶层，这一工艺称为气相外延。其特点有：外延生长温度高，生长时间长，因而可以制造较厚的外延层；在外延过程中可以任意改变杂质的浓度和导电类型。工业生产常用的气相外延工艺有：四氯化硅（锗）外延，硅（锗）烷外延、三氯氢硅及二氯二氢硅等（二氯二氢硅具有淀积温度低，沉积速度快，淀积成膜均匀等优点）外延等。常见的硅气相外延的概念、原理：用硅的气态化合物（如：SiCl4、SiH4)在加热的硅衬底表面与氢气发生化学反应或自身发生热分解，还原成硅，并以单晶形式淀积在硅衬底表面。气相外延的生长方法包括化学气相外延生长（CVE）、分子束外延（MBD)、原子层外（ALE）等。半导体的气相外延是硅的气态化合物在加热的衬底表面与氢发生反应或自身热分解还原成硅，并以单晶的形式淀积在衬底表面的过程。具体包括：反应剂分子以扩散方式从气相转移到生长层表面；反应剂分子被生长层吸附；被吸附的反应剂分子在生长层表面完成化学反应，产生半导体及其它副产品；副产品分子从表面解析，随着气流排出反应腔；反应生成的原子形成晶格，或加接到晶格点阵上，形成单晶外延层。
外延***装置包括：气体分配及控制***、加热和测温装置、反应室、废气处理装置。工艺过程包括：衬底和基座处理：衬底处理主要是为了去除衬底圆片表面氧化层及尘粒，冲洗干燥后放入石墨基座内。对于已经用过的石墨基座应预先经过HCI腐蚀，去除前次外延留在上面的硅。掺杂剂配制：掺杂剂有气态源，如磷烷PH3,硼烷B2H6等；液态源如POCI3、BBr3等，不同的器件对外延层电阻率及导电类型要求不同，必须根据电阻率精确控制掺杂源的用量。外延生长：主要程序为：装炉一通气，先通氮气再通氢气一升温一衬底热处理或HCl抛光－外延生长－氢气冲洗－降温－氮气冲洗。当基座温度降到300℃以下时开炉取片。气相外延质量要求外延层质量应满足：晶体结构完整、电阻率精确而均匀、外延层厚度均匀且在范围内、表面光洁，无氧化和白雾、表面缺陷（角锥体、乳突、星形缺陷等）和体内缺陷（位错、层错、滑移线等）要少。外延质量检验内容包括：电阻率、杂质浓度分布、外延层厚度、少子寿命及迁移率、夹层位错与层错密度、表面缺陷等。生产中通常检测项目是缺陷密度、电阻率和外延层厚度。外延层厚度测量方法有层错法、磨角或滚槽染色法、直读法、红外干涉法等。电阻率测量的方法有四探针法、三探针法、电容一电压法、扩展电阻法，对于外延层电阻率较高或者厚度较薄的外延层往往采用电容－电压法、扩展电阻法等。
S200，在外延层上方形成体区和源极区；
金属电极沉积工艺分为化学气相沉积和物理气相沉积。化学气相沉积是指通过化学方法在晶圆表面沉积涂层的方法，一般是通过给混合气体施加能量来进行。假设在晶圆表面沉积物质（A），则先向沉积设备输入可生成物质（A）的两种气体（B和C），然后给气体施加能量，促使气体B和C发生化学反应。
物理气相沉积镀膜技术主要分为三类：真空蒸发镀膜、真空溅射镀膜和真空离子镀膜。物理气相沉积的主要方法有：真空蒸镀、溅射镀膜、电弧等离子体镀膜、离子镀膜和分子束外延等。相应的真空镀膜设备包括真空蒸发镀膜机、真空溅射镀膜机和真空离子镀膜机。
S300，在源极区和体区上开设第一通孔，在外延层上层开设沟槽，第一通孔与沟槽连接；
S400，进行TSV加工。
优选地，进行TSV加工包括：
S401，在源极区上开设第二通孔，第二通孔的底部位于衬底内部；
硅片上的通孔加工是TSV技术的核心，包括深反应离子刻蚀和激光钻孔。深反应离子刻蚀是一种离子增强型化学反应。刻蚀***使用RF供电的等离子源获得离子及化学上可反应的基团。在深硅刻蚀时，使用的主要源气体是六氟化硫，为硅的高速率刻蚀提供具有高度反应性质的自由氟等离子体。等离子中的离子经等离子与晶圆间的电场加速，以很强的方向性冲向晶圆。在垂直方向上获得刻蚀速度增强的同时，为了获得高度各向异性的刻蚀效果，还需要使用附加气体来钟化保护刻蚀出的侧壁。有两种方法可以为深硅刻蚀提供侧壁钝化保护，第一种是传统的方法，将如O2和HBr等附加气体与SF6混在一起使用，这类稳态工艺一般需要使用SiO2的硬质掩膜，第二种是Bosch工艺，在每个刻蚀循环周期中，暴露的硅被SF6各向同性刻蚀，再通过C4F8在通孔内壁淀积一层聚合物保护层，然后聚合物被分解去除，暴露的硅再被蚀刻，周而复始快速循环切换刻蚀和钝化，直至通孔达到工艺要求而结束，在每个刻蚀周期中都会在通孔侧壁上留下扇贝状的起伏。激光钻孔技术作为一种不需要掩膜的工艺，避免了光刻胶涂布、光刻曝光、显影和去胶等工艺步骤。
S402，在第二通孔侧壁沉积形成绝缘层；
在完成金属填充之前必须淀积绝缘层，隔断填充金属和硅本体材料的电导通。通孔绝缘层材料有硅氧化合物、硅氮化物、聚合物等。不同的绝缘层需要不同的淀积技术。PECVD技术的淀积速率高，工艺温度低，膜层覆盖能力强，广泛应用在淀积SiO2、Si3N4等绝缘材料。真空气相沉积技术是基于真空环境中将气态前驱物转化为固态材料的原理，将气态前驱物加热至升华温度，生产气态分子，然后将气态分子输送到待涂层的基底材料表面，在表面上发生化学反应生成固态薄膜。在此过程中，因为真空环境中没有气体分子来扩散或干扰反应，可以得到高纯度，高质量的薄膜，常应用于Parylene材料。
S403，在第二通孔侧壁沉积形成阻挡层；
通常TSV采用电镀铜工艺进行通孔填充。使用铜作为填充材料存在以下缺陷：铜在二氧化硅介质中扩散速度很快，容易使其介电性能退化；铜对半导体的载流子具有很强的陷阱效应，铜扩散到半导体本体材料中会严重影响半导体器件电性特征；铜和二氧化硅的粘附程度较差。因此，必须在铜和绝缘层之间淀积一层扩散阻挡层，防止铜扩散并提高铜的粘附程度。常用的淀积技术包括PVD，磁控溅射和PECVD，常用的阻挡层材料为Cu、Cr、Ta及其化合物、Ti及其化合物等。PVD镀膜技术主要分为三类：真空蒸发镀膜、真空溅射镀膜和真空离子镀膜。PVD的主要方法有：真空蒸镀、溅射镀膜、电弧等离子体镀膜、离子镀膜和分子束外延等。相应的真空镀膜设备包括真空蒸发镀膜机、真空溅射镀膜机和真空离子镀膜机。
S404，填充第二通孔；
通孔铜填充技术有磁控溅射、CVD、ALD、电镀等。在工业生产中，电镀成本更低且淀积速度更快，铜电镀工艺成为TSV通孔填充首选。铜电镀技术通常采用“自底向上”的电镀工艺。“自底向上”电镀技术在电镀时抑制通孔外表面的沉积速率而加速通孔内部的沉积，通过开发特殊电镀添加剂和电镀设备结构、电场的特殊设计等技术手段来实现。具体地，强吸附力抑制剂覆盖在铜表面的原子位置来抑制表面铜沉积；加速剂成份用来抵消抑制剂的作用来加速通孔底部铜的沉积速率；整平剂抑制表面曲率分布引起的高电场区域的沉积，抑制凸出表面位置的快速成核；加速剂成份在通孔底部聚集以抵消抑制剂的作用来加速通孔底部铜的沉积速率；优化结构、电场特殊设计减少流体边界厚度，减小加速剂在晶圆表面的浓度，降低铜淀积速率；采用周期脉冲反向电流进行电镀，抑制通孔内壁尖锐表面生长。
在通孔铜电镀之后，晶圆表面也淀积了一层较厚的不均匀铜层，需要采用CMP技术去除多余铜并平坦化。铜CMP技术主要包括：碱性抛光液中的氧化剂与铜表面进行化学反应生成氧化铜和氧化亚铜，整合剂使铜离子或亚铜离子转化为稳定的可溶整合物进入溶液，在磨盘、抛光垫及研磨料的作用下，化学反应的产物被研磨下来并被抛光液带离抛光表面，使未反应的表面重新裸露出来。
S405，第二通孔上方金属通过第二通孔与衬底连接形成漏极。
在一些实施例中，本公开实施例提供的装置具有的功能或包含的模块可以用于执行上文方法实施例描述的方法，其具体实现可以参照上文方法实施例的描述，为了简洁，这里不再赘述。另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者通过所述计算机可读存储介质进行传输。所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线（例如同轴电缆、光纤、数字用户线（digital subscriberline，DSL））或无线（例如红外、无线、微波等）方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，数字通用光盘（digital versatiledisc，DVD）)、或者半导体介质（例如固态硬盘（solid state disk ，SSD））等。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，该流程可以由计算机程序来指令相关的硬件完成，该程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法实施例的流程。而前述的存储介质包括：只读存储器（read-only memory，ROM）或随机存储存储器（random access memory，RAM）、磁碟或者光盘等各种可存储程序代码的介质。
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种沟槽型MOSFET器件，其特征在于，包括源极、栅极、漏极、源极区和衬底，所述漏极与所述源极和所述栅极位于所述源极区的同一侧；所述漏极通过TSV与所述衬底接触。
2.根据权利要求1所述的一种沟槽型MOSFET器件，其特征在于，还包括外延层和体区，所述体区位于所述外延层上方；
所述外延层位于所述衬底上方；
所述体区位于所述源极区下方；
所述源极区与源极接触。
3.根据权利要求2所述的一种沟槽型MOSFET器件，其特征在于，还包括沟槽，所述沟槽穿过所述源极区和所述体区，所述沟槽底部位于所述外延层内部，所述沟槽内壁有栅氧层，所述栅氧层与所述栅极接触。
4.根据权利要求3所述的一种沟槽型MOSFET器件，其特征在于，所述衬底为N+型衬底；
所述外延层为N-型外延层；
所述体区为P-型体区；
所述源极区为N+型源极区。
5.根据权利要求3所述的一种沟槽型MOSFET器件，其特征在于，所述衬底为P+型衬底；
所述外延层为P-型外延层；
所述体区为N-型体区；
所述源极区为P+型源极区。
6.根据权利要求1所述的一种沟槽型MOSFET器件，其特征在于，所述TSV的通孔直径为2-10um。
7.根据权利要求1所述的一种沟槽型MOSFET器件，其特征在于，所述TSV的深宽比为3：1-15：1。
8.根据权利要求1所述的一种沟槽型MOSFET器件，其特征在于，所述TSV的填充材料为铜。
9.一种沟槽型MOSFET器件的制作方法，其特征在于，包括：
在衬底上方沉积形成外延层；
在所述外延层上方形成体区和源极区；
在所述源极区和所述体区上开设第一通孔，在所述外延层上层开设沟槽，所述第一通孔与所述沟槽连接；
进行TSV加工。
10.根据权利要求9所述的一种沟槽型MOSFET器件的制作方法，其特征在于，进行TSV加工包括：
在所述源极区上开设第二通孔，所述第二通孔的底部位于所述衬底内部；
在第二通孔侧壁沉积形成绝缘层；
在第二通孔侧壁沉积形成阻挡层；
填充所述第二通孔；
所述第二通孔上方金属通过所述第二通孔与所述衬底连接形成漏极。
CN202311235601.6A 2023-09-25 2023-09-25 一种沟槽型mosfet器件及制作方法 Pending CN116978954A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311235601.6A CN116978954A (zh) 2023-09-25 2023-09-25 一种沟槽型mosfet器件及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311235601.6A CN116978954A (zh) 2023-09-25 2023-09-25 一种沟槽型mosfet器件及制作方法

Publications (1)

Publication Number Publication Date
CN116978954A true CN116978954A (zh) 2023-10-31

Family

ID=88479968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311235601.6A Pending CN116978954A (zh) 2023-09-25 2023-09-25 一种沟槽型mosfet器件及制作方法

Country Status (1)

Country Link
CN (1) CN116978954A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070132017A1 (en) * 2005-12-06 2007-06-14 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method of same
CN101095218A (zh) * 2004-08-03 2007-12-26 飞兆半导体公司 使用沉陷沟槽具有顶部漏极的半导体功率器件
CN102610636A (zh) * 2011-02-07 2012-07-25 成都芯源***有限公司 垂直型半导体器件及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101095218A (zh) * 2004-08-03 2007-12-26 飞兆半导体公司 使用沉陷沟槽具有顶部漏极的半导体功率器件
US20070132017A1 (en) * 2005-12-06 2007-06-14 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method of same
CN102610636A (zh) * 2011-02-07 2012-07-25 成都芯源***有限公司 垂直型半导体器件及其制作方法

Similar Documents

Publication Publication Date Title
US10361201B2 (en) Semiconductor structure and device formed using selective epitaxial process
US8866188B1 (en) Semiconductor devices and methods of manufacture thereof
KR102654856B1 (ko) Si 갭충전을 위한 순환 컨포멀 증착/어닐링/에칭
TWI404123B (zh) 半導體膜之選擇性磊晶成長
KR102345466B1 (ko) Mol(middle of the line) 애플리케이션들을 위한 유기 금속 텅스텐을 형성하기 위한 방법들
JP2011171706A (ja) トランジスタ及びその製造方法
TW200524090A (en) Method for improving transistor performance through reducing the salicide interface resistance
CN104051526B (zh) 紧邻半导体鳍的沟渠及其形成方法
CN113964024B (zh) 半导体器件的制备方法
JP2008235888A (ja) 安定したシリサイド膜及びその製造方法
CN107026070A (zh) 半导体装置的制作方法
KR20170132224A (ko) 블리스터 없는 태양 전지용 다결정 규소
US20060163625A1 (en) Semiconductor layer and forming method thereof, and semiconductor device and manufacturing method thereof technical field
US10461184B1 (en) Transistor having reduced gate-induced drain-leakage current
CN116344590B (zh) 一种半导体器件及其制作方法
US20150179743A1 (en) Graphene as a Ge Surface Passivation Layer to Control Metal-Semiconductor Junction Resistivity
EP3552228A1 (en) Methods for silicide formation
CN116646402A (zh) 一种半导体器件及其制造方法
CN116978954A (zh) 一种沟槽型mosfet器件及制作方法
US20180261684A1 (en) Semiconductor structure and fabrication method thereof
CN111863611B (zh) 半导体器件的制备方法
KR101096980B1 (ko) 반도체 소자의 제조 방법
CN117558762B (zh) 一种沟槽型mosfet及制备方法
CN117613049A (zh) 一种整合电容器的mosfet及制备方法
CN111613520A (zh) 一种晶片涂层金属氧化薄膜制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination