JP3773755B2 - 縦形ｍｏｓトランジスタ及びその製造方法 - Google Patents
縦形ｍｏｓトランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP3773755B2 JP3773755B2 JP2000166214A JP2000166214A JP3773755B2 JP 3773755 B2 JP3773755 B2 JP 3773755B2 JP 2000166214 A JP2000166214 A JP 2000166214A JP 2000166214 A JP2000166214 A JP 2000166214A JP 3773755 B2 JP3773755 B2 JP 3773755B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- polycrystalline silicon
- region
- film
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 65
- 239000002184 metal Substances 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 210000000746 body region Anatomy 0.000 claims description 23
- 229910021332 silicide Inorganic materials 0.000 claims description 23
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 description 28
- 239000007789 gas Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 150000003377 silicon compounds Chemical class 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、トレンチ構造を有する縦形ＭＯＳトランジスタ、及びその製造方法に関する。
【０００２】
【従来の技術】
図２に従来のトレンチ構造を有する縦形ＭＯＳトランジスタの模式断面図を示す。これはドレイン領域となる第１導電型高濃度基板１上に、より低濃度の第１導電型層２をエピタキシャル成長させた半導体基板を用意し、この半導体基板の表面からボディ領域と称する第２導電型拡散領域３を不純物注入及び１０００℃以上の高温熱処理で形成する。さらに表面からソース領域となる第１導電型高濃度不純物領域７と、ボディ領域の電位をオーミック・コンタクトにより固定させるための第２導電型高濃度ボディコンタクト領域８が形成されており、それぞれソース電極７ａ、ボディ電極８ａに接続される。ここで、この第１導電型のソース領域と第２導電型のボディコンタクト領域は通常は同電位とするため図２では接触するレイアウトとし、図示はしないが１つのコンタクトホールによって両方の領域にまたがって電気的コンタクトをとることにより、７ａと８ａを接続している。そしてこの第１導電型のソース領域を貫通して単結晶シリコンをエッチングしてトレンチ４を形成し、このシリコントレンチ内にゲート絶縁膜４及び、ゲート電極６ａに接続される高濃度不純物を含んだ多結晶シリコン６を埋め込んでいる。またこの半導体基板裏面の第１導電型高濃度領域はドレイン電極１ａに接続されている。
【０００３】
以上のような構造により、裏面側の第１導電型高濃度領域及び第１導電型エピタキシャル領域からなるドレインから、表面側の第１導電型高濃度領域からなるソースへ流れる電流を、トレンチ側壁のゲート絶縁膜を介して、トレンチ内に埋め込んだゲートで制御する縦型ＭＯＳトランジスタとして機能させることができる。この方法は導電型をＮまたはＰにすることで、Ｎチャネル型、Ｐチャネル型の両方に対応することができる。
また、このトレンチ構造を有する縦形ＭＯＳトランジスタは、完全に縦方向にチャネルを形成するので、微細化技術の適用が可能であるという特徴を有する。
【０００４】
このような縦形ＭＯＳトランジスタは、例えば米国特許４７６７７２２などにその基本的な構造及び製造方法の概略が開示されている。
【０００５】
しかし、このような縦形ＭＯＳトランジスタの構造及び製造方法では以下のような問題点が存在する。
【０００６】
まず第１に、この従来の方法で作製される縦形ＭＯＳトランジスタでは、図２に示されるようにトレンチ内に埋め込まれている多結晶シリコン上部が凹形状となる。この凹部は、トレンチ内及び半導体基板上に、表面が平坦化するまで堆積された多結晶シリコン膜を、エッチバック法により除去する過程で形成される。この凹部が形成される理由は、図１０のように多結晶シリコン膜を堆積する際、グレインがトレンチ内のゲート絶縁膜上を垂直方向に成長するが、このときトレンチ内中心線１１−１１’で接触したときにできるグレイン境界が、他の多結晶シリコンの領域よりもエッチングレートが早くなるためである。
【０００７】
この多結晶シリコン膜のエッチバックを過剰に行うと、トレンチ内のチャネルが形成されるボディ領域にゲート絶縁膜を介して接する多結晶シリコンまでが除去され、トランジスタ動作が阻害されたり、また後の工程の膜の堆積時にボイドが形成され、特に高温動作時にこのボイドからクラックが入りトランジスタそのものが破壊するという現象が起きることがあるので充分な管理の下で行われなければならないという問題点がある。
【０００８】
第２に、このトレンチ構造を有する縦形ＭＯＳトランジスタは、多結晶シリコンによりゲート電極を形成するので、ゲート抵抗が高く、特に微細化するほどこの傾向が大きくなるという問題点がある。これは高周波特性を阻害することになり、一般的には５００ｋＨｚ以上の高周波動作においてスイッチング遅延や、効率の低下が無視できなくなる。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、この発明は、
第１の導電型の半導体基板と、
この半導体基板上に形成された第１の導電型のエピタキシャル成長層と、
エピタキシャル成長層上に形成された第２の導電型のボディ領域と、
このボディ領域を貫通し、第１導電型のエピタキシャル成長層の内部に達するように形成されたトレンチと、
ボディ領域の表面及びトレンチの壁面及び底面に沿って形成されたゲート絶縁膜と、
このゲート絶縁膜に接し、ゲート絶縁膜に囲まれるようにトレンチ内に形成された多結晶シリコンゲートと、
多結晶シリコンゲートに接し、ゲート絶縁膜及び多結晶シリコンゲートに囲まれるようにトレンチ内に形成された金属シリサイドゲートと、
ボディ領域の表面で且つトレンチ周囲にゲート絶縁膜に接して形成された第１の導電型のソース領域と、
多結晶シリコンゲート及び金属シリサイドゲートに接続されたゲート電極と、
ソース領域に接続されたソース電極と、
半導体基板に接続されたドレイン電極とを、備えたことを特徴とする縦形ＭＯＳトランジスタとした。
【００１０】
または、先の多結晶シリコンゲートに接し、ゲート絶縁膜及び多結晶シリコンゲートに囲まれるようにトレンチ内に形成される膜がシリコン化合物であることを特徴とする縦形ＭＯＳトランジスタとした。
【００１１】
また多結晶シリコンゲートに接し、ゲート絶縁膜及び多結晶シリコンゲートに囲まれるようにトレンチ内に形成される膜が特にシリコン酸化膜であることを特徴とする縦形ＭＯＳトランジスタとした。
【００１２】
または多結晶シリコンゲートに接し、ゲート絶縁膜及び多結晶シリコンゲートに囲まれるようにトレンチ内に形成される膜が特にシリコン窒化膜であることを特徴とする縦形ＭＯＳトランジスタとした。
【００１３】
または多結晶シリコンゲートに接し、ゲート絶縁膜及び多結晶シリコンゲートに囲まれるようにトレンチ内に形成される膜が特に金属膜であることを特徴とする縦形ＭＯＳトランジスタとした。
【００１４】
以上を達成するために、第１の導電型の半導体基板主表面から、第２の導電型のボディ領域を第２導電型の不純物の注入及び熱拡散で形成する工程と、
ボディ領域上のトレンチ形成予定領域から該第２のボディ領域を貫通し、半導体基板の内部まで異方性エッチングを行い、トレンチを形成する工程と、
ボディ領域の表面及び前記トレンチの壁面に沿ってゲート絶縁膜を形成する工程と、
ゲート絶縁膜上に多結晶シリコン層を、トレンチの幅の半分以下の層厚で堆積する工程と、
多結晶シリコン層上に金属シリサイド層を、先のトレンチ幅の半分と多結晶シリコン層の厚さの差以上の層厚で形成する工程と、
金属シリサイド層に対して、エッチングを行う工程と、
多結晶シリコン層に対してエッチングを行い、トレンチ内にゲートを形成する工程と、
ボディ領域の表面で且つゲート絶縁膜に接した領域に第１の導電型のソース領域を形成する工程とを、行うことを特徴とする縦形ＭＯＳトランジスタの製造方法とした。
【００１５】
または多結晶シリコン層上に形成する膜がシリコン酸化膜であることを特徴とする縦形ＭＯＳトランジスタの製造方法とした。
【００１６】
または多結晶シリコン層上に形成する膜がシリコン窒化膜であることを特徴とする縦形ＭＯＳトランジスタの製造方法とした。
【００１７】
または多結晶シリコン層上に形成する膜が金属膜であることを特徴とする縦形ＭＯＳトランジスタの製造方法とした。
【００１８】
【発明の実施の形態】
以下にこの発明の実施の形態を図面に基づいて説明する。
【００１９】
図１は本発明のＮチャネル縦形ＭＯＳトランジスタの断面図である。これはドレイン領域となる第１導電型高濃度基板１上に、より低濃度の第１導電型層２をエピタキシャル成長させた半導体基板を用意し、この半導体基板の表面からボディ領域となる第２導電型拡散領域３を不純物注入及び１０００℃以上の高温熱処理で形成する。さらに表面からソース領域となる第１導電型高濃度不純物領域７と、ボディ領域の電位をオーミック・コンタクトにより固定させるための第２導電型高濃度ボディコンタクト領域８が形成されており、それぞれソース電極７ａ、ボディ電極８ａに接続される。ここで、この第１導電型のソース領域と第２導電型のボディコンタクト領域は図２では同電位とするため接触するレイアウトとし、図示はしないが１つのコンタクトホールによって両方の領域にまたがって電気的コンタクトをとることにより、７ａと８ａを接続している。これらは従来例と同様の構成である。そしてこの第１導電型のソース領域を貫通して単結晶シリコンをエッチングしてトレンチ４を形成し、このシリコントレンチ内壁にゲート絶縁膜５を形成しており、このトレンチ内のゲート絶縁膜の内側に、高濃度不純物を含んだ多結晶シリコン６を埋め込んでおり、さらにトレンチ内の多結晶シリコンの内側に、トレンチ方向に沿って多結晶シリコンに接して金属シリサイド９を形成している。これらの高濃度不純物を含んだ多結晶シリコン及び金属シリサイドはゲート電極９ａに接続している。またこの半導体基板裏面の第１導電型高濃度領域はドレイン電極１ａに接続されている。
【００２０】
以上のような構造により、裏面側の第１導電型高濃度領域及び第１導電型エピタキシャル領域からなるドレインから、表面側の第１導電型高濃度領域からなるソースへ流れる電流を、トレンチ側壁のゲート絶縁膜を介して、トレンチ内に埋め込んだ多結晶シリコン及び金属シリサイドからなるゲートで制御する縦型ＭＯＳトランジスタとして機能させることができる。この方法は導電型をＮまたはＰにすることで、Ｎチャネル型、Ｐチャネル型の両方に対応することができる。
【００２１】
本発明を実現するための縦形ＭＯＳトランジスタの製造方法を図３に基づいてＮチャネル型を例に説明する。まずＡｓまたはＳＢを、抵抗率にして０．００１Ω・ｃｍから０．０１Ω・ｃｍになるまでドープしたＮ型高濃度基板１上に、２ｅ１４／ｃｍ3から４ｅ１６／ｃｍ3の濃度のＰをドープした数μｍから数１０μｍの厚さのＮ型低濃度エピタキシャル層２を有する面方位１００の半導体基板を用意する（図３）。このＮ型エピタキシャル層の厚さ及び不純物濃度は、必要とされるドレイン・ソース間の耐圧及び電流駆動能力によって任意の条件のものを選ぶ。
【００２２】
次にこの縦形ＭＯＳトランジスタの、後にボディとなる領域を形成するために、Ｂを注入し、その後熱処理することにより、不純物濃度が２ｅ１６／ｃｍ3から５ｅ１７／ｃｍ3で深さが数μｍから１０数μｍまでの深さのＰ型ボディ領域３を形成する。次に、酸化膜またはレジストをマスクとしてトレンチを形成する領域の単結晶シリコンを露出させ、ＲＩＥによる異方性エッチング法で、ボディ領域を貫通する深さまでシリコンをエッチングし、トレンチを形成する。
【００２３】
次に、高温犠牲酸化や、等方性ドライエッチングなど、よく知られた方法によりトレンチ角部を丸め、その後トレンチ側壁及び底面にゲート絶縁膜を形成する（図４）。
【００２４】
この後、本発明特有の工程として、まず高濃度の不純物を含んだ多結晶シリコンを、トレンチ幅に応じて、トレンチを完全に埋め込まない厚さで堆積する（図５）。例えば、トレンチ幅が０．８μｍの場合、０．２μｍの厚さの多結晶シリコンを堆積する。高濃度の不純物を含んだ多結晶シリコンの形成方法は、初めに不純物を含まない多結晶シリコンを堆積した後に、熱拡散またはイオン注入法ににより不純物を注入する方法や、多結晶シリコン堆積中に不純物を導入する方法など、任意の方法を用いることができる。
【００２５】
次に、今度はトレンチを完全に埋め込むまでの厚さで高融点金属、例えばＷ，Ｔｉ，Ｍｏなどの膜を堆積し、シリサイデーションのために窒素雰囲気中で高温アニールを施すことで、金属シリサイド膜を多結晶シリコン膜上及びトレンチ内の多結晶シリコン膜の内側に形成する（図６）。または上記に準じた金属シリサイド膜を堆積し、必要に応じてアニールしてもよい。例えば、トレンチ幅０．８μｍに対して多結晶シリコンを０．２μｍ堆積した場合、上記のように金属シリサイド膜を０．２μｍ以上形成することでトレンチ内部を完全に埋め込むことができる。
【００２６】
次に、必要に応じて、金属シリサイド膜上の酸化膜を除去した後、トレンチ以外の領域の金属シリサイド膜を、多結晶シリコンに対して選択性の高いガス条件でエッチバック法により除去する（図７）。このときトレンチ内金属シリサイド膜が過剰にエッチングされ凹部が形成される場合があるが、Ｓｉのトレンチ面に対して、多結晶シリコン膜厚分の余裕があるのでその量までオーバーエッチングしても構わない。例えば先の例では多結晶シリコン膜厚０．２μｍ分のオーバーエッチングマージンが存在する。
【００２７】
次に、先の金属シリサイド膜エッチングにより露出した多結晶シリコンを、金属シリサイド膜に対して選択性の高いガス条件でエッチバック法により除去する（図８）。この処理は同一チャンバー内で条件切り替えを行うことにより、２度のエッチングをスループットを低下させることなく行うことができる。
【００２８】
このとき、多結晶シリコン膜と金属シリサイド膜は密着性がよく、特にシリサイデーション・アニールを施した場合、強い接合強度が得られるので、多結晶シリコンエッチング時にこの界面が他の領域より早くエッチングされるということがない。つまり、従来の図１０の例のようにエッチングレートが局所的に早い場所が存在しないので、図２の例のような凹部が発生しにくく、従って、過剰な多結晶シリコンのオーバーエッチングによりチャネル上の多結晶シリコンが除去されトランジスタ動作を阻害したり、後のボイドの形成によるクラックとそれに基づく信頼性不良というような問題が生じることがない。
【００２９】
次に、通常のＭＯＳ製造工程と同様に、高濃度ソース領域を形成するためのＡｓの注入、高濃度ボディコンタクト領域を形成するためのＢまたはＢＦ2の注入及びそれらの活性化処理を行う（図９）。
【００３０】
そのあと通常のＭＯＳ製造工程と同様に、図示しないが中間絶縁膜の形成、コンタクトホールの形成、金属配線の形成、保護膜の形成を経て縦形ＭＯＳトランジスタの主要部を作製する。
【００３１】
以上の製造工程及び構造をもつ本発明の縦形ＭＯＳトランジスタは、以下のような特徴をもつ。
【００３２】
まず１つめはゲートを従来使われている多結晶シリコン膜と、金属シリサイド膜の積層構造としているので、ゲート抵抗値を従来の多結晶シリコン膜のみに比べ、２０％以下にすることができる。特に金属シリサイドが、トレンチ底部のチャネル付近にまで達しているのでチャネルの反転・空乏動作が速く、ターンオン特性・ターンオフ特性が改善され、これにより縦形ＭＯＳトランジスタの高速化が実現でき、ＭＨｚレベルの動作を効率よく行うことができる。
【００３３】
２つめは、先に述べたようにゲートを多結晶シリコン膜と金属シリサイド膜の積層構造とし、かつそれぞれのエッチングを異なるガス条件で行っているのでゲート電極上部の凹部またはボイドが発生することがなく、動作不良や信頼性不良といった歩留まり低下を抑制することができる。
【００３４】
特に上に述べた後者の特徴は、図１１のような構成にすることでも実現することができる。これは本発明の、トレンチ内の多結晶シリコン膜の内側に形成する金属シリサイドの変わりに、酸化膜を形成したものである。
【００３５】
製造工程の概略は以下のようになる。
まず、図３〜図５のように、第１導電型の高濃度不純物領域と低濃度エピタキシャル領域を有する半導体基板に第２導電型のボディ領域を形成し、このボディ領域を貫通するようにトレンチを形成し、このトレンチの角部の丸め処理を行い、内壁にゲート絶縁膜を形成し、高濃度不純物を含んだ多結晶シリコンをトレンチを完全に埋め込まない膜厚で堆積する。
【００３６】
次にトレンチ内多結晶シリコンの内側を埋め込むまで、多結晶シリコンを熱酸化により酸化することで酸化膜を形成し、この酸化膜をトレンチの内側の酸化膜のみを残すようにエッチバックする。
【００３７】
その後、図８、図９のように、多結晶シリコン膜を、先の酸化膜エッチング時と異なるガス条件でエッチバックし、高濃度ソース領域、高濃度ボディコンタクト領域を形成し、中間絶縁膜の形成、コンタクトホールの形成、金属配線の形成、保護膜の形成を経て縦形ＭＯＳトランジスタの主要部を作製する。
【００３８】
この場合も、ゲート電極を多結晶シリコンとシリコン酸化膜の積層構造とし、かつそれぞれのエッチングを異なるガス条件で行っているのでゲート電極上部の凹部またはボイドが発生することがなく、動作不良や信頼性不良といった歩留まり低下を抑制することができる。
【００３９】
このようなトレンチ内の多結晶シリコンの内側に形成する膜は、先に述べた酸化膜に限らず、多結晶シリコンとのエッチング選択比を高くとるようなエッチング条件を採用することにより、シリコン窒化膜など、別のシリコン化合物などにも応用することが可能である。また、多結晶シリコン膜と高い密着強度を得られれば、金属膜を採用してもよい。この場合、ゲート抵抗低抵抗化に関しては最も高い効果を得ることができる。
【００４０】
【発明の効果】
本発明によれば、縦形ＭＯＳトランジスタのゲート抵抗を大幅に小さくでき、高周波特性を向上させることができる。また、ゲート形成時のオーバーエッチングに起因する動作不良・信頼性不良を低減でき、歩留まりの向上及びそれに伴う低価格化が実現できる。
【図面の簡単な説明】
【図１】本発明の縦形ＭＯＳトランジスタの模式断面図である。
【図２】従来の縦形ＭＯＳトランジスタの模式断面図である。
【図３】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程断面図である。
【図４】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程断面図である。
【図５】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程断面図である。
【図６】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程断面図である。
【図７】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程断面図である。
【図８】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程断面図である。
【図９】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程断面図である。
【図１０】従来の縦形ＭＯＳトランジスタにおいて多結晶シリコンを堆積した後の模式断面図である。
【図１１】本発明の縦形ＭＯＳトランジスタの別の実施例の模式断面図である。
【符号の説明】
１ 第１導電型高濃度基板
２ 第１導電型エピタキシャル層
３ 第２導電型ボディ領域
４ トレンチ
５ ゲート絶縁膜
６ 多結晶シリコン
７ 第１導電型高濃度ソース領域
８ 第２導電型高濃度ボディコンタクト領域
９ 金属シリサイド
１０ グレイン境界
１２ シリコン酸化膜
【発明の属する技術分野】
本発明は、トレンチ構造を有する縦形ＭＯＳトランジスタ、及びその製造方法に関する。
【０００２】
【従来の技術】
図２に従来のトレンチ構造を有する縦形ＭＯＳトランジスタの模式断面図を示す。これはドレイン領域となる第１導電型高濃度基板１上に、より低濃度の第１導電型層２をエピタキシャル成長させた半導体基板を用意し、この半導体基板の表面からボディ領域と称する第２導電型拡散領域３を不純物注入及び１０００℃以上の高温熱処理で形成する。さらに表面からソース領域となる第１導電型高濃度不純物領域７と、ボディ領域の電位をオーミック・コンタクトにより固定させるための第２導電型高濃度ボディコンタクト領域８が形成されており、それぞれソース電極７ａ、ボディ電極８ａに接続される。ここで、この第１導電型のソース領域と第２導電型のボディコンタクト領域は通常は同電位とするため図２では接触するレイアウトとし、図示はしないが１つのコンタクトホールによって両方の領域にまたがって電気的コンタクトをとることにより、７ａと８ａを接続している。そしてこの第１導電型のソース領域を貫通して単結晶シリコンをエッチングしてトレンチ４を形成し、このシリコントレンチ内にゲート絶縁膜４及び、ゲート電極６ａに接続される高濃度不純物を含んだ多結晶シリコン６を埋め込んでいる。またこの半導体基板裏面の第１導電型高濃度領域はドレイン電極１ａに接続されている。
【０００３】
以上のような構造により、裏面側の第１導電型高濃度領域及び第１導電型エピタキシャル領域からなるドレインから、表面側の第１導電型高濃度領域からなるソースへ流れる電流を、トレンチ側壁のゲート絶縁膜を介して、トレンチ内に埋め込んだゲートで制御する縦型ＭＯＳトランジスタとして機能させることができる。この方法は導電型をＮまたはＰにすることで、Ｎチャネル型、Ｐチャネル型の両方に対応することができる。
また、このトレンチ構造を有する縦形ＭＯＳトランジスタは、完全に縦方向にチャネルを形成するので、微細化技術の適用が可能であるという特徴を有する。
【０００４】
このような縦形ＭＯＳトランジスタは、例えば米国特許４７６７７２２などにその基本的な構造及び製造方法の概略が開示されている。
【０００５】
しかし、このような縦形ＭＯＳトランジスタの構造及び製造方法では以下のような問題点が存在する。
【０００６】
まず第１に、この従来の方法で作製される縦形ＭＯＳトランジスタでは、図２に示されるようにトレンチ内に埋め込まれている多結晶シリコン上部が凹形状となる。この凹部は、トレンチ内及び半導体基板上に、表面が平坦化するまで堆積された多結晶シリコン膜を、エッチバック法により除去する過程で形成される。この凹部が形成される理由は、図１０のように多結晶シリコン膜を堆積する際、グレインがトレンチ内のゲート絶縁膜上を垂直方向に成長するが、このときトレンチ内中心線１１−１１’で接触したときにできるグレイン境界が、他の多結晶シリコンの領域よりもエッチングレートが早くなるためである。
【０００７】
この多結晶シリコン膜のエッチバックを過剰に行うと、トレンチ内のチャネルが形成されるボディ領域にゲート絶縁膜を介して接する多結晶シリコンまでが除去され、トランジスタ動作が阻害されたり、また後の工程の膜の堆積時にボイドが形成され、特に高温動作時にこのボイドからクラックが入りトランジスタそのものが破壊するという現象が起きることがあるので充分な管理の下で行われなければならないという問題点がある。
【０００８】
第２に、このトレンチ構造を有する縦形ＭＯＳトランジスタは、多結晶シリコンによりゲート電極を形成するので、ゲート抵抗が高く、特に微細化するほどこの傾向が大きくなるという問題点がある。これは高周波特性を阻害することになり、一般的には５００ｋＨｚ以上の高周波動作においてスイッチング遅延や、効率の低下が無視できなくなる。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、この発明は、
第１の導電型の半導体基板と、
この半導体基板上に形成された第１の導電型のエピタキシャル成長層と、
エピタキシャル成長層上に形成された第２の導電型のボディ領域と、
このボディ領域を貫通し、第１導電型のエピタキシャル成長層の内部に達するように形成されたトレンチと、
ボディ領域の表面及びトレンチの壁面及び底面に沿って形成されたゲート絶縁膜と、
このゲート絶縁膜に接し、ゲート絶縁膜に囲まれるようにトレンチ内に形成された多結晶シリコンゲートと、
多結晶シリコンゲートに接し、ゲート絶縁膜及び多結晶シリコンゲートに囲まれるようにトレンチ内に形成された金属シリサイドゲートと、
ボディ領域の表面で且つトレンチ周囲にゲート絶縁膜に接して形成された第１の導電型のソース領域と、
多結晶シリコンゲート及び金属シリサイドゲートに接続されたゲート電極と、
ソース領域に接続されたソース電極と、
半導体基板に接続されたドレイン電極とを、備えたことを特徴とする縦形ＭＯＳトランジスタとした。
【００１０】
または、先の多結晶シリコンゲートに接し、ゲート絶縁膜及び多結晶シリコンゲートに囲まれるようにトレンチ内に形成される膜がシリコン化合物であることを特徴とする縦形ＭＯＳトランジスタとした。
【００１１】
また多結晶シリコンゲートに接し、ゲート絶縁膜及び多結晶シリコンゲートに囲まれるようにトレンチ内に形成される膜が特にシリコン酸化膜であることを特徴とする縦形ＭＯＳトランジスタとした。
【００１２】
または多結晶シリコンゲートに接し、ゲート絶縁膜及び多結晶シリコンゲートに囲まれるようにトレンチ内に形成される膜が特にシリコン窒化膜であることを特徴とする縦形ＭＯＳトランジスタとした。
【００１３】
または多結晶シリコンゲートに接し、ゲート絶縁膜及び多結晶シリコンゲートに囲まれるようにトレンチ内に形成される膜が特に金属膜であることを特徴とする縦形ＭＯＳトランジスタとした。
【００１４】
以上を達成するために、第１の導電型の半導体基板主表面から、第２の導電型のボディ領域を第２導電型の不純物の注入及び熱拡散で形成する工程と、
ボディ領域上のトレンチ形成予定領域から該第２のボディ領域を貫通し、半導体基板の内部まで異方性エッチングを行い、トレンチを形成する工程と、
ボディ領域の表面及び前記トレンチの壁面に沿ってゲート絶縁膜を形成する工程と、
ゲート絶縁膜上に多結晶シリコン層を、トレンチの幅の半分以下の層厚で堆積する工程と、
多結晶シリコン層上に金属シリサイド層を、先のトレンチ幅の半分と多結晶シリコン層の厚さの差以上の層厚で形成する工程と、
金属シリサイド層に対して、エッチングを行う工程と、
多結晶シリコン層に対してエッチングを行い、トレンチ内にゲートを形成する工程と、
ボディ領域の表面で且つゲート絶縁膜に接した領域に第１の導電型のソース領域を形成する工程とを、行うことを特徴とする縦形ＭＯＳトランジスタの製造方法とした。
【００１５】
または多結晶シリコン層上に形成する膜がシリコン酸化膜であることを特徴とする縦形ＭＯＳトランジスタの製造方法とした。
【００１６】
または多結晶シリコン層上に形成する膜がシリコン窒化膜であることを特徴とする縦形ＭＯＳトランジスタの製造方法とした。
【００１７】
または多結晶シリコン層上に形成する膜が金属膜であることを特徴とする縦形ＭＯＳトランジスタの製造方法とした。
【００１８】
【発明の実施の形態】
以下にこの発明の実施の形態を図面に基づいて説明する。
【００１９】
図１は本発明のＮチャネル縦形ＭＯＳトランジスタの断面図である。これはドレイン領域となる第１導電型高濃度基板１上に、より低濃度の第１導電型層２をエピタキシャル成長させた半導体基板を用意し、この半導体基板の表面からボディ領域となる第２導電型拡散領域３を不純物注入及び１０００℃以上の高温熱処理で形成する。さらに表面からソース領域となる第１導電型高濃度不純物領域７と、ボディ領域の電位をオーミック・コンタクトにより固定させるための第２導電型高濃度ボディコンタクト領域８が形成されており、それぞれソース電極７ａ、ボディ電極８ａに接続される。ここで、この第１導電型のソース領域と第２導電型のボディコンタクト領域は図２では同電位とするため接触するレイアウトとし、図示はしないが１つのコンタクトホールによって両方の領域にまたがって電気的コンタクトをとることにより、７ａと８ａを接続している。これらは従来例と同様の構成である。そしてこの第１導電型のソース領域を貫通して単結晶シリコンをエッチングしてトレンチ４を形成し、このシリコントレンチ内壁にゲート絶縁膜５を形成しており、このトレンチ内のゲート絶縁膜の内側に、高濃度不純物を含んだ多結晶シリコン６を埋め込んでおり、さらにトレンチ内の多結晶シリコンの内側に、トレンチ方向に沿って多結晶シリコンに接して金属シリサイド９を形成している。これらの高濃度不純物を含んだ多結晶シリコン及び金属シリサイドはゲート電極９ａに接続している。またこの半導体基板裏面の第１導電型高濃度領域はドレイン電極１ａに接続されている。
【００２０】
以上のような構造により、裏面側の第１導電型高濃度領域及び第１導電型エピタキシャル領域からなるドレインから、表面側の第１導電型高濃度領域からなるソースへ流れる電流を、トレンチ側壁のゲート絶縁膜を介して、トレンチ内に埋め込んだ多結晶シリコン及び金属シリサイドからなるゲートで制御する縦型ＭＯＳトランジスタとして機能させることができる。この方法は導電型をＮまたはＰにすることで、Ｎチャネル型、Ｐチャネル型の両方に対応することができる。
【００２１】
本発明を実現するための縦形ＭＯＳトランジスタの製造方法を図３に基づいてＮチャネル型を例に説明する。まずＡｓまたはＳＢを、抵抗率にして０．００１Ω・ｃｍから０．０１Ω・ｃｍになるまでドープしたＮ型高濃度基板１上に、２ｅ１４／ｃｍ3から４ｅ１６／ｃｍ3の濃度のＰをドープした数μｍから数１０μｍの厚さのＮ型低濃度エピタキシャル層２を有する面方位１００の半導体基板を用意する（図３）。このＮ型エピタキシャル層の厚さ及び不純物濃度は、必要とされるドレイン・ソース間の耐圧及び電流駆動能力によって任意の条件のものを選ぶ。
【００２２】
次にこの縦形ＭＯＳトランジスタの、後にボディとなる領域を形成するために、Ｂを注入し、その後熱処理することにより、不純物濃度が２ｅ１６／ｃｍ3から５ｅ１７／ｃｍ3で深さが数μｍから１０数μｍまでの深さのＰ型ボディ領域３を形成する。次に、酸化膜またはレジストをマスクとしてトレンチを形成する領域の単結晶シリコンを露出させ、ＲＩＥによる異方性エッチング法で、ボディ領域を貫通する深さまでシリコンをエッチングし、トレンチを形成する。
【００２３】
次に、高温犠牲酸化や、等方性ドライエッチングなど、よく知られた方法によりトレンチ角部を丸め、その後トレンチ側壁及び底面にゲート絶縁膜を形成する（図４）。
【００２４】
この後、本発明特有の工程として、まず高濃度の不純物を含んだ多結晶シリコンを、トレンチ幅に応じて、トレンチを完全に埋め込まない厚さで堆積する（図５）。例えば、トレンチ幅が０．８μｍの場合、０．２μｍの厚さの多結晶シリコンを堆積する。高濃度の不純物を含んだ多結晶シリコンの形成方法は、初めに不純物を含まない多結晶シリコンを堆積した後に、熱拡散またはイオン注入法ににより不純物を注入する方法や、多結晶シリコン堆積中に不純物を導入する方法など、任意の方法を用いることができる。
【００２５】
次に、今度はトレンチを完全に埋め込むまでの厚さで高融点金属、例えばＷ，Ｔｉ，Ｍｏなどの膜を堆積し、シリサイデーションのために窒素雰囲気中で高温アニールを施すことで、金属シリサイド膜を多結晶シリコン膜上及びトレンチ内の多結晶シリコン膜の内側に形成する（図６）。または上記に準じた金属シリサイド膜を堆積し、必要に応じてアニールしてもよい。例えば、トレンチ幅０．８μｍに対して多結晶シリコンを０．２μｍ堆積した場合、上記のように金属シリサイド膜を０．２μｍ以上形成することでトレンチ内部を完全に埋め込むことができる。
【００２６】
次に、必要に応じて、金属シリサイド膜上の酸化膜を除去した後、トレンチ以外の領域の金属シリサイド膜を、多結晶シリコンに対して選択性の高いガス条件でエッチバック法により除去する（図７）。このときトレンチ内金属シリサイド膜が過剰にエッチングされ凹部が形成される場合があるが、Ｓｉのトレンチ面に対して、多結晶シリコン膜厚分の余裕があるのでその量までオーバーエッチングしても構わない。例えば先の例では多結晶シリコン膜厚０．２μｍ分のオーバーエッチングマージンが存在する。
【００２７】
次に、先の金属シリサイド膜エッチングにより露出した多結晶シリコンを、金属シリサイド膜に対して選択性の高いガス条件でエッチバック法により除去する（図８）。この処理は同一チャンバー内で条件切り替えを行うことにより、２度のエッチングをスループットを低下させることなく行うことができる。
【００２８】
このとき、多結晶シリコン膜と金属シリサイド膜は密着性がよく、特にシリサイデーション・アニールを施した場合、強い接合強度が得られるので、多結晶シリコンエッチング時にこの界面が他の領域より早くエッチングされるということがない。つまり、従来の図１０の例のようにエッチングレートが局所的に早い場所が存在しないので、図２の例のような凹部が発生しにくく、従って、過剰な多結晶シリコンのオーバーエッチングによりチャネル上の多結晶シリコンが除去されトランジスタ動作を阻害したり、後のボイドの形成によるクラックとそれに基づく信頼性不良というような問題が生じることがない。
【００２９】
次に、通常のＭＯＳ製造工程と同様に、高濃度ソース領域を形成するためのＡｓの注入、高濃度ボディコンタクト領域を形成するためのＢまたはＢＦ2の注入及びそれらの活性化処理を行う（図９）。
【００３０】
そのあと通常のＭＯＳ製造工程と同様に、図示しないが中間絶縁膜の形成、コンタクトホールの形成、金属配線の形成、保護膜の形成を経て縦形ＭＯＳトランジスタの主要部を作製する。
【００３１】
以上の製造工程及び構造をもつ本発明の縦形ＭＯＳトランジスタは、以下のような特徴をもつ。
【００３２】
まず１つめはゲートを従来使われている多結晶シリコン膜と、金属シリサイド膜の積層構造としているので、ゲート抵抗値を従来の多結晶シリコン膜のみに比べ、２０％以下にすることができる。特に金属シリサイドが、トレンチ底部のチャネル付近にまで達しているのでチャネルの反転・空乏動作が速く、ターンオン特性・ターンオフ特性が改善され、これにより縦形ＭＯＳトランジスタの高速化が実現でき、ＭＨｚレベルの動作を効率よく行うことができる。
【００３３】
２つめは、先に述べたようにゲートを多結晶シリコン膜と金属シリサイド膜の積層構造とし、かつそれぞれのエッチングを異なるガス条件で行っているのでゲート電極上部の凹部またはボイドが発生することがなく、動作不良や信頼性不良といった歩留まり低下を抑制することができる。
【００３４】
特に上に述べた後者の特徴は、図１１のような構成にすることでも実現することができる。これは本発明の、トレンチ内の多結晶シリコン膜の内側に形成する金属シリサイドの変わりに、酸化膜を形成したものである。
【００３５】
製造工程の概略は以下のようになる。
まず、図３〜図５のように、第１導電型の高濃度不純物領域と低濃度エピタキシャル領域を有する半導体基板に第２導電型のボディ領域を形成し、このボディ領域を貫通するようにトレンチを形成し、このトレンチの角部の丸め処理を行い、内壁にゲート絶縁膜を形成し、高濃度不純物を含んだ多結晶シリコンをトレンチを完全に埋め込まない膜厚で堆積する。
【００３６】
次にトレンチ内多結晶シリコンの内側を埋め込むまで、多結晶シリコンを熱酸化により酸化することで酸化膜を形成し、この酸化膜をトレンチの内側の酸化膜のみを残すようにエッチバックする。
【００３７】
その後、図８、図９のように、多結晶シリコン膜を、先の酸化膜エッチング時と異なるガス条件でエッチバックし、高濃度ソース領域、高濃度ボディコンタクト領域を形成し、中間絶縁膜の形成、コンタクトホールの形成、金属配線の形成、保護膜の形成を経て縦形ＭＯＳトランジスタの主要部を作製する。
【００３８】
この場合も、ゲート電極を多結晶シリコンとシリコン酸化膜の積層構造とし、かつそれぞれのエッチングを異なるガス条件で行っているのでゲート電極上部の凹部またはボイドが発生することがなく、動作不良や信頼性不良といった歩留まり低下を抑制することができる。
【００３９】
このようなトレンチ内の多結晶シリコンの内側に形成する膜は、先に述べた酸化膜に限らず、多結晶シリコンとのエッチング選択比を高くとるようなエッチング条件を採用することにより、シリコン窒化膜など、別のシリコン化合物などにも応用することが可能である。また、多結晶シリコン膜と高い密着強度を得られれば、金属膜を採用してもよい。この場合、ゲート抵抗低抵抗化に関しては最も高い効果を得ることができる。
【００４０】
【発明の効果】
本発明によれば、縦形ＭＯＳトランジスタのゲート抵抗を大幅に小さくでき、高周波特性を向上させることができる。また、ゲート形成時のオーバーエッチングに起因する動作不良・信頼性不良を低減でき、歩留まりの向上及びそれに伴う低価格化が実現できる。
【図面の簡単な説明】
【図１】本発明の縦形ＭＯＳトランジスタの模式断面図である。
【図２】従来の縦形ＭＯＳトランジスタの模式断面図である。
【図３】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程断面図である。
【図４】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程断面図である。
【図５】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程断面図である。
【図６】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程断面図である。
【図７】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程断面図である。
【図８】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程断面図である。
【図９】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程断面図である。
【図１０】従来の縦形ＭＯＳトランジスタにおいて多結晶シリコンを堆積した後の模式断面図である。
【図１１】本発明の縦形ＭＯＳトランジスタの別の実施例の模式断面図である。
【符号の説明】
１ 第１導電型高濃度基板
２ 第１導電型エピタキシャル層
３ 第２導電型ボディ領域
４ トレンチ
５ ゲート絶縁膜
６ 多結晶シリコン
７ 第１導電型高濃度ソース領域
８ 第２導電型高濃度ボディコンタクト領域
９ 金属シリサイド
１０ グレイン境界
１２ シリコン酸化膜
Claims (1)
- 第１の導電型の半導体基板主表面から、第２の導電型のボディ領域を第２導電型の不純物の注入及び熱拡散で形成する工程と、
前記ボディ領域上のトレンチ形成予定領域から前記第２の導電型のボディ領域を貫通し、前記半導体基板の内部まで異方性エッチングを行い、トレンチを形成する工程と、
前記ボディ領域の表面及び前記トレンチの壁面に沿ってゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に多結晶シリコン層を、前記トレンチの幅の半分未満の層厚で堆積する工程と、
前記多結晶シリコン層上に金属シリサイド層を、前記トレンチ幅の半分と前記多結晶シリコン層の層厚との差以上の層厚で形成する工程と、
前記金属シリサイド層に対して、エッチングを行う工程と、
前記多結晶シリコン層に対してエッチングを行い、前記トレンチ内にゲートを形成する工程と、
前記ボディ領域の表面で且つゲート絶縁膜に接した領域に第１の導電型のソース領域を形成する工程とからなる縦形ＭＯＳトランジスタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000166214A JP3773755B2 (ja) | 2000-06-02 | 2000-06-02 | 縦形ｍｏｓトランジスタ及びその製造方法 |
| CNB011221623A CN1214468C (zh) | 2000-06-02 | 2001-06-02 | 垂直mos三极管及其制造方法 |
| US09/872,798 US6710402B2 (en) | 2000-06-02 | 2001-06-02 | Vertical MOS transistor and a method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000166214A JP3773755B2 (ja) | 2000-06-02 | 2000-06-02 | 縦形ｍｏｓトランジスタ及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006002434A Division JP4898226B2 (ja) | 2006-01-10 | 2006-01-10 | 縦形ｍｏｓトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001345446A JP2001345446A (ja) | 2001-12-14 |
| JP3773755B2 true JP3773755B2 (ja) | 2006-05-10 |
Family
ID=18669568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000166214A Expired - Fee Related JP3773755B2 (ja) | 2000-06-02 | 2000-06-02 | 縦形ｍｏｓトランジスタ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6710402B2 (ja) |
| JP (1) | JP3773755B2 (ja) |
| CN (1) | CN1214468C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140523A (ja) * | 2006-01-10 | 2006-06-01 | Seiko Instruments Inc | 縦形ｍｏｓトランジスタ及びその製造方法 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6921939B2 (en) * | 2000-07-20 | 2005-07-26 | Fairchild Semiconductor Corporation | Power MOSFET and method for forming same using a self-aligned body implant |
| US7132712B2 (en) * | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
| US6861701B2 (en) * | 2003-03-05 | 2005-03-01 | Advanced Analogic Technologies, Inc. | Trench power MOSFET with planarized gate bus |
| JP4627974B2 (ja) * | 2003-08-01 | 2011-02-09 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
| JP3930486B2 (ja) | 2004-02-26 | 2007-06-13 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US7582931B2 (en) * | 2004-06-04 | 2009-09-01 | Samsung Electronics Co., Ltd. | Recessed gate electrodes having covered layer interfaces and methods of forming the same |
| US7352036B2 (en) * | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
| JP4824296B2 (ja) * | 2004-11-04 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7560359B2 (en) * | 2004-11-26 | 2009-07-14 | Samsung Electronics Co., Ltd. | Methods of forming asymmetric recesses and gate structures that fill such recesses and related methods of forming semiconductor devices that include such recesses and gate structures |
| JP2006173429A (ja) * | 2004-12-17 | 2006-06-29 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2008530958A (ja) * | 2005-02-17 | 2008-08-07 | パナソニック オートモーティブ システムズ カンパニー オブ アメリカ ディビジョン オブ パナソニック コーポレイション オブ ノース アメリカ | オーディオシステムにおいて、オーディオソース材料の再生を最適化するための方法および装置 |
| US7671441B2 (en) * | 2005-04-05 | 2010-03-02 | International Rectifier Corporation | Trench MOSFET with sidewall spacer gates |
| AT504998A2 (de) * | 2005-04-06 | 2008-09-15 | Fairchild Semiconductor | Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben |
| US7120046B1 (en) | 2005-05-13 | 2006-10-10 | Micron Technology, Inc. | Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines |
| US7371627B1 (en) | 2005-05-13 | 2008-05-13 | Micron Technology, Inc. | Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines |
| US7888721B2 (en) * | 2005-07-06 | 2011-02-15 | Micron Technology, Inc. | Surround gate access transistors with grown ultra-thin bodies |
| US7768051B2 (en) * | 2005-07-25 | 2010-08-03 | Micron Technology, Inc. | DRAM including a vertical surround gate transistor |
| US8183113B2 (en) * | 2005-08-24 | 2012-05-22 | Samsung Electronics Co., Ltd. | Methods of forming recessed gate structures including blocking members, and methods of forming semiconductor devices having the recessed gate structures |
| US7696567B2 (en) * | 2005-08-31 | 2010-04-13 | Micron Technology, Inc | Semiconductor memory device |
| US7416943B2 (en) * | 2005-09-01 | 2008-08-26 | Micron Technology, Inc. | Peripheral gate stacks and recessed array gates |
| US7687342B2 (en) * | 2005-09-01 | 2010-03-30 | Micron Technology, Inc. | Method of manufacturing a memory device |
| US7557032B2 (en) * | 2005-09-01 | 2009-07-07 | Micron Technology, Inc. | Silicided recessed silicon |
| US7883965B2 (en) * | 2006-07-31 | 2011-02-08 | Hynix Semiconductor Inc. | Semiconductor device and method for fabricating the same |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| TW200901382A (en) * | 2007-06-26 | 2009-01-01 | Nanya Technology Corp | Structure of a buried word line |
| CN102169896B (zh) * | 2010-02-26 | 2015-02-04 | 苏州东微半导体有限公司 | 一种沟槽型功率mos晶体管的制造方法 |
| US8288230B2 (en) * | 2010-09-30 | 2012-10-16 | Infineon Technologies Austria Ag | Method for producing a gate electrode structure |
| CN106684126A (zh) * | 2016-12-12 | 2017-05-17 | 中航（重庆）微电子有限公司 | 一种沟槽型晶体管器件结构及制作方法 |
| JP7099115B2 (ja) * | 2018-07-19 | 2022-07-12 | 株式会社デンソー | 半導体装置 |
| CN113299757A (zh) * | 2021-05-21 | 2021-08-24 | 江苏东海半导体科技有限公司 | 一种抑制尖峰电压的mosfet结构及其制造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5034785A (en) * | 1986-03-24 | 1991-07-23 | Siliconix Incorporated | Planar vertical channel DMOS structure |
| US5160491A (en) * | 1986-10-21 | 1992-11-03 | Texas Instruments Incorporated | Method of making a vertical MOS transistor |
| US5016067A (en) * | 1988-04-11 | 1991-05-14 | Texas Instruments Incorporated | Vertical MOS transistor |
| JPH05283702A (ja) * | 1992-04-03 | 1993-10-29 | Hitachi Ltd | 複合制御型半導体装置及びそれを使用した電力変換装置 |
| JP3481287B2 (ja) * | 1994-02-24 | 2003-12-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5592005A (en) * | 1995-03-31 | 1997-01-07 | Siliconix Incorporated | Punch-through field effect transistor |
| US6177734B1 (en) * | 1998-02-27 | 2001-01-23 | Isad Electronic Systems Gmbh & Co. Kg | Starter/generator for an internal combustion engine, especially an engine of a motor vehicle |
| JP4077529B2 (ja) * | 1996-05-22 | 2008-04-16 | フェアチャイルドコリア半導体株式会社 | トレンチ拡散ｍｏｓトランジスタの製造方法 |
| JP3431467B2 (ja) * | 1997-09-17 | 2003-07-28 | 株式会社東芝 | 高耐圧半導体装置 |
| JP3413569B2 (ja) * | 1998-09-16 | 2003-06-03 | 株式会社日立製作所 | 絶縁ゲート型半導体装置およびその製造方法 |
| US6274905B1 (en) * | 1999-06-30 | 2001-08-14 | Fairchild Semiconductor Corporation | Trench structure substantially filled with high-conductivity material |
| US6461918B1 (en) * | 1999-12-20 | 2002-10-08 | Fairchild Semiconductor Corporation | Power MOS device with improved gate charge performance |
-
2000
- 2000-06-02 JP JP2000166214A patent/JP3773755B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-02 US US09/872,798 patent/US6710402B2/en not_active Expired - Lifetime
- 2001-06-02 CN CNB011221623A patent/CN1214468C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140523A (ja) * | 2006-01-10 | 2006-06-01 | Seiko Instruments Inc | 縦形ｍｏｓトランジスタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1327271A (zh) | 2001-12-19 |
| US6710402B2 (en) | 2004-03-23 |
| CN1214468C (zh) | 2005-08-10 |
| US20020000608A1 (en) | 2002-01-03 |
| JP2001345446A (ja) | 2001-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3773755B2 (ja) | 縦形ｍｏｓトランジスタ及びその製造方法 | |
| JP4632639B2 (ja) | 選択的酸化物付着形成によるトレンチ底部における厚い酸化物の形成 | |
| US8648427B2 (en) | Electronic device including an integrated circuit with transistors coupled to each other | |
| US6562716B2 (en) | Method for fabricating semiconductor device | |
| US6399460B1 (en) | Semiconductor device | |
| US6204137B1 (en) | Method to form transistors and local interconnects using a silicon nitride dummy gate technique | |
| JPH11251589A (ja) | 半導体装置及びその製造方法 | |
| JPH04233764A (ja) | 縦形トランジスタ | |
| JP2522884B2 (ja) | ショットキ―・バリヤ・ダイオ―ド分離によるシリサイド相互接続を作る方法 | |
| JPH0586673B2 (ja) | ||
| JP5008247B2 (ja) | 縦形ｍｏｓトランジスタの製造方法 | |
| US6541345B1 (en) | Semiconductor device with SOI structure | |
| US20040094802A1 (en) | Semiconductor device and method of forming the same | |
| JPH1174526A (ja) | 半導体装置及びその製造方法 | |
| JP4898226B2 (ja) | 縦形ｍｏｓトランジスタの製造方法 | |
| JP4599033B2 (ja) | Ｍｏｓゲート半導体デバイスの製造方法 | |
| JP5008246B2 (ja) | 縦形ｍｏｓトランジスタ | |
| JP4572541B2 (ja) | 半導体装置の製造方法 | |
| JP2007081167A (ja) | 半導体装置の製造方法 | |
| JP2001237428A (ja) | 半導体電子デバイスの構造及び製造方法 | |
| JPH0786586A (ja) | 半導体装置及びその製造方法 | |
| JPH0621072A (ja) | 半導体装置及びその製造方法 | |
| JPH04239136A (ja) | 半導体装置の製造方法 | |
| JPH03237727A (ja) | 半導体装置およびその製造方法 | |
| JPS6251261A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040120 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050801 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060110 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060215 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3773755 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130224 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |