-
Die
Erfindung betrifft ein SiC-Halbleiterbauelement bzw. eine SiC-Halbleiteranordnung
und ein Verfahren zum Herstellen einer SiC-Halbleiteranordnung.
-
21 zeigt
eine Querschnittsansicht einer Siliziumkarbid-Halbleiteranordnung
mit einem J-FET (Sperrschicht-Feldeffekttransistor) gemäß einem Stand
der Technik. Die in 21 gezeigte Siliziumkarbid-Halbleiteranordnung
weist einen Grabenaufbau auf. Konkret gesprochen weist die Halbleiteranordnung
eine N+-Schicht J1, welche ein Drainbereich ist,
eine N–-Driftschicht
J2, welche auf der N+-Schicht J1 aufliegt,
und eine N+-Sourceschicht J3, welche auf der
N–-Driftschicht
J2 aufliegt, eine P+-Schicht J5, welche
entlang der Bodenoberfläche
eines Grabens J4, der tief genug ist, um durch die N+-Sourceschicht J3
hindurchzudringen und die N–-Driftschicht J2 zu erreichen,
ausgebildet ist, eine P+-Gateschicht J6, welche
entlang der Seitenoberfläche
des Grabens J4 ausgebildet ist und welche mit der P+-Schicht
J5 in Verbindung steht, einen Isolierfilm J7, welcher auf der Seitenoberfläche des
Grabens J4 ausgebildet ist, eine Gateverdrahtungsleitung J8, welche
mit der P+-Gateschicht J6 über die
P+-Schicht J5 elektrisch verbunden ist,
einen Siliziumoxidfilm J9, welcher innerhalb des Grabens J4 ausgebildet
ist, eine Sourceelektrode J10, welche mit der Sourceschicht J3 elektrisch
verbunden ist, und eine mit der N+-Schicht
J1 elektrisch verbundene Drainelektrode J11 auf (vergleiche z. B.
Zhao, J. H. et al: 3,6 mΩcm–2,
1726V 4H-SiC Normally-off Trenched-and-Implanted Vertical JFETs, ”Power Semiconductor
Device and ICs, 2003, Proceedings, ISPSD' 03. 2003 IEEE 15th International Symposium” IEEE,
14.–17.
April 2003, Seiten 50–53).
Im Übrigen
ist ein Bereich J12, der mit einer gestrichelten Linie eingefasst
ist, ein Gebiet, der hauptsächlich
als der J-FET arbeitet.
-
Mit
der Siliziumkarbid-Halbleiter ist aufgrund des Einsatzes des Grabenaufbaus
der Integrationsgrad der J-FETs durch Minimieren einer Zellengröße auf einfache
Weise erhöht
und kann der Durchlasswiderstand (ON-Widerstand) der Halbleiteranordnung in Übereinstimmung
mit dem Integrationsgrad gesenkt werden.
-
Außerdem ist
auch eine Silizium-Halbleiteranordnung eines anderen Aufbaus derart
bekannt, dass ein MOSFET anstelle des J-FET enthalten ist und dass
ein mit einer Diode ausgebildetes Diodengebiet zwischen Zellengebieten,
in denen jeweils der Transistor konfiguriert ist, hinzugefügt ist (vergleiche z.
B.
JP-A-2005-108926 ).
Mit der Siliziumkarbid-Halbleiteranordnung ist das Gebiet hinzugefügt, das
nicht schon an sich in dem Zellengebiet ausgebildet ist.
-
In
der ersten der vorstehend erwähnten
Siliziumkarbid-Halbleiteranordnungen sind die P+-Schicht
J5 und die P+-Gateschicht J6 elektrisch mit
einer Gateelektrode verbunden und ist ein P-Gebiet, das mit der
Sourceelektrode verbunden ist, wie es in einem gewöhnlichen
MOSFET enthalten ist, nicht angeordnet, sodass eine mit der Sourceelektrode
verbundene Diode strukturell nicht eingebaut ist.
-
Um
einen Umrichtvorgang mit der Siliziumkarbid-Halbleiteranordnung
durchzuführen,
muss daher ein Chip, welcher mit einer Diode zum Bewirken eines
Fließens
eines Rückstroms,
d. h. eines Stroms, der im Sinne desjenigen des J-FET in umgekehrter Richtung
fließt,
extern zu einem mit den J-FETs ausgebildeten Chip zusammengesetzt
sein oder ein Diodengebiet, das mit einer Diode ausgebildet ist,
in dem gleichen Chip wie dem mit den J-FETs ausgebildeten Chip angeordnet
sein.
-
In
dem Fall eines externen Zusammenbaus sind die zwei Chips jedoch
nur durch eine Verdrahtungsleitung verbunden, was die Probleme mit
sich bringt, dass ein Schaltverlust, der der Induktivität der Verdrahtungsleitung
zu zuschreiben ist, auftritt und dass eine Stoßspannung ansteigt. Daher ist
es besser, die Diode in der Siliziumkarbid-Halbleiteranordnung der
vorgenannten Struktur einzubauen, als die Diode extern auf der Halbleiteranordnung
anzubringen.
-
Wenn
in diesem Zusammenhang ein Verfahren zum Ausbilden der eingebauten
Diode studiert wird, wird die Struktur, in welcher das Diodengebiet getrennt
von den Zellengebieten in dem gleichen Chip hinzugefügt wird,
konkret in Betracht gezogen, wie es in der
JP-A-2005-108926 der
Fall ist.
-
Im
Hinblick auf eine Vereinfachung des Designs des Layouts des Chips
und einer Verkleinerung der Chipgröße ist jedoch eine Struktur,
in welcher ein Diodengebiet durch wirksames Ausnutzen eines Teils
des Zellengebiets ausgebildet ist, vorteilhafter als die Struktur,
in welcher das Diodengebiet getrennt von den Zellengebieten innerhalb
des Chips hinzugefügt
ist.
-
Daher
besteht ein Bedarf nach einer Siliziumkarbid-Halbleiteranordnung
mit einem J-FET einer Grabenstruktur, in welcher eine Diode ein
eingebauter Teil eines mit dem J-FET ausgebildeten Zellengebiets
ist.
-
Ferner
ist aus der Druckschrift
DE
199 00 169 A1 eine SiC-Halbleiteranordnung bekannt, welche
aufweist: ein SiC-Substrat, enthaltend eine Drainschicht eines ersten
Leitfähigkeitstyps,
eine Driftschicht des ersten Leitfähigkeitstyps und eine Sourceschicht
des ersten Leitfähigkeitstyps,
wobei die Drainschicht, die Driftschicht und die Sourceschicht in
dieser Reihenfolge gestapelt sind; eine Mehrzahl von Gräben, von
denen jeder die Sourceschicht durchdringt und die Driftschicht erreicht;
eine Gateschicht eines zweiten Leitfähigkeitstyps, wobei ein Teil
der Driftschicht, ein Kanalgebiet bereitstellt; einen Isolierfilm,
um die Gateschicht zu bedecken; eine Sourceelektrode, die auf der
Sourceschicht angeordnet ist; und einen Diodenabschnitt, der unterhalb
jedes Grabens angeordnet ist und die Driftschicht derart kontaktiert,
dass eine Diode ausgebildet ist, wobei der Diodenabschnitt mit der
Sourceelektrode elektrisch gekoppelt ist und von der Gateschicht
elektrisch isoliert ist.
-
Außerdem offenbart
die Druckschrift
US 2005
0 258 454 A1 eine SiC-Halbleiteranordnung, welche
aufweist: ein SiC-Substrat, enthaltend eine Drainschicht eines ersten
Leitfähigkeitstyps,
eine Driftschicht des ersten Leitfähigkeitstyps und eine Sourceschicht
des ersten Leitfähigkeitstyps,
wobei die Drainschicht, die Driftschicht und die Sourceschicht in
dieser Reihenfolge gestapelt sind; eine Mehrzahl von Gräben, von
denen jeder die Sourceschicht durchdringt und die Driftschicht erreicht;
eine Gateschicht eines zweiten Leitfähigkeitstyps, die auf einer
Seitenwand jedes Grabens angeordnet ist, wobei ein Teil der Driftschicht,
der zwischen der Gateschicht auf den Seitenwänden zweier benachbarter Gräben aufgenommen
ist, ein Kanalgebiet bereitstellt; einen Isolierfilm, der auf der
Seitenwand jedes Grabens angeordnet ist, um die Gateschicht zu bedecken;
eine Sourceelektrode, die auf der Sourceschicht (
13) angeordnet
ist; und einen Diodenabschnitt, der in jedem Graben (
14,
37)
angeordnet ist und die Driftschicht derart kontaktiert, dass eine
Diode ausgebildet ist, wobei der Diodenabschnitt mit der Sourceelektrode
elektrisch indirekt über
die Driftschicht gekoppelt ist.
-
In
Anbetracht des vorstehend beschriebenen Problems besteht eine Aufgabe
der Erfindung darin, eine verbesserte SiC-Halbleiteranordnung zu
schaffen, und ein Verfahren zum Herstellen einer verbesserten SiC-Halbleiteranordnung
bereitzustellen.
-
Erfindungsgemäß wird diese
Aufgabe gelöst durch
eine SiC-Halbleiteranordnung gemäß Patentanspruch
1, ein Verfahren zum Herstellen einer SiC-Halbleiteranordnung gemäß Patentanspruch
16, und ein Verfahren zum Herstellen einer SiC-Halbleiteranordnung gemäß Patentanspruch
21. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der
beigefügten
Unteransprüche.
-
Danach
schlägt
die Erfindung in einer SiC-Halbleiteranordnung eine Gateschicht
eines zweiten Leitfähigkeitstyps
vor, die auf einer Seitenwand jedes Grabens angeordnet ist, wobei
ein Teil der Driftschicht, der zwischen der Gateschicht auf den
Seitenwänden
zweier benachbarter Gräben
aufgenommen ist, ein Kanalgebiet bereitstellt; einen Isolierfilm,
der auf der Seitenwand jedes Grabens angeordnet ist, um die Gateschicht
zu bedecken; einen Diodenabschnitt, der in jedem Graben und/oder
unterhalb jedes Grabens angeordnet ist und die Driftschicht derart
kontaktiert, dass eine Diode ausgebildet ist, wobei der Diodenabschnitt
mit der Sourceelektrode elektrisch gekoppelt ist und von der Gateschicht
durch den Isolierfilm auf der Seitenwand jedes Grabens elektrisch
isoliert ist.
-
In
der vorstehenden Anordnung ist eine Diode in einem Transistorausbildungsgebiet
angeordnet.
-
Die
erfindungsgemäßen Verfahren
umfassen entsprechende Schritte zur Herstellung einer solchen SiC-Halbleiteranordnung,
wobei bei einem der Verfahren eine Schottky-Elektrode und eine Driftschicht eine
Schottky-Sperrschicht bereitstellen und eine Schottky-Diode ausbilden.
Ferner wird der Isolierfilm auf der Seitenwand des Grabens homogen. Daher
ist die Schottky-Elektrode in einer selbstausrichtenden Weise bezüglich der
Seitenwand des Grabens ausgebildet. Daher ist der Abstand zwischen der
Schottky-Elektrode und der Seitenwand des Grabens gleichmäßig.
-
Bei
den Verfahren wird eine Diode in einem Transistorausbildungsgebiet
ausgebildet.
-
Die
vorstehenden und andere Aufgaben, Merkmale und Vorteile der Erfindung
werden aus der nachstehenden genauen Beschreibung ersichtlicher werden,
welche unter Bezugnahme auf die begleitenden Zeichnungen angefertigt
wurde. In den Zeichnungen:
-
ist 1 eine
Draufsicht, welche eine SiC-Halbleiteranordnung gemäß einer
ersten Ausführungsform
zeigt;
-
ist 2 eine
Querschnittsansicht der Anordnung gemäß einer Linie II-II in 1;
-
ist 3 ein
Schaltbild, welches eine Diode und einen J-FET in der Vorrichtung
in 1 zeigt;
-
sind 4A bis 4U Querschnittsansichten
zur Erläuterung
eines Verfahrens zum Herstellen der Vorrichtung in 2;
-
ist 5 eine
Querschnittsansicht, welche eine SiC-Halbleiteranordnung gemäß einem
zweiten Beispiel der ersten Ausführungsform
zeigt;
-
sind 6A bis 6F Querschnittsansichten
zur Erläuterung
eines Verfahrens zum Herstellen der Anordnung in 5;
-
ist 7 eine
Querschnittsansicht, welche eine SiC-Halbleiteranordnung gemäß einem
dritten Beispiel der ersten Ausführungsform
zeigt;
-
ist 8 eine
Querschnittsansicht, welche eine SiC-Halbleiteranordnung gemäß einem
vierten Beispiel der ersten Ausführungsform
zeigt;
-
ist 9 eine
Querschnittsansicht, welche eine SiC-Halbleiteranordnung gemäß einem
fünften Beispiel
der ersten Ausführungsform
zeigt;
-
ist 10 eine
Querschnittsansicht, welche eine SiC-Halbleiteranordnung gemäß einem
sechsten Beispiel der ersten Ausführungsform zeigt;
-
ist 11 eine
Querschnittsansicht, welche eine SiC-Halbleiteranordnung gemäß einem
siebenten Beispiel der ersten Ausführungsform zeigt;
-
ist 12 eine
Querschnittsansicht, welche eine SiC-Halbleiteranordnung gemäß einem
achten Beispiel der ersten Ausführungsform
zeigt;
-
ist 13 eine
Querschnittsansicht, welche eine SiC-Halbleiteranordnung gemäß einem
neunten Beispiel der ersten Ausführungsform
zeigt;
-
ist 14 eine
Querschnittsansicht der Anordnung entlang einer Linie XIV-XIV in 13;
-
ist 15 eine
Querschnittsansicht der Vorrichtung entlang einer Linie XV-XV in 13;
-
ist 16 eine
Querschnittsansicht, welche eine SiC-Halbleiteranordnung gemäß einem
ersten Beispiel einer zweiten Ausführungsform zeigt;
-
sind 17A bis 17F Querschnittsansichten
zur Erläuterung
eines Verfahrens zur Herstellung der Anordnung in 16;
-
ist 18 eine
Querschnittsansicht, welche eine SiC-Halbleiteranordnung gemäß einem
zweiten Beispiel der zweiten Ausführungsform zeigt;
-
ist 19 eine
Querschnittsansicht, welche eine SiC-Halbleiteranordnung gemäß einem
dritten Beispiel der zweiten Ausführungsform zeigt;
-
ist 20 eine
Querschnittsansicht, welche eine SiC-Halbleiteranordnung gemäß einem
vierten Beispiel der zweiten Ausführungsform zeigt; und
-
ist 21 eine
Querschnittsansicht, welche eine SiC-Halbleiteranordnung gemäß einem
Stand der Technik zeigt.
-
(ERSTE AUSFÜHRUNGSFORM)
-
(ERSTES BEISPIEL)
-
1 zeigt
eine Draufsicht einer Halbleiteranordnung der ersten Ausführungsform,
während 2 eine
Querschnittsansicht der Halbleiteranordnung, gesehen in der Richtung
von Pfeilen II-II, die in 1 angegeben
sind, zeigt, als das erste Beispiel dieser Ausführungsform. 2 ist
die Querschnittsansicht in dem Fall, in welchem die Halbleiteranordnung
in einer Richtung senkrecht zu der Längsrichtung von Gräben, die
so angeordnet sind, dass sie sich in einer Richtung erstrecken,
geschnitten ist. Im Übrigen
ist eine Richtung nach oben und unten in 2 die Dickenrichtung
eines Halbleitersubstrats 1, d. h. eine Richtung senkrecht
zu den Oberflächen des
Halbleitersubstrats 1. Eine Richtung nach links und rechts
in 2 ist eine Richtung parallel zu den Oberflächen des
Halbleitersubstrats 1, und eine obere Seite in 2 ist
die Seite der Stirnfläche 1a des Halbleitersubstrats 1,
während
eine untere Seite in 2 die Seite der rückwärtigen Oberfläche 1b des Halbleitersubstrats 1 ist.
-
Wie
in 1 gezeigt, weist die Halbleiteranordnung dieser
Ausführungsform
ein Zellengebiet 2, welches in dem Halbleitersubstrat 1 ausgebildet
ist, ein Gategebiet 3, welches an einer Stelle angeordnet ist,
die sich von der Stelle des Zellengebiets 2 unterscheidet,
und ein außerhalb
der Gebiete 2 und 3 angeordnetes äußeres Randgebiet 4 auf.
-
Außerdem ist
gemäß der Darstellung
in 2 das Zellengebiet 2 mit einem Graben-J-FET 5 eines
vertikalen Typs, bei welchem bewirkt wird, dass ein Strom in einer
vertikalen Richtung fließt,
und einer Diode 6 zum Bewirken, dass ein Rückstrom
fließt, ausgebildet.
In dieser Ausführungsform
ist die Diode 6 eine Schottky-Diode, die aus SiC (Siliziumkarbid) und
einem Metall hergestellt ist. Die Schottky-Diode 6 wird
als eine Diode für
eine niedrige Stehspannung bzw. Spannungsfestigkeit von beispielsweise
1,2 kV eingesetzt und wird im Hinblick auf eine Durchlass-Spannung
(ON-Spannung) gern verwendet.
-
Konkret
weist die Halbleiteranordnung in dem Zellengebiet 2 eine
N+-Schicht 11,
die eine Drainschicht ist, eine N–-Driftschicht 12,
welche auf der N+-Schicht 11 aufliegt, eine N+-Sourceschicht 13, welche auf der
N–-Driftschicht 12 aufliegt,
eine P-Gateschicht 15, welche entlang der seitlichen Oberfläche 14a eines
Grabens, der tief genug ist, um von der Stirnfläche 1a des durch die
N+-Schicht 11, die
N–-Driftschicht 12 und
die N+-Sourceschicht 13 gebildeten
Halbleitersubstrats 1 aus durch die N+-Sourceschicht 13 hindurchzudringen
und die N–-Driftschicht 12 zu
erreichen, ausgebildet ist, eine Gateverdrahtungselektrode 16,
die auf der seitlichen Oberfläche 14a des
Grabens 14 ausgebildet ist und die mit der P-Gateschicht 15 elektrisch
verbunden ist, einen Zwischenschicht-Isolationsfilm 17,
der innerhalb des Grabens 14 ausgebildet ist und der die
seitliche Oberfläche 14a des
Grabens 14 bedeckt, eine Schottky-Elektrode 18,
welche eine Schottky-Sperrschicht mit der N–-Driftschicht 12 definiert,
eine Sourceelektrode 19, die auf der Stirnfläche der
N+-Sourceschicht 13 ausgebildet
ist und mit dieser N+-Sourceschicht 13 elektrisch
verbunden ist, eine Sourceverdrahtungselektrode 20, die
mit der Sourceelektrode 19 und der Schottky-Elektrode 18 elektrisch
verbunden ist, und eine auf der rückwärtigen Oberfläche 1b des
Halbleitersubstrats 1 ausgebildete und mit der N+-Schicht 11 elektrisch verbundene
Drainelektrode 21 auf.
-
Die
N+-Schicht 11, die N–-Driftschicht 12,
die N+-Sourceschicht 13 und die
P-Gateschicht 15 sind aus einem Halbleiter ausgebildet,
der aus Siliziumkarbid (SiC) hergestellt ist.
-
In
dem in 2 gezeigten ersten Beispiel sind die P-Gateschicht 15 und
die Gateverdrahtungselektrode 16 auf nur der seitlichen
Oberfläche 14a von
der seitlichen Oberfläche 14a und
der Bodenoberfläche 14b des
Grabens 14 ausgebildet.
-
Die
P-Gateschicht 15 befindet sich auf der Seite der N–-Driftschicht 12 bezüglich der
seitlichen Oberfläche 14a des
Grabens 14 und auf einer Seite, die tiefer als die N+-Sourceschicht 13 liegt. Daher wird
zwischen den benachbarten Gräben 14 derjenige
Teil der N–-Driftschicht 12,
der sich auf der tieferen Seite der N+-Sourceschicht 13 befindet,
zwischen den P-Gateschichten 15 von sowohl der linken als auch
der rechten Seite in der Figur gehalten. Außerdem nehmen der untere Endteil 15a in
der P-Gateschicht 15 und die Bodenoberfläche 14b des
Grabens 14 die gleiche Lage in der Dickenrichtung des Halbleitersubstrats 1 an.
-
Die
Gateverdrahtungselektrode 16 ist aus einem Metall, z. B.
Ni (Nickel) hergestellt, und eine Kontaktschicht 22, die
aus einem Silizid, z. B. NiSi2 (Nickeldisilizid)
hergestellt ist, ist zwischen der Gateverdrahtungselektrode 16 und
der P-Gateschicht 15 ausgebildet. Die Kontaktschicht 22 kann
den Verbindungsabschnitt zwischen einer Gateschicht und einer Gateverdrahtungselektrode
bereitstellen.
-
Im Übrigen weisen
die unteren Enden der Kontaktschicht 22 und der Gateverdrahtungselektrode 16 einen
Abstand von der Bodenoberfläche 14b des
Grabens 14 auf und weisen die oberen Enden hiervon einen
Abstand von der N+-Sourceschicht 13 auf.
Genauer gesagt befinden sich die Kontaktschicht 22 und
die Gateverdrahtungselektrode 16 innerhalb des äußeren randseitigen
Endes der P-Gateschicht 15 in den Oberflächen dieser
P-Gateschicht 15 und erstrecken sich nicht über die
Oberflächen
der P-Gateschicht 15 hinaus, sodass sie weder die N–-Driftschicht 12 noch
die N+-Sourceschicht 13 berühren (einen
Kurzschluss mit diesen aufweisen). Auf diese Weise kann vermieden
werden, dass die Kontaktschicht 22 und die Gateverdrahtungselektrode 16 sich über die
Oberflächen
der P-Gateschicht 15 hinaus erstrecken, um in Kontakt mit
der N– Driftschicht 12 und
der N+-Sourceschicht 13 zu kommen,
sodass die Spannungsfestigkeiten einer Gate/Source-Sperrschicht
und einer Gate/Drain-Sperrschicht
sinken.
-
Hierbei
ist gemäß der Darstellung
in 1 ein Gateelektrodenanschlussbereich (-anschlußfleck) 7 auf
der Substratoberfläche
in dem Gategebiet 3 ausgebildet, welches sich außerhalb
des Zellengebiets 2 befindet. Obschon nicht näher dargestellt,
erstreckt sich die Gateverdrahtungselektrode 16 in das Gategebiet 3 hinein
und ist mit dem Gateelektrodenanschlussbereich 7 in 1 verbunden.
-
Der
Zwischenisolationsfilm 17 ist z. B. aus einem Siliziumoxidfilm
ausgebildet, und er stellt eine elektrische Isolation der P-Gateschicht 15 und
der Gateverdrahtungselektrode 16 von der Sourceverdrahtungselektrode 20 und
der Schottky-Elektrode 18 innerhalb des Grabens 14 her.
Der Zwischenschichtisolationsfilm 17 ist von der Bodenoberfläche 14b des
Grabens 14 bis zu dem oberen Eckteil 14c hiervon
angeordnet. Außerdem
weisen die Zwischenschichtisolationsfilme 17, die sich
innerhalb des Grabens 14 gegenüberliegen, die gleiche Dicke in
der seitlichen Richtung in 2 auf. Die
Dicke des Zwischenschichtisolationsfilms 17 in der seitlichen Richtung
in der Figur nimmt jedoch von der Grabenbodenoberfläche 14b nach
oben in der Figur allmählich
ab.
-
Da
die Zwischenschichtisolationsfilme 17, die sich innerhalb
des Grabens 14 gegenüberliegen, die
gleiche Dicke in der seitlichen Richtung in der Figur aufweisen,
sind Abstände 24 von
der Schottky-Elektrode 18 zu den Grabenseitenoberflächen 14a,
P-Gategebieten 15 und Gateverdrahtungselektroden 16,
die sich auf beiden seitlichen Seiten dieser Schottky-Elektrode 18 befinden,
gleichmäßig.
-
In
einem Fall, in welchem, anders als in 2, die Abstände 24 von
der Schottky-Elektrode 18 zu den sich auf den beiden seitlichen
Seiten hiervon befindlichen P-Gategebieten 15 nicht einheitlich sind,
muss ein kleineres Intervall in einer Größenordnung festgelegt sein,
die erforderlich ist, um eine Spannungsfestigkeit sicherzustellen,
und daher nimmt ein größeres Intervall
eine unnötig
große
Größenordnung
an.
-
Demgegenüber wird
gemäß dieser
Ausführungsform
eines der Intervalle zwischen der Schottky-Elektrode 18 und
den auf beiden der seitlichen Seiten hiervon in 2 befindlichen
P-Gategebieten 15 nicht unnötig groß. Daher kann die Breite des
Grabens 14 kleiner gemacht werden als in dem vorstehend
angegebenen Fall, und die Größe einer
Einheitszelle kann kleiner gemacht werden.
-
Die
Schottky-Elektrode 18 ist aus einem Metall zum Ausbilden
einer Schottky-Sperrschicht mit einer Halbleiterschicht aus beispielsweise
Ti (Titan) hergestellt. Die Schottky-Diode 6 ist durch
die Schottky-Elektrode 18 und die N–-Driftschicht 12 gebildet. Die
Schottky-Elektrode 18 kann einen eine Diode bildenden Abschnitt
bereitstellen.
-
Hierbei
zeigt 3 ein Schaltbild der Schottky-Diode 6 und
des J-FET 5. Gemäß der Darstellung in 3 ist
die Schottky-Diode 6 zwischen dem Drain und der Source
des J-FET 5 so verbunden, dass ihr Strom in einem Sinne
fließen
kann, der dem Sinn des Stromes des J-FET 5 entgegengesetzt
ist.
-
Konkret
wird gemäß der Darstellung
in 2 die Schottky-Elektrode 18 zwischen
den auf den gegenüberliegenden
seitlichen Oberflächen 14a der Gräben 14 ausgebildeten
Zwischenschichtisolationsfilmen 17 innerhalb dieser Gräben 14 gehalten
und befindet sich an den Bodenteilen der Gräben 14.
-
Außerdem ragt
die Schottky-Elektrode 18 unterhalb des Grabenbodenteils 14b hervor
und befindet sich der untere Endteil 18a der Schottky-Elektrode 18 unterhalb
des unteren Endteils 17a des Zwischenschichtisolationsfilms 17.
Daher weisen die untere Endoberfläche 18a der Schottky-Elektrode 18 und
ein Teil der seitlichen Oberfläche 18a hiervon,
da sie sich unterhalb der Grabenbodenoberfläche 14b befinden,
eine Sperrschicht mit der N–-Driftschicht 17 auf.
Im Übrigen
befindet sich der untere Endteil 18a der Schottky-Elektrode 18 unterhalb
des unteren Endteils 15a der P-Gateschicht 15.
-
Außerdem befindet
sich der obere Endteil 18b der Schottky-Elektrode 18 oberhalb
der Grabenbodenoberfläche 14b.
Das heißt,
der Verbindungsteil 23 zwischen der Schottky-Elektrode 18 und
der Sourceverdrahtungselektrode 20 befindet sich oberhalb der
Grabenbodenoberfläche 14b.
-
Außerdem sind
die Breiten der Schottky-Elektroden 18 (die Längen hiervon
in der gleichen Richtung wie derjenigen der Grabenbreiten) einheitlich
und ist die Breite des Verbindungsteils 23 zwischen der
Schottky-Elektrode 18 und der Sourceverdrahtungselektrode 20 die
gleiche wie die Breite des unteren Endteils 18a der Schottky-Elektrode 18.
-
Die
Sourceelektrode 19 ist aus Metall z. B. Ni (Nickel) hergestellt,
und eine Kontaktschicht 19a, die aus einem Silizid, z.
b. NiSi2 (Nickeldisilizid) hergestellt ist,
ist zwischen der Sourceelektrode 19 und der N+-Sourceschicht 13 ausgebildet.
-
Die
Sourceverdrahtungselektrode 20 ist eine Verdrahtungsleitung
zum Verbinden eines Elektrodenanschlussflecks 8 in 1 und
der Sourceelektrode 19 und ist aus einem Verdrahtungs-
bzw. Leitermaterial wie etwa Al (Aluminium) hergestellt. Gemäß der Darstellung
in 2 ist die Sourceverdrahtungse lektrode 20 so
ausgebildet, dass sie sich von der Stirnfläche der Sourceelektrode 19 aus
zu dem inneren Teil des Grabens 14 erstreckt, und sind
die Sourceelektrode 19 und die Schottky-Diode 6 durch
die Sourceverdrahtungselektrode 20 verbunden.
-
Alternativ
ist, anders als in 2, die Sourceverdrahtungselektrode 20 nicht
innerhalb des Grabens 14 ausgebildet, sondern ist ein Zwischenschichtisolationsfilm
innerhalb des Grabens 14 vergraben, um die Sourceverdrahtungselektrode 20 und die
Schottky-Elektrode 18 zu isolieren, und ist die Schottky-Elektrode 18 in
ein Gebiet, das sich von dem Zellengebiet 2 unterscheidet,
ausgedehnt, wodurch die Schottky-Elektrode 18 in dem unterschiedlichen
Gebiet mit der Source-Verdrahtungselektrode 20 verbunden
werden kann. Das heißt,
der Kontakt der Schottky-Elektrode 18 kann auch in dem
Gebiet ausgebildet sein, das sich von dem Zellengebiet 2 unterscheidet.
-
In
einem Fall jedoch, in welchem die Schottky-Elektrode 18 aus
einem metallischen Material hergestellt ist, welches einen elektrischen
Widerstand aufweist, der höher
als derjenige der Sourceverdrahtungselektrode 20 ist, erhöht sich
der Verdrahtungswiderstand der Schottky-Elektrode 6.
-
Im
Gegensatz dazu ist in dieser Ausführungsform der Verbindungsteil 23 zwischen
der Sourceverdrahtungselektrode 20 und der Schottky-Elektrode 18 innerhalb
des Grabens 14 ausgebildet, und daher kann der Verdrahtungswiderstand
der Schottky-Elektrode 6 kleiner gemacht werden als in
dem Fall eines Ausbildens des Verbindungsteils außerhalb
des Zellengebiets 2.
-
Außerdem vergrößert sich
die Breite der Sourceverdrahtungselektrode 20 in der seitlichen Richtung
in 2 von der Seite der Stirnfläche 1a des Halbleitersubstrats 1 aus,
d. h. von der Seite der Grabenbodenoberfläche 14b aus, nach
oben in der Figur allmählich.
Daher kann der Widerstand der Sourceverdrahtungselektrode 20 niedriger
gemacht werden als in einem Fall, in welchem, anders als in 2,
die Breite der Sourceverdrahtungselektrode 20 ein heitlich
ist und die gleiche ist wie die Breite des Verbindungsteils 23 zwischen
der Schottky-Elektrode 18 und der Sourceverdrahtungselektrode 20.
-
Die
Siliziumkarbid-Halbleiteranordnung dieser Ausführungsform, die so konfiguriert
ist, wird z. B. in einem normalerweise ausgeschalteten Modus betrieben,
wie es nachstehend beschrieben ist. In der N–-Driftschicht 12 wirkt
der Teil, der sich zwischen den benachbarten P-Gateschichten 15 befindet
und sich unterhalb der N+-Sourceschicht 13 befindet,
als ein Kanalbereich. Außerdem
ist in einem Fall, in welchem keinerlei Spannung an die benachbarten P-Gateschichten 15 angelegt
ist, das Kanalgebiet durch Verarmungsschichten, die sich von beiden
benachbarten P-Gateschichten 15 aus erstrecken, abgeklemmt.
Daher kann keinerlei Strom zwischen der Source und dem Drain des
J-FET 5 fließen.
In dem Fall jedoch, in welchem eine Spannung an die benachbarten
P-Gateschichten 15 angelegt ist, sind die Ausdehnungsgrößenordnungen
der Verarmungsschichten, die sich in dem Kanalgebiet erstrecken,
reduziert, wodurch ein Strom zwischen der Source und dem Drain fließt.
-
Als
nächstes
wird ein Verfahren zum Herstellen der Halbleiteranordnung des vorstehenden
Aufbaus beschrieben werden. 4A bis 4U zeigen
einen Herstellungsprozess für
die Halbleiteranordnung.
-
Zuerst
wird gemäß der Darstellung
in 4A ein Halbleitersubstrat 1 vorbereitet,
welches aus einer N+-Schicht 11,
einer N–-Driftschicht 12 und
einer N+-Sourceschicht 13 aufgebaut
ist und welches mit einer Drainelektrode 21 auf seiner
rückwärtigen Oberfläche 1b ausgebildet
ist.
-
Im Übrigen werden
nach Ausbildung eines Oxidfilms 31 aus TEOS (Tetraethoxysilan)
auf der Stirnfläche 1a des
Halbleitersubstrats 1 Öffnungen 31a in
denjenigen Teilen des Oxidfilms 31 ausgebildet, die Gebieten
gegenüberliegen,
welche dazu vorgesehen sind, Gräben
auszubilden.
-
Anschließend werden
gemäß der Darstellung
in 4B die ersten Gräben 14, welche tief
genug sind, um von der Stirnfläche 1a des
Halbleitersubstrats 1 aus durch die N+-Sourceschicht 13 hindurchzudringen
und die N–-Driftschicht 12 zu
erreichen, durch Trockenätzen
ausgebildet, bei welchem der mit den Öffnungen 31a ausgebildete
Oxidfilm 31 als eine Maske verwendet wird.
-
Anschließend wird
gemäß der Darstellung
in 4C eine schiefe Ionenimplantation unter Einsatz von
beispielsweise Al (Aluminium) als ein P-Fremdmaterial für diejenigen Teile der N–-Driftschicht 12 ausgeführt, welche
die seitlichen Oberflächen 14a und
Bodenoberflächen 14b der
Gräben 14 ausbilden. So
werden P-Schichten 32 so ausgebildet, dass sie sich auf
der Seite der N–-Driftschicht 12 bezüglich der seitlichen
Oberflächen 14a und
Bodenoberflächen 14b der
Gräben 14 befinden
und dass jede von ihnen in einer sich entlang der seitlichen Oberflächen 14a und
Bodenoberflächen 14b der
Gräben 14 erstreckenden
Form vorliegt.
-
Anschließend werden
gemäß der Darstellung
in 4D diejenigen Teile der P-Schichten 32, welche
den Grabenbodenoberflächen 14b gegenüberliegen,
durch Trockenätzen
entfernt, um hierdurch P-Gateschichten 15, welche nur den
Grabenseitenoberflächen 14a der
Gräben 14 gegenüberliegen,
auszubilden. Außerdem
werden bei dieser Gelegenheit die ersten Gräben 14 tiefer als
in dem Fall, in welchem sie durch den in 4A gezeigten
Schritt ausgebildet wurden.
-
Im Übrigen können die
P-Gateschichten 15, welche nur den Grabenseitenoberflächen 14a gegenüberliegen,
gut durch eine schiefe Ionenimplantation ausgebildet werden, bei
welcher die Grabenbodenoberflächen 14b mit
einem Maskenmaterial bedeckt sind, ohne die in 4C und 4D gezeigten Schritte
zu durchlaufen und nach dem in 4B gezeigten
Schritt.
-
Anschließend wird
der als die Grabenausbildungsmaske eingesetzte Oxidfilm 31 entfernt.
Danach wird gemäß der Darstellung
in 4E ein Oxidfilm 33 auf der Stirnfläche des
Halbleitersubstrats 1 einschließlich der Wandoberflächen 14a und 14b der Gräben 14 ausgebildet.
Der Oxidfilm 33 wird für
die spätere
Ausbildung von Gateverdrahtungselektroden 16 ausgenutzt.
-
Anschließend wird
gemäß der Darstellung
in 4F ein Resistfilm auf der Stirnfläche des
Oxidfilms 33 ausgebildet und wird danach zurückgeätzt, um
hierdurch ein Resist 34 nur auf den Grabenbodenoberflächen 14b zu
belassen.
-
Anschließend werden
gemäß der Darstellung
in 4G in dem auf den Wandoberflächen der Gräben 14 ausgebildeten
Oxidfilm 33 Teile, welche den Bodenoberflächenseitenteilen
der Grabenbodenoberflächen 14b und
Grabenseitenoberflächen 14a gegenüberliegen,
zurückgelassen,
und die anderen Teile werden durch Ätzen unter Einsatz des Resists 34 als
einer Maske entfernt. Danach wird das Resist 34 entfernt.
-
Anschließend wird
gemäß der Darstellung
in 4H ein Metallfilm 35 für die Gateverdrahtungselektroden 16 auf
den Oxidfilmen 33, den Grabenseitenwänden 14a und der Stirnfläche des
Halbleitersubstrats 1 ausgebildet.
-
Anschließend wird
gemäß der Darstellung
in 4I eine Trockenätzung so durchgeführt, dass
nur diejenigen Teile des Metallfilms 35 belassen werden, welche
in Berührung
mit den P-Gateschichten 15 liegen, und die anderen Teile
entfernt werden. So werden die Gateverdrahtungselektroden 16 ausgebildet. Bei
dieser Gelegenheit wird eine Ätzmenge
so eingestellt, dass das obere Ende jeder Gateverdrahtungselektrode 16 einen
Abstand von der entsprechenden N+-Sourceschicht 13 aufweisen
kann. Da im Übrigen jede
Gateverdrahtungselektrode 16 auf dem entsprechenden Oxidfilm 33 ausgebildet
ist, weist ihr unteres Ende einen Abstand von der entsprechenden
Grabenbodenoberfläche 14b auf.
-
Anschließend wird
gemäß der Darstellung
in 4J eine als eine Kontaktschicht 22 dienende
Silizidschicht zwischen jeder Gateverdrahtungselektro de 16 und
der entsprechenden P-Gateschicht 15 durch Durchführen einer
Wärmebehandlung
ausgebildet.
-
Anschließend werden
gemäß der Darstellung
in 4K die Oxidfilme 33, die sich auf den
Grabenbodenoberflächen 14b befinden,
entfernt.
-
Anschließend wird
gemäß der Darstellung
in 4L ein Oxidfilm so ausgebildet, dass er sich von auf
der Stirnfläche
des Halbleitersubstrats 1 aus bis auf die Grabenwandoberflächen 14a und 14b erstreckt,
und wird zurückgeätzt, um
hierdurch Oxidfilme 36 nur auf den Grabenseitenoberflächen 14a von der
Stirnfläche 1a des
Halbleitersubstrats 1 und den Grabenwandoberflächen 14a und 14b auszubilden. Bei
dieser Gelegenheit werden die Stirnfläche 1a des Halbleitersubstrats 1 und
die zentralen Teile der Grabenbodenoberflächen 14b freigelegt.
-
Anschließend wird
gemäß der Darstellung
in 4M eine Trockenätzung für die freiliegenden Teile der
Grabenbodenoberflächen 14b durchgeführt, wodurch
die zweiten Gräben 37,
die in einer Grabenbreite kleiner als die ersten Gräben 14 sind,
in den Grabenbodenoberflächen 14 ausgebildet
werden. In diesem Fall kann z. B. SF6 (Schwefelhexafluorid)
als ein Ätzgas
eingesetzt werden. Außerdem
ist die Tiefe der zweiten Gräben 37 beliebig
festgelegt. Im Übrigen
werden bei dieser Gelegenheit die seitlichen Teile der Stirnflächen der
N+-Sourceschichten 13 gleichzeitig
geätzt.
-
Hiernach
werden die auf den Grabenseitenoberflächen 14a ausgebildeten
Oxidfilme 36 entfernt. Bei dieser Gelegenheit werden die
sich auf den Grabenseitenoberflächen 14a befindenden
Kontaktschichten 22 und Gateverdrahtungselektroden 16 zurückgelassen.
-
Anschließend wird
gemäß der Darstellung
in 4N ein Oxidfilm 38 so ausgebildet, dass
er sich von auf der Stirnfläche
des Halbleitersubstrats 1 bis auf die Grabenwandoberflächen 14a und 14b und
die Seitenwände
der zweiten Gräben 37 erstreckt. Übrigens
wird, wie weiter unten dargelegt werden wird, der Oxidfilm 38 für die Ausbildung
von Sourceelektroden 19 eingesetzt.
-
Anschließend wird
gemäß der Darstellung
in 4O ein Resistfilm auf der Stirnfläche des
Oxidfilms 38 ausgebildet und wird hiernach zurückgeätzt, um
hierdurch ein Resist 39 nur auf den Grabenbodenoberflächen 14b zu
belassen. Hiernach werden jene Teile des Oxidfilms 38,
die auf den Stirnflächen der
N+-Sourceschichten 13 liegen, durch Ätzen entfernt,
wobei das Resist 39 als eine Maske verwendet wird. So werden
die Stirnflächen
der N+-Sourceschichten 13 freigelegt.
-
Anschließend wird
gemäß der Darstellung
in 4P ein Metallfilm 40 für die Sourceelektroden 19 auf
den Stirnflächen
der N+-Sourceschichten 13 und den
Stirnflächen
der Oxidfilme 38 ausgebildet. Hiernach wird durch Durchführen einer
Wärmebehandlung
zwischen jeder N+-Sourceschicht 13 und
dem Metallfilm 40 eine Silizidschicht ausgebildet, um als eine
Kontaktschicht 19a zu dienen.
-
Anschließend wird
gemäß der Darstellung
in 4Q eine Ätzung
für die
Metallfilme 40 so durchgeführt, dass die Silizidschichten 19a belassen
werden, wodurch diejenigen Teile des Metallfilms 14, die auf
den Stirnflächen
der N+-Sourceschichten 13 liegen,
zurückgelassen
werden und die anderen Teile entfernt werden. So werden die Sourceelektroden 19 ausgebildet.
-
Anschließend werden
gemäß der Darstellung
in 4R die Oxidfilme 38 entfernt.
-
Anschließend wird
gemäß der Darstellung
in 4S erneut ein Oxidfilm derart ausgebildet, dass er
sich von auf der Stirnfläche
des Halbleitersubstrats 1 bis auf die Grabenwandoberflächen 14a und 14b erstreckt,
und wird zurückgeätzt, wodurch
die Oxidfilme nur auf den Grabenseitenoberflächen 14a von der Stirnfläche des
Halbleitersubstrats 1 und den Grabenwandoberflächen 14a und 14b belassen
werden. So werden Zwischenschichtisolationsfilme 17 ausgebildet. Übrigens
wird zu der Zeit, zu welcher der Oxidfilm ausgebildet wird, seine
Dicke in der gleichen Größenordnung
wie ein Abstand von jeder Grabenseitenoberfläche 14a zu dem entsprechenden zweiten
Graben 27 festgelegt. Im Übrigen nimmt aufgrund des Rückätzens jeder
Zwischenschichtisolationsfilm 17 eine Form an, in welcher
die Dicke dieses Films 17 in einer seitlichen Richtung
in der Figur von der Grabenbodenoberfläche 14b nach oben
in der Figur allmählich
abnimmt.
-
Anschließend wird
gemäß der Darstellung
in 4T ein Metallfilm 42 zum Ausbilden von
Schottky-Elektroden 18 in den inneren Teilen der Gräben 14 und
auf der Stirnfläche
des Halbleitersubstrats 1 ausgebildet.
-
Anschließend wird
gemäß der Darstellung
in 4U der Metallfilm 42 zurückgeätzt, um
hierdurch die Schottky-Elektroden 18 auszubilden. Die Menge des
Rückätzens bei
dieser Gelegenheit wird nach Belieben so eingestellt, dass das obere
Ende 18b jeder Schottky-Elektrode 18 eine gewünschte Position einnehmen
kann.
-
Obschon
nicht näher
dargestellt, wird hiernach eine Sourceverdrahtungselektrode 20 derart ausgebildet,
dass sie sich von den inneren Teilen der Gräben 14 bis auf die
Stirnfläche
des Halbleitersubstrats 1 erstreckt. Dann ist die in 2 gezeigte Halbleiteranordnung
hergestellt.
-
Im Übrigen kann
der Schritt von 4U durch Beenden der Herstellung
in dem Zustand der Halbleiteranordnung nach dem Schritt von 4T gut
weggelassen werden. Das heißt,
der Metallfilm 42 zum Ausbilden der Schottky-Elektroden 18 kann unverändert zurückgelassen
werden, um den Metallfilm 42 als die Sourceverdrahtungselektrode 20 zu verwenden.
-
Als
nächstes
werden die Hauptmerkmale der Halbleiteranordnung dieser Ausführungsform
beschrieben werden.
- (1) In der Halbleiteranordnung
der Struktur nach dem Stand der Technik, die in 21 gezeigt
ist, wird das Gebiet, in welchem jeder Graben in einem ebenen Layout,
d. h., in einer bestimmten ebenen Anordnung ausgebildet ist, lediglich
als das Gebiet zum Ausbilden des Kontakts der entsprechenden Gateschicht
verwendet und ist nicht das fundamental aufbauende Gebiet des J-FET, sodass
es sozusagen der tote Raum des Zellengebiets gewesen ist.
-
Demgegenüber ist
in dieser Ausführungsform
die Schottky-Elektrode 18, welche die Schottky-Sperrschicht
mit der der N–-Driftschicht 12 definiert,
an dem Bodenteil jedes Grabens 14 ausgebildet, wodurch
die Schottky-Diode 6, die durch die N–-Driftschicht 12 und
die Schottky-Elektrode 18 gebildet wird, in dem mit dem
Graben in dem ebenen Layout ausgebildeten Gebiet, welches nach dem Stand
der Technik der tote Raum gewesen ist, aufgebaut wird.
-
Demgemäß kann gesagt
werden, dass bei der Halbleiteranordnung dieser Ausführungsform
die Diode 6 in dem mit dem J-FET 5 ausgebildeten
Chip eingebaut ist, indem ein Teil des Zellengebiets wirksam ausgenutzt
wird.
-
Außerdem setzt
das alternative Verfahren, das in der
JP-A 2005-108926 angegeben
ist, den Aufbau ein, in welchem das Diodengebiet getrennt von dem
Zellengebiet des J-FET in dem gleichen Chip hinzugefügt ist.
In diesem Fall wird die Fläche des
Diodengebiets der Fläche
des Zellengebiets des J-FET hinzugefügt, so dass der Chip unvermeidlich größer wird.
-
Demgegenüber ist
in dieser Ausführungsform
die Schottky-Diode 6 in dem Zellengebiet aufgebaut. Daher
wächst
die Fläche
des Zellengebiets des J-FET kaum an, solange nicht die Grabenbreite
speziell abgeändert
wird. Demgemäß kann die
Schottky-Diode 6 in dem Chip, in welchem der J-FET ausgebildet
ist, ohne Vergrößern der
Chipgröße eingebaut
werden.
-
Außerdem ist
in dieser Ausführungsform
die Schottky-Diode 6, die durch die Schottky-Elektrode 18 und
die N–-Driftschicht 12 gebildet
ist, eingebaut, und die Schottky-Elektrode 18 ist mit der
Sourceelektrode 19 verbunden, sodass die Schottky-Diode 6 als eine
Bodydiode zum Herausziehen eines Stoßes ausgenutzt werden kann.
- (2) Gemäß dem Herstellungsverfahren
dieser Ausführungsform
wird in dem in 4M gezeigten Schritt jeder zweite
Graben 37 in Selbstausrichtung mit dem entsprechenden ersten
Graben 14 ausgebildet, d. h., mit gleichen Abständen von den
Grabenseitenwänden 14a auf
beiden Seiten. Dies liegt daran, dass in dem Schritt von 4L die
Oxidfilme 36 gleichzeitig auf den gegenüberliegenden Grabenseitenoberflächen 14a ausgebildet
werden, sodass die Dicken der auf beiden Seiten auf den Grabenseitenoberflächen 14a ausgebildeten
Oxidfilme 36 vergleichmäßigt werden können.
-
Gleichermaßen wird
in dem in 4S gezeigten Schritt der Oxidfilm
auf den Grabenwandoberflächen 14a und 14b ausgebildet
und wird zurückgeätzt, wodurch
die Oxidfilme nur auf den Grabenseitenoberflächen 14a von den Grabenwandoberflächen 14a und 14b belassen
werden und die N–-Driftschicht 12 an
den Grabenbodenoberflächen 14b freigelegt
wird. In diesem Fall werden die Zwischenschichtisolationsfilme 17 auf
den gegenüberliegenden
Seitenoberflächen 14a jedes
Grabens 14 gleichzeitig ausgebildet, sodass die Dicken
der Zwischenschichtisolationsfilme 17 gleich werden. Daher
wird die Schottky-Elektrode 18 in
Selbstausrichtung mit den Grabenseitenoberflächen 14a ausgebildet,
und daher können
Abstände
von der Schottky-Diode 18 innerhalb des Grabens 14 zu
den Seitenwänden 14a des
Grabens 14 auf beiden Seiten vergleichmäßigt werden.
-
Abwandlungen
der in 2 gezeigten Struktur werden nachstehend beschrieben
werden.
-
(ZWEITES BEISPIEL)
-
5 zeigt
eine Querschnittsansicht einer Halbleiteranordnung in dem zweiten
Beispiel dieser Ausführungsform.
In einer Struktur, wie sie in 5 gezeigt
ist, ist die Lage des unteren Endteils 18a jeder Schottky-Diode 18 in
der Dickenrichtung eines Substrats 1 die gleiche wie die
Lage einer Grabenbodenoberfläche 14b,
d. h., die Lage des unteren Endteils 17a jedes Zwischenschichtisolationsfilms 17, und
ist die gleiche wie die Lage des unteren Endteils 15a jeder
P-Gateschicht 15.
-
6A bis 6F zeigen
einen Herstellungsprozess der Halbleiteranordnung dieses Aufbaus.
In dem zweiten Beispiel werden nach den in 4A bis 4K gezeigten
Schritten nacheinander die in 6A bis 6F gezeigten
Schritte durchgeführt.
-
Die
Oxidfilme 33 in den Gräben 14 werden gemäß der Darstellung
in 4K entfernt. Danach wird gemäß der Darstellung in 6A ein
Oxidfilm auf den inneren Wänden 14a und 14b der
Gräben 14 und
der Stirnfläche
des Halbleitersubstrats 1 ausgebildet, und es wird ein
Resist 51 auf nur denjenigen Teilen des Oxidfilms ausgebildet,
welche auf den Grabenbodenoberflächen 14b aufliegen.
Zur Entfernung des Oxidfilms auf der Stirnfläche des Halbleitersubstrats 1 wird
eine Ätzung
unter Einsatz des Resists 51 als einer Maske durchgeführt, wobei
die Oxidfilme 52 auf den inneren Wänden 14a und 14b der
Gräben 14 belassen
werden. Danach wird das Resist 51 entfernt.
-
Anschließend wird
gemäß der Darstellung
in 6B ein Metallfilm 53 zum Ausbilden von
Sourceelektroden 19 auf den Stirnflächen des Oxidfilms 52 und
der Stirnfläche
des Halbleitersubstrats 1 ausgebildet. Außerdem werden
zwischen N+-Sourceschichten 13 und
dem Metallfilm 53 durch Durchführen einer Wärmebehandlung
Silizidschichten ausgebildet, um Kontaktschichten 19 zu
werden.
-
Anschließend wird
gemäß der Darstellung
in 6C der Metallfilm 53 so geätzt, dass
die Silizidschichten 19a belassen werden, wobei diejenigen Teile
des Metallfilms 53, welche auf der Stirnflächen der
N+-Sourceschichten 13 aufliegen,
zurückgelassen
werden und die anderen Teile entfernt werden. So werden die Sourceelektroden 19 ausgebildet. Hiernach
werden die Oxidfilme 52 entfernt.
-
Anschließend wird
gemäß der Darstellung
in 6D ein Oxidfilm auf den inneren Wänden 14a und 14b der
Gräben 14 und
der Stirnfläche
des Halbleitersubstrats 1 ausgebildet und wird zurückgeätzt, um
hierdurch die Oxidfilme auf den Grabenbodenoberflächen 14b zu
entfernen und die Oxidfilme auf nur den Grabenseitenoberflächen 14a zu
belassen. So werden die Zwischenschichtisolationsfilme 17 ausgebildet,
und die N–-Driftschicht 12 wird
an den Grabenbodenoberflächen 14b freigelegt.
-
Anschließend wird
gemäß der Darstellung
in 6E ein Metallfilm 54 zum Ausbilden von
Schottky-Dioden 18 in den inneren Teilen der Gräben 14 und
auf der Stirnfläche
des Halbleitersubstrats 1 ausgebildet.
-
Anschließend wird
gemäß der Darstellung
in 6F der Metallfilm 54 zurückgeätzt, um
hierdurch die Schottky-Elektroden 18 auszubilden.
-
Obschon
nicht näher
dargestellt, wird hiernach eine Sourceverdrahtungselektrode 20 so
ausgebildet, dass sie sich von den inneren Teilen der Gräben 14 bis
auf die Stirnfläche
des Halbleitersubstrats 1 erstreckt. Dann ist die in 5 gezeigte Halbleiteranordnung
hergestellt.
-
Auch
bei der Halbleiteranordnung dieses Aufbaus kann wie in dem ersten
Beispiel gesagt werden, dass eine Diode 6 in einem mit
einem J-FET 5 ausgebildeten Chip eingebaut ist, indem ein
Teil eines Zellengebiets wirksam ausgenutzt wird.
-
Außerdem wird
in dem in 6D gezeigten Schritt der Oxidfilm
auf den Grabenwandoberflächen 14a und 14b ausgebildet
und wird zurückgeätzt, um hierdurch
die Zwischenschichtisolationsfilme 17 auszubilden. Wie
in dem ersten Beispiel kann daher die Schottky-Elektrode 18 in
Selbstausrichtung mit den entsprechenden Grabenseitenoberflächen 14a ausgebildet
werden.
-
Nun
wird das erste mit dem zweiten Beispiel verglichen werden.
-
In
dem ersten Beispiel sind gemäß der Darstellung
in 2 die untere Endoberfläche 18a jeder Schottky-Elektrode 18 und
ein Teil der Seitenoberfläche 18c dieser
Schottky-Diode mit der N–-Driftschicht 12 verbunden,
während
in dem zweiten Beispiel gemäß der Darstellung
in 5 nur die untere Endoberfläche 18a jeder Schottky-Elektrode 18 mit
der N–-Driftschicht 12 verbunden
ist.
-
Demgemäß ist unter
der Bedingung, dass eine Fläche
des unteren Endteils 18a der Schottky-Elektrode 18 identisch
ist, der Sperrschichtbereich zwischen der Schottky-Elektrode 18 und
der N–-Driftschicht 12 größer, wenn
der untere Endteil 18a der Schottky-Elektrode 18 unterhalb
des unteren Endteils 17a des entsprechenden Zwischenschichtisolationsfilms 17 liegt,
wie in dem ersten Beispiel, als wenn er sich in der gleichen Lage
befindet wie derjenigen des unteren Endteils 17a des entsprechenden Zwischenschichtisolationsfilms 17,
wie in dem zweiten Beispiel. Daher weist die Struktur des ersten
Beispiels gemäß der Darstellung
in 2 im Vergleich mit dem Aufbau des zweiten Beispiels
gemäß der Darstellung
in 5 einen niedrigeren Widerstand der Schottky-Diode 6 auf.
-
Außerdem kann
dann, wenn der untere Endteil 18a der Schottky-Elektrode 18 sich
unterhalb des unteren Endteils 15a jeder der entsprechenden P-Gateschichten 15 befindet,
wie es in 2 in Darstellung des ersten
Beispiels gezeigt ist, die Konzentration eines elektrischen Feldes
der Driftschicht 12 in der Nähe des unteren Eckteils jeder
P-Gateschicht 15, wie es beim Anlegen einer Spannung an
den Drain des J-FET auftritt, mehr entspannt bzw. verringert werden
als wenn der untere Endteil 18a der Schottky-Elektrode 18 sich
in der gleichen Lage wie derjenigen des unteren Endteils 15a der
P-Gateschicht 15 befindet, wie es in 5 in
Darstellung des zweiten Beispiels gezeigt ist. Daher kann die Spannungsfestigkeit
des J-FET 5 durch das erste Beispiel höher gemacht werden als durch
das zweite Beispiel. Demgemäß ist das
erste Beispiel im Hinblick auf ein Senken des Widerstands der Schottky-Diode 6 und
eines Erhöhens
der Spannungsfestigkeit des J-FET 5 dem zweiten Beispiel überlegen.
-
Außerdem werden
die Herstellungsverfahren des ersten und des zweiten Beispiels verglichen werden.
In dem zweiten Beispiel müssen
die zweiten Gräben
wie in dem ersten Beispiel nicht ausgebildet werden, d. h., die
in 4L und 4M gezeigten Schritte
sind nicht erforderlich. Demgemäß ist im
Hinblick auf eine Vereinfachung des Herstellungsprozesses das zweite
Beispiel dem ersten Beispiel überlegen.
-
(DRITTES BEISPIEL)
-
7 zeigt
eine Querschnittsansicht einer Halbleiteranordnung in dem dritten
Beispiel dieser Ausführungsform.
In dem dritten Beispiel kann die Lage des unteren Endteils 18a jeder
Schottky-Elektrode 18 höher
gemacht werden als in dem ersten und zweiten Beispiel.
-
In
dem in 7 gezeigten Aufbau befindet sich eine N–-Driftschicht 12 ebenfalls
an bzw. in der unteren Hälfte
des inneren Teils jedes Grabens 14 und ist die Schottky-Elektrode 18 in
der oberen Hälfte des
inneren Teils des Grabens 14 angeordnet. Dieser Aufbau
kann durch Ausbilden jeder N–-Schicht 61 in solcher
Weise, dass die N–-Schicht 61 in
dem Grabeninneren epitaktisch aufgebaut wird, bevor der Metallfilm 54 in
dem Grabeninneren in dem in 6E in Darstellung
des zweiten Beispiels gezeigten Schritt ausgebildet wird, hergestellt
werden. Übrigens
wird in diesem Fall ein Film überragender
Wärmebeständig keit,
der einer epitaktischen Temperatur widersteht, als jeder Zwischenschichtisolationsfilm 17 eingesetzt.
-
(VIERTES, FÜNFTES UND SECHSTES BEISPIEL)
-
8, 9 und 10 zeigen
Querschnittsansichten von Halbleiteranordnungen gemäß dem vierten,
fünften
bzw. sechsten Beispiel dieser Ausführungsform. Das vierte, fünfte und
sechste Beispiel sind Beispiele, bei welchen die Lage des oberen Endteils 18b jeder
Schottky-Elektrode, d. h., die Lage des Verbindungsteils 23 zwischen
jeder Schottky-Elektrode 18 und einer Sourceverdrahtungselektrode 18,
bezüglich
des ersten Beispiels abgeändert ist.
-
Die
Lage des oberen Endteils 18b der Schottky-Elektrode 18 kann
in der gleichen Lage wie derjenigen einer Grabenbodenoberfläche 14b festgelegt
werden, wie es in 8 gezeigt ist, sie kann in einer
Lage unterhalb derjenigen der Grabenbodenoberfläche 14b festgelegt
werden, wie es in 9 gezeigt ist und sie kann in
der gleichen Lage wie derjenigen des oberen Endes eines Grabens 14 festgelegt werden,
wie es in 10 gezeigt ist. Im Übrigen können die
Halbleiteranordnungen dieser Strukturen durch Einstellen der Rückätzmenge
des Metallfilms 42 in dem in 4U gezeigten
Schritt hergestellt werden.
-
Aus
den nachstehend genannten Gründen kann
jedoch die Lage des oberen Endteils 18b der Schottky-Elektrode 18 vorzugsweise
oberhalb der Grabenbodenoberfläche 14b und
unterhalb des oberen Endes 14c des Grabens 14 liegen
und kann in besonders bevorzugter Weise tiefer als die halbe Grabentiefe
liegen, wie es in dem ersten Beispiel gezeigt ist.
-
In
einem Fall, in welchem gemäß der Darstellung
in 9 der Verbindungsteil 23 zwischen der Schottky-Elektrode 18 und
der Sourceverdrahtungselektrode 20 unterhalb der Grabenbodenoberfläche 14b liegt,
definiert nicht nur die Schottky-Elektrode 18, sondern
auch die Sourceverdrahtungselektrode 20 eine Schottky-Sperrschicht
mit einer N–-Driftschicht 12.
Das heißt,
eine Schott ky-Diode, die auf der N–-Driftschicht 12 und
der Sourceverdrahtungselektrode 20 beruht, wird ebenfalls
ausgebildet. Daher nimmt eine an einem Grabenbodenteil ausgebildete Schottky-Diode
Eigenschaften an, die von beabsichtigten Eigenschaften abweichen.
-
Demgegenüber ist
gemäß der Darstellung
in 2 in dem ersten Beispiel die Schottky-Sperrschicht
zwischen der N–-Driftschicht 12 und
der Sourceverdrahtungselektrode 20 nicht ausgebildet, sondern
es ist nur die Schottky-Sperrschicht
zwischen der Schottky-Elektrode 18 und der N–-Driftschicht 12 ausgebildet,
sodass die beabsichtigten Eigenschaften der Schottky-Diode gemäß dem ersten
Beispiel erzielt werden. Demgemäß kann die
Lage des oberen Endteils 18b der Schottky-Elektrode 18 vorzugsweise
oberhalb der Grabenbodenoberfläche 14b festgelegt
werden.
-
Außerdem steigt
in einem Fall, in welchem der obere Endteil 18b der Schottky-Elektrode 18 sich bis
zu dem oberen Ende des Grabens 14 befindet, wie es in 10 gezeigt
ist, oder noch höher
als das obere Ende des Grabens 14 liegt, der Widerstand
der Schottky-Diode 6 mehr an als in dem Fall, in welchem der
obere Endteil 18b der Schottky-Elektrode an dem inneren
Teil des Grabens 14 liegt. Daher kann die Lage des oberen
Endteils 18b der Schottky-Elektrode 18 vorzugsweise unterhalb
des oberen Endes des Grabens 14 liegen, wie in dem ersten
Beispiel.
-
Wie
in dem zweiten bis sechsten Beispiel beschrieben, kann die Lage
der Schottky-Elektrode 18 in einem ebenen Layout nach Belieben
innerhalb eines mit dem Graben ausgebildeten Grabengebiets abgeändert werden.
-
(SIEBENTES BEISPIEL)
-
11 zeigt
eine Querschnittsansicht einer Halbleiteranordnung in dem siebenten
Beispiel dieser Ausführungsform.
Das siebente Beispiel ist ein Beispiel, in welchem die Form einer
Schottky-Elektrode 18 in Bezug auf das erste Beispiel abgeändert ist. Genauer
gesagt ist in einer in 11 gezeigten Struktur die Breite
des oberen Endteils 18b der Schottky-Elektrode 18 größer als
die Breite des unteren Endteils 18a hiervon und ist die
Querschnittsform der Schottky-Elektrode 18 ein Trapezoid,
bei welchem eine untere Grundseite kürzer als eine obere Grundseite
ist.
-
In
einem Fall, in welchem die Schottky-Elektrode 18 in eine
solche Form gebracht ist, wird die Breite jedes Grabens 14 um
eine Komponente, um welche der obere Endteil 18b der Schottky-Elektrode 18 länger als
der untere Endteil 18a hiervon ist, größer als in dem ersten Beispiel,
in welchem das Intervall zwischen der Schottky-Elektrode 18 und
der Gateverdrahtungselektrode 16 gleich der Breite des unteren
Endteils 18a ist. In der in 11 gezeigten Struktur
wird daher eine Zellengröße größer als
in der Struktur des ersten Beispiels, wie es in 2 gezeigt ist.
-
Mit
anderen Worten, in dem Fall, in welchem wie in dem ersten Beispiel
die Breite des Verbindungsteils 23 zwischen der Schottky-Elektrode 18 und
der Sourceverdrahtungselektrode 20 die gleiche ist wie
die Breite des unteren Endteils 18a der Schottky-Elektrode 18,
kann die Zellengröße durch
Festlegen der Breite des unteren Endteils 18a auf den erforderlichen
Mindestwert minimiert werden.
-
(ACHTES BEISPIEL)
-
12 zeigt
eine Querschnittsansicht einer Halbleiteranordnung in dem achten
Beispiel dieser Ausführungsform.
Das achte Beispiel ist ein Beispiel, bei welchem die Formen jeder
P-Gateschicht 15 und jeder Gateverdrahtungselektrode 16 gegenüber dem ersten
Beispiel abgeändert
sind. Genauer gesagt sind in einer in 12 gezeigten
Struktur die P-Gateschicht 15 und die Gateverdrahtungselektrode 16 entlang
der Bodenoberfläche 14b eines
Grabens 14 von der Seitenoberfläche 14a hiervon aus
ausgebildet. Allerdings weisen die P- Gateschicht 15 und die Gateverdrahtungselektrode 16 einen
Abstand von der Schottky-Elektrode 18 auf.
-
Auf
diese Weise können
die P-Gateschicht 15 und die Gateverdrahtungselektrode 16 so
gestaltet werden, dass sie nicht nur der Seitenoberfläche 14a des
Grabens 14, sondern auch der Bodenoberfläche 14b hiervon
gegenüberliegen.
In diesem Fall ist jedoch dann, wenn das Intervall 24 zwischen
der P-Gateschicht 15 und der Schottky-Elektrode 18 gleich
dem in der in 2 gezeigten Struktur gemacht
wird, eine Grabenbreite in der in 12 gezeigten
Struktur größer, und
daher wird eine Zellengröße größer.
-
Wenn
demgemäß die P-Gateschicht 15 und die
Gateverdrahtungselektrode 16 nur auf der Seitenoberfläche 14a des
Grabens 14 ausgebildet sind, kann die Grabenbreite kleiner
gemacht werden und kann eine Einheitszelle kleiner gemacht werden
als wenn die P-Gateschicht 15 und die Gateverdrahtungselektrode 16 entlang
der Bodenoberfläche 14b des
Grabens 14 von der Seitenoberfläche 14a hiervon aus
ausgebildet sind. Daher ist das erste Beispiel dem achten Beispiel überlegen.
-
Im Übrigen ist
auch in der in 12 gezeigten Struktur der untere
Endteil 18a der Schottky-Elektrode 18 in der gleichen
Weise wie in dem ersten Beispiel unterhalb des unteren Endteils 15a der
P-Gateschicht 15 gelegen. Daher kann bewirkt werden, dass die
Konzentration eines elektrischen Feldes einer Driftschicht 12 in
der Nähe
des unteren Eckteils der P-Gateschicht 15, wie es bei Anlegen
einer Spannung an den Drain auftritt, mehr nachlässt als dann, wenn der untere
Endteil 18a der Schottky-Elektrode 18 sich in
der gleichen Lage wie derjenigen des unteren Endteils 15a der
P-Gateschicht 15 befindet.
-
(NEUNTES BEISPIEL)
-
13 zeigt
eine perspektivische Ansicht einer Halbleiteranordnung in dem neunten
Beispiel dieser Ausführungsform,
und 14 zeigt eine Quer schnittsansicht der Halbleiteranordnung,
gesehen in der Richtung von in 13 angegebenen
Pfeilen XIV-XIV, während 15 eine
Querschnittsansicht der Halbleiteranordnung in der Richtung von
in 13 angegebenen Pfeilen XV-XV gesehen zeigt.
-
In
dem ersten Beispiel gemäß der Darstellung
in 2 ist die Gateverdrahtungselektrode 16 an
dem inneren Teil des Grabens 14 des Zellengebiets 2 ausgebildet
und ist der Gatekontakt an dem inneren Teil des Grabens 14 hergestellt.
Es ist jedoch ebenfalls zulässig,
eine Struktur einzusetzen, in welcher gemäß der Darstellung in 13 ein
Halbleitersubstrat 1 mit einem sich von dem Zellengebiet 2 unterscheidenden
Gatekontaktgebiet 9 versehen ist, um einen Gatekontakt
in dem Gatekontaktgebiet 9 herzustellen.
-
In
diesem Fall ist gemäß der Darstellung
in 14 der Querschnittsaufbau des Zellengebiets 2 ein
Aufbau, bei welchem die Gateverdrahtungselektrode 16 und
die Kontaktschicht 22 von der in 2 gezeigten
Struktur weggelassen sind. Andererseits ist in dem Gatekontaktgebiet 9 gemäß der Darstellung
in 15 eine mit der P-Gateschicht 15 des
Zellengebiets 2 in Verbindung stehende P-Schicht 62 auf
der Seite der Stirnfläche
einer N–-Driftschicht 12 ausgebildet
und ist die P-Schicht 62 durch eine Kontaktschicht 63 elektrisch
mit einer Gateelektrode 64 verbunden.
-
Im Übrigen ist
das Gatekontaktgebiet 9 beispielsweise in solcher Weise
ausgebildet, dass das in 4A gezeigte
Halbleitersubstrat 1 die N+-Sourceschicht 13 entfernt
aufweist, und wird hiernach der Ionenimplantation von Al (Aluminium)
oder dergleichen unterworfen, um hierdurch die P-Schicht 62,
auf welcher die Kontaktschicht 63 und die Gateelektrode 64 ausgebildet
werden, durch an sich bekannte Verfahren auszubilden.
-
Hier
werden nun das erste und das neunte Beispiel verglichen werden.
In dem ersten Beispiel ist die Gateverdrahtungselektrode 16 innerhalb
des Grabens 14 so ausgebildet, dass die P-Gateschicht 15 des
Zellengebiets 2 und eine in der Stirnfläche des Substrats in einem
anderen Gebiet als dem Zellengebiet ausgebildete Gateelektrode durch
die Gateverdrahtungselektrode 16 verbunden sind. Andererseits sind
in dem neunten Beispiel die P-Schicht 62 und die Kontaktschicht 63 in
dem Gatekontaktgebiet 9 so ausgebildet, dass die P-Gateschicht 15 des
Zellengebiets 2 und die in der Stirnfläche des Substrats in dem Gatekontaktgebiet 9 ausgebildete
Gateelektrode 64 durch die P-Gateschicht 15 und
die P-Schicht 62 verbunden sind. Wenn die Gateverdrahtungselektrode 16 und
die P-Gateschicht 15 verglichen werden, weist die aus dem
Metall hergestellte Gateverdrahtungselektrode 16 einen
geringeren elektrischen Widerstand als die aus der mit einem Fremdmaterial dotierten
Halbleiterschicht hergestellte P-Gateschicht 15.
-
Demgemäß ist im
Hinblick auf eine Absenkung des Gateverdrahtungswiderstands das
erste Beispiel dem neunten Beispiel überlegen.
-
Im Übrigen können die
vorstehend beschriebenen einzelnen Beispiele innerhalb eines möglichen Bereichs
gut kombiniert werden.
-
(ZWEITE AUSFÜHRUNGSFORM)
-
(ERSTES BEISPIEL)
-
16 zeigt
eine Querschnittsansicht einer Halbleiteranordnung gemäß dem ersten
Beispiel dieser Ausführungsform.
-
Eine
in 16 gezeigte Struktur unterscheidet sich von der
in 2 gezeigten Struktur, wie sie in der ersten Ausführungsform
beschrieben wurde, in dem Punkt, dass die Schottky-Elektrode 18 durch eine
P+-Schicht 71, die eine PN-Sperrschicht
mit der N–-Driftschicht 12 definiert,
ersetzt ist, während
die anderen Bestandteile die gleichen sind wie in der in 2 gezeigten
Struktur. Demgemäß wird nachstehend
hauptsächlich
der gegenüber
dem in 2 gezeigten Aufbau unterschiedliche Punkt beschrieben werden.
-
Die
P+-Schicht 71 ist in einem Grabengebiet in
einem ebenen Layout ausgebildet und liegt konkreter direkt unterhalb
einer Grabenbodenoberfläche 14b und
liegt dieser Grabenbodenoberfläche 14b gegenüber. Da
außerdem
die Bodenoberfläche 71a der P+-Schicht 71 unterhalb der Bodenoberfläche 15a der
P-Gateschicht 15 liegt, sind die Bodenoberfläche 71a und
die Seitenoberfläche 71b der
P+-Schicht 71 mit der N–-Driftschicht 12 verbunden
und wird durch die P+-Schicht 71 und
die N–-Driftschicht 12 eine PN-Sperrschichtdiode 6 gebildet.
Diese P+-Schicht 71 kann einen
Diodenaufbauabschnitt bereitstellen.
-
Außerdem ist
die P+-Schicht 71 mit einer Sourceelektrodenverdrahtungsleitung 20,
die in einem Graben 14 vergraben ist, durch eine Kontaktschicht 72 und
eine ohmsche Elektrode 73 elektrisch verbunden. Auf diese
Weise ist in der in 16 gezeigten Struktur die P+-Schicht 71 mit der Sourceelektrodenverdrahtungsleitung 20 an
der Grabenbodenoberfläche 14b in
dem Zellengebiet 2 verbunden. Gemäß der in 16 gezeigten
Struktur kann demgemäß der Verdrahtungswiderstand
der P+-Schicht 71 der PN-Sperrschichtdiode 6 kleiner
gemacht werden als in einem Fall, in welchem die P+-Schicht 71 in einem
anderen Gebiet als dem Zellengebiet mit der Sourceelektrode 19 verbunden
ist.
-
Außerdem ist
die Breite 74 der P+-Schicht 71 kleiner
als die Breite 75 des Grabens 14, ragt die P+-Schicht 71 nicht über die
Grabenbodenoberfläche 14b in
einer seitlichen Richtung in der Figur hervor und weist die P+-Schicht 71 einen Abstand von der P-Gateschicht 15 auf.
-
Außerdem ist
die Breite 74 der P+-Schicht 71 größer als
das Intervall 76 zwischen Zwischenschichtisolationsfilmen 17,
die sich innerhalb des Grabens 14 gegenüberliegen, d. h., das Intervall 76 in
der seitlichen Richtung in der Figur, befindet sich die Kontaktschicht 72,
welche der Verbindungsteil zwischen der P+-Schicht 71 und
der Sourceverdrahtungselektrode 20 ist, innerhalb des äußeren randseitigen
Endes der P+-Schicht 71 an der
oberen Oberfläche 71c hiervon
und ragt die Kontaktschicht 72 nicht über die obere Oberfläche 71c der
P+-Schicht 71 in der seitlichen
Richtung in der Figur hinaus hervor. Hierbei ist in einem Fall,
in welchem die Kontaktschicht 72 über die obere Oberfläche 71c der
P+-Schicht 71 hinaus hervorragt,
der Schottky-Verbindungsteil zwischen der Driftschicht 12 und
der Sourceverdrahtungselektrode 20 ausgebildet und sinkt
die Spannungsfestigkeit der PN-Sperrschichtdiode 6. Daher
wird vermieden, dass die Kontaktschicht 72 über die
obere Oberfläche 71c der
P+-Schicht 71 hinaus hervorragt,
wie es in 16 gezeigt ist, wodurch die
Spannungsfestigkeit der PN-Sperrschichtdiode 6 erhöht werden kann.
-
Außerdem sind
die Intervalle 77 zwischen der P+-Schicht 71 und
den P-Gateschichten 15,
die sich auf sowohl der linken als auch der rechten Seite hiervon
befinden, die gleichen.
-
Wie
soweit beschrieben, weist die Halbleiteranordnung dieser Ausführungsform
den Aufbau auf, bei welchem die Schottky-Elektrode 18 in
der ersten Ausführungsform
durch die P+-Schicht 71 ersetzt
ist. Daher weist sie grundsätzlich
die gleichen Vorteile wie diejenigen der ersten Ausführungsform
auf.
-
Als
nächstes
wird ein Verfahren zum Herstellen der Halbleiteranordnung der vorstehenden
Struktur beschrieben werden. 17A bis 17F zeigen einen Herstellungsprozess für die Halbleiteranordnung
der vorstehenden Struktur. In 17A bis 17F gezeigte Schritte werden nacheinander nach
den in 4A bis 4D gezeigten
Schritten durchgeführt.
-
Genauer
gesagt wird nach Ausbildung der P-Gateschichten 15 auf
den Grabenseitenoberflächen 14a gemäß der Darstellung
in 4D ein Oxidfilm aus TEOS (Tetraethoxysilan) oder
dergleichen auf den Grabeninnenwänden 14a und 14b ausgebildet
und wird hiernach zurückgeätzt, um
den sich auf den Grabenbodenoberflächen 14b befindenden Oxidfilm
zu entfernen, wodurch die Oxidfilme 81 nur auf den Grabenseitenoberflächen 14a von
den Grabeninnenwänden 14a und 14b ausgebildet
werden. Als ein Ergebnis werden die Oberflä chen der P-Gateschichten 15 mit
den Oxidfilmen 81 bedeckt und wird die N–-Driftschicht 12 an
den Grabenbodenoberflächen 14b freigelegt.
-
Im Übrigen wird
zu der Zeit, zu welcher der Oxidfilm ausgebildet wird, die Dicke
des Oxidfilms so festgelegt, dass das Intervall 81a zwischen
den Oxidfilmen 81, die sich in jedem Graben 14 gegenüberstehen,
die Größe jedes
Ionenimplantationsgebiets zur Ausbildung einer P+-Schicht 71 annehmen
kann. Außerdem
wird aufgrund der Dicke des Oxidfilms 81 das Intervall
zwischen der P-Gateschicht 15 und
der P+-Schicht 71, die in dem nächsten Schritt
auszubilden ist, bestimmt.
-
Anschließend werden
gemäß der Darstellung
in 17B die P+-Schichten 71 in
solcher Weise ausgebildet, dass unter Verwendung der Oxidfilme 81 als
einer Maske die Grabenbodenoberflächen 14b, die nicht
mit den Oxidfilmen 81 bedeckt sind, der Ionenimplantation
unter Einsatz von Fremdionen vom P-Typ wie beispielsweise Al (Aluminium)
oder B (Bor) unterworfen werden.
-
Anschließend werden
gemäß der Darstellung
in 4E bis 4L die
Gateverdrahtungselektroden 16 und die Kontaktschichten 22 ausgebildet. Zu
der Zeit jedoch, zu welcher die Zwischenschichtisolationsfilme 17 auf
den Grabenseitenoberflächen 14a ausgebildet
werden, wird die Dicke jedes Zwischenschichtisolationsfilms 17 so
festgelegt, dass, wie es in 17C gezeigt
ist, das Intervall 76 zwischen den Zwischenschichtisolationsfilmen 17,
die sich innerhalb des Grabens 14 gegenüberstehen, kleiner werden kann
als die Breite 74 der P+-Schicht 71,
mit anderen Worten, dass ein Gebiet innerhalb des äußeren randseitigen
Endes der P+-Schicht 71 in der
oberen Oberfläche 71c diese
P+-Schicht 71 freigelegt
werden kann.
-
Der
Grund, warum auf diese Weise die P+-Schicht 71 und
die Zwischenschichtisolationsfilme 17 in einer Lagebeziehung
in einer seitlichen Richtung in der Figur überlappend ausgebildet werden, besteht
darin, dass jede Kontakt schicht 72 in dem Gebiet innerhalb
des äußeren randseitigen
Endes in der oberen Oberfläche 71c der
P+-Schicht 71 in dem nächsten Schritt
auszubilden ist.
-
Anschließend wird
gemäß der Darstellung
in 17D ein Metallfilm 82 für Elektroden
ausgebildet, der sich auf den Stirnflächen der N+-Sourceschichten 13 und
auf den Stirnflächen
der P+-Schichten 71 ausdehnt. Hiernach
wird eine Wärmebehandlung
durchgeführt,
wodurch zwischen den N+-Sourceschichten 13 und
dem Metallfilm 82 Silizidschichten ausgebildet werden,
um die Kontaktschichten 19a zu werden, und zwischen den
P+-Schichten 71 und dem Metallfilm 82 Silizidschichten
ausgebildet werden, um als die Kontaktschichten 72 zu dienen.
-
Anschließend wird
gemäß der Darstellung
in 17E der Metallfilm 82 geätzt, um
hierdurch diejenigen Teile des Metallfilms 82, die nicht
mit den Silizidschichten ausgebildet sind, zu entfernen. Das heißt, in dem
Metallfilm 82 werden die Teile auf den Stirnflächen der
N+-Sourceschichten 13 und die Teile auf
den Stirnflächen
der P+-Schichten 71 zurückgelassen,
und die anderen Teile werden entfernt. So werden die Sourceelektroden 19 und
die ohmschen Elektroden 73 ausgebildet.
-
Anschließend wird
gemäß der Darstellung
in 17F die Sourceverdrahtungselektrode 20 ausgebildet,
die sich entlang der Stirnfläche
des Halbleitersubstrats 1 von den inneren Teilen der Gräben 14 aus erstreckt.
Dann ist die in 6 gezeigte Halbleiteranordnung
hergestellt.
-
In
dieser Ausführungsform
werden als Maskenelemente dienende Oxidfilme 81 in dem
in 17A gezeigten Schritt gleichzeitig auf den gesamten
Gebieten der Grabeninnenwände 14a und 14b ausgebildet.
Daher können
die Dicken der Oxidfilme 81 in einer Richtung senkrecht
zu den Grabenseitenoberflächen 14a einheitlich
gemacht werden. So können
die P+-Schichten 71 in dem in 17B gezeigten Schritt in Selbstausrichtung mit
den Grabenseitenoberflächen 14a ausgebildet
werden und können
die Abstände
zwischen den P+-Schichten 71 und
den Grabenseitenoberflächen 14a,
die sich auf beiden Seiten in der Figur befinden, vereinheitlicht werden.
-
Abwandlungen
von der in 16 gezeigten Struktur werden
nachstehend beschrieben werden.
-
(ZWEITES BEISPIEL)
-
18 zeigt
eine Querschnittsansicht einer Halbleiteranordnung, welche das zweite
Beispiel dieser Ausführungsform
ist. Im Übrigen
sind den gleichen bzw. ähnlichen
Bestandteilen wie denjenigen in 16 die
gleichen Ziffern und Zeichen zugeordnet wie in 16.
-
Gemäß der Darstellung
in 18 sind P+-Schichten 71 innerhalb
der Gräben 14 ausgebildet.
Jede der P+-Schichten 71 befindet
sich auf der Seite der unteren Hälfte
des entsprechenden Grabens 14, und der untere Endteil 71a der
P+-Schicht 71 befindet sich in
der gleichen Lage wie derjenigen der Grabenbodenoberfläche 14b,
während
sich der obere Endteil 71c der P+-Schicht 71 oberhalb
der Grabenbodenoberfläche 14b befindet.
Die Halbleiteranordnung dieser Struktur kann z. B. in solcher Weise
hergestellt werden, dass in dem in 6E gezeigten
Schritt die P+-Schichten 71 durch
epitaktisches Wachstum anstelle der Ausbildung der Schottky-Elektroden 18 ausgebildet
werden.
-
(DRITTES BEISPIEL)
-
19 zeigt
eine Querschnittsansicht einer Halbleiteranordnung, welche das dritte
Beispiel dieser Ausführungsform
ist.
-
Die
in 19 gezeigte Struktur ist eine Struktur, bei welcher
die Schottky-Elektroden 18 in P+-Schichten 71 im
Vergleich mit der in 7 gezeigten Struktur, wie sie
in dem dritten Beispiel der ersten Ausführungsform beschrieben worden
ist, abgeändert
sind. Genauer gesagt befindet sich jede der P+- Schichten 71 innerhalb
des entsprechenden Grabens 14 und auf der Seite der oberen
Hälfte
des Grabens 14 und befindet sich der untere Endteil 71a der P+-Schicht 71 oberhalb
der Grabenbodenoberfläche 14b,
während
sich der obere Endteil 71c der P+-Schicht 71 an
dem oberen Teil des Grabens 14 befindet. Zusätzlich befindet
sich die N–-Driftschicht 12 bei
der unteren Hälfte
des Grabens 14.
-
Die
Halbleiteranordnung dieses Aufbaus kann in solcher Weise hergestellt
werden, dass nach dem in 6D gezeigten
Schritt jede N–-Schicht 61 an
bzw. in dem inneren Teil des entsprechenden Grabens 14 durch
epitaktisches Wachstum oder dergleichen ausgebildet wird, gefolgt
von einer Ausbildung der P+-Schicht 71 und
der N–-Schicht 61.
-
(VIERTES BEISPIEL)
-
20 zeigt
eine Querschnittsansicht einer Halbleiteranordnung, welche das vierte
Beispiel dieser Ausführungsform
ist.
-
Gemäß der Darstellung
in 20 ist jede von P+-Schichten 71 an
dem gesamten inneren Teil des entsprechenden Grabens 14 ausgebildet
und befindet sich der untere Endteil 71a der P+-Schicht 71 in der
gleichen Lage wie derjenigen der Grabenbodenoberfläche 14b,
während
sich der obere Endteil 71c der P+-Schicht 71 an
dem oberen Teil des Grabens 14 befindet.
-
Die
Halbleiteranordnung dieses Aufbaus kann in solcher Weise hergestellt
werden, dass nach dem in 6D gezeigten
Schritt die P+-Schichten 71 innerhalb
der Gräben 14 durch
epitaktisches Wachstum oder dergleichen ausgebildet werden. Übrigens wird
in diesem Fall ein Film ausgezeichneter Wärmebeständigkeit, der einer epitaktischen
Temperatur widersteht, als jeder Zwischenschichtisolationsfilm 17 eingesetzt.
-
(ANDERE AUSFÜHRUNGSFORMEN)
-
In
jeder der vorstehenden Ausführungsformen
ist der Fall beschrieben worden, in welchem die Drainschicht 11,
die Driftschicht 12 und die Sourceschicht 13 von
dem N-Typ sind und
in welchem die Gateschicht 15 von dem P-Typ ist. Es können jedoch in
einer Siliziumkarbid-Halbleiteranordnung alle Leitfähigkeitstypen
umgekehrt sein.
-
Außerdem ist
in jeder der vorstehenden Ausführungsformen
die Siliziumkarbid-Halbleiteranordnung
so beschrieben worden, dass der J-FET des normalerweise ausgeschalteten
Typs (also des einschaltenden Typs) als das Beispiel erwähnt wurde. Die
Anordnung kann jedoch der J-FET des normalerweise eingeschalteten
Typs (also des ausschaltenden Typs) sein.
-
Die
vorstehende Erfindung zeigt die folgenden Gesichtspunkte auf.
-
Gemäß einem
ersten Gesichtspunkt der Erfindung weist eine SiC-Halbleiteranordnung
auf: ein SiC-Substrat mit einer Drainschicht eines ersten Leitfähigkeitstyps,
einer Driftschicht des ersten Leitfähigkeitstyps und einer Sourceschicht
des ersten Leitfähigkeitstyps,
wobei die Drainschicht, die Driftschicht und die Sourceschicht in
dieser Reihenfolge gestapelt sind; eine Mehrzahl von Gräben, von
denen jeder die Sourceschicht durchdringt und die Driftschicht erreicht;
eine Gateschicht eines zweiten Leitfähigkeitstyps, die auf einer
Seitenwand jedes Grabens angeordnet ist, wobei ein Teil der Driftschicht,
der zwischen der Gateschicht auf den Seitenwänden zweier benachbarter Gräben aufgenommen
ist, ein Kanalgebiet bereitstellt; einen Isolierfilm, der auf der
Seitenwand jedes Grabens angeordnet ist, um die Gateschicht zu bedecken;
eine Sourceelektrode, die auf der Sourceschicht angeordnet ist;
und einen Diodenabschnitt, der in jedem Graben und/oder unterhalb
jedes Grabens angeordnet ist und die Driftschicht derart kontaktiert,
dass eine Diode ausgebildet ist. Der Periodenabschnitt ist mit der
Sourceelektrode elektrisch gekoppelt und von der Gateschicht durch
den Isolierfilm auf der Seitenwand jedes Grabens elektrisch isoliert.
-
In
der vorstehenden Anordnung ist eine Diode in einem Transistorausbildungsgebiet
angeordnet.
-
Alternativ
kann der Diodenabschnitt einen Boden aufweisen, der tiefer als ein
Boden der Gateschicht ist. In diesem Fall wird die Konzentration
eines elektrischen Feldes an der Ecke der Gateschicht verringert,
wenn eine Spannung an den Drain angelegt wird. Alternativ kann der
Diodenabschnitt einen Boden aufweisen, der tiefer als ein Boden
des Isolationsfilms ist. In diesem Fall wird ein Verbindungsbereich
bzw. eine Verbindungsfläche
größer, so
dass ein Diodenwiderstand reduziert wird. Alternativ kann ein Abstand
zwischen dem Diodenabschnitt und der Gateschicht in jedem Graben
gleichmäßig sein.
In diesem Fall wird eine Zellengröße reduziert.
-
Alternativ
können
die Drainschicht, die Driftschicht, die Gateschicht und die Sourceschicht
einen Transistor derart bereitstellen, dass ein Zellengebiet unter
der Mehrzahl von Gräben
bereitgestellt wird und der Diodenabschnitt mit der Sourceelektrode
in dem Zellengebiet elektrisch gekoppelt ist. Des Weiteren kann
die Anordnung ferner eine Sourceverdrahtungselektrode aufweisen,
die in dem Graben und auf der Sourceelektrode so angeordnet ist,
dass der Diodenabschnitt mit der Sourceelektrode durch die Sourceverdrahtungselektrode
elektrisch gekoppelt ist. Die Sourceverdrahtungselektrode und der
Diodenabschnitt weisen einen Verbindungsabschnitt hierzwischen auf,
und der Verbindungsabschnitt ist in dem Graben angeordnet. So können die
Eigenschaften der Diode in geeigneter Weise gesteuert werden. Des
Weiteren kann der Verbindungsabschnitt zwischen der Sourceverdrahtungselektrode
und dem Diodenabschnitt ausgehend von einer Oberfläche des SiC-Substrats
seichter bzw. weniger tief als ein Boden des Grabens sein bzw. liegen.
In diesem Fall kontaktiert die Sourceverdrahtungselektrode direkt die
Driftschicht, sodass eine Verbindung hierzwischen ausgebildet wird.
Des Weiteren kann die Sourceverdrahtungselektrode in dem Graben
eine Breite parallel zu einer Oberfläche des SiC-Subtrats aufweisen
und kann die Breite der Sourceverdrahtungselektrode in Richtung
der Oberfläche
des SiC-Substrats größer werden.
-
Alternativ
kann der Diodenabschnitt eine Schottky-Elektrode aufweisen, die
aus einem Metall hergestellt ist, und stellen die Schottky-Elektrode
und die Driftschicht eine Schottky-Sperrschicht derart bereit, dass
der Diodenabschnitt eine Schottky-Diode bereitstellt. Des Weiteren
kann die Schottky-Elektrode eine Breite parallel zu einer Oberfläche des SiC-Substrats
aufweisen. Die Breite der Schottky-Elektrode ist in dem Graben gleichmäßig. Die Sourceelektrode
und die Schottky-Elektrode weisen einen Verbindungsabschnitt hierzwischen
auf. Der Verbindungsabschnitt ist in dem Graben angeordnet und weist
eine Breite parallel zu der Oberfläche des SiC-Substrats auf,
und die Breite des Verbindungsabschnitts ist im Wesentlichen gleich
der Breite der Schottky-Elektrode.
-
Alternativ
kann der Diodenabschnitt eine Halbleiterschicht eines zweiten Leitfähigkeitstyps aufweisen
und stellen die Halbleiterschicht des zweiten Leitfähigkeitstyps
und die Driftschicht eine PN-Sperrschicht hierzwischen bereit, sodass
der Diodenabschnitt eine PN-Sperrschichtdiode bereitstellt. Des
Weiteren kann die Anordnung ferner eine in dem Graben und auf der
Sourceelektrode angeordnete Sourceverdrahtungselektrode so aufweisen, dass
der Diodenabschnitt durch die Sourceverdrahtungselektrode mit der
Sourceelektrode elektrisch gekoppelt ist. Die Halbleiterschicht
des zweiten Leitfähigkeitstyps
ist genau unterhalb eines Bodens des Grabens angeordnet. Die Sourceverdrahtungselektrode
und die Halbleiterschicht des zweiten Leitfähigkeitstyps weisen einen Verbindungsabschnitt
hierzwischen auf. Der Verbindungsabschnitt zwischen der Sourceverdrahtungselektrode
und der Halbleiterschicht des zweiten Leitfähigkeitstyps weist eine Breite
parallel zu der Oberfläche
des SiC-Substrats auf. Die Halbleiterschicht des zweiten Leitfähigkeitstyps
weist eine der Sourceverdrahtungselektrode gegenüberliegende Oberseite auf,
und die Oberseite der Halbleiterschicht des zweiten Leitfähigkeitstyps weist
eine Breite parallel zu der Oberfläche des SiC-Substrats auf,
wobei die Breite der Oberseite der Halbleiterschicht des zweiten
Leitfähigkeitstyps
größer als
die Breite des Verbindungsabschnitts ist.
-
Alternativ
kann die Gateschicht nur auf der Seitenwand des Grabens angeordnet
sein. Des Weiteren kann die Anordnung ferner eine auf der Seitenwand
des Grabens angeordnete Gateelektrode aufweisen. Die Gateelektrode
ist mit der Gateschicht elektrisch gekoppelt. Des Weiteren können die
Gateschicht und die Gateelektrode einen Verbindungsabschnitt hierzwischen
aufweisen, und der Verbindungsabschnitt zwischen der Gateschicht
und der Gateelektrode befindet sich innerhalb der Gateschicht.
-
Gemäß einem
zweiten Gesichtspunkt der Erfindung weist ein Verfahren zum Herstellen
einer SiC-Halbleiteranordnung auf: Vorbereiten eines SiC-Substrats,
welches eine Drainschicht eines ersten Leitfähigkeitstyps, eine Driftschicht
des ersten Leitfähigkeitstyps
und eine Sourceschicht des ersten Leitfähigkeitstyps aufweist, wobei
die Drainschicht, die Driftschicht und die Sourceschicht in dieser
Reihenfolge gestapelt sind; Ausbilden einer Mehrzahl von Gräben, von
denen jeder die Sourceschicht durchdringt und die Driftschicht erreicht;
Ausbilden einer Gateschicht eines zweiten Leitfähigkeitstyps auf einer Seitenwand
jedes Grabens derart, dass ein Teil der Driftschicht, der zwischen
der Gateschicht auf den Seitenwänden
zweier benachbarter Gräben aufgenommen
ist, ein Kanalgebiet bereitstellt und die Driftschicht auf einem
Boden jedes Grabens freiliegt; Ausbilden einer Sourceelektrode auf
der Sourceschicht; Ausbilden eines Isolierfilms auf der Seitenwand
jedes Grabens zur Abdeckung der Gateschicht; und Ausbilden einer
Schottky-Elektrode in jedem Graben oder unterhalb jedes Grabens.
Die Schottky-Elektrode ist mit der Sourceelektrode elektrisch gekoppelt
und von der Gateschicht durch den Isolierfilm auf der Seitenwand
jedes Grabens elektrisch isoliert, und die Schottky-Elektrode und
die Driftschicht stellen eine Schottky-Sperrschicht bereit, um eine Schottky-Elektrode
auszubilden.
-
Bei
dem vorgenannten Verfahren wird eine Diode in einem Transistorausbildungsbereich
ausgebildet. Ferner wird der Isolierfilm auf der Seitenwand des
Grabens gleichmäßig. Daher
wird die Schottky-Elektrode in einer selbstausrichtenden Weise bezüglich der
Seitenwand des Grabens ausgebildet. Daher ist der Abstand zwischen
der Schottky-Elektrode und der Seitenwand des Grabens gleichmäßig.
-
Alternativ
kann die Ausbildung des Isolierfilms aufweisen: Ablegen des Isolierfilms
auf der Seitenwand und einem Boden des Grabens; und Entfernen eines
Teils des Isolierfilms auf dem Boden des Grabens so, dass die Driftschicht
auf dem Boden des Grabens freigelegt wird. Die Ausbildung der Schottky-Elektrode
kann ein Einbetten eines metallischen Bauteils in dem Graben oder
unterhalb des Grabens so aufweisen, dass das metallische Bauteil
die Schottky-Elektrode bereitstellt. Des Weiteren kann die Ausbildung
der Mehrzahl von Gräben
aufweisen: Ausbilden einer Mehrzahl von ersten Gräben, von
denen jeder die Sourceschicht durchdringt und die Driftschicht erreicht;
und Ausbilden einer Mehrzahl von zweiten Gräben nach der Ausbildung der
Gateschicht und vor der Ausbildung der Schottky-Elektrode. Jeder
erste Graben weist eine Breite parallel zu einer Oberfläche des
SiC-Substrats auf, und jeder zweite Graben weist eine Breite parallel
zu der Oberfläche
des SiC-Substrats auf. Die Breite des zweiten Grabens ist kleiner
als die Breite des ersten Grabens. Bei der Ausbildung des Isolationsfilms
liegt ein Boden des Isolierfilms weniger tief als ein Boden des
ersten Grabens, und bei der Ausbildung der Schottky-Elektrode wird
die Schottky-Elektrode
in dem zweiten Graben oder unterhalb des zweiten Grabens ausgebildet.
Des Weiteren kann die Ausbildung der Mehrzahl von zweiten Gräben aufweisen:
Ausbilden einer Maske auf einer Seitenwand und dem Boden des ersten
Grabens; Entfernen eines Teils der Maske auf dem Boden des ersten
Grabens so, dass die Driftschicht auf dem Boden des ersten Grabens
freigelegt wird, und Ätzen
eines Teils der auf dem Boden des ersten Grabens freiliegenden Driftschicht.
-
Alternativ
kann die Ausbildung der Gateschicht aufweisen: Implantieren einer
Vielzahl von Ionen auf der Seitenwand und dem Boden des Grabens
so, dass auf der Seitenwand und dem Boden des Grabens ein Film eines
zweiten Leitfähigkeitstyps
ausgebildet wird; und Entfernen eines Teils des Films des zweiten Leitfähigkeitstyps
auf dem Boden des Grabens so, dass die durch den Film des zweiten Leitfähigkeitstyps
bereitgestellte Gateschicht auf der Seitenwand des Grabens ausgebildet
wird.
-
Gemäß einem
dritten Gesichtspunkt der Erfindung weist ein Verfahren zum Herstellen
einer SiC-Halbleiteranordnung auf: Vorbereiten eines SiC-Substrats,
welches eine Drainschicht eines ersten Leitfähigkeitstyps, eine Driftschicht
des ersten Leitfähigkeitstyps
und eine Sourceschicht des ersten Leitfähigkeitstyps aufweist, wobei
die Drainschicht, die Driftschicht und die Sourceschicht in dieser
Reihenfolge gestapelt sind; Ausbilden einer Mehrzahl von Gräben, von
denen jeder die Sourceschicht durchdringt und die Driftschicht erreicht;
Ausbilden einer Gateschicht eines zweiten Leitfähigkeitstyps auf einer Seitenwand
jedes Grabens derart, dass ein Teil der Driftschicht, der zwischen
der Gateschicht auf den Seitenwänden
zweier benachbarter Gräben aufgenommen
ist, ein Kanalgebiet bereitstellt, und die Driftschicht auf einem
Boden jedes Grabens freiliegt; Ausbilden einer Halbleiterschicht
des zweiten Leitfähigkeitstyps
direkt unterhalb des Bodens des Grabens durch Implantieren einer
Vielzahl von Ionen auf dem Boden des Grabens nach der Ausbildung der
Gateschicht derart, dass die Halbleiterschicht des zweiten Leitfähigkeitstyps
von der Gateschicht getrennt ist und die Halbleiterschicht des zweiten Leitfähigkeitstyps
und die Driftschicht eine PN-Sperrschicht bereitstellen; Ausbilden
eines Isolierfilms auf der Seitenwand jedes Grabens zum Bedecken
der Gateschicht nach der Ausbildung der Halbleiterschicht des zweiten
Leitfähigkeitstyps;
Ausbilden einer Sourceelektrode auf der Sourceschicht nach der Ausbildung
des Isolierfilms; und Ausbilden einer Sourceverdrahtungselektrode
in dem Graben nach der Ausbildung der Sourceelektrode derart, dass
die Sourceelektrode durch die Sourceverdrahtungselektrode elektrisch
mit der Halbleiterschicht des zweiten Leitfähigkeitstyps gekoppelt ist.
-
Bei
dem vorstehenden Verfahren wird eine Diode in einem Transistorausbildungsgebiet
ausgebildet.
-
Alternativ
kann das Verfahren ferner aufweisen: Ausbilden einer Maske auf einer
Seitenwand und dem Boden jedes Grabens nach der Ausbildung der Gateschicht
und vor der Ausbildung der Halbleiterschicht des zweiten Leitfähigkeitstyps;
und Entfernen der Maske auf dem Boden des Grabens so, dass die Driftschicht
auf dem Boden des Grabens freigelegt wird. Die Ausbildung der Halbleiterschicht
des zweiten Leitfähigkeitstyps
weist ein Implantieren einer Vielzahl von Ionen auf dem Boden des
Grabens nach der Entfernung der Maske auf.
-
Alternativ
kann die Halbleiterschicht des zweiten Leitfähigkeitstyps eine erste Breite
parallel zu einer Oberfläche
des SiC-Substrats aufweisen. Nach der Ausbildung des Isolationsfilms
wird ein Teil der Halbleiterschicht des zweiten Leitfähigkeitstyps auf
dem Boden des Grabens freigelegt. Der Teil der Halbleiterschicht
des zweiten Leitfähigkeitstyps
weist eine zweite Breite parallel zu der Oberfläche des SiC-Substrats auf.
Die zweite Breite des Teils der Halbleiterschicht des zweiten Leitfähigkeitstyps
ist kleiner als die erste Breite der Halbleiterschicht des zweiten
Leitfähigkeitstyps,
und bei der Ausbildung der Sourceverdrahtungselektrode wird die
Sourceverdrahtungselektrode mit dem Teil der Halbleiterschicht des
zweiten Leitfähigkeitstyps
elektrisch gekoppelt. Des Weiteren kann das Verfahren ferner aufweisen:
Ausbilden einer Silizidschicht auf dem Teil der Halbleiterschicht
des zweiten Leitfähigkeitstyps nach
der Ausbildung des Isolierfilms und vor der Ausbildung der Sourceverdrahtungselektrode.
-
Alternativ
kann die Ausbildung der Gateschicht aufweisen: Implantieren einer
Vielzahl von Ionen auf der Seitenwand und dem Boden des Grabens
so, dass ein Film eines zweiten Leitfähigkeitstyps auf der Seitenwand
und dem Boden des Grabens ausgebildet wird; und Entfernen eines
Teils des Films des zweiten Leitfähigkeitstyps auf dem Boden des
Grabens so, dass die durch den Film des zweiten Leitfähigkeitstyps
bereitgestellte Gateschicht auf der Seitenwand des Grabens ausgebildet
wird.
-
Während die
Erfindung unter Bezugnahme auf bevorzugte Ausführungsformen hiervon beschrieben
worden ist, ist zu verstehen, dass die Erfindung nicht auf die bevorzugten
Ausführungsformen und
Aufbauarten beschränkt
ist.