TWI386773B - 運算放大器、獨立於溫度的系統與能帶間隙參考電路 - Google Patents

運算放大器、獨立於溫度的系統與能帶間隙參考電路 Download PDF

Info

Publication number
TWI386773B
TWI386773B TW098107258A TW98107258A TWI386773B TW I386773 B TWI386773 B TW I386773B TW 098107258 A TW098107258 A TW 098107258A TW 98107258 A TW98107258 A TW 98107258A TW I386773 B TWI386773 B TW I386773B
Authority
TW
Taiwan
Prior art keywords
coupled
gate
voltage
source
transistor
Prior art date
Application number
TW098107258A
Other languages
English (en)
Other versions
TW200941184A (en
Inventor
Hung Chieh Tsai
Yu Hsin Lin
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW200941184A publication Critical patent/TW200941184A/zh
Application granted granted Critical
Publication of TWI386773B publication Critical patent/TWI386773B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/456—A scaled replica of a transistor being present in an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Description

運算放大器、獨立於溫度的系統與能帶間隙參考電路
本發明係關於一種運算放大器、獨立於溫度的系統與能帶間隙參考電路(bandgap reference circuit)。
參考電壓電路通常需要提供一大致上固定的輸出電壓，而不管輸入電壓緩慢或突然的改變、且盡量不受到輸出電流或是溫度的影響。實際上，很多設計者會利用能帶間隙參考電路來提供穩定的輸出電壓，且在一個較寬的溫度範圍內對溫度的變化比較不敏感。這些能帶間隙參考電路利用電晶體的基極-射極(base-emitter)電壓的獨立於溫度的特性，來減少溫度變化對輸出電壓的影響。典型的能帶間隙參考電路的運作主要是以熱電壓(thermal voltage)的正溫度係數來補償一雙極接面電晶體的基極-射極電壓的負溫度係數。在一般的情況下，能帶間隙參考電路產生的獨立於溫度(temperature-independent)電壓大約是1.25V，如果系統無法提供足夠的電壓，能帶間隙參考電路可能會發生錯誤或是無法運作，舉例來說，根據目前的能帶間隙參考電路的架構，能帶間隙參考電路無法運作在1.2V或更低的電壓。
採用能帶間隙參考電路以提供一大致固定的輸出電壓時，如果系統無法提供足夠的電壓，能帶間隙參考電路 可能會發生錯誤或是無法運作，有鑒於此，本發明提供了一個能夠操作在低電壓，並使用運算放大器、實現獨立於溫度的系統與能帶間隙參考電路。
本發明的一實際例提供一種運算放大器，包括一第一NMOS電晶體、一第二NMOS電晶體、一第三PMOS電晶體、一第四PMOS電晶體以及一第五NMOS電晶體。第一NMOS電晶體，具有接近於零的臨界電壓，包括了一第一閘極、一第一源極以及一第一汲極，其中，該第一閘極用以接收一第一輸入信號。第二NMOS電晶體，具有接近於零的臨界電壓，包括一第二閘極、一第二源極以及一第二汲極，其中，該第二閘極用以接收一第二輸入信號。第三PMOS電晶體，具有一第三閘極、一第三源極以及一第三汲極，其中該第三源極耦接一高電壓源且該第三閘極與該第三汲極耦接該第一汲極。第四PMOS電晶體，具有一第四閘極、一第四源極以及一第四汲極，其中該第四源極耦接該高電壓源且該第四閘極與該第四汲極耦接該第二汲極。第五NMOS電晶體，具有一第五閘極、一第五源極以及一第五汲極，其中該第五閘極接收一偏壓電壓，該第五汲極耦接該第一源極與該第二源極，且該第五源極接地。
本發明的另一實際例提供一種運算放大器，包括一第一PMOS電晶體、一第二PMOS電晶體、一第三NMOS電晶體、一第四NMOS電晶體以及一第五PMOS電晶體。第一PMOS電晶體，具有接近於零的臨界電壓，包括了一第一閘極、一第一源極以及一第一汲極，其中，該第一閘極用以接收一第一輸入信號。第二PMOS電晶體，具有接近 於零的臨界電壓，包括一第二閘極、一第二源極以及一第二汲極，其中，該第二閘極用以接收一第二輸入信號。第三NMOS電晶體，具有一第三閘極、一第三源極以及一第三汲極，其中該第三源極接地且該第三閘極與該第三汲極耦接該第一汲極。第四NMOS電晶體，具有一第四閘極、一第四源極以及一第四汲極，其中該第四源極接地且該第四閘極與該第四汲極耦接該第二汲極。第五PMOS電晶體，具有一第五閘極、一第五源極以及一第五汲極，其中該第五閘極接收一偏壓電壓，該第五汲極耦接該第一源極與該第二源極，且該第五源極接地。
本發明的另一實際例提供一種獨立於溫度的系統，包括一正溫度係數補償單元、一負溫度係數補償單元以及一運算放大器。正溫度係數補償單元，具有一正溫度係數，輸出一第一電壓。一負溫度係數補償單元，具有一負溫度係數，輸出一第二電壓，其中該正溫度係數與該負溫度係數滿足一第一等式：α1 k1 +α2 k2 =0，其中，k1 表示該正溫度係數，k2 表示該負溫度係數，α1 與α2 為任意一組滿足該第一等式之適當數值；運算放大器，具有一第一輸入端、一第二輸入端以及一輸出端，其中，該第一輸出端接收該第一電壓，該第二輸入端接收該第二電壓，該輸出端輸出一輸出電壓，其中分別耦接該第一輸入端與該第二輸入端的一第一MOS電晶體與一第二MOS電晶體具有接近於零的臨界電壓，且該輸出電壓滿足一第二等式：Vo=α1 V1 +α2 V2 ，其中Vo表示該輸出電壓，V1 表示該第一電壓，V2 表示該第二電壓。
本發明的另一實際例提供一種能帶間隙參考電路，包括一運算放大器、一第一電阻、一第二電阻、一第三電阻、一第一雙極接面電晶體以及一第二雙極接面電晶體。運算放大器，具有一第一輸入端、一第二輸入端以及一輸出端，其中分別耦接該第一輸入端與該第二輸入端的一第一MOS電晶體與一第二MOS電晶體具有接近於零的臨界電壓。第一電阻，具有一第一端耦接該輸出端，以及一第二端，耦接該第一輸入端。第二電阻，具有一第三端耦接該輸出端，以及一第四端，耦接該第二輸入端。第三電阻，具有一第五端，耦接該第二輸入端，以及一第六端。第一雙極接面電晶體，具有一第一基極、一第一集極以及一第一射極，其中該第一基極與該第一集極耦接該第一輸入端，該第一射極接地。第二雙極接面電晶體，具有一第二基極、一第二集極以及一第二射極，其中該第二基極與該第二集極耦接該第六端，且該第二射極接地。
本發明的另一實際例提供一種能帶間隙參考電路，包括一電流鏡電路、一運算放大器、一第一雙極接面電晶體與一第二雙極接面電晶體。電流鏡電路，包括一第一輸入端、一第二輸入端以及至少一個輸出端。運算放大器，包括一第一輸入端、一第二輸入端以及一輸出端，該運算放大器耦接該電流鏡電路，其中分別耦接該第一輸入端與該第二輸入端的一第一電晶體與一第二電晶體具有接近於零的臨界電壓。第一雙極接面電晶體與第二雙極接面電晶體，分別耦接該第一輸入端與該第二輸入端，其中該第一雙極接面電晶體與該第二雙極接面電晶體中的至少一個雙 極接面電晶體透過一導電路徑耦接該電流鏡電路的該輸出端。
本發明能夠使能帶間隙參考電路運作在低工作電壓的環境當中，且能夠使能帶間隙參考電路的輸出電壓具有接近零的溫度係數。
下文所討論者為本發明所揭露之較佳實施例。雖然本說明書在基於本發明之精神以下列實施例說明，但是並非用以限制本發明為該等實施例。本發明所舉之實施例僅用以為本說明書之舉例說明使用，並非用以限制本發明之觀點。
第1圖為一NMOS電晶體的剖面圖。閘極結構13形成於P型基板11上，且一導電金屬區15設置在閘極結構13上，用以接收一偏壓電壓V。兩個N型摻雜區12與14被形成在P型基板11上，用以形成本體(native)NMOS電晶體的源極與汲極。當偏壓電壓V被施加在閘極結構13上時，在閘極結構13的下方形成通道16。在第1圖所示的本體NMOS電晶體中，透過適當的半導體製程可使得所需的偏壓電壓V變的非常小，甚至於為零。
第2圖為根據本發明之一NMOS電晶體輸入形式(NMOS-input-based)的運算放大器的一實施例的電路圖。PMOS電晶體M23具有一源極、一汲極以及一閘極，其中，PMOS電晶體M23的源極耦接一高電壓源VDD ，PMOS電晶體M23的閘極耦接PMOS電晶體M23的汲極。 PMOS電晶體M24具有一源極、一閘極以及一汲極，其中，PMOS電晶體M24的源極耦接一高電壓源VDD ，PMOS電晶體M24的閘極耦接PMOS電晶體M23的閘極。NMOS電晶體M21具有一閘極、一汲極以及一源極，其中，NMOS電晶體M21的閘極接收一第一輸入電壓V+，NMOS電晶體M21的汲極耦接PMOS電晶體M23的汲極。NMOS電晶體M22具有一閘極、一汲極以及一源極，其中，NMOS電晶體M22的閘極接收一第二輸入電壓V-，NMOS電晶體M22的汲極耦接PMOS電晶體M24的汲極，供輸出一輸出電壓Vo，以及NMOS電晶體M22的源極耦接NPMOS電晶體M21的源極。NMOS電晶體M25具有一閘極、一汲極以及一源極，其中，NMOS電晶體M25的閘極接收一偏壓電壓Vb ，NMOS電晶體M25的汲極耦接NMOS電晶體M21的源極，以及NMOS電晶體M25的源極接地。在本實施例中，V+、V-和Vo分別為運算放大器之第一輸入端、第二輸入端與輸出端。在本實施例中，NMOS電晶體M21與M22的臨界電壓為零，不過，接近零的正臨界電壓或負臨界電壓都可以應用在本實施例。在這邊提到的接近零的正臨界電壓或負臨界電壓，其範圍可以為-0.2V到+0.2V之間。為了避免NMOS電晶體M25進入線性區，NMOS電晶體M25的飽和電壓滿足下列方程式：VdsM25 >VgsM25 -VtM25 =>VdM25 >VgM25 -VtM25
其中，VdsM25 、VgsM25 、VdM25 、VgM25 、VtM25 分別表示NMOS電晶體M25的汲極與源極間的偏壓電壓、閘極與 源極間的偏壓電壓、汲極的偏壓電壓、閘極的偏壓電壓以及NMOS電晶體M25的臨界電壓。再者，為了保證NMOS電晶體M21被導通(activated)，輸入電壓V+必須滿足下列方程式：V+>VdM25 +VtM21
其中，VtM21 表示電晶體M21的臨界電壓。
因為NMOS電晶體M21的臨界電壓為零，因此當輸入電壓V+大於VdM25 時，NMOS電晶體M21被導通。
為了保證NMOS電晶體M21運作在飽和區(saturation region)，NMOS電晶體M21的飽和電壓必須滿足下列方程式：VdM21 >V+
因為VdM21 相等於VgM23 ，上式可改寫如下：VgM23 >V+
高電壓源VDD 提供第2圖中的運算放大器所需的工作電壓，而且VDD 滿足下列方程式：VDD >VgM23 +VtM23
在本發明之一些實施例中，NMOS電晶體M21可以包括一P型基板、一閘極結構及第一N型區與第二N型區。該閘極結構形成在該P型基板之上。第一N型區與第二N型區直接摻雜在該P型基板上，其中，該第一N型區與該第二N型區之分佈關於該閘極結構對稱。
簡單的來說，第2圖的運算放大器所需的工作電壓因為NMOS電晶體M21與M22的臨界電壓為零的關係而被減少。
第3圖為根據本發明之一PMOS電晶體輸入形式(PMOS-input-based)的運算放大器的一實施例的電路圖。PMOS電晶體M35具有一源極、一汲極以及一閘極，其中該源極耦接一高電壓源VDD ，該閘極接收一偏壓電壓Vb 。PMOS電晶體M31具有一源極、一汲極以及一閘極，其中該源極耦接PMOS電晶體M35的汲極，該閘極接收一第一輸入電壓。PMOS電晶體M32具有一源極、一汲極以及一閘極，其中該源極耦接PMOS電晶體M35的汲極，該閘極接收一第二輸入電壓，該汲極耦接輸出電壓Vo。NMOS電晶體M33具有一源極、一汲極以及一閘極，其中該源極接地，該汲極與該閘極耦接PMOS電晶體M31的汲極。在本實施例中，PMOS電晶體M31與M32的臨界電壓可能為零，因此第3圖所示之運算放大器的工作電壓會因為NMOS電晶體M31與M32的臨界電壓為零的關係而被減少。相關的描述與推導請參考第2圖的敘述。在本發明之一些實施例中，PMOS電晶體M31可以包括一N型基板、一閘極結構及第一P型區與第二P型區。該閘極結構形成在該N型基板之上。第一P型區與第二P型區直接摻雜在該N型基板上，其中，該第一P型區與該第二P型區之分佈關於該閘極結構對稱。
第4圖為根據本發明之一獨立於溫度的系統的一實施例的示意圖。運算放大器42具有兩個輸入端，分別接收來自正溫度係數補償單元43的電壓與負溫度係數補償單元44的電壓。來自正溫度係數補償單元43的電壓攜帶一正溫度係數，且來自負溫度係數補償單元44的電壓攜帶一負 溫度係數。運算放大器42利用一外接電路(圖未示)，根據正溫度係數與負溫度係數來得到一獨立於溫度的電壓。在本實施例中，運算放大器42內的用以接收輸入電壓的複數個電晶體的臨界電壓為零或是接近於零。運算放大器42輸出一獨立於溫度的電壓至電壓/電流產生器41。電壓/電流產生器41產生至少一個期望電壓或電流供周邊電路45使用。
第5圖為得到一獨立於溫度的電壓的方法示意圖。正溫度係數補償單元(如第4圖所示之正溫度係數補償單元43)提供具有一正溫度係數k1 的第一電壓V1(T)，負溫度係數補償單元(如第4圖所示之負溫度係數補償單元44)提供具有一負溫度係數k2 的第二電壓V2(T)，Vo(T)為V1(T)與V2(T)的結合，用以提供一獨立於溫度的電壓。Vo(T)可表示如下：Vo(T)=α1 V1(T)+α2 V2(T)
其中，α1 和α2 為任意一組數值，滿足如下等式：α1 k1 +α2 k2 =0
因此可以藉由調整α1 和α2 的值來消去溫度係數，並利用滿足上式之α1 和α2 得到獨立於溫度的電壓Vo(T)。雙極接面電晶體的基極-射極電壓顯示一負溫度係數。對一雙極接面電晶體來說，電流可以表示如下：
其中熱電壓(thermal voltage)VT 可經由獲得，k是波茲曼常數(Boltzmannis constant)，其值為1.38×10-23 J /K ，q 是電荷電量，其值為1.6×10-19 C ，T為絕對溫度。
飽和電流Is是與μkTni 2 成比例的，其中μ為少數載子的漂移率(mobility of minority carriers)，ni 為矽內部的少數載子的濃度。參數μ會隨著溫度變化，且可表示如下：
其中m近似於-3 /2 。參數ni 同樣的也會隨著溫度變化，且可表示如下：
其中Eg 近似於1.12eV，是矽的能帶間隙能量(bandgap energy)。因此，我們可以將飽和電流的表示方式改寫如下：
其中b為一比例因子(proportionality factor)。利用VBE =VT ln(IC /Is )的等式，可以計算出基極-射極電壓的溫度係數。將電壓VBE 對T偏微分，可得到下列式子：
從式(1)可以得到下式：
利用，並參考式(2)與式(3)，可以得到下式：
式(4)提供了在一已知溫度時的基極-射極電壓的溫度係數。假設電壓VBE 為750mV，溫度T為300°K，溫度係數可得到為-1.5mV/°K。
為解釋正溫度係數，請參考第6圖。第6圖為與絕對 溫度成正比(Proportional-To-Absolute-Temperature，PTAT)的電壓產生器的實施例的電路圖。在第6圖中，兩個恒等的電晶體(identical transistors)Q61與Q62的集極偏壓電流分別為nIo與Io，且電晶體Q61與Q62的基極電流可忽略，且電晶體Q61與Q62的飽和電流IS1 和IS2 滿足IS1 =IS2 。因此，基極-射極電壓差△VBE 可表示如下：
因此可以發現，基極-射極電壓差△VBE 具有一正溫度係數，可表示如下：
具有正溫度係數與負溫度係數的電壓已如前所述，因此如果要得到一個獨立於溫度的電壓，可以使用具有正溫度係數的電壓與具有負溫度係數的另一電壓，透過如第5圖的方式來消去溫度係數。
藉由上述得到的正溫度係數與負溫度係數，我們可以得到一個溫度係數為零的參考電壓。參考電壓的可以表示如下：Vref =α 1 V BE +α 2 (V T lnn )
其中V T lnn 為第7圖中所示雙極接面電晶體Q71與Q72的基極-射極電壓差。第7圖為根據本發明之一能帶間隙參考電路的一實施例的電路示意圖。如第7圖所示之能帶間隙參考電路包括放大器71、電阻R71、電阻R72、電阻R73及雙極接面電晶體Q71與雙極接面電晶體Q72。放大器71 接收電壓Vo1 與Vo2 ，且在放大器71中用以接收電壓Vo1 與Vo2 的電晶體的臨界電壓為零或是接近零。放大器71的較佳實施方式可如第2圖與第3圖所示。電阻R71耦接於節點N1與放大器71之輸出端之間，電阻R72耦接於節點N2與放大器71之輸出端之間，且電阻R73耦接於節點N2與雙極接面電晶體Q72之間。雙極接面電晶體Q71具有第一基極、第一集極以及第一射極，其中第一基極與第一集極耦接節點N1，第一射極接地。雙極接面電晶體Q72具有第二基極、第二集極以及第二射極，其中第二基極與第二集極耦接電阻R73之一端，且該第二射極接地。
為了使節點N1與N2得到的電壓相近，電阻R71與R72的電阻值相同。在第7圖中，輸出電壓Vout 可以表示如下：
在室溫下，，且。為了消除溫度係數對電壓的影響，的值接近於17.2，也就是對的比值。
第8圖為根據本發明之一能帶間隙參考電路的一實施例的電路示意圖。如圖所示，能帶間隙參考電路100A包括一電流產生電路10A以及一電流轉電壓產生器20。電流產生電路10A產生兩個相同的電流I4a與I4b，且由於電流I4a與I4b相同，電流I4b亦可藉由電流I1、I2與I3來獲得。電流轉電壓產生器20根據電流產生電路10A產生的 電流I4b產生一輸出電壓Vref。
電流產生電路10A包括一電流鏡電路CM，一運算放大器OP，電阻R1、R2a、R2b與R3，以及兩個雙極接面電晶體Q1與Q2。電流鏡電路CM包括兩個PMOS電晶體MP1與MP2以及至少一個輸出端，其中，該輸出端用以輸出電流I4a和/或電流I4b。且電阻R2a與R2b具有相同的電阻值。在本實施例中，運算放大器OP包含第一電晶體與第二電晶體，分別耦接運算放大器OP的第一輸入端與第二輸入端，用以接收輸入電壓，其中，該第一電晶體與該第二電晶體的臨界電壓為零或是接近於零。舉例來說，電晶體MP1與MP2具有相同的尺寸(寬長比相同)，且電晶體Q1的射極區域是電晶體Q2的射極區域的N倍，其中N大於1。電流轉電壓產生器20可以是一個電阻、電阻性元件、無源元件或前述元件的組合。在本實施例中，電流轉電壓產生器20包括電阻R4。
電晶體MP1包括一第一端、一第二端以及一控制端，其中第一端耦接電源電壓Vcc，第二端耦接節點N1，控制端耦接電晶體MP2。電晶體MP2具有一第一端、一第二端以及一控制端，其中第一端耦接電源電壓Vcc，第二端耦接電阻R4，控制端耦接電晶體MP1的控制端。電阻R3耦接在節點N1與接地電壓GND之間，電阻R2a耦接在節點N1與N2之間，電阻R2b耦接在節點N1與N3之間，電阻R1耦接在節點N2與電晶體Q1之間。
運算放大器包括一第一端，一第二端以及一輸出端，其中第一端耦接節點N2，第二端耦接節點N3，且輸出端 耦接電流鏡電路CM中的電晶體MP1與MP2的控制端。運算放大器OP根據節點N2與N3的電壓，輸出一控制信號用以控制電流鏡電路CM。
電晶體Q1包括一射極，一基極以及一集極，該射極耦接電阻R1，該集極耦接接地電壓GND，該基極耦接電晶體Q2。電晶體Q2包括一射極，一基極以及一集極，該射極耦接節點N3，該集極耦接接地電壓GND，該基極耦接電晶體Q1的基極。在本實施例中，電晶體Q1與Q2的基極耦接接地電壓GND。亦即，電晶體Q1與Q2是接成二極體形式的電晶體(diode-connected transistors)。
如果基極電流可以被忽略，那在順向主動模式下運作的二極體(forward active operation diode)的射極-基極電壓VEB 可以表示如下：
其中k是波茲曼常數，其值為1.38×10-23 J /K ，q是電荷大小，其值為1.6×10-19 C ，T為溫度，IC 為集極電流，IS 為飽和電流。
當運算放大器OP的輸入電壓V1與V2相匹配，且電晶體Q1的尺寸為電晶體Q2的尺寸的N倍時，電晶體Q1與Q2的射極-基極電壓差△VEB 可表示如下：
其中VEB1 為電晶體Q1的射極-基極電壓，VEB2 為電晶體Q2的射極-基極電壓。
因為輸入電壓V1與V2藉由運算放大器OP匹配，電 壓V1與V2可表示如下：V 1=V 2=V EB 2 =V EB 1 +I 1×R 1
因此流經電阻R2a與R1的電流I1可表示如下：
其中熱電壓。
因為電阻R2a與R2b相同，且輸入電壓V1與V2藉由運算放大器OP匹配，因此電流I2可以與電流I1相同。
因此可以得到下式：
由於熱電壓VT 具有一正溫度係數0.085 mV/℃，且電流I1與I2也具有相同的正溫度係數。因此，節點N1的電壓V3可以表示如下：V 3=I 3×R 3=I 1×(R 1+R 2a )+V EB 1 =I 2×R 2b +V EB 2
接著，電流I3可以表示如下：
因為電晶體的射極-基極電壓VEB 具有一負溫度係數-2 mV/℃，因此電流I3也會具有負溫度係數。
假設電流鏡電路CM中的電晶體MP1與MP2是相同的，電流I4b與I4b也會相同，可表示如下：
因此，若選擇電阻R1、R2a、R2b與R3的電阻值為一適當的比例，電流I4a就可以具有接近零的溫度係數， 也可以降低溫度對電流I4a的影響。亦即，電流鏡CM的每個電流鏡輸出(電流I4b與I4b)都具有接近零的溫度係數，也可以降低溫度對每個電流鏡輸出(電流I4b與I4b)的影響。
因此能帶間隙參考電路100A的輸出電壓可以表示如下：
要注意的是電阻R2a與R2b是用以避免直接連接到運算放大器OP的輸入端，用以確保運算放大器OP能夠正常運作。若沒有電阻R3，能帶間隙參考電路100A的輸出電壓Vref會被限制在1.25V，如此一來就不能運作在低工作電壓的環境當中。因此本發明利用了電阻R3來感應具有負溫度係數的電流I3，用以克服上述的限制。且如果選擇電阻R1、R2a、R2b與R3的電阻值為一適當的比例，就可以降低溫度對電流I4b的影響，且使得能帶隙參考電路100A可以運作在低工作電壓的環境當中。
第9圖為根據本發明之一能帶間隙參考電路的另一實施例的電路示意圖。如圖所示，能帶間隙參考電路100B包括電流產生電路10B以及電流轉電壓產生器20。能帶間隙參考電路100B除了電阻R3外，其餘電路相似於第8圖中的能帶間隙參考電路100A。電阻R3耦接在節點N1與電阻R4之間，而非節點N1與接地電壓GND之間。在本實施例中，運算放大器OP內的用以接收輸入電壓的複數個電晶體的臨界電壓可以為零或是接近於零。
同理，電流I1與I2相等，且表示如下：
節點N1的電壓V3以及輸出電壓Vref可以表示如下：
因為電晶體的射極-基極電壓VEB 具有一負溫度係數-2 mV/℃，因此電流I3也會具有一負溫度係數。因此只要選擇電阻R1、R2a、R2b與R3的電阻值為一適當的比例，輸出電壓Vref就可以就具有接近零的溫度係數，從而降低溫度對輸出電壓Vref的影響，且可以運作在低工作電壓的環境當中。同理，只要選擇電阻R1、R2a、R2b與R3的電阻值為一適當的比例，輸出電壓Vref就可以就具有接近零的溫度係數，也可以降低溫度對電壓Vref的影響，且也可以因此降低溫度對電流I4b與I4b的影響。類似的說明請參考先前說明，在此不贅述。
根據本發明之能帶間隙參考電路100A與100B可以應用在混模(mixed-mode)與類比積體電路運作中，作為必要的功能方塊，如資料轉換器，鎖相迴路電路、振盪器、電源管理電路、動態隨機存取記憶體、快閃記憶體以及其他電子裝置。舉例來說，能帶間隙參考電路100A可以提供電流I4或輸出電壓Vref給一核心電路，使得核心電路 可以因此而執行其功能。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
11‧‧‧P型基板
12‧‧‧N型摻雜區
13‧‧‧閘極結構
14‧‧‧N型摻雜區
15‧‧‧導電金屬區
16‧‧‧通道
41‧‧‧電壓/電流產生器
42‧‧‧運算放大器
43‧‧‧正溫度係數補償單元
44‧‧‧負溫度係數補償單元
45‧‧‧周邊電路
71‧‧‧放大器
100A、100B‧‧‧能帶間隙參考電路
10A‧‧‧電流產生電路
10B‧‧‧電流產生電路
20‧‧‧電流轉電壓產生器
CM‧‧‧電流鏡電路
OP‧‧‧運算放大器
M21~M25、M31~M35、Q61~Q62、Q71~Q72、MP1、MP2、Q1、Q2‧‧‧電晶體
R71~R73、R1~R4、R2a、R2b‧‧‧電阻
第1圖為一NMOS電晶體的剖面圖。
第2圖為根據本發明之一PMOS電晶體輸入形式的運算放大器的一實施例的電路圖。
第3圖為根據本發明之一NMOS電晶體輸入形式的運算放大器的一實施例的電路圖。
第4圖為根據本發明之一獨立於溫度的系統的一實施例的示意圖。
第5圖為得到一獨立於溫度的電壓的方法示意圖。
第6圖為與絕對溫度成正比的電壓產生器的實施例的電路圖。
第7圖為根據本發明之一能帶間隙參考電路的一實施例的電路示意圖。
第8圖為根據本發明之一能帶間隙參考電路的一實施例的電路示意圖。
第9圖為根據本發明之一能帶間隙參考電路的另一實施例的電路示意圖。
100A‧‧‧能帶間隙參考電路
10A‧‧‧電流產生電路
20‧‧‧電流轉電壓產生器
CM‧‧‧電流鏡電路
OP‧‧‧運算放大器
MP1、MP2、Q1、Q2‧‧‧電晶體
R1、R2a、R2b、R3、R4‧‧‧電阻

Claims (14)

  1. 一種運算放大器，包括：一第一NMOS電晶體，具有接近於零的臨界電壓，該第一NMOS電晶體包括了一第一閘極、一第一源極以及一第一汲極，其中該第一閘極用以接收一第一輸入信號；一第二NMOS電晶體，具有接近於零的臨界電壓，該第二NMOS電晶體包括一第二閘極、一第二源極以及一第二汲極，其中，該第二閘極用以接收一第二輸入信號；一第三PMOS電晶體，具有一第三閘極、一第三源極以及一第三汲極，其中該第三源極耦接一高電壓源，且該第三閘極與該第三汲極耦接該第一汲極；一第四PMOS電晶體，具有一第四閘極、一第四源極以及一第四汲極，其中該第四源極耦接該高電壓源，且該第四閘極耦接該第三閘極，該第四汲極耦接該第二汲極；以及一第五NMOS電晶體，具有一第五閘極、一第五源極以及一第五汲極，其中該第五閘極接收一偏壓電壓，該第五汲極耦接該第一源極與該第二源極，且該第五源極接地。
  2. 如申請專利範圍第1項所述之運算放大器，其中該第一NMOS電晶體包括：一P型基板；一閘極結構，形成在該P型基板之上；一第一N型區，直接摻雜在該P型基板上；以及一第二N型區，直接摻雜在該P型基板上，其中該第一N型區與該第二N型區之分佈關於該閘極結構對稱。
  3. 如申請專利範圍第1項所述之運算放大器，其中該第三PMOS電晶體、該第四PMOS電晶體以及該第五NMOS電晶體皆具有接近於零的臨界電壓。
  4. 一種運算放大器，包括：一第一PMOS電晶體，具有接近於零的臨界電壓，該第一PMOS電晶體包括了一第一閘極、一第一源極以及一第一汲極，其中，該第一閘極用以接收一第一輸入信號；一第二PMOS電晶體，具有接近於零的臨界電壓，該第二PMOS電晶體包括一第二閘極、一第二源極以及一第二汲極，其中，該第二閘極用以接收一第二輸入信號；一第三NMOS電晶體，具有一第三閘極、一第三源極以及一第三汲極，其中該第三源極接地，且該第三閘極與該第三汲極耦接該第一汲極；一第四NMOS電晶體，具有一第四閘極、一第四源極以及一第四汲極，其中該第四源極接地，且該第四閘極耦接該第三閘極，該第四汲極耦接該第二汲極；以及一第五PMOS電晶體，具有一第五閘極、一第五源極以及一第五汲極，其中該第五閘極接收一偏壓電壓，該第五汲極耦接該第一源極與該第二源極，且該第五源極耦接一高電壓源。
  5. 如申請專利範圍第4項所述之運算放大器，其中該第一PMOS電晶體包括：一N型基板；一閘極結構，形成在該N型基板之上；一第一P型區，直接摻雜在該N型基板上；以及 一第二P型區，直接摻雜在該N型基板上，其中該第一P型區與該第P型區分佈關於該閘極結構對稱。
  6. 如申請專利範圍第4項所述之運算放大器，其中該第三NMOS電晶體、該第四NMOS電晶體以及該第五PMOS電晶體皆具有接近於零的臨界電壓。
  7. 一種獨立於溫度的系統，包括：一正溫度係數補償單元，具有一正溫度係數，輸出一第一電壓；一負溫度係數補償單元，具有一負溫度係數，輸出一第二電壓，其中該正溫度係數與該負溫度係數滿足一第一等式：α1 k1 +α2 k2 =0其中，k1 表示該正溫度係數，k2 表示該負溫度係數，α1 與α2 為任意一組滿足該第一等式之適當數值；一運算放大器，具有一第一輸入端、一第二輸入端以及一輸出端，且該第一輸入端接收該第一電壓，該第二輸入端接收該第二電壓，以及該輸出端輸出一輸出電壓，其中分別耦接該第一輸入端與該第二輸入端的一第一MOS電晶體與一第二MOS電晶體具有接近於零的臨界電壓，且該輸出電壓滿足一第二等式：Vo=α1 V1 +α2 V2 ，其中Vo表示該輸出電壓，V1 表示該第一電壓，V2 表示該第二電壓。
  8. 如申請專利範圍第7項所述之獨立於溫度的系統，更包括一電壓/電流控制器，接收該輸出電壓以產生一期望電壓或電流。
  9. 如申請專利範圍第8項所述之獨立於溫度的系統，更包括一周邊電路，接收來自該電壓/電流控制器的該期望電壓或電流而運作。
  10. 一種能帶間隙參考電路，包括：一運算放大器，具有一第一輸入端、一第二輸入端以及一輸出端，其中分別耦接該第一輸入端與該第二輸入端的一第一MOS電晶體與一第二MOS電晶體具有接近於零的臨界電壓；一第一電阻，具有一第一端以及一第二端，其中該第一端耦接該輸出端，該第二端耦接該第一輸入端；一第二電阻，具有一第三端以及一第四端，其中，該第三端耦接該輸出端，，該第四端耦接該第二輸入端；一第三電阻，具有一第五端以及一第六端，其中，該第五端耦接該第二輸入端；一第一雙極接面電晶體，具有一第一基極、一第一集極以及一第一射極，其中該第一基極與該第一集極耦接該第一輸入端，該第一射極接地；以及一第二雙極接面電晶體，具有一第二基極、一第二集極以及一第二射極，其中該第二基極與該第二集極耦接該第六端，且該第二射極接地。
  11. 一種能帶間隙參考電路，包括：一電流鏡電路，包括至少一個輸出端；一運算放大器，包括一第一輸入端、一第二輸入端以及一輸出端，該運算放大器耦接該電流鏡電路，其中分別耦接該運算放大器的該第一輸入端與該第二輸入端的一第 一電晶體與一第二電晶體具有接近於零的臨界電壓；以及一第一雙極接面電晶體與一第二雙極接面電晶體，分別耦接該運算放大器的該第一輸入端與該第二輸入端，其中該第一雙極接面電晶體與該第二雙極接面電晶體中的至少一個透過一導電路徑耦接該電流鏡電路的該至少一個輸出端。
  12. 如申請專利範圍第11項所述之能帶間隙參考電路，更包括：一第一電阻，耦接在該第一輸入端與該輸出端之間；以及一第二電阻，耦接在該第二輸入端與該輸出端之間。
  13. 如申請專利範圍第12項所述之能帶間隙參考電路，其中該第一電阻與該第二電阻的電阻值相同。
  14. 如申請專利範圍第12項所述之能帶間隙參考電路，更包括一第三電阻，耦接在該第二輸入端與該第二雙極接面電晶體之間。
TW098107258A 2008-03-20 2009-03-06 運算放大器、獨立於溫度的系統與能帶間隙參考電路 TWI386773B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/051,989 US8149047B2 (en) 2008-03-20 2008-03-20 Bandgap reference circuit with low operating voltage

Publications (2)

Publication Number Publication Date
TW200941184A TW200941184A (en) 2009-10-01
TWI386773B true TWI386773B (zh) 2013-02-21

Family

ID=41088280

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098107258A TWI386773B (zh) 2008-03-20 2009-03-06 運算放大器、獨立於溫度的系統與能帶間隙參考電路

Country Status (3)

Country Link
US (2) US8149047B2 (zh)
CN (1) CN101540586A (zh)
TW (1) TWI386773B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102033565B (zh) * 2009-09-24 2013-03-13 上海华虹Nec电子有限公司 电压基准电路
US8330523B2 (en) * 2010-11-23 2012-12-11 Fairchild Semiconductor Corporation Stable ON-resistance switch circuit
TWI570536B (zh) * 2011-11-03 2017-02-11 線性科技股份有限公司 用以基於流動通過超薄介電層部件的電流提供穩定參考電流與電壓的方法與電路
US8723595B1 (en) * 2013-02-19 2014-05-13 Issc Technologies Corp. Voltage generator
CN103197715A (zh) * 2013-02-25 2013-07-10 无锡凌湖科技有限公司 一种基于bcd工艺的耐高压基准电流源
US9086706B2 (en) 2013-03-04 2015-07-21 Hong Kong Applied Science and Technology Research Institute Company Limited Low supply voltage bandgap reference circuit and method
CN103677031B (zh) * 2013-05-31 2015-01-28 国家电网公司 一种提供零温度系数电压和电流的方法及电路
CN104697658B (zh) * 2013-12-10 2017-08-08 展讯通信（上海）有限公司 一种传感器电路
US9503069B1 (en) * 2014-03-31 2016-11-22 Marvell International Ltd. Self resetting latch
CN103941796B (zh) * 2014-04-11 2015-10-21 广州思信电子科技有限公司 带隙基准电路
CN103901936A (zh) * 2014-04-25 2014-07-02 福建一丁芯光通信科技有限公司 基于native晶体管的高电源抑制带隙基准源
US9851731B2 (en) * 2014-10-31 2017-12-26 Stmicroelectronics International N.V. Ultra low temperature drift bandgap reference with single point calibration technique
KR101733157B1 (ko) * 2015-05-15 2017-05-08 포항공과대학교 산학협력단 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로
CN106712754B (zh) * 2015-08-04 2023-10-20 意法半导体研发(深圳)有限公司 用于mos的自适应本体偏置的动态阈值发生器
US10234889B2 (en) * 2015-11-24 2019-03-19 Texas Instruments Incorporated Low voltage current mode bandgap circuit and method
CN106020318B (zh) * 2016-07-28 2017-06-16 北方电子研究院安徽有限公司 一种高精度低温漂带隙基准电压源
CN106843352B (zh) * 2017-02-08 2018-04-17 上海华虹宏力半导体制造有限公司 带隙基准电路
CN108646843A (zh) * 2018-08-06 2018-10-12 上海晟矽微电子股份有限公司 带隙电路及电子设备
US11137788B2 (en) * 2018-09-04 2021-10-05 Stmicroelectronics International N.V. Sub-bandgap compensated reference voltage generation circuit
US10838443B2 (en) * 2018-12-05 2020-11-17 Qualcomm Incorporated Precision bandgap reference with trim adjustment
US10613570B1 (en) * 2018-12-17 2020-04-07 Inphi Corporation Bandgap circuits with voltage calibration
US11460875B2 (en) 2018-12-17 2022-10-04 Marvell Asia Pte Ltd. Bandgap circuits with voltage calibration
EP3812873A1 (en) * 2019-10-24 2021-04-28 NXP USA, Inc. Voltage reference generation with compensation for temperature variation
CN113110691B (zh) * 2020-02-17 2023-07-21 台湾积体电路制造股份有限公司 电压参考电路以及提供参考电压的方法
CN111338415A (zh) * 2020-03-12 2020-06-26 珠海格力电器股份有限公司 与温度无关的基准电压源设计方法、基准电压源及空调
CN112798919B (zh) * 2020-12-30 2024-04-02 乐鑫信息科技（上海）股份有限公司 基于fgd nmos管的电源低电压监测电路
US11914412B2 (en) * 2021-06-25 2024-02-27 Texas Instruments Incorporated Low noise bandgap reference architecture
CN114461006B (zh) * 2022-01-17 2023-06-13 深圳市诚芯微科技股份有限公司 一种基准电压及倍压电路
CN115016583B (zh) * 2022-06-16 2024-03-08 上海泰矽微电子有限公司 一种低压带隙基准电路
CN115454200B (zh) * 2022-09-27 2024-01-19 思瑞浦微电子科技（苏州）股份有限公司 电压产生电路、漏电流补偿方法及芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356153B1 (en) * 1999-07-22 2002-03-12 Texas Instruments Incorporated Rail-to-rail input/output operational amplifier and method
TW200720878A (en) * 2005-11-16 2007-06-01 Mediatek Inc Bandgap reference circuit
US7286002B1 (en) * 2003-12-05 2007-10-23 Cypress Semiconductor Corporation Circuit and method for startup of a band-gap reference circuit
JP2007311448A (ja) * 2006-05-17 2007-11-29 Renesas Technology Corp 半導体集積回路装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4689607A (en) * 1986-01-27 1987-08-25 General Datacomm, Inc. Bidirectional transconductance amplifier
US5811993A (en) * 1996-10-04 1998-09-22 International Business Machines Corporation Supply voltage independent bandgap based reference generator circuit for SOI/bulk CMOS technologies
US5821776A (en) * 1997-01-31 1998-10-13 Actel Corporation Field programmable gate array with mask programmed analog function circuits
US6411158B1 (en) * 1999-09-03 2002-06-25 Conexant Systems, Inc. Bandgap reference voltage with low noise sensitivity
JP2001292041A (ja) * 2000-04-07 2001-10-19 Fujitsu Ltd オペアンプおよびそのオフセットキャンセル回路
EP1184954A1 (en) * 2000-08-31 2002-03-06 STMicroelectronics S.r.l. Integrated and self-supplied voltage regulator and related regulation method
DE10044452A1 (de) * 2000-09-08 2002-04-04 Infineon Technologies Ag Verstärkerschaltung
US6642777B2 (en) * 2001-07-05 2003-11-04 Texas Instruments Incorporated Voltage reference circuit with increased intrinsic accuracy
US6906552B2 (en) * 2001-12-03 2005-06-14 Broadcom Corporation System and method utilizing a one-stage level shift circuit
JP2003258105A (ja) * 2002-02-27 2003-09-12 Ricoh Co Ltd 基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置
US7030695B2 (en) * 2003-07-02 2006-04-18 Sigmatel, Inc. Low threshold voltage circuit employing a high threshold voltage output stage
US7349190B1 (en) * 2003-12-22 2008-03-25 Cypress Semiconductor Corp. Resistor-less accurate low voltage detect circuit and method for detecting a low voltage condition
US7061322B2 (en) * 2004-06-15 2006-06-13 Promos Technologies Inc. Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels
US7116181B2 (en) * 2004-12-21 2006-10-03 Actel Corporation Voltage- and temperature-compensated RC oscillator circuit
US7737732B2 (en) * 2005-07-01 2010-06-15 Cambridge Analog Technologies, Inc. Constant slope ramp circuits for sample-data circuits
JP2007267016A (ja) * 2006-03-28 2007-10-11 Ricoh Co Ltd 演算増幅器
US20080169866A1 (en) * 2007-01-16 2008-07-17 Zerog Wireless, Inc. Combined charge storage circuit and bandgap reference circuit
US7839202B2 (en) * 2007-10-02 2010-11-23 Qualcomm, Incorporated Bandgap reference circuit with reduced power consumption

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356153B1 (en) * 1999-07-22 2002-03-12 Texas Instruments Incorporated Rail-to-rail input/output operational amplifier and method
US7286002B1 (en) * 2003-12-05 2007-10-23 Cypress Semiconductor Corporation Circuit and method for startup of a band-gap reference circuit
TW200720878A (en) * 2005-11-16 2007-06-01 Mediatek Inc Bandgap reference circuit
JP2007311448A (ja) * 2006-05-17 2007-11-29 Renesas Technology Corp 半導体集積回路装置

Also Published As

Publication number Publication date
US20120161874A1 (en) 2012-06-28
TW200941184A (en) 2009-10-01
US8149047B2 (en) 2012-04-03
CN101540586A (zh) 2009-09-23
US8629712B2 (en) 2014-01-14
US20090237150A1 (en) 2009-09-24

Similar Documents

Publication Publication Date Title
TWI386773B (zh) 運算放大器、獨立於溫度的系統與能帶間隙參考電路
JP4822431B2 (ja) 基準電圧発生回路および半導体集積回路並びに半導体集積回路装置
US9436195B2 (en) Semiconductor device having voltage generation circuit
US6799889B2 (en) Temperature sensing apparatus and methods
KR101241378B1 (ko) 기준 바이어스 발생 회로
KR100957228B1 (ko) 반도체 소자의 밴드갭 기준전압 발생회로
KR100790476B1 (ko) 저전압 밴드갭 기준전압 발생기
KR20160038665A (ko) 밴드갭 회로 및 관련 방법
JP2008108009A (ja) 基準電圧発生回路
US20080061865A1 (en) Apparatus and method for providing a temperature dependent output signal
CN104516391B (zh) 一种低功耗低温漂的cmos基准电压源
KR20120080567A (ko) 보상된 밴드갭
US10222817B1 (en) Method and circuit for low voltage current-mode bandgap
CN112987836A (zh) 一种高性能的带隙基准电路
US11768513B2 (en) Signal generating device, bandgap reference device and method of generating temperature-dependent signal
Sun et al. A low-power low-voltage bandgap reference in CMOS
KR20190049551A (ko) 밴드갭 레퍼런스 회로
TW201506577A (zh) 能隙參考電壓電路與其電子裝置
TWI716323B (zh) 電壓產生器
US9304528B2 (en) Reference voltage generator with op-amp buffer
TWI783563B (zh) 參考電流/電壓產生器與電路系統
TWI484316B (zh) 電壓產生器及能帶隙參考電路
Sharma et al. Design of low dropout voltage regulator for battery operated devices
JP3481896B2 (ja) 定電圧回路
Liu et al. A Concurrent Multi-output Bandgap Circuit with Sub-1V and Plus-2V Reference, Minimum 5. 128 ppm/° C Temperature Coefficient in 0.18 µm BCD Process

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees