CN106712754B - 用于mos的自适应本体偏置的动态阈值发生器 - Google Patents

用于mos的自适应本体偏置的动态阈值发生器 Download PDF

Info

Publication number
CN106712754B
CN106712754B CN201510472776.8A CN201510472776A CN106712754B CN 106712754 B CN106712754 B CN 106712754B CN 201510472776 A CN201510472776 A CN 201510472776A CN 106712754 B CN106712754 B CN 106712754B
Authority
CN
China
Prior art keywords
transistor
voltage
node
coupled
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510472776.8A
Other languages
English (en)
Other versions
CN106712754A (zh
Inventor
陈敏
刘�文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Shenzhen R&D Co Ltd
Original Assignee
STMicroelectronics Shenzhen R&D Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Shenzhen R&D Co Ltd filed Critical STMicroelectronics Shenzhen R&D Co Ltd
Priority to CN201510472776.8A priority Critical patent/CN106712754B/zh
Priority to US14/825,267 priority patent/US9667138B2/en
Publication of CN106712754A publication Critical patent/CN106712754A/zh
Application granted granted Critical
Publication of CN106712754B publication Critical patent/CN106712754B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/08—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及用于MOS的自适应本体偏置的动态阈值发生器，具体涉及一种电子设备，该电子设备包括一个具有本体的晶体管和一个本体偏置电路。该本体偏置电路包括用于估计该晶体管的阈值电压的一个阈值估计电路和用于将该晶体管的该阈值电压与一个参考阈值电压进行比较并基于此产生一个比较信号的一个比较电路。一个偏置调整电路根据该比较信号产生对该晶体管的本体进行偏置的一个本体偏置电压，该本体偏置电压是当其被施加于该晶体管的本体上时将其阈值电压调整为等于该参考阈值电压的一个电压。

Description

用于MOS的自适应本体偏置的动态阈值发生器
技术领域
本披露涉及MOS技术领域，并且更具体地涉及CMOS晶体管的本体的自适应偏置。
背景技术
集成电路对晶体管进行密集封装的发展是令人期望的。允许在集成电路(IC)中将晶体管紧密封装在一起的已成熟的一项技术是深亚微米技术。然而，即使在同一晶片上使用相同的制造工艺制造的不同的集成电路(IC)的性能各不相同。
在一些场景下，在同一IC上的MOS晶体管的阈值可能更高，这导致了针对该IC的最大稳定工作频率的下降以及更低的漏电流。在其他场景下，在同一IC上的MOS晶体管的阈值可能更低，这导致了针对该芯片的最大稳定工作频率的上升，代价是产生更高的漏电流。
通过对MOS晶体管的本体进行固定偏置，可以设置其阈值，由此可能允许调节IC的工作频率与漏电流的大小之间的平衡。尽管这是一项有用的技术，在一些场景下，进一步地控制MOS晶体管的阈值会是令人期望的。因而，用于对MOS晶体管的本体进行偏置的技术的进一步发展是需要的。
发明内容
提供该概述以引入对以下进一步描述的在详细描述中的概念的选择。该概述并非旨在指明所要求保护的主题的关键或重要特征，也并非旨在用作限制所要求保护的主题的范围的辅助手段。
在此披露的一种电子设备包括具有本体的晶体管和本体偏置电路。本体偏置电路包括被配置成用于估计晶体管的阈值电压的阈值估计电路、和被配置成用于将晶体管的阈值电压与参考阈值电压进行比较并基于此产生比较信号的比较电路。本体偏置电路还包括偏置调整电路，该偏置调整电路被配置成用于根据比较信号产生对晶体管的本体进行偏置的本体偏置电压，本体偏置电压是当其被施加于晶体管的本体上时将其阈值电压调整为等于参考阈值电压的电压。
电子设备可以包括附加晶体管和附加本体偏置电路。附加本体偏置电路可以包括被配置成用于估计附加晶体管的阈值电压的附加阈值估计电路、和被配置成用于将附加晶体管的阈值电压与附加参考阈值电压进行比较并基于此产生附加比较信号的附加比较电路。附加偏置调整电路可以被配置成用于根据附加比较信号产生附加对附加晶体管的本体进行偏置的本体偏置电压，附加本体偏置电压是当其被施加于附加晶体管的本体上时将其阈值电压调整为等于附加参考电压的电压。
偏置调整电路可以响应于指示阈值电压大于参考阈值电压的比较信号对晶体管的本体进行正向偏置。
晶体管可以是具有源极和本体的PMOS晶体管，并且偏置调整电路可以通过将本体偏置电压设置成小于在PMOS晶体管的源极处的电压从而对PMOS晶体管的本体进行正向偏置。
晶体管可以是具有源极和本体的NMOS晶体管，并且偏置调整电路可以通过将本体偏置电压设置成高于在源极处的电压从而对NMOS晶体管的本体进行正向偏置。
偏置调整电路可以响应于指示阈值电压小于参考阈值电压的比较信号对晶体管的本体进行反向偏置。
晶体管可以是具有源极和本体的PMOS晶体管，并且偏置调整电路可以通过将本体偏置电压设置成高于在源极处的电压从而对PMOS晶体管的本体进行反向偏置。
该至少一个MOS晶体管可以是NMOS晶体管，并且偏置调整电路可以通过将本体偏置电压设置成小于在源极处的电压从而对本体进行反向偏置。
电子设备可以包括具有本体的附加晶体管和被配置成用于估计附加晶体管的阈值电压的附加阈值估计电路。比较电路可以被配置成用于将附加晶体管的阈值电压与附加参考阈值电压进行比较并基于此产生附加比较信号。偏置调整电路还可以被配置成用于根据附加比较信号产生对附加晶体管的本体进行偏置的附加本体偏置电压，附加本体偏置电压是当其被施加于附加晶体管的本体上时将其阈值电压调整为等于附加参考电压的电压。
偏置调整电路可以产生本体偏置电压和附加本体偏置电压，这样使得晶体管的阈值电压和附加晶体管的阈值电压相等。
偏置调整电路可以产生本体偏置电压和附加本体偏置电压，这样使得晶体管的阈值电压和附加晶体管的阈值电压不相等。
阈值估计电路可以包括副本电路和采样保持电路，该副本电路被配置成用于接收本体偏置电压作为反馈并产生副本晶体管的栅源电压的副本，该采样保持电路被配置成用于存储响应于第一和第二时钟以及第一和第二参考电流的晶体管的栅源电压的副本从而获得第一和第二副本栅源电压。积分电路可以被配置成用于对第一副本栅源电压和第二副本栅源电压之差求积分从而产生晶体管的估计阈值电压。
晶体管可以是PMOS晶体管，并且副本电路可以包括第一副本PMOS晶体管，第一副本PMOS晶体管具有耦接到第一电源电压的源极、耦接到第一节点的漏极、耦接到第二节点的栅极、以及耦合以接收本体偏置电压的本体。第二PMOS晶体管可以具有耦接到第二节点的漏极、耦接到第一节点的源极、和栅极。第一放大器可以具有耦接到第一节点的反相端子、耦接到第一电压的非反相端子、以及耦接到第二PMOS晶体管的栅极的输出端。第一和第二开关可以耦接到第二节点，第一开关由第一时钟控制，第二开关由第二时钟控制。第二电流源可以耦接到第一开关和接地之间，并且第一电流源可以耦接到第二开关和接地之间。PMOS晶体管的栅源电压变化的副本可以因此在第二节点处被反映。
采样保持电路可以包括具有耦接到第二节点的输入端和耦接到第三节点的输出端的缓冲器、和耦接到第三节点和第四节点之间的第四开关，该第四开关被配置成在第二时钟下闭合。第三开关可以耦接到第四节点和第一电压与第一电源电压总和的一半之间，该第三开关被配置成在第一时钟下闭合。第二电容器可以耦接到第四节点和第五节点之间，并且第一电容器可以耦接到第三节点和第五节点之间。第五开关可以耦接到第五节点和接地之间，该第五开关被配置成在第一时钟下闭合。第六开关可以耦接到第五节点和第六节点之间，该第六开关被配置成在第二时钟下闭合。
晶体管可以是NMOS晶体管，并且副本电路可以包括第一副本NMOS晶体管，该第一副本NMOS晶体管具有耦接到接地的源极、耦接到第一节点的漏极、耦接到第二节点的栅极、以及耦合以接收本体偏置电压的本体。第二NMOS晶体管可以具有耦接到第一节点的源极、耦接到第二节点的漏极、和栅极。第一放大器可以具有耦接到第一电压的非反相端子、耦接到第一节点的反相端子、以及耦接到第二NMOS晶体管的栅极的输出端。第一和第二开关可以耦接到第二节点，第一开关由第一时钟控制，第二开关由第二时钟控制。第一电流源可以耦接到第一电源电压和第二开关之间，并且第二电流源可以耦接到第一电源电压和第一开关之间。NMOS晶体管的栅源电压变化的副本可以在第二节点处被反映。
采样保持电路可以包括具有耦接到第二节点的输入端和耦接到第三节点的输出端的缓冲器、和耦接到第三节点和第四节点之间的第三开关，该第三开关被配置成在第一时钟下闭合。第四开关可以耦接到第四节点和第一电压的一半之间，该第四开关被配置成在第二时钟下闭合。第二电容器可以耦接到第四节点和第五节点之间，并且第一电容器可以耦接到第三节点和第五节点之间。第五开关可以耦接到第五节点和接地之间，该第五开关被配置成在第一时钟下闭合，并且第六开关可以耦接到第五节点和第六节点之间，该第六开关被配置成在第二时钟下闭合。
积分电路可以包括第二放大器，该第二放大器具有耦接到第六节点的反相端子、耦接到接地的非反相端子、以及耦接到第七节点的输出端。第三电容器可以耦接到第六节点和第七节点之间，并且第七开关可以耦接到第六节点和第七节点之间，该第七开关被配置成在第一时钟下闭合。晶体管的估计阈值电压可以因此在第N个节点处产生。
一个方法方面涉及包括以下各项的一种方法：估计晶体管的阈值电压，该阈值电压是在晶体管的栅极和晶体管的源极之间的电压，在该阈值电压以上电流在晶体管的漏极和晶体管的源极之间流动。该方法还可以包括将晶体管的阈值电压与参考阈值电压进行比较，并且根据比较信号产生对晶体管的本体进行偏置的本体偏置电压，本体偏置电压是当其被施加于晶体管的本体上时将阈值电压调整为等于参考阈值电压的电压。
估计晶体管的阈值电压可以包括对具有和晶体管相同的宽长比的副本晶体管的阈值电压进行测量。
电子设备的另一方面包括至少一个具有栅极、源极、漏极和本体以及本体偏置电路的晶体管。本体偏置电路被配置成用于估计该至少一个晶体管的阈值电压，该阈值电压是在栅极和源极之间的电压，在该阈值电压以上电流在漏极和源极之间流动，将该至少一个晶体管的阈值电压与参考阈值电压进行比较并且根据该比较产生对本体进行偏置的本体偏置电压，该本体偏置电压是当其被施加于本体上时将阈值电压调整为等于参考阈值电压的电压。
附图说明
图1是依照本披露的电子设备的示意性框图。
图1A是依照本披露的电子设备的可替代实施例的示意性框图。
图2是图1中的NMOS阈值发生器的详细示意图。
图3是图1中的PMOS阈值发生器的详细示意图。
图4是图1中的电子设备在操作中的时序图。
图5是示出了依照本披露的图1中的晶体管的阈值的交替的曲线图。
具体实施方式
以下将描述一个或多个实施例。这些所描述的实施例仅仅是如仅由所附权利要求书限定的实现技术的示例。此外，为了提供集中的描述，在本说明书中可以不描述实际实现方式的不相关特征。
首先参考图1，现在描述电子设备100。电子设备100是集成电路，并且包括两对CMOS晶体管T1、T2和T3、T4，以及用于对这些晶体管的本体进行偏置由此设置其阈值电压的本体偏置电路101。应当理解的是晶体管对T1、T2和T3、T4是为了简化而如此表示的，而电子设备100可以具有任何数量的晶体管对Tn-1、Tn。在电子设备100中的本体偏置电路101可以对任何数量的CMOS晶体管进行偏置。
本体偏置电路101包括PMOS阈值发生器102和NMOS阈值发生器104。量化器106耦接到PMOS阈值发生器102和NMOS阈值发生器104两者。可调偏置块108耦接到量化器106，并且耦接到晶体管T1、T2、T3、T4的本体。PMOS阈值发生器102在反馈回路中耦接到可调偏置块108的输出端，而NMOS阈值发生器104在反馈回路中耦接到可调偏置块108的另一输出端。
晶体管T1是使其源极耦接到第一电源Vdd、并且使其本体耦接到可调偏置块108的PMOS晶体管。晶体管T2是使其漏极耦接到晶体管T1的漏极、使其源极耦接到接地GND、并且使其本体耦接到可调偏置块108的NMOS晶体管。晶体管T1和T2的栅极耦接在一起。
晶体管T3是使其源极耦接到第一电源Vdd、并且使其本体耦接到可调偏置块108的PMOS晶体管。晶体管T4是使其漏极耦接到晶体管T3的漏极、使其源极耦接到GND、并且使其本体耦接到可调偏置块108的NMOS晶体管。晶体管T3和T4的栅极耦接在一起。
在操作中，PMOS阈值发生器102估计PMOS晶体管T1的阈值电压并产生对其进行指示的信号Pth。类似地，NMOS电压发生器104估计NMOS晶体管T2的阈值电压并产生对其进行指示的信号Nth。如果T3和T4具有与T1和T2相同的大小，则Pth和Vth是同等可适用的。然而，如果T3和T4不具有与T1和T2相同的大小，则Pth和Nth对T3和T4而言将不是精确的。
阈值电压是栅极和源极之间的电压，在该阈值电压以上电流在漏极和源极之间流动，并且该阈值电压是根据以下参数计算的：在当流过第一电流Ids1时的第一时刻的晶体管的栅源电压Vgs1、在当流过第二电流Ids2时的第二时刻的晶体管的栅源电压Vgs2、晶体管的漏源电压Vds(其对于第一时刻和第二时刻是通用的)、漏源电流Ids1、以及在第二时间段内的漏源电流Ids2。
漏源电流Ids1和Ids2可以按以下方式估计：
其中，UO是表面迁移率、COX是氧化物电容、Λ是沟道长度调制、Leff是有效MOS管长度、Weff是有效MOS管宽度、Vgs是栅极和源极之间的电压、Vds是漏极和源极之间的电压、和Vth是阈值电压。
针对每个晶体管T1、T2的阈值电压可以因此被估计为：
其中
量化器106接收PMOS晶体管T1的估计阈值电压Pth，将其与参考PMOS阈值电压VrefP进行比较，并基于以上比较为可调偏置块108产生第一控制信号。量化器106还接收NMOS晶体管T2的估计阈值电压Nth，将其与参考NMOS阈值电压VrefN进行比较，并基于以上比较为可调偏置块108产生第二控制信号。可调偏置块108响应于第一控制信号为晶体管T1和T3的本体产生PMOS偏置电压。可调偏置块108还响应于第二控制信号为晶体管T2和T4的本体产生NMOS偏置电压。应当理解的是如果T3和T4的大小与T1和T2不相同，偏置可以导致其阈值与T1和T2不相同(尽管在一些实例中这个阈值可能会足够接近)。
当PMOS晶体管T1、T3的估计阈值电压Pth大于参考PMOS阈值电压VrefP时，按照由量化器106所确定的输出，可调偏置块108对晶体管T1、T3的本体进行正向偏置。这通过将本体偏置电压设置为小于在晶体管T1、T3的源极处的电压来实现。当NMOS晶体管T2的估计阈值电压Nth大于参考NMOS阈值电压VrefN时，按照由量化器106所确定的输出，可调偏置块108对晶体管T2、T4的本体进行正向偏置。这通过将本体偏置电压设置为高于在晶体管T2、T4的源极处的电压来实现。
当PMOS晶体管T1的估计阈值电压Pth小于参考PMOS阈值电压VrefP时，按照由量化器106所确定的输出，可调偏置块108对晶体管T1、T3的本体进行反向偏置。这通过将本体偏置电压设置为大于在PMOS晶体管T1、T3的源极处的电压来实现。当NMOS晶体管T2的估计阈值电压Nth小于参考NMOS阈值电压VrefN时，按照由量化器106所确定的输出，可调偏置块108对晶体管T2、T4的本体进行反向偏置。这通过将本体偏置电压设置为小于在晶体管T2、T4的源极处的电压来实现。
量化器106分别确定估计阈值电压Nth和Pth与参考阈值电压VrefN和VrefP之间的差值，以产生施加于可调偏置块108的第一和第二信号。偏置信号Vpw或Vnw随后相应地增加或减小，这最终致使晶体管的阈值电压Vth(Vthp表示PMOS晶体管T1、T3的阈值电压；Vthn表示NMOS晶体管T2、T4的阈值电压)被调整以匹配参考阈值电压VrefN或VrefP。图5的时序图中示出了该过程。
由于PMOS晶体管T1、T3的本体是耦接在一起的，本体偏置电压因此致使其阈值电压在T1和T3大小相同的条件下相等。同样地，由于NMOS晶体管T2、T4的本体是耦接在一起的，本体偏置电压因此致使其阈值电压在T2和T4大小相同的条件下相等。在一些实例中，将PMOS晶体管T1、T3的阈值电压设置为等于NMOS晶体管T2、T4的阈值电压。可替代地，在一些实例中，将PMOS晶体管T1、T3的阈值电压设置为不同于NMOS晶体管T2、T4的阈值电压。
参考图2，现在将要描述NMOS阈值发生器104的结构和功能。该NMOS阈值发生器包括第一放大器201，该第一放大器具有耦接到第一节点N1的反相端子、耦接到第一电压V1的非反相端子、和输出端。第一副本NMOS晶体管MN1具有耦接到GND的源极、耦接到第一节点N1的漏极、耦接到第二节点N2的栅极、以及耦合以接收偏置信号Vpw的本体。第一副本NMOS晶体管MN1是NMOS晶体管T2、T4的副本，因为其具有相同的宽长比。第二NMOS晶体管MN2具有耦接到第一节点N1的源极、耦接到第二节点N2的漏极、和耦接到第一放大器201的输出端的栅极。
第一和第二开关S1、S2耦接到第二节点N2。第一电流源I1耦接到第一开关S1和第一电源电压Vdd之间，而第二电流源I2耦接到第二开关S2和第一电源电压Vdd之间。第一开关S1由第一时钟控制并传递从I1到MN2的漏极的电流，而第二开关S2由第二时钟/>控制并传递从I2到MN2的漏极的电流。
缓冲器202具有耦接到第二节点N2的输入端和耦接到第三节点N3的输出端。第三开关S3耦接到第三节点N3和第四节点N4之间。第三开关S3由第一时钟控制。第四开关S4耦接到第四节点N4和等于第一电压V1的一半的电压V1/2之间。第四开关由第二时钟/>控制。
第一电容器C1耦接到第三节点N3和第五节点N5之间。第二电容器C2耦接到第四节点N4和第五节点N5之间。第五开关S5耦接到第五节点N5和地GND之间。第五开关S5由第一时钟控制。第六开关S6耦接到第五节点N5和第六节点N6之间。第六开关S6由第二时钟/>控制。
第二放大器203具有耦接到第六节点N6的反相输入端、耦接到GND的非反相输入端、以及耦接到第七节点N7的输出端。第三电容器C3耦接到第六节点N6和第七节点N7之间。第七开关S7耦接到第六节点N6和第七节点N7之间。第七开关S7由第一时钟控制。采样保持块S/H具有耦接到第七节点S7的输入端、输出端Nth、并且其由第二时钟/>控制。
在操作中，放大器201和NMOS晶体管MN1、MN2组成控制副本NMOS晶体管MN1的栅源电压的反馈回路。电流I1和I2分别在时钟的断言处交替地流经副本NMOS晶体管MN1、MN2。实际上，在时钟/>的断言期间，开关S1闭合而S2断开，因此电流I1流经副本NMOS晶体管MN1、MN2，致使副本NMOS晶体管MN1的栅源电压以达到Vgs1。在时钟/>的断言期间，开关S2闭合而S1断开，因此电流I2将流经副本NMOS晶体管MN1、MN2，致使副本NMOS晶体管MN1的栅源电压以达到Vgs2。
如果施加在放大器201的非反相端子上的第一电压V1的值较低，则第一节点N1处的电压通过由放大器201和副本NMOS晶体管MN1、MN2组成的反馈回路后等于V1。在这个场景下，副本NMOS晶体管MN1工作在线性区并因此提供线性的电压-电流关系，而副本NMOS晶体管MN2工作在饱和区，这帮助对副本NMOS晶体管MN1的栅源电压进行动态调整。
在第一时钟的断言期间，电流I1能以数学的形式表示为：
其中，Vgs1(MN1)是当流过电流I1时MN1的栅源电压。
在第二时钟的断言期间，电流I2能以数学的形式表示为：
其中，Vgs2(MN1)是当流过电流I2时MN1的栅源电压。
因此，Vth能被减小为：
缓冲器201可以被认为是中间驱动级。采样保持电路是由放大器203、电容器C1-C3、和开关S3-S7形成的。在时钟的断言期间，开关S3、S5和S7闭合，而开关S4和S6断开。此外，在节点N7处的电压重置为接地Gnd，而节点N3和N4充电到电压Vgs1(MN1)。
在时钟的断言期间，开关S4和S6闭合，而开关S3、S5和S7断开。此外，在节点N3处的电压变为电压Vgs2(MN1)而在节点N4处的电压变为V1/2。通过电容器C2和C3将V1/2和Vgs1(MN1)之间的电压差值传送至节点N7，而通过电容器C1和C3将Vgs2(MN1)和Vgs1(MN1)之间的电压差值传送至节点N7。
因此节点N7(由于其处于放大器203的输出端可将其当做Vout)的电压为：
设置I1＝I0，I2＝I0*k，C1＝C0/(k-1)，C2＝C3＝C0，Vout能以数学的形式表示为：
因而，在时钟的断言期间，节点N7处的电压重置为接地Gnd，而在时钟/>的断言期间，节点N7处的电压充电到Vth。输出Nth是在/>下的采样保持输出，其中，/>表示与/>同相但具有更窄的时钟脉冲的时钟。输出Nth是副本NMOS晶体管MN1的阈值，并且因而是NMOS晶体管T2、T4的阈值的估计(图1)。图4中示出阐明以上描述的操作的时序图。
现在参考图3，现在将要描述PMOS阈值发生器102的结构和功能。PMOS阈值发生器102包括第一放大器301，该第一放大器具有耦接到第一节点N1的反相端子、耦接到第一电压V1的非反相端子、和输出端。第一副本PMOS晶体管MP1具有耦接到第一电源电压Vdd的源极、耦接到第一节点N1的漏极、耦接到第二节点N2的栅极、以及耦合以接收偏置信号Vnw的本体。第二PMOS晶体管MP2具有耦接到第一节点N1的源极、耦接到第二节点N2的漏极、和耦接到第一放大器301的输出端的栅极。副本PMOS晶体管MP1具有与PMOS晶体管T1、T3相同的长和宽。
第一和第二开关S1、S2耦接到第二节点N2。第一开关S1由第一时钟控制，而第二开关S2由第二时钟/>控制。第二电流源I2耦接到GND和第一开关S1之间。第一电流源I1耦接到GND和第二开关S2之间。
缓冲器302具有耦接到第二节点的输入端和耦接到第三节点N3的输出端。第四开关S4耦接到第三节点N3和第四节点N4之间。第四开关S4由第二时钟控制。第三开关S3耦接到第四节点N4和电压(Vdd+V1)/2之间，该电压(Vdd+V1)/2等于第一电源电压Vdd与第一电压V1的和一半。第四开关S4由第二时钟控制。
第二电容器C2耦接到第四节点N4和第五节点N5之间。第一电容器C1耦接到第三节点N3和第五节点N5之间。第五开关S5耦接到第五节点N5和GND之间。第五开关S5由第一时钟控制。第六开关S6耦接到第五节点N5和第六节点N6之间。第六开S6关由第二时钟/>控制。
第二放大器302具有耦接到第六节点N6的反相端子、耦接到GND的非反相端子、以及耦接到第七节点N7的输出端。第三电容器C3耦接到第六节点N6和第七节点N7之间。第七开关S7耦接到第六节点N6和第七节点N7之间。第七开关S7由第一时钟控制。采样保持电路S/H具有耦接到第七节点N7的输入端、输出端Pth、并且由第二时钟/>控制。
再次参考图1，量化器106具有耦接到输出端Pth的第三输入端、耦接到参考阈值电压VrefP的第四输入端、和输出端。偏置调整电路108具有耦接到量化器的输出端的输入端、和耦接到PMOS晶体管T1、T3本体的输出端。
在操作中，在时钟的断言期间，电流I2能以数学的形式表示为：
在时钟的断言期间，电流I1能以数学的形式表示为：
因此，Vth能被减小为：
在时钟的断言期间，电流I2流经副本PMOS晶体管MP1和MP2，并因此副本PMOS晶体管MP1的相应的栅极电压为Vg2(MP1)，而节点N7处的电压重置为接地Gnd。在时钟/>的断言期间，电流I1流经副本PMOS晶体管MP1和MP2，并因此副本PMOS晶体管MP1的栅极电压为Vg1(MP1)。在节点N7处的电压(由于其为在放大器303的输出端的电压可将其称为Vout)于是为：
设置I1＝I0，I2＝I0*k，C1＝C0/(k-1)，C2＝C3＝C0，Vout然后能被计算为：
因此，Vout能被表示为：
输出Pth是在下的采样保持输出，其中，/>表示与/>相同的时钟相但具有更窄的时钟脉冲。输出Pth是副本PMOS晶体管MP1的阈值，并且因而是PMOS晶体管T1、T3的估计阈值(图1)。
应当认识到在一些实例中，可能令人期望的是针对不同的晶体管具有单独地可设置的阈值。在这样一个实例中，针对不同的晶体管或不同的晶体管集合可以有不同的本体偏置电路。现在将参见图1A描述这样一个实施例。
图1A中所示的是电子设备100A。电子设备100A包括如上所述的晶体管T1、T2以及针对晶体管T1、T2起如上所述作用的本体偏置电路101。此外，电子设备100A包括晶体管T5、T6和附加本体偏置电路101A，该附加本体偏置电路用于估计晶体管T5、T6的阈值且用于对其本体进行偏置以将晶体管T5、T6的阈值设置在期望的标准。
附加本体偏置电路101A包括PMOS阈值发生器102A和NMOS阈值发生器104A。量化器106A耦接到PMOS阈值发生器102A和NMOS阈值发生器104A两者。可调偏置块108A耦接到量化器106A，并且耦接到晶体管T5、T6的本体。PMOS阈值发生器102A在反馈回路中耦接到可调偏置块108A的输出端，而NMOS阈值发生器104A在反馈回路中耦接到可调偏置块108A的另一输出端。
晶体管T5是使其源极耦接到第一电源Vdd、并且使其本体耦接到附加可调偏置块108A的PMOS晶体管。晶体管T6是使其漏极耦接到晶体管T5的漏极、使其源极耦接到接地GND、并且使其本体耦接到可调偏置块108A的NMOS晶体管。晶体管T5和T6的栅极耦接在一起。
在操作中，附加本体偏置电路101A起本体偏置电路101所起的作用。PMOS阈值发生器102A估计PMOS晶体管T5的阈值电压，并产生对其进行指示的信号Pth2。类似地，NMOS电压发生器104A估计NMOS晶体管T6的阈值电压，并产生对其进行指示的信号Nth2。
当PMOS晶体管T5的估计阈值电压Pth2大于参考PMOS阈值电压VrefP2时，按照由量化器106A所确定的输出，可调偏置块108A对晶体管T5的本体进行正向偏置。这通过将本体偏置电压设置为小于在晶体管T5的源极处的电压来实现。当NMOS晶体管T6的估计阈值电压Nth2大于参考NMOS阈值电压VrefN2时，按照由量化器106A所确定的输出，可调偏置块108A对晶体管T6的本体进行正向偏置。这通过将本体偏置电压设置为高于在晶体管T6的源极处的电压来实现。
当PMOS晶体管T5的估计阈值电压Pth2小于参考PMOS阈值电压VrefP2时，按照由量化器106A所确定的输出，可调偏置块108A对晶体管T5的本体进行反向偏置。这通过将本体偏置电压设置为大于在PMOS晶体管T5的源极处的电压来实现。当NMOS晶体管T6的估计阈值电压Nth2小于参考NMOS阈值电压VrefN2时，按照由量化器106A所确定的输出，可调偏置块108A对晶体管T6的本体进行反向偏置。这通过将本体偏置电压设置为小于在晶体管T2、T4的源极处的电压来实现。
量化器106A分别确定估计阈值电压Nth2和Pth2与参考阈值电压VrefN2和VrefP2之间的差值，以产生施加于可调偏置块108A第一和第二信号。偏置信号Vpw2或Vnw2随后相应地增加或减小，这最终致使晶体管的阈值电压Vth(Vthp表示PMOS晶体管T5的阈值电压；Vthn表示NMOS晶体管T6的阈值电压)被调整以匹配参考阈值电压VrefN2或VrefP2。
本体偏置电路101A进一步的实施细节与以上描述的关于本体偏置电路101相同且此处不需要进一步的描述。
尽管相对于有限数量的实施例描述了本披露，但是受益于本披露的本领域普通技术人员将认识到可以设想不偏离在此所披露的本披露的范围的其他实施例。因此，本披露的范围应当仅由所附权利要求书限定。

Claims (24)

1.一种电子设备，包括：
具有一个本体的一个晶体管；
一个本体偏置电路，包括：
一个阈值估计电路，该阈值估计电路被配置成用于估计该晶体管的一个阈值电压，
一个比较电路，该比较电路被配置成用于将该晶体管的该阈值电压与一个参考阈值电压进行比较并基于此产生一个比较信号；
一个偏置调整电路，该偏置调整电路被配置成用于根据该比较信号产生一个对该晶体管的该本体进行偏置的本体偏置电压，该本体偏置电压是当其被施加于该晶体管的该本体上时将其阈值电压调整为等于该参考阈值电压的一个电压，
其中该阈值估计电路包括：
一个副本电路，该副本电路被配置成用于接收该本体偏置电压作为反馈并产生该晶体管的一个栅源电压的一个副本；
一个采样保持电路，该采样保持电路被配置成用于存储响应于第一时钟和第二时钟以及第一参考电流和第二参考电流的该晶体管的该栅源电压的该副本从而获得第一副本栅源电压和第二副本栅源电压；以及
一个积分电路，该积分电路被配置成用于对该第一副本栅源电压和该第二副本栅源电压之差求积分从而产生该晶体管的估计阈值电压。
2.如权利要求1所述的电子设备，其中，该偏置调整电路响应于指示该阈值电压大于该参考阈值电压的该比较信号对该晶体管的该本体进行正向偏置。
3.如权利要求2所述的电子设备，其中，该晶体管包括具有一个源极和一个本体的一个PMOS晶体管；并且其中，该偏置调整电路通过将该本体偏置电压设置成小于在该PMOS晶体管的该源极处的一个电压从而对该PMOS晶体管的该本体进行正向偏置。
4.如权利要求2所述的电子设备，其中，该晶体管包括具有一个源极和一个本体的一个NMOS晶体管；并且其中，该偏置调整电路通过将该本体偏置电压设置成高于在该源极处的一个电压从而对该NMOS晶体管的该本体进行正向偏置。
5.如权利要求1所述的电子设备，其中，该偏置调整电路响应于指示该阈值电压小于该参考阈值电压的该比较信号对该晶体管的该本体进行反向偏置。
6.如权利要求5所述的电子设备，其中，该晶体管包括具有一个源极和一个本体的一个PMOS晶体管；并且其中，该偏置调整电路通过将该本体偏置电压设置成高于在该源极处的一个电压从而对该PMOS晶体管的该本体进行反向偏置。
7.如权利要求5所述的电子设备，其中，该晶体管包括一个NMOS晶体管；并且其中，该偏置调整电路通过将该本体偏置电压设置成小于在该NMOS晶体管的源极处的一个电压从而对该本体进行反向偏置。
8.如权利要求1所述的电子设备，该电子设备进一步包括具有一个本体的一个附加晶体管、以及被配置成用于估计该附加晶体管的一个阈值电压的一个附加阈值估计电路；其中，该比较电路被配置成用于将该附加晶体管的该阈值电压与一个附加参考阈值电压进行比较并基于此产生一个附加比较信号；并且其中，该偏置调整电路还被配置成用于根据该附加比较信号产生对该附加晶体管的该本体进行偏置的一个附加本体偏置电压，该附加本体偏置电压是当其被施加于该附加晶体管的该本体上时将其阈值电压调整为等于该附加参考阈值电压的一个电压。
9.如权利要求8所述的电子设备，其中，该偏置调整电路产生该本体偏置电压和该附加本体偏置电压，这样使得该晶体管和该附加晶体管的阈值电压相等。
10.如权利要求8所述的电子设备，其中，该偏置调整电路产生该本体偏置电压和该附加本体偏置电压，这样使得该晶体管和该附加晶体管的阈值电压不相等。
11.如权利要求1所述的电子设备，其中，该晶体管包括一个PMOS晶体管；并且其中，该副本电路包括：
一个第一副本PMOS晶体管，该第一副本PMOS晶体管具有耦接到一个第一电源电压的一个源极、耦接到一个第一节点的一个漏极、耦接到一个第二节点的一个栅极、以及耦合以接收该本体偏置电压的一个本体；
一个第二PMOS晶体管，该第二PMOS晶体管具有耦接到该第一节点的一个源极、耦接到该第二节点的一个漏极、以及一个栅极；
一个第一放大器，该第一放大器具有耦接到该第一节点的一个反相端子、耦接到一个第一电压的一个非反相端子、以及耦接到该第二PMOS晶体管的该栅极的一个输出端；
耦接到该第二节点的第一开关和第二开关，该第一开关由该第一时钟控制，该第二开关由该第二时钟控制；
耦接到该第一开关和接地之间的一个第二电流源；以及
耦接到该第二开关和接地之间的一个第一电流源；
其中，该PMOS晶体管的该栅源电压变化的副本在该第二节点处被反映。
12.如权利要求11所述的电子设备，其中，该采样保持电路包括：
具有耦接到该第二节点的一个输入端和耦接到一个第三节点的一个输出端的一个缓冲器；
耦接到该第三节点和一个第四节点之间的一个第四开关，该第四开关被配置成在该第二时钟下闭合；
耦接到该第四节点和该第一电压与该第一电源电压总和的一半之间的一个第三开关，该第三开关被配置成在该第一时钟下闭合；
耦接到该第四节点和一个第五节点之间的一个第二电容器；
耦接到该第三节点和该第五节点之间的一个第一电容器；
耦接到该第五节点和接地之间的一个第五开关，该第五开关被配置成在该第一时钟下闭合；以及
耦接到该第五节点和一个第六节点之间的一个第六开关，该第六开关被配置成在该第二时钟下闭合。
13.如权利要求1所述的电子设备，其中，该晶体管包括一个NMOS晶体管；并且其中，该副本电路包括：
一个第一副本NMOS晶体管，该第一副本NMOS晶体管具有耦接到接地的一个源极、耦接到一个第一节点的一个漏极、耦接到一个第二节点的一个栅极、以及耦合以接收该本体偏置电压的一个本体；
一个第二NMOS晶体管，该第二NMOS晶体管具有耦接到该第一节点的一个源极、耦接到该第二节点的一个漏极、以及一个栅极；
一个第一放大器，该第一放大器具有耦接到一个第一电压的一个非反相端子、耦接到该第一节点的一个反相端子、以及耦接到该第二NMOS晶体管的该栅极的一个输出端；
耦接到该第二节点的第一开关和第二开关，该第一开关由一个第一时钟控制，该第二开关由与该第一时钟反相的一个第二时钟控制；
耦接到一个第一电源电压和该第二开关之间的一个第一电流源；以及
耦接到该第一电源电压和该第一开关之间的一个第二电流源；
其中，该NMOS晶体管的该栅源电压的该副本在该第二节点处被反映。
14.如权利要求13所述的电子设备，其中，该采样保持电路包括：
具有耦接到该第二节点的一个输入端和耦接到一个第三节点的一个输出端的一个缓冲器；
耦接到该第三节点和一个第四节点之间的一个第三开关，该第三开关被配置成在该第一时钟下闭合；
耦接到该第四节点和该第一电压的一半之间的一个第四开关，该第四开关被配置成在该第二时钟下闭合；
耦接到该第四节点和一个第五节点之间的一个第二电容器；
耦接到该第三节点和该第五节点之间的一个第一电容器；
耦接到该第五节点和接地之间的一个第五开关，该第五开关被配置成在该第一时钟下闭合；以及
耦接到该第五节点和一个第六节点之间的一个第六开关，该第六开关被配置成在该第二时钟下闭合。
15.如权利要求14所述的电子设备，其中，该积分电路包括：
一个第二放大器，该第二放大器具有耦接到该第六节点的一个反相端子、耦接到第二电源电压的一个非反相端子、以及耦接到一个第七节点的一个输出端；
耦接到该第六节点和该第七节点之间的一个第三电容器；以及
耦接到该第六节点和该第七节点之间的一个第七开关，该第七开关被配置成在该第一时钟下闭合；
其中，该晶体管的估计阈值电压在该第七节点处产生。
16.如权利要求1所述的电子设备，进一步包括：
一个附加晶体管；
一个附加本体偏置电路，包括：
一个附加阈值估计电路，该附加阈值估计电路被配置成用于估计该附加晶体管的一个阈值电压，
一个附加比较电路，该附加比较电路被配置成用于将该附加晶体管的该阈值电压与一个附加参考阈值电压进行比较并基于此产生一个附加比较信号；
一个附加偏置调整电路，该附加偏置调整电路被配置成用于根据该附加比较信号产生对该附加晶体管的该本体进行偏置的一个附加本体偏置电压，该附加本体偏置电压是当其被施加于该附加晶体管的该本体上时将其阈值电压调整为等于该附加参考阈值电压的一个电压。
17.一种用于晶体管的本体偏置的方法，包括：
估计一个晶体管的一个阈值电压，该阈值电压是在该晶体管的一个栅极和该晶体管的一个源极之间的一个电压，在该晶体管的该栅极和该晶体管的该源极之间的电压在该阈值电压以上时，电流在该晶体管的一个漏极和该晶体管的该源极之间流动；
将该晶体管的该阈值电压与一个参考阈值电压进行比较；
根据该比较产生对该晶体管的本体进行偏置的一个本体偏置电压，该本体偏置电压是当其被施加于该晶体管的该本体上时将该阈值电压调整为等于该参考阈值电压的一个电压，
其中估计该晶体管的该阈值电压包括：
根据该本体偏置电压产生该晶体管的一个栅源电压的一个副本；
存储响应于第一时钟和第二时钟以及第一参考电流和第二参考电流的该晶体管的该栅源电压的该副本，获得第一副本栅源电压和第二副本栅源电压；以及
对该第一副本栅源电压和该第二副本栅源电压之差求积分从而产生该晶体管的估计阈值电压。
18.如权利要求17所述的方法，其中，估计该晶体管的该阈值电压包括对一个副本晶体管的一个阈值电压进行测量，该副本晶体管具有与该晶体管相同的宽长比。
19.如权利要求17所述的方法，其中，响应于指示该阈值电压大于该参考阈值电压的该比较，产生该本体偏置电压从而对该晶体管的该本体进行正向偏置。
20.如权利要求17所述的方法，其中，响应于指示该阈值电压小于该参考阈值电压的该比较，产生该本体偏置电压从而对该晶体管的该本体进行反向偏置。
21.一种电子设备，包括：
至少一个晶体管，其包括一个栅极、一个源极、一个漏极和一个本体；
一个本体偏置电路，其被配置成用于：
估计该至少一个晶体管的一个阈值电压，该阈值电压是在该栅极和该源极之间的一个电压，在该晶体管的该栅极和该晶体管的该源极之间的电压在该阈值电压以上时，电流在该漏极和该源极之间流动，
将该至少一个晶体管的该阈值电压与一个参考阈值电压进行比较，
根据该比较产生对该本体进行偏置的一个本体偏置电压，该本体偏置电压是当其被施加于该本体上时将该阈值电压调整为等于该参考阈值电压的一个电压，
其中该本体偏置电路被配置成通过以下操作估计该至少一个晶体管的该阈值电压：
根据该本体偏置电压产生该至少一个晶体管的一个栅源电压的一个副本；
存储响应于第一时钟和第二时钟以及第一参考电流和第二参考电流的该至少一个晶体管的该栅源电压的该副本，获得第一副本栅源电压和第二副本栅源电压；以及
对该第一副本栅源电压和该第二副本栅源电压之差求积分从而产生该至少一个晶体管的估计阈值电压。
22.如权利要求21所述的电子设备，其中，该本体偏置电路通过对一个副本晶体管的一个阈值电压进行测量来估计该至少一个晶体管的该阈值电压，该副本晶体管具有与该至少一个晶体管相同的宽长比。
23.如权利要求21所述的电子设备，其中，该本体偏置电路响应于指示该阈值电压大于该参考阈值电压的该比较产生该本体偏置电压从而对该至少一个晶体管的该本体进行正向偏置。
24.如权利要求21所述的电子设备，其中，该本体偏置电路响应于指示该阈值电压小于该参考阈值电压的该比较产生该本体偏置电压从而对该至少一个晶体管的该本体进行反向偏置。
CN201510472776.8A 2015-08-04 2015-08-04 用于mos的自适应本体偏置的动态阈值发生器 Active CN106712754B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510472776.8A CN106712754B (zh) 2015-08-04 2015-08-04 用于mos的自适应本体偏置的动态阈值发生器
US14/825,267 US9667138B2 (en) 2015-08-04 2015-08-13 Dynamic threshold generator for use in adaptive body biasing of a MOS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510472776.8A CN106712754B (zh) 2015-08-04 2015-08-04 用于mos的自适应本体偏置的动态阈值发生器

Publications (2)

Publication Number Publication Date
CN106712754A CN106712754A (zh) 2017-05-24
CN106712754B true CN106712754B (zh) 2023-10-20

Family

ID=58053525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510472776.8A Active CN106712754B (zh) 2015-08-04 2015-08-04 用于mos的自适应本体偏置的动态阈值发生器

Country Status (2)

Country Link
US (1) US9667138B2 (zh)
CN (1) CN106712754B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10466731B2 (en) 2016-01-27 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Two-transistor bandgap reference circuit and FinFET device suited for same
US10571939B2 (en) * 2017-09-29 2020-02-25 Arm Limited Configuration of voltage regulation circuitry
CN111448613A (zh) * 2017-12-12 2020-07-24 索尼半导体解决方案公司 半导体电路和半导体电路***
US10224922B1 (en) * 2018-04-04 2019-03-05 Stmicroelectronics International N.V. Biasing cascode transistor of an output buffer circuit for operation over a wide range of supply voltages
CN108766329B (zh) * 2018-05-31 2021-08-17 信利（惠州）智能显示有限公司 阈值电压监测方法及监测设备
KR102610062B1 (ko) * 2019-04-15 2023-12-06 에스케이하이닉스 주식회사 전압 생성기 및 이를 이용하는 반도체 장치 및 반도체 시스템
CN212413136U (zh) * 2020-01-13 2021-01-26 神盾股份有限公司 信号处理电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397934A (en) * 1993-04-05 1995-03-14 National Semiconductor Corporation Apparatus and method for adjusting the threshold voltage of MOS transistors
US6313691B1 (en) * 1999-02-17 2001-11-06 Elbrus International Limited Method and apparatus for adjusting the static thresholds of CMOS circuits
CN101540586A (zh) * 2008-03-20 2009-09-23 联发科技股份有限公司 运算放大器、独立于温度的***与带隙参考电路
CN102170229A (zh) * 2010-12-31 2011-08-31 东南大学 一种可配置阈值电压平衡电路
CN104571239A (zh) * 2013-10-25 2015-04-29 意法半导体研发(深圳)有限公司 一种生成直流偏置的装置和方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3135859B2 (ja) * 1997-04-11 2001-02-19 株式会社リコー 基板バイアス回路
JP3626043B2 (ja) * 1999-08-10 2005-03-02 沖電気工業株式会社 演算増幅器
US6784744B2 (en) * 2001-09-27 2004-08-31 Powerq Technologies, Inc. Amplifier circuits and methods
ATE405992T1 (de) * 2004-09-07 2008-09-15 Alcatel Lucent Analog/digital-wandler mit einstellbaren schwellwerten
US7173457B2 (en) * 2005-01-31 2007-02-06 Kabushiki Kaisha Toshiba Silicon-on-insulator sense amplifier for memory cell
JP2010114877A (ja) * 2008-10-06 2010-05-20 Panasonic Corp 演算増幅回路及び表示装置
US8912855B2 (en) * 2012-02-08 2014-12-16 Mediatek Inc. Relaxation oscillator
CN103248208B (zh) * 2013-05-29 2015-07-08 成都芯源***有限公司 开关电源转换电路、充电电流源及其控制方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397934A (en) * 1993-04-05 1995-03-14 National Semiconductor Corporation Apparatus and method for adjusting the threshold voltage of MOS transistors
US6313691B1 (en) * 1999-02-17 2001-11-06 Elbrus International Limited Method and apparatus for adjusting the static thresholds of CMOS circuits
CN101540586A (zh) * 2008-03-20 2009-09-23 联发科技股份有限公司 运算放大器、独立于温度的***与带隙参考电路
CN102170229A (zh) * 2010-12-31 2011-08-31 东南大学 一种可配置阈值电压平衡电路
CN104571239A (zh) * 2013-10-25 2015-04-29 意法半导体研发(深圳)有限公司 一种生成直流偏置的装置和方法

Also Published As

Publication number Publication date
CN106712754A (zh) 2017-05-24
US20170040889A1 (en) 2017-02-09
US9667138B2 (en) 2017-05-30

Similar Documents

Publication Publication Date Title
CN106712754B (zh) 用于mos的自适应本体偏置的动态阈值发生器
US7176740B2 (en) Level conversion circuit
US7893766B1 (en) Adaptive common mode bias for differential amplifier input circuits
US8836413B2 (en) Low-power resistor-less voltage reference circuit
US9240758B2 (en) Voltage regulator and method of regulating voltage
US7236023B2 (en) Apparatus and methods for adaptive trip point detection
US7057444B2 (en) Amplifier with accurate built-in threshold
EP3584667B1 (en) Low temperature drift reference voltage circuit
CN105099368B (zh) 振荡电路、电流生成电路以及振荡方法
CN106961266B (zh) 电源开启重置电路
US7863969B2 (en) Power supply voltage dropping circuit using an N-channel transistor output stage
Ha et al. A fast response integrated current-sensing circuit for peak-current-mode buck regulator
CN112730958B (zh) 一种电压过冲检测电路
US11237585B2 (en) Self-biased current trimmer with digital scaling input
CN205249165U (zh) 电子设备
US7397265B2 (en) MOS transistor characteristic detection apparatus and CMOS circuit characteristic automatic adjustment apparatus
KR100836900B1 (ko) 전류 감지 회로
JP2011188361A (ja) パワーオンリセット回路
KR20080003048A (ko) 기준 전압 발생 회로
JP5361922B2 (ja) 電流源回路のための電流補正回路
CN112351553B (zh) 电路、用于生成脉宽调制输出信号的方法以及控制***
US20230106646A1 (en) Semiconductor device, power-on reset circuit, and control method of semiconductor device
JP6371713B2 (ja) 定電圧装置及び基準電圧生成回路
Toledo et al. A novel supply-independent biasing scheme for use in CMOS voltage reference
KR20120070056A (ko) 피모스 트랜지스터 저항

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 5 / F East B501, South B502, North B503, 6th floor, block B, TCL Industrial Research Institute building, No. 006, Gaoxin South 1st Road, Nanshan District, Shenzhen City, Guangdong Province

Applicant after: STMicroelectronics (Shenzhen) R&D Co.,Ltd.

Address before: 518057, 4/5 building, B block, South SKYWORTH building, South Zone, Shenzhen hi tech Zone, Nanshan District science and Technology Park, Guangdong, China

Applicant before: STMicroelectronics (Shenzhen) R&D Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant