JP3481896B2 - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JP3481896B2 JP3481896B2 JP32714999A JP32714999A JP3481896B2 JP 3481896 B2 JP3481896 B2 JP 3481896B2 JP 32714999 A JP32714999 A JP 32714999A JP 32714999 A JP32714999 A JP 32714999A JP 3481896 B2 JP3481896 B2 JP 3481896B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- channel mos
- drain
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、定電圧回路に関
し、特に、カレントミラー回路を有する定電流源回路と
ダイオードクランプ回路とを接続した定電圧回路に関す
る。
し、特に、カレントミラー回路を有する定電流源回路と
ダイオードクランプ回路とを接続した定電圧回路に関す
る。
【０００２】
【従来の技術】定電圧回路は、一定の電圧値が維持され
た安定的な出力電圧の供給が求められる。しかし、外気
温等の環境要因や、定電圧回路を構成する半導体素子の
形成素材が有する電気的特性等により、その安定性が阻
害されることがある。この半導体素子の電気的特性、特
に温度特性による影響を抑制して、安定した出力電圧を
得るべく、回路構成などによる種々の改良がなされてい
る。
た安定的な出力電圧の供給が求められる。しかし、外気
温等の環境要因や、定電圧回路を構成する半導体素子の
形成素材が有する電気的特性等により、その安定性が阻
害されることがある。この半導体素子の電気的特性、特
に温度特性による影響を抑制して、安定した出力電圧を
得るべく、回路構成などによる種々の改良がなされてい
る。
【０００３】この外部温度による影響を抑制して安定し
た出力電圧を供給する従来の定電圧回路の一例について
図４、図５を参照して説明する。図４に示すように、従
来の定電圧回路は、基準電圧源であるバンドギャップレ
ギュレータ回路（ＢＧＲ回路）１００と、正相入力２１
０がＢＧＲ回路１００の出力に接続されたＡＭＰ２００
と、ゲートがＡＭＰ２００の出力に接続されるととも
に、ドレインが電源電圧に接続されたｎチャネルＭＯＳ
トランジスタＮｏ１と、分圧抵抗Ｒ３及びＲ４とにより
構成される。
た出力電圧を供給する従来の定電圧回路の一例について
図４、図５を参照して説明する。図４に示すように、従
来の定電圧回路は、基準電圧源であるバンドギャップレ
ギュレータ回路（ＢＧＲ回路）１００と、正相入力２１
０がＢＧＲ回路１００の出力に接続されたＡＭＰ２００
と、ゲートがＡＭＰ２００の出力に接続されるととも
に、ドレインが電源電圧に接続されたｎチャネルＭＯＳ
トランジスタＮｏ１と、分圧抵抗Ｒ３及びＲ４とにより
構成される。
【０００４】ここで、ＢＧＲ回路１００は、基準電流源
１１０と出力段１２０とを有し、基準電流源１１０は、
カレントミラー回路を構成するＭＯＳトランジスタＰ１
及びＰ２と、他のカレントミラー回路を構成するＭＯＳ
トランジスタＮ１及びＮ２と、ダイオードＤ１及びＤ２
と抵抗Ｒ１とを有し、出力段１２０は、ＭＯＳトランジ
スタＰ３と抵抗Ｒ２とダイオードＤ３とを有する構成に
なっている。
１１０と出力段１２０とを有し、基準電流源１１０は、
カレントミラー回路を構成するＭＯＳトランジスタＰ１
及びＰ２と、他のカレントミラー回路を構成するＭＯＳ
トランジスタＮ１及びＮ２と、ダイオードＤ１及びＤ２
と抵抗Ｒ１とを有し、出力段１２０は、ＭＯＳトランジ
スタＰ３と抵抗Ｒ２とダイオードＤ３とを有する構成に
なっている。
【０００５】このような構成により定電圧回路の出力電
圧Ｖｏｕｔは、以下のように決められる。まず、ＢＧＲ
回路１００の出力電圧ＢＧＲ＿ＲＥＦは、ボルツマン定
数をｋ、絶対温度をＴ、電子の電荷量をｑ、ダイオード
Ｄ１及びＤ２のジャンクション面積ＡをそれぞれＡ（Ｄ
１）及びＡ（Ｄ２）、ダイオードＤ３の順方向電圧をＶ
Ｆとすると、 ＢＧＲ＿ＲＥＦ＝（Ｒ２／Ｒ１）・（ｋＴ／ｑ）・logｎ｛Ａ（Ｄ２）／Ａ（ Ｄ１）｝＋ＶＦ（Ｄ３） ・・・（１） で表わされる。
圧Ｖｏｕｔは、以下のように決められる。まず、ＢＧＲ
回路１００の出力電圧ＢＧＲ＿ＲＥＦは、ボルツマン定
数をｋ、絶対温度をＴ、電子の電荷量をｑ、ダイオード
Ｄ１及びＤ２のジャンクション面積ＡをそれぞれＡ（Ｄ
１）及びＡ（Ｄ２）、ダイオードＤ３の順方向電圧をＶ
Ｆとすると、 ＢＧＲ＿ＲＥＦ＝（Ｒ２／Ｒ１）・（ｋＴ／ｑ）・logｎ｛Ａ（Ｄ２）／Ａ（ Ｄ１）｝＋ＶＦ（Ｄ３） ・・・（１） で表わされる。
【０００６】この出力電圧ＢＧＲ＿ＲＥＦから低電圧出
力ＶｏｕｔＬを得るには、図４に示すように、分圧抵抗
Ｒ３とＲ４との間にＶｏｕｔ端子を接続することで、 ＶｏｕｔＬ＝｛Ｒ４／（Ｒ３＋Ｒ４）｝・ＢＧＲ＿ＲＥＦ ・・・（２） を用いて算出された電圧値として得ることができる。
力ＶｏｕｔＬを得るには、図４に示すように、分圧抵抗
Ｒ３とＲ４との間にＶｏｕｔ端子を接続することで、 ＶｏｕｔＬ＝｛Ｒ４／（Ｒ３＋Ｒ４）｝・ＢＧＲ＿ＲＥＦ ・・・（２） を用いて算出された電圧値として得ることができる。
【０００７】一方、高電圧出力ＶｏｕｔＨを得るには、
図５に示すように分圧抵抗Ｒ３とＲ４との間とＡＭＰ２
００の負相入力２２０とを接続し、ＡＭＰ２００の出力
端子に接続されたＭＯＳトランジスタＮｏ１のソースと
抵抗Ｒ３との間に出力端子Ｖｏｕｔを接続することによ
り、 ＶｏｕｔＨ＝｛（Ｒ３＋Ｒ４）／Ｒ４｝・ＢＧＲ＿ＲＥＦ ・・・（３） を用いて算出された電圧値として得ることができる。
図５に示すように分圧抵抗Ｒ３とＲ４との間とＡＭＰ２
００の負相入力２２０とを接続し、ＡＭＰ２００の出力
端子に接続されたＭＯＳトランジスタＮｏ１のソースと
抵抗Ｒ３との間に出力端子Ｖｏｕｔを接続することによ
り、 ＶｏｕｔＨ＝｛（Ｒ３＋Ｒ４）／Ｒ４｝・ＢＧＲ＿ＲＥＦ ・・・（３） を用いて算出された電圧値として得ることができる。
【０００８】このように、ＡＭＰ２００の帰還増幅特性
を利用して、変動する電圧を一定値に集束させることに
より、外部温度に影響されずに一定の出力電圧を供給す
ることができる。
を利用して、変動する電圧を一定値に集束させることに
より、外部温度に影響されずに一定の出力電圧を供給す
ることができる。
【０００９】また、外部環境温度等に影響されず安定し
た基板電位を供給可能な他の従来技術の一例が、特開平
８−２７２４６７号公報に基板電位発生回路として開示
されている。
た基板電位を供給可能な他の従来技術の一例が、特開平
８−２７２４６７号公報に基板電位発生回路として開示
されている。
【００１０】この公報に開示の基板電位発生回路におい
ては、図６に示すように、ゲート電位制御回路３１０及
びｐチャネルＭＯＳトランジスタ３２０から構成される
定電流源３３０の出力電流が、ｐチャネルＭＯＳトラン
ジスタ３１１のサブスレショルドスイング値及び抵抗３
１２の値により決定される。また、リング発振回路４０
０の動作を制御する信号ｏｕｔ１は、上記出力電流の流
れるｎチャネルＭＯＳトランジスタ３０１、３０２、３
０３の閾値の和に相当する所定電位でスイッチングされ
る。
ては、図６に示すように、ゲート電位制御回路３１０及
びｐチャネルＭＯＳトランジスタ３２０から構成される
定電流源３３０の出力電流が、ｐチャネルＭＯＳトラン
ジスタ３１１のサブスレショルドスイング値及び抵抗３
１２の値により決定される。また、リング発振回路４０
０の動作を制御する信号ｏｕｔ１は、上記出力電流の流
れるｎチャネルＭＯＳトランジスタ３０１、３０２、３
０３の閾値の和に相当する所定電位でスイッチングされ
る。
【００１１】上記出力電流は、電源電圧依存性がなく、
温度に比例して増加するので、所定電位は電源電圧に依
存せず、また、出力電流値および閾値の温度特性が互い
にキャンセルするため温度依存性も小さい。したがっ
て、外部動作条件の変動に影響を受けにくい安定な基板
電位の制御が可能である。
温度に比例して増加するので、所定電位は電源電圧に依
存せず、また、出力電流値および閾値の温度特性が互い
にキャンセルするため温度依存性も小さい。したがっ
て、外部動作条件の変動に影響を受けにくい安定な基板
電位の制御が可能である。
【００１２】
【発明が解決しようとする課題】しかしながら、図４に
示すようなＢＧＲ回路を用いた従来の定電圧回路におい
ては、ＡＭＰ２００や分圧抵抗Ｒ３及びＲ４などを用い
るためレイアウト占有面積が大きくなっていた。
示すようなＢＧＲ回路を用いた従来の定電圧回路におい
ては、ＡＭＰ２００や分圧抵抗Ｒ３及びＲ４などを用い
るためレイアウト占有面積が大きくなっていた。
【００１３】また、特開平８−２７２４６７号公報に記
載の基板電位発生回路においては、基板電位レベル検出
回路３００の出力電圧ｏｕｔ１は定電圧出力ではなく、
「Ｈ」、「Ｌ」のスイッチングとして機能している。す
なわち、ＭＯＳトランジスタ３０１のドレイン・ソース
間の電圧を決めるためにＭＯＳトランジスタ３０２及び
３０３を接続することにより、ＭＯＳトランジスタ３０
３のソースにかかる基板電位ＶＢＢが変動したときに、
ＭＯＳトランジスタ３０１のドレイン・ソース間の電圧
を変化させて、ＭＯＳトランジスタ３０１をＯＮ又はＯ
ＦＦさせている。
載の基板電位発生回路においては、基板電位レベル検出
回路３００の出力電圧ｏｕｔ１は定電圧出力ではなく、
「Ｈ」、「Ｌ」のスイッチングとして機能している。す
なわち、ＭＯＳトランジスタ３０１のドレイン・ソース
間の電圧を決めるためにＭＯＳトランジスタ３０２及び
３０３を接続することにより、ＭＯＳトランジスタ３０
３のソースにかかる基板電位ＶＢＢが変動したときに、
ＭＯＳトランジスタ３０１のドレイン・ソース間の電圧
を変化させて、ＭＯＳトランジスタ３０１をＯＮ又はＯ
ＦＦさせている。
【００１４】したがって、ＭＯＳトランジスタ３０１等
は、スイッチング機能を有して、出力信号ｏｕｔ１をリ
ング発振回路４００に送信することを目的とするため、
温度変化にともなう電流の量の変化に関して、特に改良
されているものではなかった。
は、スイッチング機能を有して、出力信号ｏｕｔ１をリ
ング発振回路４００に送信することを目的とするため、
温度変化にともなう電流の量の変化に関して、特に改良
されているものではなかった。
【００１５】本発明は、上記の問題を解決すべくなされ
たものであり、レイアウト専有面積を小さくするととも
に、温度依存のない安定した出力電圧を供給する定電圧
回路の提供を目的とする。
たものであり、レイアウト専有面積を小さくするととも
に、温度依存のない安定した出力電圧を供給する定電圧
回路の提供を目的とする。
【００１６】なお、特開平６−３６５７０号公報に記載
の半導体記憶装置のセンスアンプ回路は、差動アンプを
用いてデータ線に流れる電流を検知し、センスアンプ内
のｎチャネルＭＯＳトランジスタによって、その電流の
変化を電圧の変化に変換する構成としてある。しかし、
この公報記載の半導体記憶装置のセンスアンプ回路にあ
っては、その電流の変化が外部温度の変化にともなうこ
とまでは想定されていない。したがって、電子素子の構
造及び回路構成が温度変化に対応していないため、上記
目的を達成することはできない。
の半導体記憶装置のセンスアンプ回路は、差動アンプを
用いてデータ線に流れる電流を検知し、センスアンプ内
のｎチャネルＭＯＳトランジスタによって、その電流の
変化を電圧の変化に変換する構成としてある。しかし、
この公報記載の半導体記憶装置のセンスアンプ回路にあ
っては、その電流の変化が外部温度の変化にともなうこ
とまでは想定されていない。したがって、電子素子の構
造及び回路構成が温度変化に対応していないため、上記
目的を達成することはできない。
【００１７】
【課題を解決するための手段】この目的の達成を図るた
め、本発明の請求項１記載の定電圧回路によれば、ｐチ
ャネルＭＯＳトランジスタ型カレントミラー回路と、ｎ
チャネルＭＯＳトランジスタ型カレントミラー回路と、
ダイオードクランプ回路とを有する定電圧回路であっ
て、ソースが定電圧回路の電源入力端子に接続されると
ともに、ゲートがｐチャネルＭＯＳトランジスタ型カレ
ントミラー回路の出力ノードに接続された出力側ｐチャ
ネルＭＯＳトランジスタと、ドレイン及びゲートが出力
側ｐチャネルＭＯＳトランジスタのドレイン及び定電圧
回路の出力端子に接続されるとともに、ソースが定電圧
回路のＧＮＤ端子に接続された出力側ｎチャネルＭＯＳ
トランジスタとを有した出力段と、一端がｎチャネルＭ
ＯＳトランジスタ型カレントミラー回路の有するｎチャ
ネルＭＯＳトランジスタのドレインに接続された抵抗
と、一端がＧＮＤ端子に接続されるとともに、他端がｎ
チャネルＭＯＳトランジスタのドレインに接続される第
一のクランプダイオードと、一端がＧＮＤ端子に接続さ
れるとともに、他端が抵抗の他端に接続される第二のク
ランプダイオードとを有したダイオードクランプ回路と
を備え、ｐチャネルＭＯＳトランジスタ型カレントミラ
ー回路が、ソースが電源入力端子に接続された第一のｐ
チャネルＭＯＳトランジスタと、ソースが電源入力端子
に接続されるとともに、ゲート及びドレインが第一のｐ
チャネルＭＯＳトランジスタのゲートに接続された第二
のｐチャネルＭＯＳトランジスタとを有し、出力側ｎチ
ャネルＭＯＳトランジスタの温度特性にもとづいて変化
する出力側ｎチャネルＭＯＳトランジスタのドレイン・
ソース間の電流に合わせて出力側ｐチャネルＭＯＳトラ
ンジスタのソース・ドレイン間に流れる電流が変化する
ようなゲート幅，ジャンクション面積，抵抗値を、それ
ぞれ出力側ｐチャネルＭＯＳトランジスタ，第一及び第
二のクランプダイオード，抵抗が有した構成としてあ
る。
め、本発明の請求項１記載の定電圧回路によれば、ｐチ
ャネルＭＯＳトランジスタ型カレントミラー回路と、ｎ
チャネルＭＯＳトランジスタ型カレントミラー回路と、
ダイオードクランプ回路とを有する定電圧回路であっ
て、ソースが定電圧回路の電源入力端子に接続されると
ともに、ゲートがｐチャネルＭＯＳトランジスタ型カレ
ントミラー回路の出力ノードに接続された出力側ｐチャ
ネルＭＯＳトランジスタと、ドレイン及びゲートが出力
側ｐチャネルＭＯＳトランジスタのドレイン及び定電圧
回路の出力端子に接続されるとともに、ソースが定電圧
回路のＧＮＤ端子に接続された出力側ｎチャネルＭＯＳ
トランジスタとを有した出力段と、一端がｎチャネルＭ
ＯＳトランジスタ型カレントミラー回路の有するｎチャ
ネルＭＯＳトランジスタのドレインに接続された抵抗
と、一端がＧＮＤ端子に接続されるとともに、他端がｎ
チャネルＭＯＳトランジスタのドレインに接続される第
一のクランプダイオードと、一端がＧＮＤ端子に接続さ
れるとともに、他端が抵抗の他端に接続される第二のク
ランプダイオードとを有したダイオードクランプ回路と
を備え、ｐチャネルＭＯＳトランジスタ型カレントミラ
ー回路が、ソースが電源入力端子に接続された第一のｐ
チャネルＭＯＳトランジスタと、ソースが電源入力端子
に接続されるとともに、ゲート及びドレインが第一のｐ
チャネルＭＯＳトランジスタのゲートに接続された第二
のｐチャネルＭＯＳトランジスタとを有し、出力側ｎチ
ャネルＭＯＳトランジスタの温度特性にもとづいて変化
する出力側ｎチャネルＭＯＳトランジスタのドレイン・
ソース間の電流に合わせて出力側ｐチャネルＭＯＳトラ
ンジスタのソース・ドレイン間に流れる電流が変化する
ようなゲート幅，ジャンクション面積，抵抗値を、それ
ぞれ出力側ｐチャネルＭＯＳトランジスタ，第一及び第
二のクランプダイオード，抵抗が有した構成としてあ
る。
【００１８】このように、カレントミラー回路及びダイ
オードクランプ回路を有する定電流回路に、出力側ｎチ
ャネルＭＯＳトランジスタの温度特性にもとづき設定さ
れたゲート幅により形成された出力側ｐチャネルＭＯＳ
トランジスタを接続することとすれば、その温度特性に
もとづいて変化する出力側ｎチャネルＭＯＳトランジス
タのドレイン・ソース間の電流に合わせて出力側ｐチャ
ネルＭＯＳトランジスタのソース・ドレイン間に流れる
電流が変化するため、ｎチャネルＭＯＳトランジスタへ
の電流信号が一定となるとともに、出力側ｎチャネルＭ
ＯＳトランジスタの固有の温度特性に左右されることな
く、安定した出力電圧を供給することができる。また、
ｐチャネルＭＯＳトランジスタを用いて出力電圧の安定
化を図るため、従来の定電圧回路と比較して、レイアウ
ト専有面積を小さくすることができる。
オードクランプ回路を有する定電流回路に、出力側ｎチ
ャネルＭＯＳトランジスタの温度特性にもとづき設定さ
れたゲート幅により形成された出力側ｐチャネルＭＯＳ
トランジスタを接続することとすれば、その温度特性に
もとづいて変化する出力側ｎチャネルＭＯＳトランジス
タのドレイン・ソース間の電流に合わせて出力側ｐチャ
ネルＭＯＳトランジスタのソース・ドレイン間に流れる
電流が変化するため、ｎチャネルＭＯＳトランジスタへ
の電流信号が一定となるとともに、出力側ｎチャネルＭ
ＯＳトランジスタの固有の温度特性に左右されることな
く、安定した出力電圧を供給することができる。また、
ｐチャネルＭＯＳトランジスタを用いて出力電圧の安定
化を図るため、従来の定電圧回路と比較して、レイアウ
ト専有面積を小さくすることができる。
【００１９】また、請求項２によれば、ｐチャネルＭＯ
Ｓトランジスタ型カレントミラー回路と、ｎチャネルＭ
ＯＳトランジスタ型カレントミラー回路と、ダイオード
クランプ回路とを有する定電圧回路であって、ソースが
定電圧回路の電源入力端子に接続されるとともに、ゲー
トがｐチャネルＭＯＳトランジスタ型カレントミラー回
路の出力ノードに接続された出力側ｐチャネルＭＯＳト
ランジスタと、ドレイン及びゲートが出力側ｐチャネル
ＭＯＳトランジスタのドレイン及び定電圧回路の出力端
子に接続されるとともに、ソースが定電圧回路のＧＮＤ
端子に接続された出力側ｎチャネルＭＯＳトランジスタ
とを有した出力段と、一端がｎチャネルＭＯＳトランジ
スタ型カレントミラー回路の有するｎチャネルＭＯＳト
ランジスタのドレインに接続された抵抗と、一端がＧＮ
Ｄ端子に接続されるとともに、他端がｎチャネルＭＯＳ
トランジスタのドレインに接続される第一のクランプダ
イオードと、一端がＧＮＤ端子に接続されるとともに、
他端が抵抗の他端に接続される第二のクランプダイオー
ドとを有したダイオードクランプ回路とを備え、ｐチャ
ネルＭＯＳトランジスタ型カレントミラー回路が、ソー
スが電源入力端子に接続された第一のｐチャネルＭＯＳ
トランジスタと、ソースが電源入力端子に接続されると
ともに、ゲート及びドレインが第一のｐチャネルＭＯＳ
トランジスタのゲートに接続された第二のｐチャネルＭ
ＯＳトランジスタとを有し、ｎチャネルＭＯＳトランジ
スタ型カレントミラー回路が、ソースが第一のｐチャネ
ルＭＯＳトランジスタのドレインに接続されるととも
に、ドレインが第一のクランプダイオードに接続された
第一のｎチャネルＭＯＳトランジスタと、ソースが第二
のｐチャネルＭＯＳトランジスタのドレインに接続され
るとともに、ゲートが第一のｎチャネルＭＯＳトランジ
スタのゲート及びソースに接続され、かつドレインが抵
抗の一端に接続された第二のｎチャネルＭＯＳトランジ
スタとを有し、出力側ｎチャネルＭＯＳトランジスタの
温度特性にもとづいて変化する出力側ｎチャネルＭＯＳ
トランジスタのドレイン・ソース間の電流に合わせて出
力側ｐチャネルＭＯＳトランジスタのソース・ドレイン
間に流れる電流を変化させて、出力側ｎチャネルＭＯＳ
トランジスタのゲート・ドレイン間の電圧を一定にする
ようなゲート幅，ジャンクション面積，抵抗値を、それ
ぞれ出力側ｐチャネルＭＯＳト ランジスタ，第一及び第
二のクランプダイオード，抵抗が有した構成としてあ
る。
Ｓトランジスタ型カレントミラー回路と、ｎチャネルＭ
ＯＳトランジスタ型カレントミラー回路と、ダイオード
クランプ回路とを有する定電圧回路であって、ソースが
定電圧回路の電源入力端子に接続されるとともに、ゲー
トがｐチャネルＭＯＳトランジスタ型カレントミラー回
路の出力ノードに接続された出力側ｐチャネルＭＯＳト
ランジスタと、ドレイン及びゲートが出力側ｐチャネル
ＭＯＳトランジスタのドレイン及び定電圧回路の出力端
子に接続されるとともに、ソースが定電圧回路のＧＮＤ
端子に接続された出力側ｎチャネルＭＯＳトランジスタ
とを有した出力段と、一端がｎチャネルＭＯＳトランジ
スタ型カレントミラー回路の有するｎチャネルＭＯＳト
ランジスタのドレインに接続された抵抗と、一端がＧＮ
Ｄ端子に接続されるとともに、他端がｎチャネルＭＯＳ
トランジスタのドレインに接続される第一のクランプダ
イオードと、一端がＧＮＤ端子に接続されるとともに、
他端が抵抗の他端に接続される第二のクランプダイオー
ドとを有したダイオードクランプ回路とを備え、ｐチャ
ネルＭＯＳトランジスタ型カレントミラー回路が、ソー
スが電源入力端子に接続された第一のｐチャネルＭＯＳ
トランジスタと、ソースが電源入力端子に接続されると
ともに、ゲート及びドレインが第一のｐチャネルＭＯＳ
トランジスタのゲートに接続された第二のｐチャネルＭ
ＯＳトランジスタとを有し、ｎチャネルＭＯＳトランジ
スタ型カレントミラー回路が、ソースが第一のｐチャネ
ルＭＯＳトランジスタのドレインに接続されるととも
に、ドレインが第一のクランプダイオードに接続された
第一のｎチャネルＭＯＳトランジスタと、ソースが第二
のｐチャネルＭＯＳトランジスタのドレインに接続され
るとともに、ゲートが第一のｎチャネルＭＯＳトランジ
スタのゲート及びソースに接続され、かつドレインが抵
抗の一端に接続された第二のｎチャネルＭＯＳトランジ
スタとを有し、出力側ｎチャネルＭＯＳトランジスタの
温度特性にもとづいて変化する出力側ｎチャネルＭＯＳ
トランジスタのドレイン・ソース間の電流に合わせて出
力側ｐチャネルＭＯＳトランジスタのソース・ドレイン
間に流れる電流を変化させて、出力側ｎチャネルＭＯＳ
トランジスタのゲート・ドレイン間の電圧を一定にする
ようなゲート幅，ジャンクション面積，抵抗値を、それ
ぞれ出力側ｐチャネルＭＯＳト ランジスタ，第一及び第
二のクランプダイオード，抵抗が有した構成としてあ
る。
【００２０】このように、出力側ｎチャネルＭＯＳトラ
ンジスタの温度特性にもとづいて、出力側ｐチャネルＭ
ＯＳトランジスタの第二のｐチャネルＭＯＳトランジス
タに対するゲート幅の大きさなどを設定し、この設定さ
れた値により形成された出力側ｐチャネルＭＯＳトラン
ジスタなどにより回路構成することとすれば、外部温度
の変化に影響を受けずに一定の電圧を得ることができ
る。
ンジスタの温度特性にもとづいて、出力側ｐチャネルＭ
ＯＳトランジスタの第二のｐチャネルＭＯＳトランジス
タに対するゲート幅の大きさなどを設定し、この設定さ
れた値により形成された出力側ｐチャネルＭＯＳトラン
ジスタなどにより回路構成することとすれば、外部温度
の変化に影響を受けずに一定の電圧を得ることができ
る。
【００２１】また、請求項３によれば、ｐチャネルＭＯ
Ｓトランジスタ型カレントミラー回路と、ｎチャネルＭ
ＯＳトランジスタ型カレントミラー回路とを有する定電
圧回路であって、ソースが定電圧回路の電源入力端子に
接続されるとともに、ゲートがｐチャネルＭＯＳトラン
ジスタ型カレントミラー回路の出力ノードに接続された
出力側ｐチャネルＭＯＳトランジスタと、ドレイン及び
ゲートが出力側ｐチャネルＭＯＳトランジスタのドレイ
ン及び定電圧回路の出力端子に接続されるとともに、ソ
ースが定電圧回路のＧＮＤ端子に接続された出力側ｎチ
ャネルＭＯＳトランジスタとを有した出力段と、一端が
ｎチャネルＭＯＳトランジスタ型カレントミラー回路の
有するｎチャネルＭＯＳトランジスタのドレインに接続
され、他端がＧＮＤ端子に接続された抵抗とを備え、ｐ
チャネルＭＯＳトランジスタ型カレントミラー回路が、
ソースが電源入力端子に接続された第一のｐチャネルＭ
ＯＳトランジスタと、ソースが電源入力端子に接続され
るとともに、ゲート及びドレインが第一のｐチャネルＭ
ＯＳトランジスタのゲートに接続された第二のｐチャネ
ルＭＯＳトランジスタとを有し、出力側ｎチャネルＭＯ
Ｓトランジスタの温度特性にもとづいて変化する出力側
ｎチャネルＭＯＳトランジスタのドレイン・ソース間の
電流に合わせて出力側ｐチャネルＭＯＳトランジスタの
ソース・ドレイン間に流れる電流を変化させて、出力側
ｎチャネルＭＯＳトランジスタのゲート・ドレイン間の
電圧を一定にするようなゲート幅又は抵抗値を、出力側
ｐチャネルＭＯＳトランジスタ，ｎチャネルＭＯＳトラ
ンジスタ型カレントミラー回路のｎチャネルＭＯＳトラ
ンジスタ，抵抗が有した構成としてある。
Ｓトランジスタ型カレントミラー回路と、ｎチャネルＭ
ＯＳトランジスタ型カレントミラー回路とを有する定電
圧回路であって、ソースが定電圧回路の電源入力端子に
接続されるとともに、ゲートがｐチャネルＭＯＳトラン
ジスタ型カレントミラー回路の出力ノードに接続された
出力側ｐチャネルＭＯＳトランジスタと、ドレイン及び
ゲートが出力側ｐチャネルＭＯＳトランジスタのドレイ
ン及び定電圧回路の出力端子に接続されるとともに、ソ
ースが定電圧回路のＧＮＤ端子に接続された出力側ｎチ
ャネルＭＯＳトランジスタとを有した出力段と、一端が
ｎチャネルＭＯＳトランジスタ型カレントミラー回路の
有するｎチャネルＭＯＳトランジスタのドレインに接続
され、他端がＧＮＤ端子に接続された抵抗とを備え、ｐ
チャネルＭＯＳトランジスタ型カレントミラー回路が、
ソースが電源入力端子に接続された第一のｐチャネルＭ
ＯＳトランジスタと、ソースが電源入力端子に接続され
るとともに、ゲート及びドレインが第一のｐチャネルＭ
ＯＳトランジスタのゲートに接続された第二のｐチャネ
ルＭＯＳトランジスタとを有し、出力側ｎチャネルＭＯ
Ｓトランジスタの温度特性にもとづいて変化する出力側
ｎチャネルＭＯＳトランジスタのドレイン・ソース間の
電流に合わせて出力側ｐチャネルＭＯＳトランジスタの
ソース・ドレイン間に流れる電流を変化させて、出力側
ｎチャネルＭＯＳトランジスタのゲート・ドレイン間の
電圧を一定にするようなゲート幅又は抵抗値を、出力側
ｐチャネルＭＯＳトランジスタ，ｎチャネルＭＯＳトラ
ンジスタ型カレントミラー回路のｎチャネルＭＯＳトラ
ンジスタ，抵抗が有した構成としてある。
【００２２】また、請求項４によれば、ｐチャネルＭＯ
Ｓトランジスタ型カレントミラー回路と、ｎチャネルＭ
ＯＳトランジスタ型カレントミラー回路とを有する定電
圧回路であって、ソースが定電圧回路の電源入力端子に
接続されるとともに、ゲートがｐチャネルＭＯＳトラン
ジスタ型カレントミラー回路の出力ノードに接続された
出力側ｐチャネルＭＯＳトランジスタと、ドレイン及び
ゲートが出力側ｐチャネルＭＯＳトランジスタのドレイ
ン及び定電圧回路の出力端子に接続されるとともに、ソ
ースが定電圧回路のＧＮＤ端子に接続された出力側ｎチ
ャネルＭＯＳトランジスタとを有した出力段と、一端が
ＧＮＤ端子に接続された抵抗とを備え、ｐチャネルＭＯ
Ｓトランジスタ型カレントミラー回路が、ソースが電源
入力端子に接続された第一のｐチャネルＭＯＳトランジ
スタと、ソースが電源入力端子に接続されるとともに、
ゲート及びドレインが第一のｐチャネルＭＯＳトランジ
スタのゲートに接続された第二のｐチャネルＭＯＳトラ
ンジスタとを有し、ｎチャネルＭＯＳトランジスタ型カ
レントミラー回路が、ソースが第一のｐチャネルＭＯＳ
トランジスタのドレインに接続されるとともに、ドレイ
ンがＧＮＤ端子に接続された第一のｎチャネルＭＯＳト
ランジスタと、ソースが第二のｐチャネルＭＯＳトラン
ジスタのドレインに接続されるとともに、ゲートが第一
のｎチャネルＭＯＳトランジスタのゲート及びソースに
接続され、かつドレインが抵抗の他端に接続された第二
のｎチャネルＭＯＳトランジスタとを有し、出力側ｎチ
ャネルＭＯＳトランジスタの温度特性にもとづいて変化
する出力側ｎチャネルＭＯＳトランジスタのドレイン・
ソース間の電流に合わせて出力側ｐチャネルＭＯＳトラ
ンジスタのソース・ドレイン間に流れる電流を変化させ
て、出力側ｎチャネルＭＯＳトランジスタのゲート・ド
レイン間の電圧を一定にするようなゲート幅又は抵抗値
を、出力側ｐチャネルＭＯＳトランジスタ，第一及び第
二のｎチャネルＭＯＳトランジスタ，抵抗が有した構成
としてある。
Ｓトランジスタ型カレントミラー回路と、ｎチャネルＭ
ＯＳトランジスタ型カレントミラー回路とを有する定電
圧回路であって、ソースが定電圧回路の電源入力端子に
接続されるとともに、ゲートがｐチャネルＭＯＳトラン
ジスタ型カレントミラー回路の出力ノードに接続された
出力側ｐチャネルＭＯＳトランジスタと、ドレイン及び
ゲートが出力側ｐチャネルＭＯＳトランジスタのドレイ
ン及び定電圧回路の出力端子に接続されるとともに、ソ
ースが定電圧回路のＧＮＤ端子に接続された出力側ｎチ
ャネルＭＯＳトランジスタとを有した出力段と、一端が
ＧＮＤ端子に接続された抵抗とを備え、ｐチャネルＭＯ
Ｓトランジスタ型カレントミラー回路が、ソースが電源
入力端子に接続された第一のｐチャネルＭＯＳトランジ
スタと、ソースが電源入力端子に接続されるとともに、
ゲート及びドレインが第一のｐチャネルＭＯＳトランジ
スタのゲートに接続された第二のｐチャネルＭＯＳトラ
ンジスタとを有し、ｎチャネルＭＯＳトランジスタ型カ
レントミラー回路が、ソースが第一のｐチャネルＭＯＳ
トランジスタのドレインに接続されるとともに、ドレイ
ンがＧＮＤ端子に接続された第一のｎチャネルＭＯＳト
ランジスタと、ソースが第二のｐチャネルＭＯＳトラン
ジスタのドレインに接続されるとともに、ゲートが第一
のｎチャネルＭＯＳトランジスタのゲート及びソースに
接続され、かつドレインが抵抗の他端に接続された第二
のｎチャネルＭＯＳトランジスタとを有し、出力側ｎチ
ャネルＭＯＳトランジスタの温度特性にもとづいて変化
する出力側ｎチャネルＭＯＳトランジスタのドレイン・
ソース間の電流に合わせて出力側ｐチャネルＭＯＳトラ
ンジスタのソース・ドレイン間に流れる電流を変化させ
て、出力側ｎチャネルＭＯＳトランジスタのゲート・ド
レイン間の電圧を一定にするようなゲート幅又は抵抗値
を、出力側ｐチャネルＭＯＳトランジスタ，第一及び第
二のｎチャネルＭＯＳトランジスタ，抵抗が有した構成
としてある。
【００２３】これらのように、ダイオードクランプ回路
を省略して回路全体の動作電圧をダイオードの順方向電
圧ＶＦ分低くした定電圧回路であっても、上記出力側ｐ
チャネルＭＯＳトランジスタ及び出力側ｎチャネルＭＯ
Ｓトランジスタを接続することとすれば、温度依存のな
い安定した出力電圧を得ることができる。
を省略して回路全体の動作電圧をダイオードの順方向電
圧ＶＦ分低くした定電圧回路であっても、上記出力側ｐ
チャネルＭＯＳトランジスタ及び出力側ｎチャネルＭＯ
Ｓトランジスタを接続することとすれば、温度依存のな
い安定した出力電圧を得ることができる。
【００２４】また、出力側ｎチャネルＭＯＳトランジス
タの温度特性にもとづいて、第一及び第二のｎチャネル
ＭＯＳトランジスタのゲート幅などを決定し、この決定
された値により形成された第一及び第二のｎチャネルＭ
ＯＳトランジスタなどにより回路を構成することで、外
部温度の変化に影響を受けずに一定の電圧を出力するこ
とができる。
タの温度特性にもとづいて、第一及び第二のｎチャネル
ＭＯＳトランジスタのゲート幅などを決定し、この決定
された値により形成された第一及び第二のｎチャネルＭ
ＯＳトランジスタなどにより回路を構成することで、外
部温度の変化に影響を受けずに一定の電圧を出力するこ
とができる。
【００２５】
【００２６】
【００２７】
【００２８】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。 ［第一実施形態］まず、本発明の定電圧回路の第一実施
形態について、図１を参照して説明する。同図は、本実
施形態の定電圧回路の回路構成図である。
て、図面を参照して説明する。 ［第一実施形態］まず、本発明の定電圧回路の第一実施
形態について、図１を参照して説明する。同図は、本実
施形態の定電圧回路の回路構成図である。
【００２９】同図に示すように、本実施形態の定電圧回
路は、定電流源回路１０と出力段２０とで構成されてい
る。ここで、定電流源回路１０は、ｐチャネルＭＯＳＴ
ｒ型カレントミラー回路１１を構成する第一のｐチャネ
ルＭＯＳトランジスタＰ１及び第二のｐチャネルＭＯＳ
トランジスタＰ２と、ｎチャネルＭＯＳＴｒ型カレント
ミラー回路１２を構成する第一のｎチャネルＭＯＳトラ
ンジスタＮ１及び第二のｎチャネルＭＯＳトランジスタ
Ｎ２と、クランプ用の第一のダイオードＤ１及び第二の
ダイオードＤ２と、抵抗Ｒ１とを有している。
路は、定電流源回路１０と出力段２０とで構成されてい
る。ここで、定電流源回路１０は、ｐチャネルＭＯＳＴ
ｒ型カレントミラー回路１１を構成する第一のｐチャネ
ルＭＯＳトランジスタＰ１及び第二のｐチャネルＭＯＳ
トランジスタＰ２と、ｎチャネルＭＯＳＴｒ型カレント
ミラー回路１２を構成する第一のｎチャネルＭＯＳトラ
ンジスタＮ１及び第二のｎチャネルＭＯＳトランジスタ
Ｎ２と、クランプ用の第一のダイオードＤ１及び第二の
ダイオードＤ２と、抵抗Ｒ１とを有している。
【００３０】ＭＯＳトランジスタＰ１は、ソースが電源
入力端子１に接続されている。また、ＭＯＳトランジス
タＰ２は、ソースが電源入力端子１に接続されるととも
に、ドレイン及びゲートがＭＯＳトランジスタＰ１のゲ
ートに接続されている。ＭＯＳトランジスタＮ１は、ド
レイン及びゲートがＭＯＳトランジスタＰ１のドレイン
に接続されている。また、ＭＯＳトランジスタＮ２は、
ドレインがＭＯＳトランジスタＰ２のドレイン及びゲー
トに接続されているとともに、ゲートがＭＯＳトランジ
スタＮ１のゲートに接続されている。
入力端子１に接続されている。また、ＭＯＳトランジス
タＰ２は、ソースが電源入力端子１に接続されるととも
に、ドレイン及びゲートがＭＯＳトランジスタＰ１のゲ
ートに接続されている。ＭＯＳトランジスタＮ１は、ド
レイン及びゲートがＭＯＳトランジスタＰ１のドレイン
に接続されている。また、ＭＯＳトランジスタＮ２は、
ドレインがＭＯＳトランジスタＰ２のドレイン及びゲー
トに接続されているとともに、ゲートがＭＯＳトランジ
スタＮ１のゲートに接続されている。
【００３１】ダイオードＤ１は、アノードがＭＯＳトラ
ンジスタＮ１のソースと、カソードがＧＮＤ端子と接続
されている。また、ダイオードＤ２は、アノードが抵抗
Ｒ１と、カソードがＧＮＤ端子と接続され、その抵抗Ｒ
１の他方はＭＯＳトランジスタＮ２のソースと接続され
ている。
ンジスタＮ１のソースと、カソードがＧＮＤ端子と接続
されている。また、ダイオードＤ２は、アノードが抵抗
Ｒ１と、カソードがＧＮＤ端子と接続され、その抵抗Ｒ
１の他方はＭＯＳトランジスタＮ２のソースと接続され
ている。
【００３２】一方、出力段２０は、出力側ｐチャネルＭ
ＯＳトランジスタＰ３と、出力側ｎチャネルＭＯＳトラ
ンジスタＮ３とを有している。ＭＯＳトランジスタＰ３
は、ゲートが定電流源回路１０の出力ノード４となるＭ
ＯＳトランジスタＰ２のドレインに接続され、ドレイン
が出力端子Ｖｏｕｔ（出力端子３）に接続されている。
また、ＭＯＳトランジスタＮ３は、ゲート及びドレイン
が出力端子Ｖｏｕｔに接続され、ソースがＧＮＤ端子に
接続されている。
ＯＳトランジスタＰ３と、出力側ｎチャネルＭＯＳトラ
ンジスタＮ３とを有している。ＭＯＳトランジスタＰ３
は、ゲートが定電流源回路１０の出力ノード４となるＭ
ＯＳトランジスタＰ２のドレインに接続され、ドレイン
が出力端子Ｖｏｕｔ（出力端子３）に接続されている。
また、ＭＯＳトランジスタＮ３は、ゲート及びドレイン
が出力端子Ｖｏｕｔに接続され、ソースがＧＮＤ端子に
接続されている。
【００３３】本実施形態におけるＭＯＳトランジスタＮ
３の温度特性と出力電圧Ｖｏｕｔとの関係は、次のよう
にして求めることができる。まず、各ＭＯＳトランジス
タのゲート長及びゲート幅を設定する。ＭＯＳトランジ
スタＰ１とＰ２とのゲート長及びゲート幅は同じサイズ
とする。また、ＭＯＳトランジスタＰ２とＰ３とのゲー
ト長は同じサイズとし、Ｐ３のＰ２に対するゲート幅は
ｍ倍の倍数とする。さらに、ＭＯＳトランジスタＮ１と
Ｎ２とのゲート幅及びゲート長は同じサイズとする。
３の温度特性と出力電圧Ｖｏｕｔとの関係は、次のよう
にして求めることができる。まず、各ＭＯＳトランジス
タのゲート長及びゲート幅を設定する。ＭＯＳトランジ
スタＰ１とＰ２とのゲート長及びゲート幅は同じサイズ
とする。また、ＭＯＳトランジスタＰ２とＰ３とのゲー
ト長は同じサイズとし、Ｐ３のＰ２に対するゲート幅は
ｍ倍の倍数とする。さらに、ＭＯＳトランジスタＮ１と
Ｎ２とのゲート幅及びゲート長は同じサイズとする。
【００３４】このような設定にもとづき設計されたＭＯ
Ｓトランジスタから構成される定電圧回路において、Ｍ
ＯＳトランジスタＰ２のドレイン・ソース間の電流Ｉｏ
（以下、Ｉｏと略す。）は、３００Ｋにおける（ｋ・Ｔ
／ｑ）≒２６ｍＶをＴ、電子の電荷量をｑ、ダイオード
Ｄ１のジャンクション面積をＡ（Ｄ１）、ダイオードＤ
２のジャンクション面積をＡ（Ｄ２）とすると、 Ｉｏ＝（１／Ｒ１）・（ｋＴ／ｑ）・logｎ｛Ａ（Ｄ２）／Ａ（Ｄ１）｝ ・・・（４） で表される。
Ｓトランジスタから構成される定電圧回路において、Ｍ
ＯＳトランジスタＰ２のドレイン・ソース間の電流Ｉｏ
（以下、Ｉｏと略す。）は、３００Ｋにおける（ｋ・Ｔ
／ｑ）≒２６ｍＶをＴ、電子の電荷量をｑ、ダイオード
Ｄ１のジャンクション面積をＡ（Ｄ１）、ダイオードＤ
２のジャンクション面積をＡ（Ｄ２）とすると、 Ｉｏ＝（１／Ｒ１）・（ｋＴ／ｑ）・logｎ｛Ａ（Ｄ２）／Ａ（Ｄ１）｝ ・・・（４） で表される。
【００３５】したがって、ＭＯＳトランジスタＮ３のド
レイン・ソース間の電流Ｉ１（以下、Ｉ１と略す。）
は、 Ｉ１＝ｍ・Ｉｏ＝ｍ・（１／Ｒ１）・（ｋＴ／ｑ）・logｎ｛Ａ（Ｄ２）／Ａ （Ｄ１）｝ ・・・（５） で求めることができる。
レイン・ソース間の電流Ｉ１（以下、Ｉ１と略す。）
は、 Ｉ１＝ｍ・Ｉｏ＝ｍ・（１／Ｒ１）・（ｋＴ／ｑ）・logｎ｛Ａ（Ｄ２）／Ａ （Ｄ１）｝ ・・・（５） で求めることができる。
【００３６】そして、このときの温度特性は、
△Ｉ１／△Ｔ＝ｍ・（１／Ｒ１）・（ｋ／ｑ）・logｎ｛Ａ（Ｄ２）／Ａ（Ｄ
１）｝−ｍ・（１／Ｒ１）２・（△Ｒ／△Ｔ）・（ｋＴ／ｑ）・logｎ｛Ａ（Ｄ
２）／Ａ（Ｄ１）｝ ・・・（６）
により算出することができる。
【００３７】また、本実施形態の定電圧回路の出力電圧
Ｖｏｕｔ（以下、Ｖｏｕｔと略す。）は、ＭＯＳトラン
ジスタＮ３のドレイン・ゲートショート時のゲート・ソ
ース間電圧（以下、ＶＧＳ（Ｎ３）と略す。）に等しい
ことから、導伝係数（移動度と酸化膜容量の積）をβ、
ＭＯＳトランジスタＮ３のゲート幅をＷ、ＭＯＳトラン
ジスタＮ３のゲート長をＬ、ＭＯＳトランジスタＮ３の
閾値電圧をＶＴとすると、 Ｖｏｕｔ＝ＶＧＳ（Ｎ３）＝［（２・Ｉ１）／｛β・（Ｗ／Ｌ）｝］０．５＋ ＶＴ ・・・（７） で表すことができる。
Ｖｏｕｔ（以下、Ｖｏｕｔと略す。）は、ＭＯＳトラン
ジスタＮ３のドレイン・ゲートショート時のゲート・ソ
ース間電圧（以下、ＶＧＳ（Ｎ３）と略す。）に等しい
ことから、導伝係数（移動度と酸化膜容量の積）をβ、
ＭＯＳトランジスタＮ３のゲート幅をＷ、ＭＯＳトラン
ジスタＮ３のゲート長をＬ、ＭＯＳトランジスタＮ３の
閾値電圧をＶＴとすると、 Ｖｏｕｔ＝ＶＧＳ（Ｎ３）＝［（２・Ｉ１）／｛β・（Ｗ／Ｌ）｝］０．５＋ ＶＴ ・・・（７） で表すことができる。
【００３８】ここで、（７）式中、プロセスで決まる閾
値電圧ＶＴ及び導伝係数βは、ともに負の温度依存性を
有する。したがって、出力電圧Ｖｏｕｔにおける温度特
性と△Ｉ１／△Ｔとが一致するように、（７）式中のゲ
ート幅Ｗ及びゲート長Ｌ、（６）式中のゲート幅の倍数
ｍ、抵抗値Ｒ１、ダイオードＤ１及びＤ２のジャンクシ
ョン面積Ａ（Ｄ１）及びＡ（Ｄ２）のそれぞれを決定す
ることにより、温度依存のない定電圧回路を実現するこ
とができる。
値電圧ＶＴ及び導伝係数βは、ともに負の温度依存性を
有する。したがって、出力電圧Ｖｏｕｔにおける温度特
性と△Ｉ１／△Ｔとが一致するように、（７）式中のゲ
ート幅Ｗ及びゲート長Ｌ、（６）式中のゲート幅の倍数
ｍ、抵抗値Ｒ１、ダイオードＤ１及びＤ２のジャンクシ
ョン面積Ａ（Ｄ１）及びＡ（Ｄ２）のそれぞれを決定す
ることにより、温度依存のない定電圧回路を実現するこ
とができる。
【００３９】次に、具体的な数値を用いて、ＭＯＳトラ
ンジスタＮ３の温度特性と出力電圧Ｖｏｕｔとの関係に
ついて、図２を参照して説明する。図２は、ＭＯＳトラ
ンジスタＮ３が、ゲート長Ｌを１０μｍ、ゲート幅Ｗを
１０μｍで形成されたときにおけるドレイン・ソース間
電流（以下、ＩＤＳと略す。）のＶＧＳに対する温度特
性実測結果を示す相関グラフである。
ンジスタＮ３の温度特性と出力電圧Ｖｏｕｔとの関係に
ついて、図２を参照して説明する。図２は、ＭＯＳトラ
ンジスタＮ３が、ゲート長Ｌを１０μｍ、ゲート幅Ｗを
１０μｍで形成されたときにおけるドレイン・ソース間
電流（以下、ＩＤＳと略す。）のＶＧＳに対する温度特
性実測結果を示す相関グラフである。
【００４０】同図において、例えば、Ｖｏｕｔ＝ＶＧＳ
（Ｎ３）＝０．８ＶにおけるＩＤＳの値は、外部温度が
２５℃及び１２５℃のそれぞれにおいて、 ＩＤＳ（２５℃）＝４．２μＡ ＩＤＳ（１２５℃）＝５．６μＡ であることが読み取れる。
（Ｎ３）＝０．８ＶにおけるＩＤＳの値は、外部温度が
２５℃及び１２５℃のそれぞれにおいて、 ＩＤＳ（２５℃）＝４．２μＡ ＩＤＳ（１２５℃）＝５．６μＡ であることが読み取れる。
【００４１】また、その温度特性は、
△ＩＤＳ／△Ｔ＝（５．６μＡ−４．２μＡ）／（１２５℃−２５℃）≒１４
ｎＡ／℃ ・・・（８）
である。
【００４２】ここで、例えば、ゲート幅の倍数ｍを７、
抵抗Ｒ１を１００ＫΩ、ダイオードＤ１及びＤ２のジャ
ンクション面積Ａ（Ｄ１）及びＡ（Ｄ２）をそれぞれ１
０μｍｍ２、１００μｍｍ２のように設定された電子素
子により、回路を構成することととすれば、（６）式よ
り、 △Ｉ１／△Ｔ＝△ＩＤＳ／△Ｔ＝１４ｎＡ／℃ ・・・（９） となる。
抵抗Ｒ１を１００ＫΩ、ダイオードＤ１及びＤ２のジャ
ンクション面積Ａ（Ｄ１）及びＡ（Ｄ２）をそれぞれ１
０μｍｍ２、１００μｍｍ２のように設定された電子素
子により、回路を構成することととすれば、（６）式よ
り、 △Ｉ１／△Ｔ＝△ＩＤＳ／△Ｔ＝１４ｎＡ／℃ ・・・（９） となる。
【００４３】したがって、Ｖｏｕｔ＝ＶＧＳ（Ｎ３）＝
０．８Ｖで一定な温度依存のない定電圧源が実現でき
る。
０．８Ｖで一定な温度依存のない定電圧源が実現でき
る。
【００４４】次に、例えば、Ｖｏｕｔ＝ＶＧＳ（Ｎ３）
＝５Ｖに対するＩＤＳの値を図２から読み取ると、 ＩＤＳ＝（２５℃）＝７２０μＡ ＩＤＳ＝（１２５℃）＝６７２μＡ である。
＝５Ｖに対するＩＤＳの値を図２から読み取ると、 ＩＤＳ＝（２５℃）＝７２０μＡ ＩＤＳ＝（１２５℃）＝６７２μＡ である。
【００４５】また、その温度特性は、
△ＩＤＳ／△Ｔ＝（６７２μＡ−７２０μＡ）／（１２５℃−２５℃）≒−４
８０ｎＡ／℃ ・・・（１０）
である。
【００４６】ここで、例えば、抵抗Ｒ１を＋４０００ｐ
ｐｍ／℃の拡散抵抗で形成し、ゲート幅の倍数ｍを１
０、抵抗値Ｒ１を２５０Ω、ダイオードＤ１及びＤ２の
ジャンクション面積Ａ（Ｄ１）及びＡ（Ｄ２）を１０μ
ｍｍ２、２０μｍｍ２とすれば、（６）式より、 △Ｉ１／△Ｔ＝△ＩＤＳ／△Ｔ＝−４８０ｎＡ／℃ ・・・（１１） を得ることができる。
ｐｍ／℃の拡散抵抗で形成し、ゲート幅の倍数ｍを１
０、抵抗値Ｒ１を２５０Ω、ダイオードＤ１及びＤ２の
ジャンクション面積Ａ（Ｄ１）及びＡ（Ｄ２）を１０μ
ｍｍ２、２０μｍｍ２とすれば、（６）式より、 △Ｉ１／△Ｔ＝△ＩＤＳ／△Ｔ＝−４８０ｎＡ／℃ ・・・（１１） を得ることができる。
【００４７】したがって、Ｖｏｕｔ＝ＶＧＳ（Ｎ３）＝
５Ｖで一定な温度依存のない定電圧源が実現される。以
上説明したように、広範囲な出力電圧にわたって温度依
存のない定電圧出力回路ができる。
５Ｖで一定な温度依存のない定電圧源が実現される。以
上説明したように、広範囲な出力電圧にわたって温度依
存のない定電圧出力回路ができる。
【００４８】［第二実施形態］次に、本発明の第二実施
形態の定電圧回路について、図３を参照して説明する。
同図は、本実施形態の定電圧回路の構成を示す回路構成
図である。本実施形態は、第一実施形態の変形実施形態
であり、第一実施形態に対して、ダイオードＤ１及びＤ
２が省略されている点で相違する。他の構成については
第一実施形態と同様である。したがって、図３におい
て、図１と同様の構成部分については同一の符号を付し
て、その詳細な説明を省略する。
形態の定電圧回路について、図３を参照して説明する。
同図は、本実施形態の定電圧回路の構成を示す回路構成
図である。本実施形態は、第一実施形態の変形実施形態
であり、第一実施形態に対して、ダイオードＤ１及びＤ
２が省略されている点で相違する。他の構成については
第一実施形態と同様である。したがって、図３におい
て、図１と同様の構成部分については同一の符号を付し
て、その詳細な説明を省略する。
【００４９】図３に示すように、本実施形態の定電圧回
路は、第一実施形態と比較して、ダイオードＤ１及びＤ
２により構成されるダイオードクランプ回路が接続され
ていない点で相違する。すなわち、ＭＯＳトランジスタ
Ｎ１のソースは、ＧＮＤ端子２に直接接続され、また、
Ｎ２のソースとＧＮＤ端子２間には、抵抗Ｒ１のみが接
続されている。なお、このような回路構成からなる定電
流源回路は、ＭＯＳトランジスタＮ１及びＮ２について
の弱反転領域において用いられる。
路は、第一実施形態と比較して、ダイオードＤ１及びＤ
２により構成されるダイオードクランプ回路が接続され
ていない点で相違する。すなわち、ＭＯＳトランジスタ
Ｎ１のソースは、ＧＮＤ端子２に直接接続され、また、
Ｎ２のソースとＧＮＤ端子２間には、抵抗Ｒ１のみが接
続されている。なお、このような回路構成からなる定電
流源回路は、ＭＯＳトランジスタＮ１及びＮ２について
の弱反転領域において用いられる。
【００５０】本実施形態の定電圧回路において、ＭＯＳ
トランジスタＰ２のドレイン・ソース間の電流Ｉｏは、 Ｉｏ＝（１／Ｒ１）・（ｋＴ／ｑ）・logｎ｛Ｗ（Ｎ２）／Ｗ（Ｎ１）｝ ・・・（１２） で表される。以下は、第一実施形態と同様である。
トランジスタＰ２のドレイン・ソース間の電流Ｉｏは、 Ｉｏ＝（１／Ｒ１）・（ｋＴ／ｑ）・logｎ｛Ｗ（Ｎ２）／Ｗ（Ｎ１）｝ ・・・（１２） で表される。以下は、第一実施形態と同様である。
【００５１】したがって、本実施形態においては、ゲー
ト幅の倍数ｍ、抵抗値Ｒ１の他にＭＯＳトランジスタＮ
１及びＮ２のゲート幅Ｗ（Ｎ１）及びＷ（Ｎ２）を、Ｍ
ＯＳトランジスタＮ３の温度特性にあわせて設定するこ
とにより、一定の電圧の出力を得ることができる。
ト幅の倍数ｍ、抵抗値Ｒ１の他にＭＯＳトランジスタＮ
１及びＮ２のゲート幅Ｗ（Ｎ１）及びＷ（Ｎ２）を、Ｍ
ＯＳトランジスタＮ３の温度特性にあわせて設定するこ
とにより、一定の電圧の出力を得ることができる。
【００５２】このように、ダイオードＤ１及びＤ２を省
略して回路全体の動作電圧をダイオードの順方向電圧Ｖ
Ｆ分低くした定電圧回路においても、ＭＯＳトランジス
タＰ３及びＮ３を接続することにより、外部温度の変化
に影響を受けることなく、一定の電圧を出力することが
可能となる。
略して回路全体の動作電圧をダイオードの順方向電圧Ｖ
Ｆ分低くした定電圧回路においても、ＭＯＳトランジス
タＰ３及びＮ３を接続することにより、外部温度の変化
に影響を受けることなく、一定の電圧を出力することが
可能となる。
【００５３】
【発明の効果】以上、詳細に説明したように、本発明の
定電圧回路によれば、カレントミラー回路及びダイオー
ドクランプ回路を有した定電流回路に、出力側ｎチャネ
ルＭＯＳトランジスタの温度特性にもとづいて設定され
たゲート幅により形成された出力側ｐチャネルＭＯＳト
ランジスタを接続して、その温度特性にもとづいて変化
する出力側ｎチャネルＭＯＳトランジスタのドレイン・
ソース間の電流に合わせて出力側ｐチャネルＭＯＳトラ
ンジスタのソース・ドレイン間に流れる電流を変化させ
ることで、ｎチャネルＭＯＳトランジスタの固有の温度
特性に左右されることなく、安定した出力電圧を供給す
ることができる。また、ｐチャネルＭＯＳトランジスタ
を用いて安定化を図ることにより、従来の定電圧回路と
比較して、レイアウト専有面積を小さくすることができ
る。
定電圧回路によれば、カレントミラー回路及びダイオー
ドクランプ回路を有した定電流回路に、出力側ｎチャネ
ルＭＯＳトランジスタの温度特性にもとづいて設定され
たゲート幅により形成された出力側ｐチャネルＭＯＳト
ランジスタを接続して、その温度特性にもとづいて変化
する出力側ｎチャネルＭＯＳトランジスタのドレイン・
ソース間の電流に合わせて出力側ｐチャネルＭＯＳトラ
ンジスタのソース・ドレイン間に流れる電流を変化させ
ることで、ｎチャネルＭＯＳトランジスタの固有の温度
特性に左右されることなく、安定した出力電圧を供給す
ることができる。また、ｐチャネルＭＯＳトランジスタ
を用いて安定化を図ることにより、従来の定電圧回路と
比較して、レイアウト専有面積を小さくすることができ
る。
【図１】本発明の第一実施形態の定電圧回路の構成を示
す回路構成図である。
す回路構成図である。
【図２】ｎチャネルＭＯＳトランジスタのドレインとゲ
ートとをショートさせた場合の温度特性を示す特性グラ
フである。
ートとをショートさせた場合の温度特性を示す特性グラ
フである。
【図３】本発明の第二実施形態の定電圧回路の構成を示
す回路構成図である。
す回路構成図である。
【図４】従来の定電圧回路を示す回路構成図である。
【図５】従来の他の定電圧回路を示す回路構成図であ
る。
る。
【図６】特開平８−２７２４６７号公報に記載の従来の
定電圧回路を示す回路構成図である。
定電圧回路を示す回路構成図である。
１ 電源入力端子
２ ＧＮＤ端子
３ 出力端子
４ 出力ノード
１０ 定電流源回路
１１ ｐチャネルＭＯＳＴｒ型カレントミラー回路
１２ ｎチャネルＭＯＳＴｒ型カレントミラー回路
１３ ダイオードクランプ回路
２０ 出力段
１００ バンドギャップレギュレータ回路（ＢＧＲ回
路） １１０ 基準電流源 １２０ 出力段 ２００ 発振回路 ２１０ 正相入力 ２２０ 負相入力 ３００ 基板電位レベル検出回路 ３０１、３０２、３０３ ｎチャネルＭＯＳトランジス
タ ３１０ ゲート電位制御回路 ３１１ ｐチャネルＭＯＳトランジスタ ３１２ 抵抗 ３２０ ｐチャネルＭＯＳトランジスタ ３３０ 定電流源 ４００ リング発振回路 ５００ チャージポンプ回路
路） １１０ 基準電流源 １２０ 出力段 ２００ 発振回路 ２１０ 正相入力 ２２０ 負相入力 ３００ 基板電位レベル検出回路 ３０１、３０２、３０３ ｎチャネルＭＯＳトランジス
タ ３１０ ゲート電位制御回路 ３１１ ｐチャネルＭＯＳトランジスタ ３１２ 抵抗 ３２０ ｐチャネルＭＯＳトランジスタ ３３０ 定電流源 ４００ リング発振回路 ５００ チャージポンプ回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G05F 1/00 - 7/00
Claims (4)
- 【請求項１】 ｐチャネルＭＯＳトランジスタ型カレン
トミラー回路と、ｎチャネルＭＯＳトランジスタ型カレ
ントミラー回路と、ダイオードクランプ回路とを有する
定電圧回路であって、 ソースが前記定電圧回路の電源入力端子に接続されると
ともに、ゲートが前記ｐチャネルＭＯＳトランジスタ型
カレントミラー回路の出力ノードに接続された出力側ｐ
チャネルＭＯＳトランジスタと、ドレイン及びゲートが
前記出力側ｐチャネルＭＯＳトランジスタのドレイン及
び前記定電圧回路の出力端子に接続されるとともに、ソ
ースが前記定電圧回路のＧＮＤ端子に接続された出力側
ｎチャネルＭＯＳトランジスタとを有した出力段と、 一端が前記ｎチャネルＭＯＳトランジスタ型カレントミ
ラー回路の有するｎチャネルＭＯＳトランジスタのドレ
インに接続された抵抗と、 一端が前記ＧＮＤ端子に接続されるとともに、他端が前
記ｎチャネルＭＯＳトランジスタのドレインに接続され
る第一のクランプダイオードと、一端がＧＮＤ端子に接
続されるとともに、他端が前記抵抗の他端に接続される
第二のクランプダイオードとを有したダイオードクラン
プ回路とを備え、 前記ｐチャネルＭＯＳトランジスタ型カレントミラー回
路が、ソースが電源入力端子に接続された第一のｐチャ
ネルＭＯＳトランジスタと、ソースが前記電源入力端子
に接続されるとともに、ゲート及びドレインが前記第一
のｐチャネルＭＯＳトランジスタのゲートに接続された
第二のｐチャネルＭＯＳトランジスタとを有し、 前記出力側ｎチャネルＭＯＳトランジスタの温度特性に
もとづいて変化する前記出力側ｎチャネルＭＯＳトラン
ジスタのドレイン・ソース間の電流に合わせて前記出力
側ｐチャネルＭＯＳトランジスタのソース・ドレイン間
に流れる電流が変化するようなゲート幅，ジャンクショ
ン面積，抵抗値を、それぞれ前記出力側ｐチャネルＭＯ
Ｓトランジスタ，前記第一及び第二のクランプダイオー
ド，前記抵抗が有した ことを特徴とする定電圧回路。 - 【請求項２】 ｐチャネルＭＯＳトランジスタ型カレン
トミラー回路と、ｎ チャネルＭＯＳトランジスタ型カレ
ントミラー回路と、ダイオードクランプ回路とを有する
定電圧回路であって、 ソースが前記定電圧回路の電源入力端子に接続されると
ともに、ゲートが前記ｐチャネルＭＯＳトランジスタ型
カレントミラー回路の出力ノードに接続された出力側ｐ
チャネルＭＯＳトランジスタと、ドレイン及びゲートが
前記出力側ｐチャネルＭＯＳトランジスタのドレイン及
び前記定電圧回路の出力端子に接続されるとともに、ソ
ースが前記定電圧回路のＧＮＤ端子に接続された出力側
ｎチャネルＭＯＳトランジスタとを有した出力段と、 一端が前記ｎチャネルＭＯＳトランジスタ型カレントミ
ラー回路の有するｎチャネルＭＯＳトランジスタのドレ
インに接続された抵抗と、 一端が前記ＧＮＤ端子に接続されるとともに、他端が前
記ｎチャネルＭＯＳトランジスタのドレインに接続され
る第一のクランプダイオードと、一端がＧＮＤ端子に接
続されるとともに、他端が前記抵抗の他端に接続される
第二のクランプダイオードとを有したダイオードクラン
プ回路とを備え、 前記ｐチャネルＭＯＳトランジスタ型カレントミラー回
路が、ソースが電源入力端子に接続された第一のｐチャ
ネルＭＯＳトランジスタと、ソースが前記電源入力端子
に接続されるとともに、ゲート及びドレインが前記第一
のｐチャネルＭＯＳトランジスタのゲートに接続された
第二のｐチャネルＭＯＳトランジスタとを有し、 前記ｎチャネルＭＯＳトランジスタ型カレントミラー回
路が、ソースが前記第一のｐチャネルＭＯＳトランジス
タのドレインに接続されるとともに、ドレインが前記第
一のクランプダイオードに接続された第一のｎチャネル
ＭＯＳトランジスタと、ソースが前記第二のｐチャネル
ＭＯＳトランジスタのドレインに接続されるとともに、
ゲートが前記第一のｎチャネルＭＯＳトランジスタのゲ
ート及びソースに接続され、かつドレインが前記抵抗の
一端に接続された第二のｎチャネルＭＯＳトランジスタ
とを有し、 前記出力側ｎチャネルＭＯＳトランジスタの温度特性に
もとづいて変化する前記出力側ｎチャネルＭＯＳトラン
ジスタのドレイン・ソース間の電流に合わせて前記出力
側ｐチャネルＭＯＳトランジスタのソース・ドレイン間
に流れる電流を 変化させて、前記出力側ｎチャネルＭＯ
Ｓトランジスタのゲート・ドレイン間の電圧を一定にす
るようなゲート幅，ジャンクション面積，抵抗値を、そ
れぞれ前記出力側ｐチャネルＭＯＳトランジスタ，前記
第一及び第二のクランプダイオード，前記抵抗が有した
ことを特徴とする定電圧回路。 - 【請求項３】 ｐチャネルＭＯＳトランジスタ型カレン
トミラー回路と、ｎチャネルＭＯＳトランジスタ型カレ
ントミラー回路とを有する定電圧回路であって、 ソースが前記定電圧回路の電源入力端子に接続されると
ともに、ゲートが前記ｐチャネルＭＯＳトランジスタ型
カレントミラー回路の出力ノードに接続された出力側ｐ
チャネルＭＯＳトランジスタと、ドレイン及びゲートが
前記出力側ｐチャネルＭＯＳトランジスタのドレイン及
び前記定電圧回路の出力端子に接続されるとともに、ソ
ースが前記定電圧回路のＧＮＤ端子に接続された出力側
ｎチャネルＭＯＳトランジスタとを有した出力段と、 一端が前記ｎチャネルＭＯＳトランジスタ型カレントミ
ラー回路の有するｎチャネルＭＯＳトランジスタのドレ
インに接続され、他端が前記ＧＮＤ端子に接続された抵
抗とを備え、 前記ｐチャネルＭＯＳトランジスタ型カレントミラー回
路が、ソースが電源入力端子に接続された第一のｐチャ
ネルＭＯＳトランジスタと、ソースが前記電源入力端子
に接続されるとともに、ゲート及びドレインが前記第一
のｐチャネルＭＯＳトランジスタのゲートに接続された
第二のｐチャネルＭＯＳトランジスタとを有し、 前記出力側ｎチャネルＭＯＳトランジスタの温度特性に
もとづいて変化する前記出力側ｎチャネルＭＯＳトラン
ジスタのドレイン・ソース間の電流に合わせて前記出力
側ｐチャネルＭＯＳトランジスタのソース・ドレイン間
に流れる電流を変化させて、前記出力側ｎチャネルＭＯ
Ｓトランジスタのゲート・ドレイン間の電圧を一定にす
るようなゲート幅又は抵抗値を、前記出力側ｐチャネル
ＭＯＳトランジスタ，前記ｎチャネルＭＯＳトランジス
タ型カレントミラー回路のｎチャネルＭＯＳトランジス
タ，前記抵抗が有した ことを特徴とする定電圧回路。 - 【請求項４】 ｐチャネルＭＯＳトランジスタ型カレン
トミラー回路と、ｎチャネルＭＯＳトランジスタ型カレ
ントミラー回路とを有する定電圧回路であって、 ソースが前記定電圧回路の電源入力端子に接続されると
ともに、ゲートが前記ｐチャネルＭＯＳトランジスタ型
カレントミラー回路の出力ノードに接続された出力側ｐ
チャネルＭＯＳトランジスタと、ドレイン及びゲートが
前記出力側ｐチャネルＭＯＳトランジスタのドレイン及
び前記定電圧回路の出力端子に接続されるとともに、ソ
ースが前記定電圧回路のＧＮＤ端子に接続された出力側
ｎチャネルＭＯＳトランジスタとを有した出力段と、 一端が前記ＧＮＤ端子に接続された抵抗とを備え、 前記ｐチャネルＭＯＳトランジスタ型カレントミラー回
路が、ソースが電源入力端子に接続された第一のｐチャ
ネルＭＯＳトランジスタと、ソースが前記電源入力端子
に接続されるとともに、ゲート及びドレインが前記第一
のｐチャネルＭＯＳトランジスタのゲートに接続された
第二のｐチャネルＭＯＳトランジスタとを有し、 前記ｎチャネルＭＯＳトランジスタ型カレントミラー回
路が、ソースが前記第一のｐチャネルＭＯＳトランジス
タのドレインに接続されるとともに、ドレインが前記Ｇ
ＮＤ端子に接続された第一のｎチャネルＭＯＳトランジ
スタと、ソースが前記第二のｐチャネルＭＯＳトランジ
スタのドレインに接続されるとともに、ゲートが前記第
一のｎチャネルＭＯＳトランジスタのゲート及びソース
に接続され、かつドレインが前記抵抗の他端に接続され
た第二のｎチャネルＭＯＳトランジスタとを有し、 前記出力側ｎチャネルＭＯＳトランジスタの温度特性に
もとづいて変化する前記出力側ｎチャネルＭＯＳトラン
ジスタのドレイン・ソース間の電流に合わせて前記出力
側ｐチャネルＭＯＳトランジスタのソース・ドレイン間
に流れる電流を変化させて、前記出力側ｎチャネルＭＯ
Ｓトランジスタのゲート・ドレイン間の電圧を一定にす
るようなゲート幅又は抵抗値を、前記出力側ｐチャネル
ＭＯＳトランジスタ，前記第一及び第二のｎチャネルＭ
ＯＳトランジスタ，前記抵抗が有 した ことを特徴とする
定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32714999A JP3481896B2 (ja) | 1999-11-17 | 1999-11-17 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32714999A JP3481896B2 (ja) | 1999-11-17 | 1999-11-17 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001142550A JP2001142550A (ja) | 2001-05-25 |
| JP3481896B2 true JP3481896B2 (ja) | 2003-12-22 |
Family
ID=18195867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32714999A Expired - Fee Related JP3481896B2 (ja) | 1999-11-17 | 1999-11-17 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3481896B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7609045B2 (en) * | 2004-12-07 | 2009-10-27 | Nxp B.V. | Reference voltage generator providing a temperature-compensated output voltage |
| US8564275B2 (en) * | 2009-06-26 | 2013-10-22 | The Regents Of The University Of Michigan | Reference voltage generator having a two transistor design |
-
1999
- 1999-11-17 JP JP32714999A patent/JP3481896B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001142550A (ja) | 2001-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI386773B (zh) | 運算放大器、獨立於溫度的系統與能帶間隙參考電路 | |
| KR100306692B1 (ko) | 안정된 출력 전압을 제공하는 기준 전압 발생 회로 | |
| JP3095809B2 (ja) | 基準発生器 | |
| US7301321B1 (en) | Voltage reference circuit | |
| US7514987B2 (en) | Bandgap reference circuits | |
| US6087821A (en) | Reference-voltage generating circuit | |
| JP2596697B2 (ja) | Ｃｍｏｓトランジスタ回路を使用する基準電圧発生回路 | |
| JP2788843B2 (ja) | 基準電圧発生器 | |
| KR100393226B1 (ko) | 온도변화에 따라 내부 기준전압 값을 조절할 수 있는 내부기준전압 생성회로 및 이를 구비하는 내부 공급전압생성회로 | |
| TWI464556B (zh) | 帶隙基準電壓電路 | |
| US20090121699A1 (en) | Bandgap reference voltage generation circuit in semiconductor memory device | |
| KR100604462B1 (ko) | 매우 낮은 전력 공급용 ｖｔ 기준 전압 | |
| US20040207380A1 (en) | Reference voltage generating circuit capable of controlling temperature dependency of reference voltage | |
| US8902679B2 (en) | Memory array with on and off-state wordline voltages having different temperature coefficients | |
| JPH10116129A (ja) | 基準電圧発生回路 | |
| US6060871A (en) | Stable voltage regulator having first-order and second-order output voltage compensation | |
| JP2002108465A (ja) | 温度検知回路および加熱保護回路、ならびにこれらの回路を組み込んだ各種電子機器 | |
| US6124754A (en) | Temperature compensated current and voltage reference circuit | |
| JPH09307369A (ja) | カレントミラー回路及び定電流駆動回路 | |
| JP3481896B2 (ja) | 定電圧回路 | |
| TWI773137B (zh) | 供應電壓偵測電路與使用其的電路系統 | |
| JP2006260209A (ja) | 電圧制御電圧源 | |
| JP2565528B2 (ja) | ヒステリシスコンパレータ回路 | |
| JP2002099336A (ja) | バンド・ギャップ・レファレンス回路 | |
| JPH10112614A (ja) | バイアス電流供給方法およびその回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |