CN115454200B - 电压产生电路、漏电流补偿方法及芯片 - Google Patents

Abstract

本发明公开了一种电压产生电路、漏电流补偿方法及芯片，电压产生电路包括：带隙集电极单元和补偿单元。带隙集电极单元包括第一三极管和N个第二三极管。补偿单元包括：第一复制单元、采样单元和第二复制单元。本发明的电压产生电路、漏电流补偿方法及芯片，通过第一复制单元复制对应的三极管的集电极端的电压而输出成比例的复制电压，通过采样单元基于复制电压获得与对应的三极管的寄生二极管的漏电流成比例的采样电流，通过第二复制单元将采样电流按比例复制成补偿电流并输送至对应的三极管的集电极以补偿对应的三极管的寄生二极管的漏电流。

Description

电压产生电路、漏电流补偿方法及芯片

技术领域

本发明是关于集成电路领域，特别是关于一种电压产生电路、漏电流补偿方法及芯片。

背景技术

基准电压产生电路是现代集成电路内部的基本模块，其为其它电路提供参考电压。其通常采用BJT器件实现温度不敏感的特性，然而BJT器件的寄生PN结在高温环境下的漏电流会增加，从而导致参考电压随温度变化，在低功耗基准电压产生电路中，这一现象尤为明显。

现有的最简单的方案是增加BJT的电流，但要求其要远大于漏电流，使得整体功耗较大。另外一个方案是使用PNP晶体管，但是PNP晶体管的电流放大能力较弱，基极电流对输出电压的影响不能忽略。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种电压产生电路、漏电流补偿方法及芯片，其能够补偿NPN晶体管的寄生PN结在高温环境下产生的漏电流，防止在高温环境下由于NPN晶体管的集电极寄生二极管的反向饱和电流漏电导致的参考电压偏移，而产生的可能导致芯片在高温环境下的功能异常和失效。

为实现上述目的，本发明的实施例提供了一种电压产生电路，包括：带隙集电极单元和补偿单元。

带隙集电极单元包括第一三极管和N个第二三极管，所述第一三极管的基极与集电极相连，N个所述第二三极管的基极和集电极相连，所述第一三极管的发射极与N个所述第二三极管的发射极相连且同时与地相连，N≥1；

所述补偿单元包括：第一复制单元、采样单元和第二复制单元。

第一复制单元与第一三极管或N个第二三极管的集电极相连以输出与第一三极管或N个第二三极管的集电极端的电压成比例的复制电压；采样单元与第一复制单元相连，所述采样单元基于复制电压获得与第一三极管或N个第二三极管的寄生二极管的漏电流成比例的采样电流；第二复制单元与第一复制单元、第一三极管的集电极和N个第二三极管的集电极相连，所述采样电流经第一复制单元传输至第二复制单元，所述第二复制单元用于将采样电流按比例复制成补偿电流并输送至第一三极管和N个第二三极管的集电极。

在本发明的一个或多个实施例中，所述第二复制单元包括电流镜电路，所述电流镜电路与第一复制单元相连，所述电流镜电路同时与第一三极管和N个第二三极管的集电极相连以将采样电流按比例复制成对应的补偿电流并输送至第一三极管和N个第二三极管的集电极以补偿第一三极管和N个第二三极管的寄生二极管的漏电流。

本发明还公开了一种电压产生电路，包括：

带隙集电极单元，包括第一三极管和N个第二三极管，所述第一三极管的基极与集电极相连，N个所述第二三极管的基极和集电极相连，所述第一三极管的发射极与N个所述第二三极管的发射极相连且同时与地相连，N≥1；以及

多个补偿单元，多个所述补偿单元分别与第一三极管和N个第二三极管的集电极相连，用于分别对第一三极管和N个第二三极管的寄生二极管的漏电流进行补偿，所述补偿单元包括：

第一复制单元，分别与第一三极管和N个第二三极管的集电极相连以分别输出与对应的三极管的集电极端的电压成比例的复制电压；

采样单元，分别与各第一复制单元分别相连，各所述采样单元基于对应的复制电压获得与对应的三极管的寄生二极管的漏电流成比例的采样电流；

第二复制单元，分别与各第一复制单元以及三极管的集电极相连，所述采样电流经第一复制单元传输至对应的第二复制单元，所述第二复制单元用于将采样电流按比例复制成补偿电流并输送至对应的三极管的集电极。

在本发明的一个或多个实施例中，所述第一复制单元包括第二放大器和第二MOS管，所述第二放大器的第一输入端与对应的三极管的集电极相连，所述第二放大器的第二输入端与采样单元相连，所述第二MOS管的栅极与第二放大器的输出端相连，所述第二MOS管的源极与采样单元相连，所述第二MOS管的漏极与第二复制单元相连。

在本发明的一个或多个实施例中，所述第一复制单元包括第二MOS管，所述第二MOS管为native-MOS管，所述第二MOS管的栅极与对应的三极管的集电极相连，所述第二MOS管的源极与采样单元相连，所述第二MOS管的漏极与第二复制单元相连。

在本发明的一个或多个实施例中，所述采样单元包括第三三极管，所述第三三极管的基极、发射极与集电极相连且与第一复制单元相连。

在本发明的一个或多个实施例中，所述第二复制单元包括电流镜电路，各所述电流镜电路将各采样电流按比例复制成各补偿电流并输送至对应的三极管的集电极以补偿对应的三极管的寄生二极管的漏电流。

在本发明的一个或多个实施例中，所述电流镜电路为cascade电流镜电路。

在本发明的一个或多个实施例中，所述第一复制单元包括第二放大器和第二MOS管，所述第二放大器的第一输入端与对应的三极管的集电极相连，所述第二放大器的第二输入端与采样单元相连，所述第二MOS管的栅极与第二放大器的输出端相连，所述第二MOS管的源极与采样单元相连，所述第二MOS管的漏极与第二复制单元相连；或者

所述第一复制单元包括第二MOS管，所述第二MOS管为native-MOS管，所述第二MOS管的栅极与对应的三极管的集电极相连，所述第二MOS管的源极与采样单元相连，所述第二MOS管的漏极与第二复制单元相连；

所述第一复制单元还包括电容，所述电容的第一端与第二MOS管的栅极相连，所述电容的第二端与地相连。

在本发明的一个或多个实施例中，所述电容为MOS电容、MOM电容或者MIM电容。

在本发明的一个或多个实施例中，所述第一复制单元包括第二放大器和第二MOS管，所述第二放大器的第一输入端与对应的三极管的集电极相连，所述第二放大器的第二输入端与采样单元相连，所述第二MOS管的栅极与第二放大器的输出端相连，所述第二MOS管的源极与采样单元相连，所述第二MOS管的漏极与第二复制单元相连；或者

所述第一复制单元包括第二MOS管，所述第二MOS管为native-MOS管，所述第二MOS管的栅极与对应的三极管的集电极相连，所述第二MOS管的源极与采样单元相连，所述第二MOS管的漏极与第二复制单元相连；

所述第一复制单元还包括二极管，所述二极管的阴极与第二MOS管的栅极相连，所述二极管的阳极与第二MOS管的源极相连。

在本发明的一个或多个实施例中，所述二极管为第二MOS管的寄生二极管。

在本发明的一个或多个实施例中，所述电压产生电路还包括第一放大器、第一电阻、第二电阻、第三电阻和电流源，所述第一放大器的第一输入端与第一三极管的集电极以及第一电阻的第一端相连，所述第一放大器的第二输入端与第三电阻的第一端以及第二电阻的第一端相连，所述第三电阻的第二端与N个第二三极管的集电极相连，所述第一电阻的第二端和第二电阻的第二端相连，所述电流源的控制端与第一放大器的输出端相连，所述电流源的第一端与电源电压相连，所述电流源的第二端与第二电阻的第二端相连。

在本发明的一个或多个实施例中，所述电流源包括第一MOS管，所述第一MOS管的栅极与第一放大器的输出端相连，所述第一MOS管的源极与电源电压相连，所述第一MOS管的漏极与第二电阻的第二端相连。

本发明还公开了一种电压产生电路的漏电流补偿方法，所述电压产生电路包括带隙集电极单元，所述带隙集电极单元包括第一三极管和N个第二三极管，所述第一三极管的基极与集电极相连，N个所述第二三极管的基极和集电极相连，所述第一三极管的发射极与N个所述第二三极管的发射极相连且同时与地相连，N≥1；

所述漏电流补偿方法包括：

按比例复制第一三极管和\或N个第二三极管的集电极端的电压而获得对应的复制电压；

基于对应的复制电压获得与第一三极管的寄生二极管的漏电流和/或N个第二三极管的寄生二极管的漏电流对应成比例的采样电流；

按比例复制对应的采样电流以形成补偿电流，将对应的补偿电流输送至第一三极管和N个第二三极管的集电极端。

本发明还公开了一种芯片，包括所述的电压产生电路。

与现有技术相比，根据本发明的电压产生电路、漏电流补偿方法及芯片，通过第一复制单元复制对应的三极管的集电极端的电压而输出成比例的复制电压，通过采样单元基于复制电压获得与对应的三极管的寄生二极管的漏电流成比例的采样电流，通过第二复制单元将采样电流按比例复制成补偿电流并输送至对应的三极管的集电极以补偿对应的三极管的寄生二极管的漏电流。

本发明的电压产生电路、漏电流补偿方法及芯片，能够在更宽的温度范围内维持参考电压的稳定，避免了因寄生二极管的漏电而导致的芯片功能失效，例如参考电压的失效引起的过温保护电路的失效，从而导致芯片损坏。另外，通过降低了漏电对参考电压的影响，从而可以进一步降低每条支路电流，可以实现更低功耗的电路设计。

附图说明

图1是根据本发明实施例一的电压产生电路的电路原理图。

图2是根据本发明实施例一的电压产生电路的漏电流补偿方法的流程图。

图3是根据本发明实施例二的电压产生电路的电路原理图。

图4是根据本发明实施例三的电压产生电路的电路原理图。

图5是根据本发明实施例三的电压产生电路的漏电流补偿方法的流程图

具体实施方式

下面结合附图，对本发明的具体实施例进行详细描述，但应当理解本发明的保护范围并不受具体实施例的限制。

除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。

应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件，或与另一元件“相连”，或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

下面结合附图和实施例对本发明进一步说明。

实施例1

如图1所示，一种电压产生电路，包括：第一放大器OP1、第一电阻R1、第二电阻R2、第三电阻R3、电流源、带隙集电极单元以及补偿单元。

其中，带隙集电极单元包括第一三极管Q1和N个第二三极管Q2，第一三极管Q1和N个第二三极管Q2均为NPN三极管。第一三极管Q1的基极与集电极相连，N个第二三极管Q2并联，N个第二三极管Q2的基极和集电极相连，第一三极管Q1的发射极与N个第二三极管Q2的发射极相连且同时与地相连，N≥1。

第一放大器OP1的第一输入端与第一三极管Q1的集电极以及第一电阻R1的第一端相连，第一放大器OP1的第二输入端与第三电阻R3的第一端以及第二电阻R2的第一端相连。在本实施例中，第一放大器OP1的第一输入端为正输入端，第一放大器OP1的第二输入端为负输入端，在其他实施例中，第一放大器OP1的第一输入端为负输入端，第一放大器OP1的第二输入端为正输入端。第三电阻R3的第二端与N个第二三极管Q2的集电极相连，第一电阻R1的第二端和第二电阻R2的第二端相连。电流源的控制端与第一放大器OP1的输出端相连，电流源的第一端与电源电压相连，电流源的第二端与第二电阻R2的第二端相连。

在本实施例中，电流源包括第一MOS管MP1，在本实施例中，第一MOS管MP1为P沟道MOS管，在其他实施例中，第一MOS管MP1也可以为N沟道MOS管。第一MOS管MP1的栅极与第一放大器OP1的输出端相连，第一MOS管MP1的源极与电源电压相连，第一MOS管MP1的漏极与第二电阻R2的第二端相连。在其他实施例中，电流源也可以采用cascade电路结构或者单纯的电流源。

在本实施例中，补偿单元能够同时对第一三极管Q1的寄生二极管D1和N个第二三极管Q2的寄生二极管D2的漏电流进行补偿。

如图1所示，补偿单元包括：第一复制单元10、采样单元20和第二复制单元30。

具体的，第一复制单元10与N个第二三极管Q2的集电极相连以输出与N个第二三极管Q2的集电极端的电压成比例的复制电压。在其他实施例中，第一复制单元10也可以与第一三极管Q1的集电极相连以输出与第一三极管Q1的集电极端的电压成比例的复制电压。

第一复制单元10包括第二放大器OP2和第二MOS管MN1。在本实施例中，第二MOS管MN1为N沟道MOS管，在其他实施例中，第二MOS管MN1也可以为P沟道MOS管。第二放大器OP2的第一输入端与N个第二三极管Q2的集电极相连，第二放大器OP2的第二输入端与采样单元20相连。在本实施例中，第二放大器OP2的第一输入端为正输入端，第二放大器OP2的第二输入端为负输入端，在其他实施例中，第二放大器OP2的第一输入端为负输入端，第二放大器OP2的第二输入端为正输入端。第二MOS管MN1的栅极与第二放大器OP2的输出端相连，第二MOS管MN1的源极与采样单元20相连，第二MOS管MN1的漏极与第二复制单元30相连。

在本实施例中，通过第二放大器OP2将N个第二三极管Q2的集电极端的电压从第二放大器OP2的第一输入端复制到第二放大器OP2的第二输入端，同时通过第二放大器OP2控制第二MOS管MN1的导通。

如图1所示，第一复制单元10还包括电容C1和二极管Dp。电容C1的第一端与第二放大器OP2的输出端相连，电容C1的第二端与地相连。电容C1可以为MOS电容、MOM电容或者MIM电容。二极管Dp的阴极与第二MOS管MN1的栅极相连，二极管Dp的阳极与第二MOS管MN1的源极相连。在其他实施例中，二极管Dp可以是某一MOS管的寄生二极管。

在低温环境下，补偿单元近似开路。在高温环境下，则补偿单元的补偿环路建立。电容C1用来维持从低温环境到高温环境的过程中的补偿环路的稳定性。二极管Dp用来防止在低温环境和常温环境下，由于采样单元20的寄生二极管D3节点产生的高阻而导致电压的不确定。

在其他实施例中，在第一复制单元10中可以不设置第二放大器OP2，但是第二MOS管MN1需选用native-MOS管。此时，第二MOS管MN1的栅极与N个第二三极管Q2的集电极相连，第二MOS管MN1的源极与采样单元20相连，第二MOS管MN1的漏极与第二复制单元30相连。由于native-MOS管的阈值很低且常开，从而也能够将第二MOS管MN1的栅极上的电压复制到第二MOS管MN1的源极。

在本实施例中，采样单元20与第一复制单元10相连，采样单元20基于复制电压获得与N个第二三极管Q2的寄生二极管的漏电流成比例的采样电流。

如图1所示，采样单元20包括浮空(即不接地)设置的第三三极管Q3，第三三极管Q3为NPN三极管。第三三极管Q3的基极、发射极与集电极相连且与第二放大器OP2的第二输入端以及第二MOS管MN1的源极相连。第三三极管Q3的寄生二极管D3通过复制电压产生漏电流(即上述的采样电流)，该第三三极管Q3的寄生二极管D3的漏电流通过第二MOS管MN1传输至第二复制单元30。在本实施例中，第三三极管Q3的面积与N个第二三极管Q2的面积比为1：n。

在本实施例中，第二复制单元30与第一复制单元10、第一三极管Q1的集电极和N个第二三极管Q2的集电极相连，采样电流经第一复制单元10输送至第二复制单元30，第二复制单元30用于将采样电流按比例复制成补偿电流并输送至第一三极管Q1和N个第二三极管Q2的集电极。

如图1所示，第二复制单元30包括电流镜电路。电流镜电路与第一复制单元10相连，电流镜电路同时与第一三极管Q1和N个第二三极管Q2的集电极相连以按比例输出对应的补偿电流并输送至第一三极管Q1和N个第二三极管Q2的集电极。

具体的，电流镜电路包括第三MOS管MP2、第四MOS管MP3和第五MOS管MP4。在本实施例中，由于需要对第一三极管Q1和N个第二三极管Q2的寄生二极管的漏电流进行补偿，所以需要两个MOS管。在其他实施例中，电流镜电路中的MOS管的数量可根据需要进行增减。

第三MOS管MP2、第四MOS管MP3和第五MOS管MP4共栅相连，第三MOS管MP2、第四MOS管MP3和第五MOS管MP4的源极与电源电压相连，第三MOS管MP2的漏极和栅极相连且与第二MOS管MN1相连。第四MOS管MP3的漏极与N个第二三极管Q2的集电极相连，第五MOS管MP4的漏极与第一三极管Q1的集电极相连。在本实施例中，第三MOS管MP2、第四MOS管MP3和第五MOS管MP4均为P沟道MOS管，在其他实施例中，第三MOS管MP2、第四MOS管MP3和第五MOS管MP4可以为N沟道MOS管。

在本实施例中，第三三极管Q3的面积与N个第二三极管Q2的面积的比例为1：n，第三MOS管MP2的面积与第四MOS管MP3的面积的比例为1：n，N个第二三极管Q2的面积与第四MOS管MP3的面积相等，从而使得第三三极管Q3的寄生二极管D3的漏电流经第四MOS管MP3放大n倍后输送到N个第二三极管Q2的集电极从而补偿N个第二三极管Q2的寄生二极管D2的漏电流，使得流过第三电阻R3上的电流能够全都流入第二三极管Q2。

同理，第五MOS管MP4的面积与第三MOS管MP2的面积的比例为1：1，从而使得第三三极管Q3的寄生二极管D3的漏电流经第五MOS管MP4等比例输送到第一三极管Q1的集电极从而补偿第一三极管Q1的寄生二极管D1的漏电流。

在其他实施例中，也可以通过改变第三三极管Q3并联的数量或者第三三极管Q3的面积，使得第三三极管Q3的寄生二极管D3的漏电流与N个第二三极管Q2的寄生二极管D2的漏电流相等，对应的第三MOS管MP2的面积与第四MOS管MP3的面积的比例则可设置为n：n，第三MOS管MP2的面积与第五MOS管MP4的面积的比例设置为n：1。若第一复制单元10与第一三极管Q1的集电极相连，补偿原理类似，只需调整第三MOS管MP2的面积、第四MOS管MP3的面积与第五MOS管MP4的面积之间的比例。

如图2所示，本实施例还公开了一种电压产生电路的漏电流补偿方法，包括：

S1、按比例复制第一三极管Q1或N个第二三极管Q2的集电极端的电压而获得对应的复制电压；在本实施例中，优选复制N个第二三极管Q2的集电极端的电压以提高补偿精度。

S2、基于对应的复制电压获得与第一三极管Q1的寄生二极管D1的漏电流或N个第二三极管Q2的寄生二极管D2的漏电流对应成比例的采样电流；在本实施例中，获得与N个第二三极管Q2的寄生二极管D2的漏电流对应成比例的采样电流，采样电流的大小是N个第二三极管Q2的寄生二极管D2的漏电流的n分之一倍，采样电流的大小等于第一三极管Q1的寄生二极管D1的漏电流。

S3、按比例复制对应的采样电流以形成补偿电流，将对应的补偿电流输送至第一三极管Q1和N个第二三极管Q2的集电极端；在本实施例中，通过将采样电流放大n倍以补偿N个第二三极管Q2的寄生二极管D2的漏电流，将采样电流等比例补偿第一三极管Q1的寄生二极管D1的漏电流。

本实施例还公开了一种芯片，包括上述的电压产生电路。

实施例2

如图3所示，本实施例和实施例1的区别在于，本实施例中的第二复制单元30包括电流镜电路，电流镜电路为cascade电流镜电路。cascade电流镜电路与第一复制单元10相连，cascade电流镜电路同时与第一三极管Q1和N个第二三极管Q2的集电极相连以按比例输出对应的补偿电流至第一三极管Q1和N个第二三极管Q2的集电极。

具体的，cascade电流镜电路包括第三MOS管MP2、第六MOS管MPC2、偏置单元、第四MOS管MP3、第七MOS管MPC3、第五MOS管MP4和第八MOS管MPC4。

第三MOS管MP2、第四MOS管MP3和第五MOS管MP4共栅相连，第六MOS管MPC2、第七MOS管MPC3和第八MOS管MPC4共栅相连。第三MOS管MP2的漏极与第六MOS管MPC2的源极相连，第四MOS管MP3的漏极与第七MOS管MPC3的源极相连，第五MOS管MP4的漏极与第八MOS管MPC4的源极相连。第三MOS管MP2、第四MOS管MP3和第五MOS管MP4的源极与电源电压相连，第八MOS管MPC4的漏极与第一三极管Q1的集电极相连，第七MOS管MPC3的漏极与第二放大器OP2的第一输入端相连，第六MOS管MPC2的漏极与第三MOS管MP2的栅极以及偏置单元的第一端相连，偏置单元的第二端与第六MOS管MPC2的栅极和第二MOS管MN1的漏极相连。

在本实施例中，偏置单元包括第九MOS管MPB1，第九MOS管MPB1的栅极与漏极相连且与第六MOS管MPC2的栅极和第二MOS管MN1的漏极相连，第九MOS管MPB1的源极与第六MOS管MPC2的漏极相连。在其他实施例中，偏置单元包括电阻，电阻的第一端与第六MOS管MPC2的栅极和第二MOS管MN1的漏极相连，电阻的第二端与第六MOS管MPC2的漏极相连。

在本实施例中，第三MOS管MP2、第四MOS管MP3、第五MOS管MP4、第六MOS管MPC2、第七MOS管MPC3、第八MOS管MPC4和第九MOS管MPB1均为P沟道MOS管，在其他实施例中，也可以选择N沟道MOS管。

在本实施例中，通过cascode电流镜电路能够降低了沟道调制效应对电路的影响，使得补偿电流的精度更高。

实施例3

如图4所示，补偿单元设置有多个，在本实施例中，针对第一三极管Q1和N个第二三极管Q2，补偿单元设置有两个，分别为用于补偿N个第二三极管Q2的寄生二极管D2的漏电流的补偿单元A、用于补偿第一三极管Q1的寄生二极管D1的漏电流的补偿单元B。

补偿单元A的第一复制单元A1与N个第二三极管Q2的集电极相连以分别输出与N个第二三极管Q2的集电极端的电压成比例的复制电压。补偿单元A的采样单元A2与第一复制单元A1相连，补偿单元A基于对应的复制电压获得与N个第二三极管Q2的寄生二极管D2的漏电流成比例的采样电流。补偿单元A的第二复制单元A3与第一复制单元A1以及N个第二三极管Q2的集电极相连，采样电流经第一复制单元A1传输至第二复制单元A3，第二复制单元A3用于将对应的采样电流按比例复制成补偿电流并输送至N个第二三极管Q2的集电极。

如图4所示，第一复制单元A1包括第二放大器OP2和第二MOS管MN1。第二放大器OP2的第一输入端与N个第二三极管Q2的集电极相连，第二放大器OP2的第二输入端与采样单元A2相连，第二MOS管MN1的栅极与第二放大器OP2的输出端相连，第二MOS管MN1的漏极与第二复制单元A3相连，第二MOS管MN1的源极与采样单元A2相连。在本实施例中，第二放大器OP2的第一输入端为正输入端，第二放大器OP2的第二输入端为负输入端，在其他实施例中，第二放大器OP2的第一输入端为负输入端，第二放大器OP2的第二输入端为正输入端。

在本实施例中，通过第二放大器OP2将N个第二三极管Q2的集电极端的电压从第二放大器OP2的第一输入端复制到第二放大器OP2的第二输入端，同时通过第二放大器OP2控制第二MOS管MN1的导通。

第一复制单元10还包括第一电容C1和第一二极管Dp1。第一电容C1的第一端与第二放大器OP2的输出端相连，第一电容C1的第二端与地相连。第一电容C1可以为MOS电容、MOM电容或者MIM电容。第一二极管Dp1的阴极与第二MOS管MN1的栅极相连，第一二极管Dp1的阳极与第二MOS管MN1的源极相连。在其他实施例中，第一二极管Dp1为某一MOS管的寄生二极管。

在低温环境下，补偿单元A近似开路。在高温环境下，则补偿单元A的补偿环路建立。第一电容C1用来维持从低温环境到高温环境的过程中的补偿环路的稳定性。第一二极管Dp1用来防止在低温环境和常温环境下，由于采样单元A2的寄生二极管D3节点产生的高阻而导致电压的不确定。

在其他实施例中，第一复制单元A1中可以不设置第二放大器OP2，但第二MOS管MN1需为native-MOS管。此时，第二MOS管MN1的栅极与N个第二三极管Q2的集电极相连，第二MOS管MN1的源极与采样单元A2相连，第二MOS管MN1的漏极与第二复制单元A3相连。由于native-MOS管的阈值很低且常开，从而也能够将第二MOS管MN1的栅极上的电压复制到第二MOS管MN1的源极。

如图4所示，采样单元A2包括浮空(即不接地)设置的第三三极管Q3。第三三极管Q3的基极、发射极与集电极相连且与第二放大器OP2的第二输入端和第二MOS管MN1的源极相连。第三三极管Q3的寄生二极管D3通过复制电压产生漏电流(即上述的采样电流)，该第三三极管Q3的寄生二极管D3的漏电流通过第二MOS管MN1传输至第二复制单元A3。在本实施例中，第三三极管Q3的面积与N个第二三极管Q2的面积比为1：n。

第二复制单元A3包括第一电流镜电路，本实施例中的第一电流镜电路为第一cascade电流镜电路，在其他实施例中，第一电流镜电路可以为其他结构的电流镜电路。第一cascade电流镜电路与第一复制单元A1以及N个第二三极管Q2的集电极相连以按比例输出补偿电流至N个第二三极管Q2的集电极。

如图4所示，第一cascade电流镜电路包括第三MOS管MP2、第六MOS管MPC2、第一偏置单元、第四MOS管MP3和第七MOS管MPC3。

第三MOS管MP2和第四MOS管MP3共栅相连，第六MOS管MPC2和第七MOS管MPC3共栅相连。第三MOS管MP2的漏极与第六MOS管MPC2的源极相连，第四MOS管MP3的漏极与第七MOS管MPC3的源极相连。第三MOS管MP2和第四MOS管MP3的源极与电源电压相连，第七MOS管MPC3的漏极与N个第二三极管Q2的集电极相连，第六MOS管MPC2的漏极与第三MOS管MP2的栅极以及第一偏置单元的第一端相连，第一偏置单元的第二端与第六MOS管MPC2的栅极以及第二MOS管MN1的漏极相连。

在本实施例中，通过第一cascode电流镜电路能够降低了沟道调制效应对电路的影响，使得补偿电流的精度更高。

第一偏置单元包括第九MOS管MPB1，第九MOS管MPB1的栅极与漏极相连且与第六MOS管MPC2的栅极和第二MOS管MN1的漏极相连，第九MOS管MPB1的源极与第六MOS管MPC2的漏极相连。在其他实施例中，第一偏置单元包括第一电阻，第一电阻的第一端与第六MOS管MPC2的栅极和第二MOS管MN1的漏极相连，第一电阻的第二端与第六MOS管MPC2的漏极相连。

在本实施例中，第三MOS管MP2、第四MOS管MP3、第六MOS管MPC2、第七MOS管MPC3和第九MOS管MPB1均为P沟道MOS管，在其他实施例中，也可以选择N沟道MOS管。

在本实施例中，第三三极管Q3的面积与N个第二三极管Q2的面积的比例为1：n，第三MOS管MP2的面积与第四MOS管MP3的面积的比例为1：n，N个第二三极管Q2的面积与第四MOS管MP3的面积相等，从而使得第三三极管Q3的寄生二极管D3的漏电流经第四MOS管MP3放大n倍后输送到N个第二三极管Q2的集电极从而补偿N个第二三极管Q2的寄生二极管D2的漏电流，使得流过第三电阻R3上的电流能够全都流入第二三极管Q2。

在其他实施例中，也可以通过改变第三三极管Q3并联的数量或者第三三极管Q3的面积，使得第三三极管Q3的寄生二极管D3的漏电流与N个第二三极管Q2寄生二极管的漏电流相等，对应的第三MOS管MP2的面积与第四MOS管MP3的面积的比例则可设置为n：n。

补偿单元B的第一复制单元B1与第一三极管Q1的集电极相连以输出与第一三极管Q1的集电极端的电压成比例的复制电压。补偿单元B的采样单元B2与第一复制单元B1相连，采样单元B2基于对应的复制电压获得与第一三极管Q1的寄生二极管D1的漏电流成比例的采样电流。补偿单元B的第二复制单元B3与第一复制单元B1以及第一三极管Q1的集电极相连，采样电流经第一复制单元B1传输至第二复制单元B3，第二复制单元B3用于将对应的采样电流按比例复制成补偿电流并输送至第一三极管Q1的集电极。

如图4所示，第一复制单元B1包括第三放大器OP3和第十三MOS管MN2；第三放大器OP3的第一输入端与第一三极管Q1的集电极相连，第三放大器OP3的第二输入端与采样单元B2相连，第十三MOS管MN2的栅极与第三放大器OP3的输出端相连，第十三MOS管MN2的漏极与第二复制单元B3相连，第十三MOS管MN2的源极与采样单元B2相连。在本实施例中，第三放大器OP3的第一输入端为正输入端，第三放大器OP3的第二输入端为负输入端，在其他实施例中，第三放大器OP3的第一输入端为负输入端，第三放大器OP3的第二输入端为正输入端。

在本实施例中，通过第三放大器OP3将第一三极管Q1的集电极端的电压从第三放大器OP3的第一输入端复制到第三放大器OP3的第二输入端，同时通过第三放大器OP3控制第十三MOS管MN2的导通。

第一复制单元B1还包括第二电容C2和第二二极管Dp2，第二电容C2的第一端与第三放大器OP3的输出端相连，第二电容C2的第二端与地相连。第二电容C2为MOS电容、MOM电容或者MIM电容。第二二极管Dp2的阴极与第十三MOS管MN2的栅极相连，第二二极管Dp2的阳极与第十三MOS管MN2的源极相连。在其他实施例中，第二二极管Dp2可以为某一MOS管的寄生二极管。

在低温环境下，补偿单元B近似开路。在高温环境下，则补偿单元B的补偿环路建立。第二电容C2用来维持从低温环境到高温环境的过程中的补偿环路的稳定性。第二二极管Dp2用来防止在低温环境和常温环境下，由于采样单元B2的寄生二极管D4节点产生的高阻而导致电压的不确定。

在其他实施例中，第一复制单元B1中可以不设置第三放大器OP3，但是第十三MOS管MN2需为native-MOS管；第十三MOS管MN2的栅极与第一三极管Q1的集电极相连，第十三MOS管MN2的源极与相连，第十三MOS管MN2的漏极与第二复制单元B3相连。由于native-MOS管的阈值很低且常开，从而也能够将第二MOS管MN1的栅极上的电压复制到第二MOS管MN1的源极。

如图4所示，采样单元B2包括浮空(即不接地)设置的第四三极管Q4。第四三极管Q4的基极、发射极与集电极相连且与第十三MOS管MN2的源极以及第三放大器OP3的第二输入端相连。第四三极管Q4的寄生二极管D4通过复制电压产生漏电流(即上述的采样电流)，该第四三极管Q4的寄生二极管D4的漏电流通过第十三MOS管MN2传输至第二复制单元B3。在本实施例中，第四三极管Q4的面积与第一三极管Q1的面积比为1：1。

第二复制单元B3包括第二电流镜电路，本实施例中的第二电流镜电路为第二cascade电流镜电路，在其他实施例中，第二电流镜电路为其他结构的电流镜电路。第二cascade电流镜电路与第一复制单元B1以及第一三极管Q1的集电极相连以按比例输出补偿电流至第一三极管Q1的集电极。

如图4所示，第二cascade电流镜电路包括第五MOS管MP4、第十MOS管MP5、第八MOS管MPC4、第十一MOS管MPC5和第二偏置单元。

第五MOS管MP4和第十MOS管MP5共栅相连，第八MOS管MPC4和第十一MOS管MPC5共栅相连。第五MOS管MP4的漏极与第八MOS管MPC4的源极相连，第十MOS管MP5的漏极与第十一MOS管MPC5的源极相连。第五MOS管MP4和第十MOS管MP5的源极与电源电压相连，第十一MOS管MPC5的漏极与第一三极管Q1的集电极以及第二放大器OP2的第一输入端相连，第八MOS管MPC4的漏极与第五MOS管MP4的栅极以及第二偏置单元的第一端相连，第二偏置单元的第二端与第八MOS管MPC4的栅极以及第十三MOS管MN2的漏极相连。

在本实施例中，第二偏置单元包括第十二MOS管MPB2。第十二MOS管MPB2的栅极与漏极相连且与第八MOS管MPC4的栅极和第十三MOS管MN2的漏极相连，第十二MOS管MPB2的源极与第八MOS管MPC4的漏极相连。在其他实施例中，第二偏置单元包括第二电阻，第二电阻的第一端与第八MOS管MPC4的栅极和第十三MOS管MN2的漏极相连，第二电阻的第二端与第八MOS管MPC4的漏极相连。

在本实施例中，第五MOS管MP4、第十MOS管MP5、第八MOS管MPC4、第十一MOS管MPC5、第十二MOS管MPB2均为P沟道MOS管，在其他实施例中，也可以选择N沟道MOS管。

在本实施例中，通过第二cascode电流镜电路能够降低了沟道调制效应对电路的影响，使得补偿电流的精度更高。

在本实施例中，第四三极管Q4的面积与第一三极管Q1的面积的比例为1：1，第五MOS管MP4的面积与第十MOS管MP5的面积的比例为1：1，第一三极管Q1的面积与第五MOS管MP4的面积相等，从而使得第一三极管Q1的寄生二极管D1的漏电流经第五MOS管MP4等比例输送到第一三极管Q1的集电极从而补偿第一三极管Q1的寄生二极管D1的漏电流，使得流过第一电阻R1上的电流能够全都流入第一三极管Q1。

本实施例还公开了一种电压产生电路的漏电流补偿方法，电压产生电路包括带隙集电极单元，带隙集电极单元包括第一三极管Q1和N个第二三极管Q2，第一三极管Q1的基极与集电极相连，N个第二三极管Q2的基极和集电极相连，第一三极管Q1的发射极与N个第二三极管Q2的发射极相连且同时与地相连，N≥1。

如图5所示，漏电流补偿方法包括：

S1、按比例复制第一三极管Q1和N个第二三极管Q2的集电极端的电压而获得对应的复制电压。

S2、基于对应的复制电压获得与第一三极管Q1的寄生二极管D1的漏电流和N个第二三极管Q2的寄生二极管D2的漏电流对应成比例的采样电流；在本实施例中，获得与第一三极管Q1的寄生二极管D1的漏电流成比例的采样电流与漏电流的比例为1：1，获得与N个第二三极管Q2的寄生二极管D2的漏电流成比例的采样电流与该漏电流的比例为1：n。

S3、按比例复制对应的采样电流以形成对应的补偿电流，将对应的补偿电流输送至第一三极管Q1和N个第二三极管Q2的集电极端；在本实施例中，将获得的与第一三极管Q1的寄生二极管D1的漏电流成比例的采样电流等比例补偿第一三极管Q1的寄生二极管D1的漏电流，将获得的与N个第二三极管Q2的寄生二极管D2的漏电流成比例的采样电流放大n倍以补偿N个第二三极管Q2的寄生二极管D2的漏电流。

本实施例还公开了一种芯片，包括上述的电压产生电路。

前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (16)

1.一种电压产生电路，其特征在于，包括：

带隙集电极单元，包括第一三极管和N个第二三极管，所述第一三极管的基极与集电极相连，N个所述第二三极管的基极和集电极相连，所述第一三极管的发射极与N个所述第二三极管的发射极相连且同时与地相连，N≥1；以及

补偿单元，所述补偿单元包括：

第一复制单元，与第一三极管或N个第二三极管的集电极相连以输出与第一三极管或N个第二三极管的集电极端的电压成比例的复制电压；

采样单元，与第一复制单元相连，所述采样单元基于复制电压获得与第一三极管或N个第二三极管的寄生二极管的漏电流成比例的采样电流；

第二复制单元，与第一复制单元、第一三极管的集电极和N个第二三极管的集电极相连，所述采样电流经第一复制单元传输至第二复制单元，所述第二复制单元用于将采样电流基于第一三极管和第二三极管的个数按比例复制成补偿电流并输送至第一三极管和N个第二三极管的集电极。

2.如权利要求1所述的电压产生电路，其特征在于，所述第二复制单元包括电流镜电路，所述电流镜电路与第一复制单元相连，所述电流镜电路同时与第一三极管和N个第二三极管的集电极相连以将采样电流按比例复制成对应的补偿电流并输送至第一三极管和N个第二三极管的集电极以补偿第一三极管和N个第二三极管的寄生二极管的漏电流。

3.一种电压产生电路，其特征在于，包括：

带隙集电极单元，包括第一三极管和N个第二三极管，所述第一三极管的基极与集电极相连，N个所述第二三极管的基极和集电极相连，所述第一三极管的发射极与N个所述第二三极管的发射极相连且同时与地相连，N≥1；以及

多个补偿单元，多个所述补偿单元分别与第一三极管和N个第二三极管的集电极相连，用于分别对第一三极管和N个第二三极管的寄生二极管的漏电流进行补偿，所述补偿单元包括：

第一复制单元，分别与第一三极管和N个第二三极管的集电极相连以分别输出与对应的三极管的集电极端的电压成比例的复制电压；

采样单元，分别与各第一复制单元分别相连，各所述采样单元基于对应的复制电压获得与对应的三极管的寄生二极管的漏电流成比例的采样电流；

第二复制单元，分别与各第一复制单元以及三极管的集电极相连，所述采样电流经第一复制单元传输至对应的第二复制单元，所述第二复制单元用于将采样电流基于第一三极管和第二三极管的个数按比例复制成补偿电流并输送至对应的三极管的集电极。

4.如权利要求1或3所述的电压产生电路，其特征在于，所述第一复制单元包括第二放大器和第二MOS管，所述第二放大器的第一输入端与对应的三极管的集电极相连，所述第二放大器的第二输入端与采样单元相连，所述第二MOS管的栅极与第二放大器的输出端相连，所述第二MOS管的源极与采样单元相连，所述第二MOS管的漏极与第二复制单元相连。

5.如权利要求1或3所述的电压产生电路，其特征在于，所述第一复制单元包括第二MOS管，所述第二MOS管为native-MOS管，所述第二MOS管的栅极与对应的三极管的集电极相连，所述第二MOS管的源极与采样单元相连，所述第二MOS管的漏极与第二复制单元相连。

6.如权利要求1或3所述的电压产生电路，其特征在于，所述采样单元包括第三三极管，所述第三三极管的基极、发射极与集电极相连且与第一复制单元相连。

7.如权利要求3所述的电压产生电路，其特征在于，所述第二复制单元包括电流镜电路，各所述电流镜电路将各采样电流按比例复制成各补偿电流并输送至对应的三极管的集电极以补偿对应的三极管的寄生二极管的漏电流。

8.如权利要求2或7所述的电压产生电路，其特征在于，所述电流镜电路为cascade电流镜电路。

9.如权利要求1或3所述的电压产生电路，其特征在于，所述第一复制单元包括第二放大器和第二MOS管，所述第二放大器的第一输入端与对应的三极管的集电极相连，所述第二放大器的第二输入端与采样单元相连，所述第二MOS管的栅极与第二放大器的输出端相连，所述第二MOS管的源极与采样单元相连，所述第二MOS管的漏极与第二复制单元相连；或者

所述第一复制单元包括第二MOS管，所述第二MOS管为native-MOS管，所述第二MOS管的栅极与对应的三极管的集电极相连，所述第二MOS管的源极与采样单元相连，所述第二MOS管的漏极与第二复制单元相连；

所述第一复制单元还包括电容，所述电容的第一端与第二MOS管的栅极相连，所述电容的第二端与地相连。

10.如权利要求9所述的电压产生电路，其特征在于，所述电容为MOS电容、MOM电容或者MIM电容。

11.如权利要求1或3所述的电压产生电路，其特征在于，所述第一复制单元包括第二放大器和第二MOS管，所述第二放大器的第一输入端与对应的三极管的集电极相连，所述第二放大器的第二输入端与采样单元相连，所述第二MOS管的栅极与第二放大器的输出端相连，所述第二MOS管的源极与采样单元相连，所述第二MOS管的漏极与第二复制单元相连；或者

所述第一复制单元包括第二MOS管，所述第二MOS管为native-MOS管，所述第二MOS管的栅极与对应的三极管的集电极相连，所述第二MOS管的源极与采样单元相连，所述第二MOS管的漏极与第二复制单元相连；

所述第一复制单元还包括二极管，所述二极管的阴极与第二MOS管的栅极相连，所述二极管的阳极与第二MOS管的源极相连。

12.如权利要求11所述的电压产生电路，其特征在于，所述二极管为第二MOS管的寄生二极管。

13.如权利要求1或3所述的电压产生电路，其特征在于，所述电压产生电路还包括第一放大器、第一电阻、第二电阻、第三电阻和电流源，所述第一放大器的第一输入端与第一三极管的集电极以及第一电阻的第一端相连，所述第一放大器的第二输入端与第三电阻的第一端以及第二电阻的第一端相连，所述第三电阻的第二端与N个第二三极管的集电极相连，所述第一电阻的第二端和第二电阻的第二端相连，所述电流源的控制端与第一放大器的输出端相连，所述电流源的第一端与电源电压相连，所述电流源的第二端与第二电阻的第二端相连。

14.如权利要求13所述的电压产生电路，其特征在于，所述电流源包括第一MOS管，所述第一MOS管的栅极与第一放大器的输出端相连，所述第一MOS管的源极与电源电压相连，所述第一MOS管的漏极与第二电阻的第二端相连。

15.一种电压产生电路的漏电流补偿方法，其特征在于，所述电压产生电路包括带隙集电极单元，所述带隙集电极单元包括第一三极管和N个第二三极管，所述第一三极管的基极与集电极相连，N个所述第二三极管的基极和集电极相连，所述第一三极管的发射极与N个所述第二三极管的发射极相连且同时与地相连，N≥1；

所述漏电流补偿方法包括：

按比例复制第一三极管和\或N个第二三极管的集电极端的电压而获得对应的复制电压；

基于对应的复制电压获得与第一三极管的寄生二极管的漏电流和/或N个第二三极管的寄生二极管的漏电流对应成比例的采样电流；

基于第一三极管和第二三极管的个数按比例复制对应的采样电流以形成补偿电流，将对应的补偿电流输送至第一三极管和N个第二三极管的集电极端。

16.一种芯片，其特征在于，包括如权利要求1～14任一项所述的电压产生电路。