CN112798919B - 基于fgd nmos管的电源低电压监测电路 - Google Patents

基于fgd nmos管的电源低电压监测电路 Download PDF

Info

Publication number
CN112798919B
CN112798919B CN202011610504.7A CN202011610504A CN112798919B CN 112798919 B CN112798919 B CN 112798919B CN 202011610504 A CN202011610504 A CN 202011610504A CN 112798919 B CN112798919 B CN 112798919B
Authority
CN
China
Prior art keywords
power supply
voltage
nmos
doped
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011610504.7A
Other languages
English (en)
Other versions
CN112798919A (zh
Inventor
王强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Espressif Systems Shanghai Co Ltd
Original Assignee
Espressif Systems Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Espressif Systems Shanghai Co Ltd filed Critical Espressif Systems Shanghai Co Ltd
Priority to CN202011610504.7A priority Critical patent/CN112798919B/zh
Publication of CN112798919A publication Critical patent/CN112798919A/zh
Application granted granted Critical
Publication of CN112798919B publication Critical patent/CN112798919B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

本发明提供了一种基于栅极反掺杂NMOS管的电源低电压监测电路，用于监测***的电源电压VDD是否低于电源电压阈值，其特征在于，包括第一电容器、第二电容器、反相器、第一PMOS管和第一NOMS管；还包括第一电流镜、第二NMOS管、栅极反掺杂NMOS管和第三NMOS管，其中第二NMOS管的栅极用于接收参考电压；第二NMOS管和栅极反掺杂NMOS管的电流密度被调整成使得产生带隙基准电压，从而电源电压阈值为参考电压Vref与带隙基准电压之和，当电源电压低于电源电压阈值时，反相器输出指示信号为低电平。本发明的基于栅极反掺杂NMOS管的电源低电压监测电路具有低功耗、对电源电压下降的响应低延迟而对电源电压上升的响应高延迟的特性，能够方便可靠的方式保证***中电子器件的稳定工作。

Description

基于FGD NMOS管的电源低电压监测电路
技术领域
本发明涉及集成电路技术领域，尤其涉及一种基于栅极反掺杂NMOS管的电源低电压监测电路。
背景技术
随着信息技术的不断发展，新型的物联网、5G、智能传感等技术对高速高精度集成电路和电路单元(如数/模转换器、模/数转换器、线性稳压器和开关稳压器等)的设计提出了更多的挑战。
为了使***运行在一个正常、可靠的工作环境，并在一旦出现电源异常的情况下能立即采取相应的措施，使***及时恢复正常，需要提供各种监测电路。其中，对***的电源电压进行监控，当电源电压低于用户设定的电压监测低限电压(即，电源电压阈值、参考电压)时发出指示信号的电源低电压监测电路对于某些芯片是必要的设计，并且尤其希望其具有低功耗等特性。
显然，在这种电源低电压监测电路中获得并保持一个精准的阈值或参考电压是必要的。
美国专利US10862469B2公开了一种比较电路，其中通过结合使用翻转栅极(flipped-gate)MOS管和常规栅极MOS管，获得精准的参考电压，以用于电压比较。
翻转栅极MOS管，例如Mohammad Al-Shyoukh等人在IEEE(2014年)的论文“基于反掺杂N沟道MOS场效应管的具有500nA静态电流、无修剪、±1.75％绝对精度、纯CMOS基准电压”(A 500nA Quiescent Current,Trim-Free,±1.75％Absolute Accuracy,CMOS-OnlyVoltage Reference based on Anti-Doped N-Channel MOSFETs)中，描述了这样一种翻转栅极MOS管，具体地为一种栅极反掺杂(flipped-gate(anti-doped))NMOS管，参见图1。
本领域技术人员知道，常规NMOS管的栅极为N+掺杂，而在如图1所示的栅极反掺杂NMOS管(FGD NMOS)中，栅极的两侧的极小区域仍为N+掺杂，而其中间部分却呈P+掺杂。
Mohammad Al-Shyoukh等人发现，这种栅极反掺杂NMOS管和常规NMOS管的阈值电压之差ΔVth具有负温度系数(参见图2)，因此，可以基于这一特性，通过布置这种栅极反掺杂NMOS管和常规NMOS管并调整两者的设计参数，获得精准的参考电压。
例如上述美国专利US10862469B2，在其公开的可以监测电源电压的UVLO(under-voltage lockout，欠压锁定)电路中，其通过布置栅极反掺杂MOS管(即其翻转栅极MOS管)、常规MOS管和一些电阻，通过选择电阻阻值间的比率，能够补偿栅极反掺杂MOS管非理想工艺及温度系数，从而能够实现精准的电源电压阈值。由此其所公开的UVLO电路可以确定电源电压是否升至电子器件的电路可以完全工作或者是否降至电子器件的电路应当关闭，以及降低对参考电压源的反冲以降低可能引起参考电压漂移的噪声。
但是，美国专利US10862469B2的UVLO电路主要基于MOS管和电阻实现上述这些功能，其在电源电压下降时不能非常迅速响应，而在电源电压上升时又会对上升电压中的毛刺产生不需要的响应。这些特性并不能很理想地适用于对***的电源电压的低电压监测以确保***中电子器件的稳定工作。
因此，有必要设计一种电源低电压监测电路，来解决上述这些问题。
发明内容
为实现上述目的，本发明提供了一种基于栅极反掺杂NMOS管的电源低电压监测电路，用于监测***的电源电压VDD是否低于电源电压阈值，其特征在于，包括第一电容器C1、第二电容器C2、反相器INV1、第一PMOS管M7和第一NOMS管M6；
所述基于栅极反掺杂NMOS管的电源低电压监测电路还包括第一电流镜、第二NMOS管M1、栅极反掺杂NMOS管M2和第三NMOS管M5；其中，所述第二NMOS管M1和所述栅极反掺杂NMOS管M2的漏极分别通过所述第一电流镜的两个支路连接所述电源电压VDD，所述第二NMOS管M1和所述栅极反掺杂NMOS管M2的源极皆通过所述第三NMOS管M5接地VSS；所述第二NMOS管M1的栅极用于接收参考电压Vref，所述栅极反掺杂NMOS管M2的栅极连接到所述电源电压VDD；
其中，所述第一电容器C1连接在所述电源电压VDD和所述栅极反掺杂NMOS管M2的源极之间；所述第二电容器C2连接在所述电源电压VDD和所述第二NMOS管M1的漏极之间；所述第一PMOS管M7连接在所述电源电压VDD和所述反相器INV1的输入端之间，且其栅极与所述第二NMOS管M1的漏极相连；所述第一NMOS管M6连接在所述反相器INV1的输入端与地VSS之间，且与所述第三NMOS管M5形成第二电流镜；
其中，所述第二NMOS管M1和所述栅极反掺杂NMOS管M2的电流密度被调整成使得产生带隙基准电压Vbg＝ΔVth+ΔVdsat，其中阈值电压差ΔVth是所述第二NMOS管M1和所述栅极反掺杂NMOS管M2的阈值电压之差，饱和电压差ΔVdsat是所述第二NMOS管M1和所述栅极反掺杂NMOS管M2的饱和电压之差；其中，所述电源电压阈值为所述参考电压Vref与带隙基准电压之和Vref+Vbg；
当所述电源电压VDD低于所述电源电压阈值时，所述反相器INV1的输出端输出指示信号VDD_GOOD为低电平。
进一步地，当所述反相器INV1的输出端输出指示信号VDD_GOOD为高电平时，所述电源电压VDD高于所述电源电压阈值。
进一步地，所述第三NMOS管M5的源极接地VSS，漏极连接到栅极反掺杂NMOS管M2的源极，栅极用于接收偏置电压Vbias。
进一步地，所述第一NMOS管M6的源极接地VSS，漏极连接到所述反相器INV1的输入端，栅极与所述第三NMOS管M5的栅极相连，用于接收所述偏置电压Vbias。
进一步地，所述第一电流镜包括第二PMOS管M3和第三PMOS管M4；第二PMOS管M3和第三PMOS管M4的栅极相连，源极连接到所述电源电压VDD，漏极分别连接到所述第二NMOS管M1和所述栅极反掺杂NMOS管M2的漏极。
进一步地，所述第三PMOS管M4的栅极与漏极相连，并且所述第三PMOS管M4的漏极连接到所述栅极反掺杂NMOS管M2的漏极。
进一步地，所述参考电压Vref来自于所述***中在所述基于栅极反掺杂NMOS管的电源低电压监测电路外部的电压源。
进一步地，所述电压源是可调参考电压源或或基准电压源。
进一步地，所述参考电压Vref为1.5V，所述带隙基准电压Vbg为1V，所述电源电压阈值为2.5V。
进一步地，所述偏置电压Vbias来自于所述***中在所述基于栅极反掺杂NMOS管的电源低电压监测电路外部的电压源。
本发明提供的基于栅极反掺杂NMOS管的电源低电压监测电路在所监测的电源电压低于设定的电源电压阈值时输出指示信号，并且具有低功耗、对电源电压下降的响应低延迟而对电源电压上升的响应高延迟的特性。具体地，其通过结合使用常规NMOS管和栅极反掺杂NMOS管，得到稳定且精准的电源电压阈值，能够够补偿MOS管非理想工艺及温度系数，并且免受***其他电路部分干扰；并且，基于栅极反掺杂NMOS管的电源低电压监测电路通过设置两个电容器，利用其在电路中的充放电行为，结合使用MOS管，能够快速对电源电压下降到电源电压阈值之下做出响应，而对电源电压上升超过电源电压阈值则延迟响应，从而能够以一种方便可靠的方式保证***中电子器件的稳定工作。
以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。
附图说明
图1是Mohammad Al-Shyoukh等人在IEEE(2014年)的论文“基于反掺杂N沟道MOS场效应管的具有500nA静态电流、无修剪、±1.75％绝对精度、纯CMOS基准电压”中描述的栅极反掺杂NMOS管的结构示意图。
图2描绘了Mohammad Al-Shyoukh等人发现的栅极反掺杂NMOS管和常规NMOS管的阈值电压之差ΔVth的负温度系数特性。
图3是在一个较佳实施例中，本发明的基于栅极反掺杂NMOS管的电源低电压监测电路的电路图。
图4示意性示出了图3的基于栅极反掺杂NMOS管的电源低电压监测电路的工作。
具体实施方式
在本说明书中，如无特别说明，所述的NMOS管和PMOS管，皆是指常规NMOS管和PMOS管。
如图3所示，在本发明的一个较佳的实施例中，提供了一种基于栅极反掺杂NMOS管的电源低电压监测电路，其包括图示连接的各个NMOS管、PMOS管、基于栅极反掺杂NMOS管、电容器和反相器。
具体地，在图示的基于栅极反掺杂NMOS管的电源低电压监测电路中，第二PMOS管M3和第三PMOS管M4形成第一电流镜，其中，第二PMOS管M3和第三PMOS管M4的栅极相连，源极连接到所述电源电压，第二PMOS管M3的漏极连接到第二NMOS管M1的漏极，第三PMOS管M4的漏极连接到栅极反掺杂NMOS管M2的漏极。第二NMOS管M1和栅极反掺杂NMOS管M2的源极皆连接到第三NMOS管M5的漏极，第三NMOS管M5的源极接地VSS。第二NMOS管M1的栅极用于接收参考电压Vref，栅极反掺杂NMOS管M2的栅极与漏极相连，第三NMOS管M5的栅极用于接收偏置电压Vbias，栅极反掺杂NMOS管M2的栅极连接到电源电压VDD。
进而，第一电容器C1连接在电源电压VDD和栅极反掺杂NMOS管M2的源极之间，第二电容器C2连接在电源电压VDD和第二NMOS管M1的漏极之间，第一PMOS管M7连接在电源电压VDD和反相器INV1的输入端之间，且其栅极与第二NMOS管M1的漏极相连；另外，第一NMOS管M6连接在反相器INV1的输入端与地VSS之间，且与第三NMOS管M5形成第二电流镜，以为电路提供偏置。
在本发明的基于栅极反掺杂NMOS管的电源低电压监测电路中，通过调节第二NMOS管M1和栅极反掺杂NMOS管M2的电流密度能够产生不随温度变化的带隙基准电压Vbg(具体如下所述)，从而能够通过设定合适的参考电压Vref，得到适用于监测电源电压VDD的不随温度变化的电源电压阈值，并且，监测结果具体由电路中的反相器INV1的输出端输出指示信号VDD_GOOD指示。具体地，当电源电压VDD低于电源电压阈值时，本发明的基于栅极反掺杂NMOS管的电源低电压监测电路中的反相器INV1的输出端输出指示信号VDD_GOOD为低电平；而当反相器INV1的输出端输出指示信号为高电平时，电源电压VDD高于电源电压阈值。
如前所述，Mohammad Al-Shyoukh等人发现栅极反掺杂NMOS管和NMOS管的阈值电压差ΔVth具有负温度系数，即随着温度升高而降低。因此，在本发明的基于栅极反掺杂NMOS管的电源低电压监测电路中，通过调整第二NMOS管M1和栅极反掺杂NMOS管M2的电流密度之比(例如通过调节这两个MOS管设计尺寸中的宽长比)，使得两者饱和电压差ΔVdsat具有正温度系数特性，即随着温度升高而升高，从而可以获得不随温度变化的带隙基准电压Vbg＝ΔVth+ΔVdsat，其中，阈值电压差ΔVth是第二NMOS管M1和栅极反掺杂NMOS管M2的阈值电压之差。
例如，在本发明的一个较佳的实施例中，电源电压VDD的正常工作电压范围为2.6V-3.3V，则可以选用适当设计尺寸的第二NMOS管M1和栅极反掺杂NMOS管M2，通过调整两者的电流密度之比，得到带隙基准电压Vbg为1V，并设定参考电压Vref为1.5V，此时就能够得到电源电压阈值2.5V，用于监测电源电压VDD。
在本发明的基于栅极反掺杂NMOS管的电源低电压监测电路中，参考电压Vref可以是来自于本电路外部的任何合适的电压源，例如可调参考电压源或基准电压源。通过将该电压源的输出连接到第二NMOS管M1的栅极施加该参考电压Vref。
其中，偏置电压Vbias来自于本电路外部的任何合适的电压源，例如可以是可调电压源或不可调电压源。通过将该电压源的输出连接到第三NMOS管M5的栅极施加该参考电压Vbias。
以下将分两种情况，详细描述本发明如图3所示的基于栅极反掺杂NMOS管的电源低电压监测电路的具体工作。
一、电源电压VDD不变或者缓慢变化的情况
在电源电压VDD不变或者缓慢变化的情况下，可以忽略第一电容C1和第二电容C2，从而：
当电源电压VDD从低值(即低于上述电源电压阈值)缓慢增加至VDD>Vref+Vbg时，在第二NMOS管栅极处的电压V2为高，第一PMOS管M7关闭，从而其漏极处的电压V3为低，反相器INV1的输出端输出指示信号VDD_GOOD＝1。
当电源电压VDD从高值(即高于上述电源电压阈值)缓慢下降至VDD<Vref+Vbg时，在第二NMOS管栅极处的电压V2为低，第一PMOS管M7导通，若流过第一PMOS管M7的电流大于流过第一NMOS管M6的电流，则电压V3为高，反相器INV1的输出端输出指示信号VDD_GOOD＝0。
二、电源电压VDD迅速变化的情况
参见图4，当电源电压VDD从高值迅速跌落到电源电压阈值以下时，由于第一电容C1和第二C2两端的电压差无法突变，栅极反掺杂NMOS管M2的源极处的电压V1和第二NMOS管栅极处的电压V2会随着电源电压VDD的下降而下降。V1下降会使第二NMOS管M1的VGS1增加，这样流过第二NMOS管M1的瞬态电流快速增大，该电流对第二电容C2充电，导致电压V2进一步快速下降，从而第一PMOS管M7的栅极和源极之间的电压VGS增加，从而流过第一PMOS管M7的电流增大，拉高电压V3，反相器INV1的输出端输出指示信号VDD_GOOD＝0。如图4中，在t1时刻，指示信号VDD_GOOD会随着电源电压VDD的降低迅速降低。
另外参见图4，当电源电压VDD从低值迅速上升到电源电压阈值以上时，由于第一电容C1和第二电容C2两端的电压差无法突变，电压V1和电压V2会随着电源电压VDD的上升而上升。电压V1上升会使第二NMOS管M1的VGS1减小，甚至关闭第二NMOS管M1，流过第二NMOS管M1的电流也会随之减少。这样流过第二PMOS管M3的电流大于流过第二NMOS管M1的电流，由于流过第二PMOS管M3的电流很小，导致第二电容C2的放电速度也很慢，从而电压V2缓慢上升，从而第一PMOS管M7的栅极和源极之间的电压VGS逐渐减小，流过第一PMOS管M7的电流慢慢变小，最终拉低电压V3，反相器INV1的输出端输出指示信号VDD_GOOD＝1。如图4中，在所示t2时刻，指示信号VDD_GOOD会随着电源电压VDD的升高而升高。
可见，在本发明的基于栅极反掺杂NMOS管的电源低电压监测电路中，通过两个电容C1和C2在电路中的充放电行为，结合MOS管的开关行为，能够快速对电源电压VDD下降到电源电压阈值之下做出响应(即，指示信号VDD_GOOD随着电源电压VDD的迅速下降而拉低)，而对电源电压VDD上升超过电源电压阈值则延迟响应(即，电源电压迅速上升到电源电压阈值以上后会延迟一段时间，之后指示信号VDD_GOOD才升高)。
这在实际应用中很有好处，因为电源电压VDD的上升、下降在实际中的波形并不是平滑的，而是可能出现连续的毛刺。本领域技术人员可以理解，因为指示信号VDD_GOOD具备上述延迟响应的特性，在电源电压迅速上升到电源电压阈值以上后也不会立即升高，因此，电源低电压监测电路可以忽略掉毛刺中的上升沿，更容易检测出连续的毛刺，从而保证***中电子器件的稳定工作。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思做出诸多修改和变化。因此，凡本技术领域的技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (10)

1.一种基于栅极反掺杂NMOS管的电源低电压监测电路，用于监测***的电源电压是否低于电源电压阈值，其特征在于，包括第一电容器、第二电容器、反相器、第一PMOS管和第一NMOS管；
所述基于栅极反掺杂NMOS管的电源低电压监测电路还包括第一电流镜、第二NMOS管、栅极反掺杂NMOS管和第三NMOS管，所述第二NMOS管和所述栅极反掺杂NMOS管的漏极分别通过所述第一电流镜的两个支路连接所述电源电压，所述第二NMOS管和所述栅极反掺杂NMOS管的源极皆通过所述第三NMOS管接地；所述第二NMOS管的栅极用于接收参考电压，所述栅极反掺杂NMOS管的栅极连接到所述电源电压；
其中，所述第一电容器连接在所述电源电压和所述栅极反掺杂NMOS管的源极之间；所述第二电容器连接在所述电源电压和所述第二NMOS管的漏极之间；所述第一PMOS管连接在所述电源电压和所述反相器的输入端之间，且其栅极与所述第二NMOS管的漏极相连；所述第一NMOS管连接在所述反相器的输入端与地之间，且与所述第三NMOS管形成第二电流镜；
其中，所述第二NMOS管和所述栅极反掺杂NMOS管的电流密度被调整成使得产生带隙基准电压Vbg＝ΔVth+ΔVdsat，其中阈值电压差ΔVth是所述第二NMOS管和所述栅极反掺杂NMOS管的阈值电压之差，饱和电压差ΔVdsat是所述第二NMOS管和所述栅极反掺杂NMOS管的饱和电压之差；其中，所述电源电压阈值为所述参考电压Vref与带隙基准电压之和Vref+Vbg；
当所述电源电压低于所述电源电压阈值时，所述反相器的输出端输出指示信号为低电平。
2.如权利要求1所述的基于栅极反掺杂NMOS管的电源低电压监测电路，其特征在于，当所述反相器的输出端输出指示信号为高电平时，所述电源电压高于所述电源电压阈值。
3.如权利要求1或2所述的基于栅极反掺杂NMOS管的电源低电压监测电路，其特征在于，所述第三NMOS管的源极接地，漏极连接到栅极反掺杂NMOS管的源极，栅极用于接收偏置电压。
4.如权利要求3所述的基于栅极反掺杂NMOS管的电源低电压监测电路，其特征在于，所述第一NMOS管的源极接地，漏极连接到所述反相器的输入端，栅极与所述第三NMOS管的栅极相连，用于接收所述偏置电压。
5.如权利要求1或2所述的基于栅极反掺杂NMOS管的电源低电压监测电路，其特征在于，所述第一电流镜包括第二PMOS管和第三PMOS管；第二PMOS管和第三PMOS管的栅极相连，源极连接到所述电源电压，漏极分别连接到所述第二NMOS管和所述栅极反掺杂NMOS管的漏极。
6.如权利要求5所述的基于栅极反掺杂NMOS管的电源低电压监测电路，其特征在于，所述第三PMOS管的栅极与漏极相连，并且所述第三PMOS管的漏极连接到所述栅极反掺杂NMOS管的漏极。
7.如权利要求1或2所述的基于栅极反掺杂NMOS管的电源低电压监测电路，其特征在于，所述参考电压来自于所述***中在所述基于栅极反掺杂NMOS管的电源低电压监测电路外部的电压源。
8.如权利要求7所述的基于栅极反掺杂NMOS管的电源低电压监测电路，其特征在于，所述电压源是可调参考电压源或或基准电压源。
9.如权利要求7所述的基于栅极反掺杂NMOS管的电源低电压监测电路，其特征在于，所述参考电压Vref为1.5V，所述带隙基准电压Vbg为1V，所述电源电压阈值为2.5V。
10.如权利要求3所述的基于栅极反掺杂NMOS管的电源低电压监测电路，其特征在于，所述偏置电压来自于所述***中在所述基于栅极反掺杂NMOS管的电源低电压监测电路外部的电压源。
CN202011610504.7A 2020-12-30 2020-12-30 基于fgd nmos管的电源低电压监测电路 Active CN112798919B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011610504.7A CN112798919B (zh) 2020-12-30 2020-12-30 基于fgd nmos管的电源低电压监测电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011610504.7A CN112798919B (zh) 2020-12-30 2020-12-30 基于fgd nmos管的电源低电压监测电路

Publications (2)

Publication Number Publication Date
CN112798919A CN112798919A (zh) 2021-05-14
CN112798919B true CN112798919B (zh) 2024-04-02

Family

ID=75804536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011610504.7A Active CN112798919B (zh) 2020-12-30 2020-12-30 基于fgd nmos管的电源低电压监测电路

Country Status (1)

Country Link
CN (1) CN112798919B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115112941B (zh) * 2022-08-24 2023-01-03 芯昇科技有限公司 一种电压检测电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101029910A (zh) * 2007-03-22 2007-09-05 华为技术有限公司 电流检测电路及装置
CN106843358A (zh) * 2017-03-21 2017-06-13 桂林电子科技大学 一种高电源抑制比全cmos基准电压源
CN109901656A (zh) * 2019-04-10 2019-06-18 电子科技大学 一种低功耗全mos管带隙基准电路以及基于其的转换器
CN209929949U (zh) * 2019-06-25 2020-01-10 苏州浪潮智能科技有限公司 一种带有电流监视功能的风扇电源保护装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434176B1 (ko) * 2001-11-30 2004-06-04 주식회사 하이닉스반도체 전원전압 레벨 검출기
US8149047B2 (en) * 2008-03-20 2012-04-03 Mediatek Inc. Bandgap reference circuit with low operating voltage

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101029910A (zh) * 2007-03-22 2007-09-05 华为技术有限公司 电流检测电路及装置
CN106843358A (zh) * 2017-03-21 2017-06-13 桂林电子科技大学 一种高电源抑制比全cmos基准电压源
CN109901656A (zh) * 2019-04-10 2019-06-18 电子科技大学 一种低功耗全mos管带隙基准电路以及基于其的转换器
CN209929949U (zh) * 2019-06-25 2020-01-10 苏州浪潮智能科技有限公司 一种带有电流监视功能的风扇电源保护装置

Also Published As

Publication number Publication date
CN112798919A (zh) 2021-05-14

Similar Documents

Publication Publication Date Title
KR101059901B1 (ko) 정전압 회로
US10454466B1 (en) Biasing cascode transistors of an output buffer circuit for operation over a wide range of supply voltages
US7528648B2 (en) Replica biased system
KR101070031B1 (ko) 기준 전류 발생 회로
CN110737298B (zh) 一种参考电压产生电路
US7245155B2 (en) Data output circuit with improved overvoltage/surge protection
CN112787640A (zh) 使用具有不同栅极工作功能的fet器件的参考发生器
CN112798919B (zh) 基于fgd nmos管的电源低电压监测电路
US8860392B2 (en) Semiconductor device including voltage generating circuit
US6972703B1 (en) Voltage detection circuit
KR20010057311A (ko) 저전원전압 반도체 장치의 기준전압 발생회로 및 방법
US6927558B2 (en) Power supply voltage lowering circuit used in semiconductor device
US5252909A (en) Constant-voltage generating circuit
CN113031694B (zh) 一种低功耗的低压差线性稳压器及其控制电路
JP3963597B2 (ja) 短絡保護回路
US10651831B2 (en) Oscillation circuit
CN113885639A (zh) 基准电路、集成电路及电子设备
CN114942346A (zh) 供应电压检测电路与使用其的电路***
CN108628379B (zh) 偏压电路
JP2001092544A (ja) 定電圧回路
CN112650345B (zh) 半导体装置
CN111273723B (zh) 一种基准电流源、基准电流的生成方法和电子设备
CN115202427B (zh) 一种稳压电路及电源管理芯片
CN112068634B (zh) 参考电压产生装置
US20240184319A1 (en) Temperature Gradient Control for Internal Regulated Supply

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant