TWI570536B - 用以基於流動通過超薄介電層部件的電流提供穩定參考電流與電壓的方法與電路 - Google Patents

用以基於流動通過超薄介電層部件的電流提供穩定參考電流與電壓的方法與電路 Download PDF

Info

Publication number
TWI570536B
TWI570536B TW101140823A TW101140823A TWI570536B TW I570536 B TWI570536 B TW I570536B TW 101140823 A TW101140823 A TW 101140823A TW 101140823 A TW101140823 A TW 101140823A TW I570536 B TWI570536 B TW I570536B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
component
current
end point
transistor
Prior art date
Application number
TW101140823A
Other languages
English (en)
Other versions
TW201324072A (zh
Inventor
藍肯馬克艾倫
傑紐索尼爾森
Original Assignee
線性科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 線性科技股份有限公司 filed Critical 線性科技股份有限公司
Publication of TW201324072A publication Critical patent/TW201324072A/zh
Application granted granted Critical
Publication of TWI570536B publication Critical patent/TWI570536B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Description

用以基於流動通過超薄介電層部件的電流提供穩定參考 電流與電壓的方法與電路 對相關應用程式的交互參照
本申請案主張對名稱為「LOW POWER CIRCUITS AND TECHNIQUES」且申請於2011年11月3日的美國臨時專利申請案第61/555,309號的優先權，該申請案在此全文併入全文中以作為參考。
本發明標的相關於提供對操作條件中的變異不敏感的穩定參考電流與參考電壓的技術與設備。發明標的進一步相關於基於流動通過超薄介電層部件的電流(諸如洩漏電流)來提供低功率參考。
許多電路受益自減少的功率消耗。尤其是對於以提取來的功率操作的裝置而言，提取來的功率諸如熱採集能源(經由帕耳帖效應(Peltier)、熱耦(thermocouple)或類似 的元件)、振動採集能源(例如透過磁鐵與線圈，或壓電傳感器)、或光電採集能源(例如經由太陽能電池)。由具有超低自放電率的電池(例如由Cymbet所販售的EnerChip固態電池)供電的電路，亦受益自減少的功率消耗。
當前的電路設計技術與裝置以超低偏壓電流提供高效能的能力，由於本徵裝置行為而受限制。例如，由Vadim Ivanon等人發表於ESSCIRC 2011的「An ultra low power bandgap operational at supply as low as 0.75V」所說明的低功率帶差參考電路(bandgap)消耗200nA，對於採集功率供應而言200nA為大量的電流。在一些應用中，由能源採集器提供連續的電流，且儲存能源，直到到達足夠用於作業的某一臨限。一旦到達臨限，裝置喚醒，執行作業，並隨後返回睡眠。將管理功能電路方塊(諸如計時器、振盪器、開機重設電路、參考電壓、或比較器)的電流要求減少，代表有更多能源可用以執行所需的功能性(諸如以無線電波傳送或接收資料封包)。
隨著CMOS科技降低體形，閘極氧化物厚度已被持續地減少。對於在約0.18um以下的裝置體形，閘極洩漏變得值得注意。來自這些超深次微米CMOS製程的閘極洩漏，已被識別為具有許多不良性質的不良行為。例如在微處理器中，閘極氧化物洩漏導致高待機電流。其他應用已識別了對於某些裝置尺寸與偏壓點，電晶體在一最小頻率以下將不再提供電流增益(例如參照IEEE Journal of Solid State Circuits,Vol.40,No.1,2005年1月,頁132-143,「Analog Circuits in Ultra-Deep-Submicron CMOS」)。
因此，由於可使用較小尺寸的採集功率供應、由於裝置可***作在較低強度的條件中(例如昏暗光線(對於太陽能收集)、較小的溫度差異(對於熱採集器))、以及由於可提供由於功率消耗降低所提供的額外或增進的功能性，存在對以降低的功率消耗提供高效能的電路的需求。
本文所揭示的發明以低功率技術與設備，藉由使用流動通過超薄介電層部件的電流來產生穩定參考，提供對操作條件變異不敏感的穩定參考電流與電壓，來解決上述問題之一或多者。
根據第一範例，提供包含超薄介電層部件的電路。部件具有第一端點、第二端點與超薄介電層，該超薄介電層設置於該第一端點與該第二端點之間，而使該第一端點與該第二端點接觸該介電層並與彼此實體地相隔。該電路進一步包含驅動電路系統，該驅動電路系統可操作以施加電壓至該第一端點(相對於該第二端點)，以在該驅動電路系統在作業中的同時使一單一方向電流流動通過該介電層。在一個範例中，該驅動電路系統為電流鏡，該電流鏡耦接至該部件，且該電流鏡經配置以在輸出節點流出基於(例如，均等於、成比例、或者功能性相關於)流動通過該介電層之該電流的參考輸出電流。
在各種範例中，該超薄介電層具有3nm或更少的一厚度；該第一端點與該第二端點係形成在該超薄介電層的相 對側上，且該第一端點與該第二端點與彼此相隔該介電層的該厚度；及/或該超薄介電層係由二氧化矽、矽氮化物、高介電係數(high-k)介電材料、低介電係數(low-k)介電材料、鉿矽酸鹽、鋯矽酸鹽、二氧化鉿、與二氧化鋯的至少一者來形成。
在各種範例中，該超薄介電層部件為一電晶體，其中該第一端點為該電晶體的一閘極端點，該第二端點為該電晶體的一通道區(例如，電晶體在空乏模式、累積模式、或反向模式中的通道區)，而該超薄介電層為該電晶體的一超薄閘極氧化物層。在另一範例中，該超薄介電層部件為MOSCAP或其他積體電路結構，包含形成於基材中的井，其中該超薄介電層的第一表面接觸該井，該第一端點位於該介電層相對於該第一表面的第二表面上，而該第二端點包含該井。在另一範例中，該超薄介電層部件為電容器結構，其中該第一端點與該第二端點為接觸該超薄介電層相對表面的傳導性板。
根據第二範例，提供包含超薄介電層部件的電路。該部件具有第一端點、第二端點與超薄介電層，該超薄介電層設置於該第一端點與該第二端點之間，而使該第一端點與該第二端點接觸該介電層並與彼此實體地相隔。該電路進一步包含電流源，該電流源耦接至該部件，且該電流源經配置以施加電流至該部件的該第一端點，以使該電流從該第一端點流動通過該介電層至該第二端點。該電路操作為使該部件回應於流動通過該介電層的該電流，而在該第一端點與該第 二端點之間提供參考輸出電壓。
在各種範例中，該電路的該電流源包含差動放大器電路，其中該差動放大器的該輸出經配置以控制該電流源，而使跨耦接至該差動放大器輸出之阻抗的電壓追蹤該部件之該第一端點的該電壓。在一個範例中，該電路耦接至振盪器電路，其中該振盪器電路包含參考電流產生器電路與電路系統，該參考電流產生器電路耦接至該第一端點，且該參考電流產生器電路經配置以產生與該部件所提供之該參考輸出電壓成比例的穩定參考電流，該電路系統經配置以藉由使用該穩定參考電流循環性地將電容器充電以產生振盪器輸出訊號。在另一範例中，該電路耦接至開機重設電路，該開機重設電路耦接至該部件的該第一端點，且該開機重設電路經配置以回應於偵測到功率供應位準超過該部件的該第一端點處的該參考輸出電壓而產生開機重設輸出訊號。
在以下的說明中將揭示部分的額外優點與新穎特徵，且部分的額外優點與新穎特徵將顯然於在本發明領域中熟習技藝者，在他們審視下文與附加圖式時，亦可由製造或操作範例來習得。可藉由實施或使用揭示於下文所討論之詳細範例中的方法論、機構與組合之各種態樣，來實現並獲得本發明的優點。
100‧‧‧超薄介電層部件
101‧‧‧超薄介電層
103a‧‧‧電氣接點
103b‧‧‧電氣接點
107a‧‧‧部件端點
107b‧‧‧部件端點
110‧‧‧超薄介電層部件
111‧‧‧基材
113‧‧‧經摻雜區或井
115‧‧‧擴散區
117‧‧‧超薄介電層
119‧‧‧導體
120‧‧‧超薄介電層部件
121‧‧‧基材
123‧‧‧經摻雜區或井
125‧‧‧擴散區
127‧‧‧介電層
129‧‧‧導體
131‧‧‧擴散區
133‧‧‧擴散區
102‧‧‧偏壓點
104‧‧‧偏壓點
106‧‧‧偏壓點
200‧‧‧低功率參考電流電路
202‧‧‧超薄介電層部件
204‧‧‧連接為二極體的電晶體
206‧‧‧PMOS電晶體
208‧‧‧輸出節點
250‧‧‧低功率參考電流電路
252‧‧‧超薄介電層部件
254‧‧‧連接為二極體的電晶體
256‧‧‧PMOS電晶體
258‧‧‧輸出節點
260‧‧‧源極隨耦器電晶體
262‧‧‧緩衝器
300‧‧‧低功率參考電壓電路
302‧‧‧超薄介電層部件
304‧‧‧電流源
306‧‧‧輸出節點
400‧‧‧低功率參考電壓電路
402‧‧‧超薄介電層部件
404‧‧‧電晶體
406‧‧‧電晶體
408‧‧‧源極隨耦器電晶體
410‧‧‧阻抗裝置
412‧‧‧輸出節點
414‧‧‧節點
500‧‧‧低功率參考電路
502‧‧‧超薄介電層部件
504‧‧‧阻抗裝置電晶體
506‧‧‧電流源電晶體
508‧‧‧電流源電晶體
510‧‧‧電流源電晶體
512‧‧‧差動放大器電晶體
514‧‧‧差動放大器電晶體
516‧‧‧差動放大器電晶體
518‧‧‧差動放大器電晶體
520‧‧‧差動放大器電晶體
522‧‧‧阻抗裝置電晶體
524‧‧‧參考輸出節點
700‧‧‧低功率振盪器
702‧‧‧參考電壓電路
704‧‧‧參考電流產生器
706‧‧‧振盪器核心
708‧‧‧PMOS鏡電晶體
710‧‧‧PMOS鏡電晶體
712‧‧‧二極體連接NMOS
714‧‧‧放大器
716‧‧‧電阻器
718‧‧‧仿製電晶體
719‧‧‧電晶體
720‧‧‧電容器
724‧‧‧回授電容器
726‧‧‧節點
728‧‧‧電晶體
722‧‧‧比較器
800‧‧‧開機重設電路
802‧‧‧參考電路
804‧‧‧供應電壓比較器
806‧‧‧比較器
810-818‧‧‧部件間節點或分接點
820-828‧‧‧超薄介電層部件
圖式根據本發明繪製一或多個實施例，僅為示例目的而不為限制。在圖式中，類似的元件編號代表相同或類似的元件。
第1A圖至第1C圖為圖示說明性介電層部件之結構的簡要示意圖。
第1D圖為圖示說明二極體的模擬電流對電壓的圖表。
第1E圖為圖示說明模擬閘極電流對閘極-源極電壓的圖表，對於為超薄閘極氧化物電晶體形式的超薄介電層部件。
第2A圖為圖示說明包含超薄介電層部件之低功率參考電流電路具體實施例的示意圖。
第2B圖為圖示說明第2A圖電路的模擬輸出電流對溫度特性的圖表。
第2C圖為圖示說明包含超薄介電層部件之低功率參考電流電路具體實施例的示意圖。
第3A圖為圖示說明包含超薄介電層部件之低功率參考電壓電路具體實施例的示意圖。
第3B圖為圖示說明第3A圖電路的模擬電壓對溫度特性的圖表，其中供應電壓被階化。
第4A圖為圖示說明包含超薄介電層部件之低功率參考電壓電路具體實施例的示意圖。
第4B圖為圖示說明第4A圖電路的模擬電壓對溫度特性的圖表，其中供應電壓被階化。
第5A圖為圖示說明包含超薄介電層部件之低功率參考電壓電路具體實施例的示意圖。
第5B圖為圖示說明第5A圖電路的模擬電壓對溫度 特性的圖表，其中供應電壓被階化。
第6A圖至第6C圖為圖示說明第5A圖電路的模擬電壓對溫度特性的圖表，其中模型被改變、針對最小溫度係數施加調節、以及對於在一溫度下固定的輸出電壓施加調節。
第7A圖為圖示說明包含第5A圖之低功率參考電壓電路的低功率振盪器電路具體實施例的示意圖。
第7B圖為圖示說明第7A圖電路的模擬頻率對溫度特性的圖表。
第8A圖為圖示說明包含第5A圖之低功率參考電壓電路的開機重設電路具體實施例的示意圖。
第8B圖為圖示說明第8A圖電路的模擬開機重設電路輸出狀態的圖表，其中電壓供應振幅被改變。
在下列的實施方式中，由舉例說明的方式揭示數種特定的細節，以期透徹瞭解相關聯的教示。然而，在本發明領域中熟習技藝者將能顯然瞭解到，本發明的實施可無需此種細節。在其他實例中，以相對高的層級來說明習知方法、程序、部件及/或電路系統而不說明細節，以避免不必要地遮蔽本發明的態樣。
本文所揭示的各種電路與方法，相關於提供對電路操作條件(諸如溫度)中的變異不敏感的穩定參考電流與參考電壓。電路與方法進一步提供低功率參考電流與參考電壓，諸如基於超薄介電層部件的洩漏電流的參考電流與參考電壓。
電路與方法提供穩定的參考電流與參考電壓，參考電流與參考電壓輸出具有相對固定且無變異的振幅值。參考電流與參考電壓係設計為維持穩定的輸出，而獨立於電路與環境溫度的變異、電路負載或功率供應電壓的改變、及/或任何其他電路操作條件的改變。例如在一些具體實施例中，參考電路可提供振幅在攝氏-40度至攝氏85度之操作溫度範圍內變異不超過100pA的輸出電流，或提供振幅在+2V至+3.6V之功率供應值範圍內變異不超過10mV的輸出電壓，或提供振幅在從攝氏-40度至攝氏85度的操作溫度範圍內變異不超過10mV的輸出電流。此外，電路與方法可提供具有非常低振幅(例如在50-130pA範圍中)的穩定參考電流。在一些具體實施例中，參考電路用以提供穩定參考電壓或電流的電路系統使用非常低的偏壓電流(振幅低至50-130pA或更低)來操作，且總和參考電路電流消耗為數nA等級(例如1-10nA)。
現在詳細參照圖示說明於附加圖式，並於下文討論的範例。
第1A圖圖示說明性超薄介電層部件100。超薄介電層部件100由至少一個超薄介電層101分隔兩個電氣接點103a、103b來組成，電氣接點103a、103b各別耦接至部件端點107a、107b。電氣接點103a、103b由傳導性材料所組成，諸如經適當地摻雜的矽、多晶矽、金屬沉積物或傳導性板(諸如電容器板)等等。電氣接點一般被形成在超薄介電層101的相對表面上，而使接點與彼此相隔一最小距離，最小距離等於超薄介電層的厚度。詳言之，兩個電氣接點不接觸彼此， 但兩個電氣接點皆接觸超薄介電層。在一些範例中，超薄介電層具有額外的端點。
超薄介電層可由各種介電物質的任意者形成，且在各種範例中可由二氧化矽、矽氧化物(例如包含矽與氧的比例不為1：2之矽氧化物的介電質)、矽氮化物、高介電係數(high-k)介電材料、低介電係數(low-k)介電材料、鉿矽酸鹽、鋯矽酸鹽、二氧化鉿、鉿氧化物、二氧化鋯、鋯氧化物、或另一適當類型的介電質。超薄介電層的厚度一般被限制為小於3nm(例如在1-3nm的範圍中，諸如在n型基材上的1.9nm厚度，或在p型基材上的2.1nm厚度)。然而在一些範例中，厚度可被限制為小於1nm。亦可有利地使用其他介電層厚度，包含大於3nm的厚度。一般而言，在被塑型為具有矩形面的長方體的介電層中(諸如第1A圖圖示的介電層)，介電層的厚度可對應於層的最小尺寸(如圖示說明於第1A圖的部件100中)。在介電層為長方體的範例中，兩個電氣接點可被形成為使他們之每一者接觸長方體的各別相對表面的至少部分(或實質上全部)，長方體的各別相對表面與彼此相隔厚度尺寸。可基於介電層的材料來設定介電層的厚度，以在施加正常操作電壓跨層上時提供傳導通過介電層之不可忽視的電流。
在作業中，超薄介電層允許電荷載子(例如電子及/或電洞)回應於施加於接點之間的電壓或電流，而從一個電氣接點穿隧通過介電層至另一電氣接點。在一些範例中，電荷載子以一關係穿隧通過介電層，該關係由一或多個電流對 電壓的曲線(諸如圖示於第1E圖者)來特徵化。然而，一般而言，電荷載子在標準積體電路操作電壓(例如100mV-5V的範圍中)或電流(例如1pA-100mA的範圍中)施加於接點之間時穿隧通過介電層。
第1B圖與第1C圖圖示說明形成於積體電路基材中的兩個說明性超薄介電層部件110與120的截面。可例如以超深次微米CMOS(UDSCMOS)製程形成該等部件。第1B圖的部件110可被參照為MOSCAP，同時第1C圖的部件可被參照為超薄閘極氧化物電晶體。
第1B圖的部件110被形成於基材111(例如p型基材)中，且部件110包含形成在基材表面上的超薄介電層117。由經摻雜區或井113(例如n型井)與擴散區115(例如n+擴散區)形成第一接點，經摻雜區或井113在下方延伸並接觸介電層117，擴散區115形成對經摻雜區或井的接點。可將第一電氣端點耦接經摻雜區或井113及/或擴散區115，以作為部件110的一個端點。由導體119形成第二接點，導體119(例如諸如金屬、多晶矽、或對準金屬矽化多晶矽(salicided polysilicon)或矽化多晶矽(silicided polysilicon))形成在介電層117的上表面上。可將第二電氣端點耦接至導體119以作為部件110的另一端點。在一些具體實施例中，部件110被直接形成於基材111(例如n摻雜基材)中而不存在井113，第一接點由在下方延伸並接觸介電層117的經摻雜基材111區形成，且第一接點被設為基材111的基材電位。
第1C圖的部件120被形成於基材121(例如p型基 材)中，且部件120包含形成在基材表面上的超薄介電層127。由經摻雜區或井123(例如n型井)、擴散區125(例如n+擴散區)、與兩個額外擴散區131、133(例如p+擴散區)形成第一接點，經摻雜區或井123在下方延伸並接觸介電層127，擴散區125形成對經摻雜區或井的接點並作為體極端點，擴散區131、133作為汲極與源極端點。部件120的第一端點對應於電晶體的通道區(經摻雜區或井123在介電層127下方的區)，且第一端點可由體極、汲極與源極端點的交互連結形成，以作為部件120的一個端點。由導體129形成第二接點，導體129(例如諸如金屬、多晶矽、或對準金屬矽化多晶矽或矽化多晶矽)形成在介電層127的上表面上且作為閘極端點。可將部件120的第二電氣端點耦接至閘極端點導體129，以作為部件120的另一端點。在一些具體實施例中，部件120被直接形成於經摻雜基材121的一區中而不存在井123，第一接點由基材121的通道區形成，基材121的通道區在下方延伸並接觸介電層127。
儘管部件110與120之每一者被說明為形成在p型基材中，部件110與120可替代性地被形成在n型基材中。在一個範例中，部件110將包含p型摻雜區或p型井113與p+擴散區115，同時部件120將包含p型摻雜區或p型井123、p+擴散區125與n+擴散區131與133。
超薄介電層部件(諸如部件100、110或120)展現了閘極電壓與閘極電流之間的關係，且至少部分由於電荷載子穿隧通過介電層，而使閘極電流的量值為不可忽視。例如， 以130nm、90nm、65nm、或任何其他適當的積體電路生產科技形成的核心電晶體120或MOSCAPs 110，可展現此種不可忽視的閘極電流。在一些具體實施例中，閘極電流的機制為電子穿隧。在一些具體實施例中，閘極電流的機制為電洞穿隧。在一些具體實施例中，閘極電流的機制為載子跨介電阻隔層的直接穿隧。穿隧(Tunneling)為以量子力學來說明的行為。許多科技具有多重閘極氧化物厚度，而使積體電路可包含具有薄閘極氧化物的一或多個核心部件，以及具有較厚閘極氧化物的一或多個I/O部件(能夠處理用於裝置輸入與輸出的較高電壓)。這些較厚閘極氧化物部件的閘極洩漏大量地被減少。
第1D圖為圖示說明二極體模擬電流對電壓的圖表。在第1D圖圖示的範例中，繪製1um x 1um矽p-n接面二極體在三個溫度(-40C、22.5C、85C)下的電流對電壓圖。第1E圖為圖示說明超薄閘極氧化物電晶體(諸如部件120)之模擬閘極電流對閘極-源極電壓的圖表。在第1E圖圖示的範例中，在三個溫度(-40C、22.5C、85C)下的以65nm CMOS製程製造的1um x 1um核心(1.2V)high-VT NMOS電晶體汲極、源極與體極端點被接至零電位。根據第1D圖與第1E圖，可注意到數個重要的差異。首先，對於固定順向電壓，隨著溫度變異，二極體電流中存在大量的變異。例如，參照偏壓點102，在600mV的順向電壓下，隨著溫度變異，二極體電流幾乎提昇了五個量值等級。然而，第1E圖圖示對於固定順向電壓，超薄介電層電晶體部件的閘極電流在偏壓點104甚 至不提昇超過兩倍，且在偏壓點106改變小於5%。具有相對低的溫度變異的超薄介電層電晶體的閘極電流/閘極電壓轉換特性，相較於使用接面部件(諸如二極體或雙極性電晶體)的參考，可用於以超低電流產生具有良好溫度穩定性的參考。第1D圖與第1E圖之間的另一差異，為二極體電流對順向電壓的斜率比超薄介電層電晶體部件電流對順向電壓的斜率陡峭得多。因為二極體的斜率陡峭，二極體對於低功率應用的有效操作範圍相較於超薄介電層電晶體部件被大大地減少，因為對於固定參考電壓輸出，順向二極體電流會很快地變得過大。注意到，儘管帶差參考電路通常使用雙極性接面電晶體(BJTs)，BJT在非常高與非常低的電流密度下通常表現不佳。因此，BJT可不適合用於低功率應用。
在一些具體實施例中，超薄介電層部件的閘極洩漏被用於偏壓電路。第2A圖為圖示說明低功率參考電流電路200之具體實施例的示意圖，低功率參考電流電路200可操作以在輸出節點208產生參考輸出電流，參考輸出電流與流動通過超薄介電層部件202的電流成比例(或至少基於流動通過超薄介電層部件202的電流)。在圖示的範例中，回應於驅動電路施加電壓跨部件202上，超薄介電層核心部件202產生偏壓電流。驅動電路包含耦接至部件的PMOS電流鏡，PMOS電流鏡包含裝置204與206。連接為二極體的電晶體204施加電壓至部件202第一端點(例如電晶體202閘極)，從而使電流跨部件202的介電層而流動。一般而言，電晶體204施加至第一端點的電壓，為在電流鏡為活動的同時具有固定 振幅/值的電壓，電壓使電流以從電晶體204通過介電層部件至地節點(或較低功率供應節點)之單一方向流動通過介電層。在PMOS電晶體206汲極208擷取電路輸出，在該處流出與流動通過部件202的電流成比例的參考輸出電流。一般而言，若電晶體204與206具有相同尺寸，則從節點208流出的電流一般而言追蹤流動通過部件202的電流(且可具有與流動通過部件202的電流相同的電流振幅)；更一般而言，然而若電晶體204與206具有不同尺寸，則從節點208流出的電流與流動通過部件202的電流成比例，且比例常數係由電晶體204與206的尺寸比例決定。注意到，施加至部件202的電壓，一般而言為固定極性，且因此在參考電路202作業期間，流動通過部件202的電流僅以一個方向流動。換言之，在參考電路200作業期間，在將電路供電時，流動通過部件202的電流從202的閘極流動通過超薄介電層至通道。
在一些具體實施例中，裝置204與206係成形自PMOS電晶體，且閘極氧化物厚於部件202的超薄閘極氧化物，而使電流鏡電晶體204與206中的閘極洩漏電流為相較於參考電流位準可忽視。例如，在通常具有多重閘極氧化物厚度以最佳化核心與I/O裝置效能的65nm製程中，部件202可採用1.2V閘極氧化物，同時PMOS電流鏡裝置204與206可採用2.5V電晶體閘極氧化物。部件202係耦接於裝置204汲極節點與較低功率供應和地節點之一者之間(如第2A圖所圖示)。
儘管第2A圖的部件202被說明性地圖示為源極、 汲極與體極端點被耦接在一起的超薄介電層電晶體部件，但部件202可更一般地為任何超薄介電層部件。例如，部件202可為以下之任何者：部件100、110或120、或兩或多個此種部件的任意串聯或並聯交互連接。
第2B圖為圖示說明模擬電流源200產生之輸出電流對溫度的圖表。在圖表中，負電流代表電流流出電晶體206汲極。在圖示的範例中，裝置202為具有超薄閘極氧化物的1um/1um 1.2V high-VT NMOS電晶體，且裝置204與206為65nm CMOS製程中的0.32um/10um 2.5V低洩漏PMOS電晶體。功率供應電壓為固定電壓1.2V跨節點VDD(亦即較高功率供應)與GND(亦即較低功率供應)。注意到，此電路對溫度的電流變異為良好，特別是考慮到此電路所佔用的小面積以及低偏壓電流輸出。提供在nA或pA位準的精確偏壓電流，對於低功率電流設計是非常有用的。例如，此電流源的輸出可用以偏壓運算放大器、振盪器、比較器或任何其他適當的電路類型。
第2C圖為圖示說明低功率參考電流電路250之具體實施例的示意圖，低功率參考電流電路250可操作以在輸出節點258產生參考輸出電流，參考輸出電流與流動通過超薄介電層部件252的電流成比例(或者基於流動通過超薄介電層部件252的電流)。在圖示的範例中，部件252與電晶體254、256與258各別類似於(且功能類似於)電路200的元件202、204、206與208。因此，將不再重複說明這些部件。然而，電路250額外地包含緩衝器262，緩衝器262在輸入節 點接收輸入電壓位準Vref。緩衝器262可操作以藉由控制源極隨耦器電晶體260的閘極電壓，來將部件252第一端點的電壓設為Vref。因此，回應於施加於跨超薄介電層核心部件252之端點的輸入電壓位準Vref，偏壓電流被產生通過超薄介電層核心部件252。偏壓電流被電晶體254與256鏡射，且與通過元件252的電流成比例的電流流出節點258。一般而言，輸入參考電壓Vref為在電流鏡活動時具有固定振幅/值的電壓，並使一電流以單一方向流動通過介電層。
在一些具體實施例中，在超薄介電層部件端點之間的閘極洩漏電流與閘極電壓之間的特性關係，被用以提供參考電壓。第3A圖為圖示說明低功率參考電壓電路300之具體實施例的示意圖。在圖示的範例中，參考電壓電路300利用超薄介電層部件302與電流源304，電流源304實施為諸如電阻器的阻抗裝置。耦接至部件302的電流源施加電流至部件302，以使電流流動通過介電層至地節點(如圖示)或較低功率供應節點。流動通過部件302的電流產生跨部件302端點的參考輸出電壓Vout。第3B圖為圖示說明模擬電壓對溫度的圖表，其中供應電壓VDD被階化。在圖示的範例中，隨著溫度從-40℃改變至85℃，對於2.8V之固定供應電壓的參考輸出電壓Vout改變約6.5mV。在25℃之固定溫度下，隨著供應電壓VDD從2V改變至3.6V，參考輸出電壓Vout改變151mV。在一些具體實施例中，電流源304包含具有大於10M歐姆的值的電阻器，此電阻器的尺寸在深次微米製程中為相當小。
在一些具體實施例中，使用閘極洩漏電流與閘極電 壓相對於超薄介電層部件之另一端點的特性關係，來產生穩定的參考電壓。第4A圖為圖示說明低功率參考電壓電路400之具體實施例的示意圖。在圖示的範例中，參考電壓電路400利用與電流源電路串聯耦接的核心(1.2V)超薄介電層部件402(圖示說明為NMOS電晶體)。電流源電路包含PMOS電流鏡，PMOS電流鏡包含2.5V電晶體404與406、2.5V自然NMOS(native NMOS)源極隨耦器電晶體408以及阻抗裝置410(諸如電阻器)。電流源電路在電晶體404汲極產生電流，該電流與流動通過阻抗裝置410的電流成比例(或在電晶體404與406具有相同尺寸的範例中，該電流等於流動通過阻抗裝置410的電流)。電流源施加電流至部件402的第一端點，以使參考輸出電壓Vout被產生於跨部件402端點。
電路400使用回授迴路(feedback loop)以提升產生於輸出節點412的輸出電壓對溫度的穩定性。節點412的輸出電壓施加電壓至阻抗裝置410，阻抗裝置410產生電流，該電流被經由PMOS電晶體404與406鏡射至核心部件402。因為來自電阻器的電流改變僅導致小的參考電壓改變，此電路提供為實質上對溫度固定的參考電壓。在一些具體實施例中，阻抗裝置410及/或源極隨耦器電晶體408的溫度係數，被用以藉由使通過部件402的電流以補償部件402隨溫度改變的電流/電壓關係變異的方式來隨溫度改變，而提供提升的溫度效能。此外，此電路具有良好的供應拒斥(supply rejection)，因為裝置404與裝置408在他們的汲極/源極端點間將過度的供應電壓降下；因此，供應電壓位準的改變(及 /或雜訊)僅可造成參考電壓位準的小改變。在一些具體實施例中，不包含啟動電路(startup circuit)，且啟動係基於裝置洩漏電流來發生。在一些具體實施例中，小電流被注入節點412與414以確保不存在穩定的非期望操作點。在一些具體實施例中，可在發生啟動之後移除啟動電流。
第4B圖為圖示說明模擬電壓對溫度的圖表，其中供應電壓被階化。在圖示的範例中，對於固定供應電壓2.8V，節點412的輸出電壓隨著溫度從-40℃改變至85℃而改變約1.1mV。在固定溫度25℃下，輸出電壓隨著供應電壓VDD從2V改變至3.6V而改變10.7mV。可藉由額外的裝置404與408疊接(cascoding)，來獲得進一步的功率供應拒斥增進。所模擬的約4.8nA電流消耗，對於此種穩定參照而言為卓越地低。
在一些具體實施例中，使用閘極洩漏對閘極電壓的特性，以將校正因數(correction factor)施加至所產生的參考電壓，而進一步補償由溫度及/或功率供應相關操作條件中的改變所造成的輸出參考電壓(或電流)中的變異。第5A圖為圖示說明低功率參考電路500的具體實施例的示意圖。電路500包含電流源(電晶體506、508)，電流源在電晶體506汲極產生電流，該電流為流動通過阻抗裝置之電流的鏡射，阻抗裝置由504與522的交互連結形成於電路500中。電流源施加電流至部件502的第一端點，而使參考輸出電壓Vout被產生於跨部件502的端點。
在圖示的範例中，由包含2.5V電晶體512、514、 518、520與516的差動放大器提供主動回饋。差動放大器具有在電晶體512與514閘極端點的第一與第二輸入節點，且在電晶體516源極節點產生輸出訊號。鏡射由電流源(由電晶體506與508組成)產生之電流的電流源510，藉由(可選地)縮放並鏡射通過PMOS電晶體508的電流來偏壓放大器。在一些具體實施例中，在NMOS 520汲極(或504汲極)與供應軌之間接上補償電容器，以穩定放大器。在電晶體516源極與地之間耦接阻抗元件，諸如由核心超薄介電層部件504與電阻器522串聯而形成的阻抗元件，以隨著溫度變化來調整電阻器電流。
在作業中，差動放大器經配置為使差動放大器的第一與第二輸入節點電壓維持均等。藉此，差動放大器控制電流源(506、508)而使跨阻抗元件(由504與522串聯交互連結形成)的電壓追蹤跨部件502的電壓。因為部件504的臨限電壓隨著溫度提升而降低，通過電阻器522的電流提升，部分地抵銷了由核心部件502溫度特性回應於溫度提升所造成之參考輸出節點524的電壓差降(voltage drop)。
第5B圖為圖示說明模擬電壓對溫度的圖表，其中供應電壓被階化。在圖示的範例中，在2.8V供應下的溫度變異小於500uV，且在25℃下從2V至3.6V的溫度變異僅為8mV。第5B圖參考電路的電流消耗對於此種穩定參考電路而言為卓越地低，在25℃下測量到2.4nA。
一般而言，部件502與504之每一者可由一或多個超薄介電層部件組成，諸如部件100、100或120之任意者。 在各種具體實施例中，部件504與部件502為同一類型(例如他們皆為1.2V電晶體裝置)；部件504與部件502為不同類型(例如部件504為2.5V裝置或PMOS裝置)。在一些具體實施例中，使用其他將輸出電壓通訊至電流產生堆疊的手段，例如簡單的源極隨耦器電路(而非放大器)。
在一些具體實施例中，除了由第5A圖的電路系統所提供的一階校正項以外，將二階校正項施加至類似於第5A圖參考電路的參考電路。可由首先從固定(或相對固定)的電流減去與溫度成比例(或成反比例)的電流，並將結果差異電流取平方(squaring)，來產生二階校正項。取平方後的差異電流被適當地從對於參考核心的額定電流中減去(或加至額定電流)，以提升溫度精確度。在一些具體實施例中，在電壓域中產生二階校正項，而非電流域。在一些具體實施例中，施加三階或更高階的校正項，以提升參考電路效能。
製程變異可影響超薄介電層厚度、閘極氧化物厚度、或電路內各種電晶體的臨限電壓，從而造成裝置彼此之間的電路行為變異。在一些具體實施例中，在製造時測量電壓或電流(例如使用晶圓探棒(wafer probe)或最終測試)，且所測量的電壓或電流被用以調整電路特性，以提升效能測度(performance metric)。第6A圖為圖示說明隨著模型改變的模擬電壓對溫度的圖表。在圖示的範例中，第5A圖之電路具體實施例的溫度效能被使用對於核心電晶體與超薄介電層部件的慢速、典型與快速模型來模擬。隨著製程變異，額定輸出電壓實質上偏移：從慢速模型到快速模型大於200mV的 偏移。對於固定慢速模型，觀察到約25mV的模擬溫度變異。第6B圖為圖示說明模擬電壓對溫度的圖表，其中使用對於最小溫度係數的調節來變異模型。在圖示的範例中，藉由調整類似於電阻器522的電阻器的值，來對最小溫度係數調節電路效能。在範例中，在25℃下額定輸出電壓對製程的變異已被減少了超過五倍，同時對於給定曲線，對溫度的變異為約1mV。第6C圖為圖示說明模擬電壓對溫度的圖表，其中使用對於在25℃約固定之輸出電壓的調節來變異模型。在圖示的範例中，經調節輸出電壓對製程與溫度的變異為在25℃下額定值的+/- 4mV內。在各種具體實施例中，以使用雷射修復(laser trim)調整電阻器來獲得調節；以使用電晶體作為開關以連接或斷開一陣列中的電阻器，以調整有效電阻值而獲得調節；以使用數位類比轉換器(DAC)選擇性地識別在一陣列中要連接或斷開的電晶體，以獲得調節；以使用電晶體作為開關以連接或斷開一陣列中的單位電晶體，來調整電流鏡(例如包含506與508的第5A圖的電流鏡)中的電晶體比例，以獲得調節；或任何其他適當的調整方法。
在一些具體實施例中，在製造時決定數位調節字元的值，在此時將正確的調節值相關聯於特定的受測單元。在各種具體實施例中，經由數位調節來將電路調節相關聯於受測單元；雷射修復金屬或多晶矽線；雷射修復薄膜電晶體；諸如快閃記憶體或FRAM的非揮發性記憶體；一次性可程式記憶體(諸如由電路IP販售者Kilopass所提供者)；或任何其他適當的方法。
在一些具體實施例，低功率振盪器使用一或多個超薄介電層部件的閘極洩漏對閘極電壓特性做為參考。第7A圖為圖示說明低功率振盪器700具體實施例的示意圖，低功率振盪器700使用以超薄介電層洩漏電流為基礎的參考。在圖示的範例中，參考電壓電路702(類似於第5A圖的電路500)連同於參考電流產生器704提供充電電流至振盪器核心706。參考電流產生器704使用放大器714以將節點Vout的參考電壓強加於跨電阻器716，以產生均等於流動通過電阻器716與電晶體719的穩定參考電流。可具有與電晶體719相同或不同尺寸的仿製電晶體718，施加具有基於電壓Vout(例如與電壓Vout成比例)之振幅的電流至電容器720，電容器720被緩慢地充電。比較器722比較電容器720上的電壓與參考電壓Vref，並決定何時電容器720上的電壓已跨過均等於參考電壓Vref的臨限。在各種具體實施例中，比較器測量大於參考電壓的電壓；均等於參考電壓的電壓；均等於參考電壓的一部分的電壓；或任何其他適當的位準。在參考電壓臨限被跨過時，比較器722輸出訊號於節點OscOut，使電晶體728快速地將電容器720放電。一旦電容器720被放電，電晶體728關閉，且電容器720被再次由電晶體718輸出的電流充電。電容器720因此被使用穩定參考電流循環充電，並可基於電容器720的兩個充電週期之間的時間建立精確的參考時序。回授電容器724將節點726的電壓交流耦接(AC couple)回比較器核心(以正回授)，使比較器輸出轉換率(slew rate)較快。節點OscOut的訊號可用以保持追蹤時間或發起事件 諸如使微處理器從睡眠模式被喚醒。
在各種具體實施例中，電容器720被部分放電，或電容器720被完全放電，以回應於達到參考電壓臨限。因為電流位準(諸如電晶體718所施加的電流)可被製成為非常小，電容器720的值可為小，即使對於非常低的輸出頻率亦如此。使用小電容值節省晶粒面積，從而減少產品成本。第7A圖的振盪器在3.6V下具有7nA的模擬電流消耗，包含所有三個區塊702、704與706。第7B圖為圖示說明模擬頻率對溫度的圖表。在圖示的範例中，對溫度的總體變異為約1%，此在低功率消耗下是特別良好的。在一些具體實施例中，由數位調節電容器720值來調整振盪器的頻率。在一些具體實施例中，由數位調節電晶體718流出的電流量來調整振盪器的頻率。用於放大器714、比較器722與節點726與節點OscOut之間的邏輯回復電路的偏壓電流的參考，可由包含電晶體708與710的PMOS鏡連同二極體連接NMOS 712來產生。在一些具體實施例中，PMOS與NMOS利用I/O電壓裝置(諸如65nm製程中的2.5V裝置)，除了參考產生器702中的兩個核心超薄介電層部件以外(對應於第5A圖的部件502與504)。在一些具體實施例中，節點OscOut的振盪器輸出係耦接至計數器或計時器，以保持追蹤時間，或在已經過一段時間之後起始一事件。
在各種具體實施例中，在生產時調節低功率振盪器以獲得提升的頻率精確度；藉由比較振盪器在第二振盪器的數個週期中發生的振盪週期數量，以週期性原位調節振盪 器，第二振盪器具有提升的頻率精確度(諸如石英振盪器或以MEMS諧振器為基礎的振盪器)；藉由比較振盪器在第二振盪器的數個週期中發生的振盪週期數量，以偶爾原位調節振盪器(例如在溫度改變被決定為超過一些量時)，第二振盪器具有提升的頻率精確度(諸如石英振盪器或以MEMS諧振器為基礎的振盪器)。
在一些具體實施例中，開機重設電路使用超薄介電層部件的閘極洩漏電流對閘極電壓特性，來決定何時功率供應已到達特定的臨限電壓位準。第8A圖為圖示說明開機重設電路800之具體實施例的示意圖，開機重設電路800使用以超薄介電層部件為基礎的參考電路。在圖示的範例中，參考電路802耦接至供應電壓比較器804。超薄介電層部件820、822、824、826與828串聯設置於功率供應節點VDD與GND(或較低功率供應節點VSS)之間，以在比較器804輸出節點提供超低電流分壓器。在一些具體實施例中，可在串聯交互連結中包含額外的(或較少的)超薄介電層部件，以提供額外的(或較少的)分壓器參考位準。如第8A圖所圖示，部件820、822、824、826與828為以65nm製程生產的核心(1.2V)NMOS超薄介電層電晶體部件；然而在其他具體實施例中，可使用其他類型的超薄介電層部件。在低頻率下，在施加功率供應電壓至部件820、822、824、826與828的串聯耦接時，閘極洩漏電流流動通過部件串聯交互連結的介電層，以將部件間節點或分接點810、812、814、816與818的電壓設為供應電壓的一部分(亦即在圖示的範例中，設為較高功率供應 電壓與較低功率供應電壓(亦即電路800範例中的地)之間差異的分數的整數倍，而使V818=VDD/5；V816=2*VDD/5；V814=3*VDD/5且V812=4*VDD/5)。在較高頻率下，閘極電容將電壓分壓，在從供應至分接點的頻率響應中提供一零點。部件間節點或分接點810、812、814、816與818作為分壓器輸出節點。分接點816連接至比較器806，以偵測何時開機重設臨限(對應於節點816的電位V816)已被跨過或超過。在各種具體實施例中，考慮考量可靠性所允許的最大閘極電壓，來選擇分壓器中部件的尺寸與數量；分壓器中的最大期望電流；分接點的部分步階大小；佈局寄生電容；寄生接面洩漏電流。第8B圖為圖示說明模擬輸出狀態的圖表，其中供應被變化。在圖示的範例中，隨著溫度從-40步進至85℃，負開機重設訊號(Power-On-Reset negative,PORn)對供應的臨限僅改變約35mV。
在一些具體實施例中，電壓管理電路藉由比較分壓器的不同分接點與參考電壓，來輸出開機重設訊號，以及一或多個電壓臨限訊號。在一些具體實施例中，使用電壓臨限訊號作為暫時低壓(brownout)偵測器。在一些具體實施例中，使用兩或多個臨限以在開機重設電路中產生遲滯(hysteresis)，而使開機重設訊號在第一臨限被以正向方向跨過之後出現。在負向方向上，在跨過第一臨限之後，供應必須跨過較低的第二臨限以確立開機重設。此方式的遲滯可幫助防止形成限制週期，由於裝置在退出重設時汲取電流。
在一些具體實施例中，在用於能量採集裝置的供應 管理器中使用複數個臨限。諸如太陽能電池的採集器，提供小量的電流以充電電容器，直到跨過電壓臨限。回應於臨限被跨過，供應管理器起始一系列的事件，以執行所需的作業，作業可包含下列之一或多者：測量來自傳感器的參數(諸如溫度)；由無線電發送器傳送資料封包；藉由無線電接收器收聽資料封包；將儲存在非揮發性記憶體中的隨機數(nonce)增量；致動裝置；或任何其他適當的動作或動作組合。藉由使用電容器電壓監視儲存在電容器中的可用能源，供應管理器可確保在起始作業之前，電容器上已累積了足以完成所需作業的能源。超低功率管理電路為較佳的，因為僅需要所採集能源的一小部分來進行供應管理。
在一些具體實施例中，經由以一或多個P-N接面建置的光電電池採集能量，該一或多個P-N接面被生產在與電壓管理晶片相同的矽晶片上。為了防止積體電路的其他部分被入射光負面地影響，可使用一或多層金屬在電路的敏感部分上建置光屏蔽(light shield)。可使用光學通透或半透明的塑膠(諸如適合用於封裝發光二極體的塑膠類型)封裝並保護積體電路不受環境影響(諸如濕氣或離子污染(ionic contamination))，同時允許光能源到達光電電池。
在一些具體實施例中，對光電電池分配1mm x 1mm面積於與電壓管理器相同的矽晶片上。假設效率為10%，在典型的辦公室光源下，光電電池將產生約50nW的功率。若對電壓管理分配10nW，則此將允許諸如Dust Networks的LPZ600的無線電(該無線電從功率關閉狀態到傳送出封包消 耗約30uJ)僅使用從入射矽晶片的光收集的能源，來測量溫度並傳送包含此資訊的封包(約每10分鐘一次)。在一些具體實施例中，諸如Dust Networks的LPZ600的裝置的部分功能性或所有功能性，被整合在與光電電池和低功率電壓管理器相同的矽晶片上。
在一些具體實施例中，使用振盪器輸出以提供切換電容電阻器(switched-cap resistor)來代替電阻性元件，例如裝置522。切換電容電阻器在大電阻值的尺寸方面是有益的。切換電容設計係為在本發明領域中熟習技藝者所熟知。
在各種具體實施例中，使用PMOS裝置而非NMOS裝置；使用NMOS裝置而非PMOS裝置；電晶體類型部件120的汲極與源極電壓具有類似的電位及/或與彼此耦接；電晶體類型部件120的汲極與源極電壓具有不同的電位；電晶體類型部件120的體極端點具有與汲極或源極端點類似的電位(及/或耦接至汲極或源極端點)；電晶體類型部件120的體極端點具有與汲極或源極端點不同的電位；電晶體類型部件120的體極端點連接至地；電晶體類型部件120的體極端點連接至正功率供應電壓；源極、汲極與體極端點僅有一者被連接，且其他端點保持為浮接。
在一些具體實施例中，使用具有超薄閘極氧化物(諸如65nm製程中的核心閘極氧化物)的金屬氧化物半導體電容器(Metal Oxide Semiconductor Capacitor,MOSCAP)來代替電晶體類型部件120(或與電晶體類型部件120連同使用)。在一些具體實施例中，由在介電層下的n型矽第一端點與在 介電層上方的多晶矽第二端點，來建置MOSCAP。在一些具體實施例中，由在介電層下的p型矽第一端點與在介電層上方的多晶矽第二端點，來建置MOSCAP。
在一些具體實施例中，一或多個參考電路、振盪器與電壓管理電路，被包含在單一積體電路上，以提供功率管理。在一些具體實施例中，本文所說明的電路技術與電路被用以提供電壓、電流或時序參考。
在各種具體實施例中，閘極被由包含二氧化矽的介電層與基材隔開；閘極被由包含矽氧化物(例如包含矽與氧的比例不為1：2之矽氧化物)的介電層與基材隔開；閘極被由包含氮化矽的介電層與基材隔開；閘極被由包含二氧化鉿的介電層與基材隔開；或閘極被由任何其他適合的介電層與基材隔開。
已於上文與圖示說明本發明原理的附加圖式提供了對本發明一或多個具體實施例的詳細說明。連同此等具體實施例來說明本發明，但本發明並不限於任何具體實施例。在說明中揭示了數種特定細節，以提供對本發明的透徹瞭解。這些細節係為了示例目的提供，且本發明可根據申請專利範圍來實施，而無須這些特定細節的一些或所有者。為了清楚說明的目的，未詳細說明相關於本發明且在本發明領域中為習知的技術資料，以避免不必要地遮掩本發明。
除非另外說明，揭示於此說明書中且包含在下列申請專利範圍中所揭示的所有測量、值、額定值、位置、量值、尺寸與其他規格，為近似的，而非精確的。他們意為具有與 相關於他們的功能一致，以及與他們所屬的技術領域中的通常知識一致的合理範圍。
保護範圍僅受限於下列申請專利範圍。此範圍意為(且應被廣泛地解譯為)與申請專利範圍所使用用語的通常意義一致(在根據此說明書與隨後的審查歷史來解譯時)，並包含所有結構性或功能性的均等者。儘管如此，申請專利範圍皆不意為(亦應不被解譯為)包含未符合專利法第101條、第102條或第103條之要求的發明標的。在此聲明無意包含此種發明標的。
除了上文所述者，已說明或圖示說明者皆不意為(亦不應被解譯為)導致任何部件、步驟、特徵、物件、益處、優點或均等者專屬於公眾，不論其是否記載於申請專利範圍中。
將瞭解到，本文所使用的用詞與措辭，具有符合針對此種用詞與措辭所對應之個別探索與研究領域的通常意義，除了在本文中另外揭示的其他特定意義之外。諸如第一與第二等等的相對性用詞，可僅用以分辨實體或動作之一者與另一者，而非必要地要求或隱喻在此等實體或動作之間的任何實際的關係或次序。用詞「包含」、「包括」或這些用詞的任何變異，意為覆蓋非唯一的包含範圍，諸如包含一列要素的製程、方法、物品或設備不僅包含該等要素，但可包含其他未明確地列出的其他要素，或此種製程、方法、物品或設備固有的其他要素。由「一」前綴的要素在沒有進一步的限制條件時，不排除在包含該要素的製程、方法、物品或 設備中存在額外的相同要素。
提供本說明書的摘要以允許讀者快速查明技術揭示的本質。在此說明所應能被瞭解的，摘要將不用以解譯或限制申請專利範圍的範圍或意義。此外，在前述實施方式中，可看到各種特徵在各種具體實施例中被分組在一起，以簡化本說明書。此揭示方法不應被解譯為意圖反映所主張具體實施例需要比明確地記載於每一請求項中的特徵更多的特徵。因此，在此將下列申請專利範圍併入實施方式中，其中每一請求項作為單獨地被主張的發明標的。
儘管上文已說明了最佳模態及/或其他範例，應瞭解到可進行各種修改，且本文所揭示的發明標的可被實施於各種形式與範例中，且教示內容可被應用在數種應用中，本文僅說明了其中一些應用。下列申請專利範圍意圖主張任何位於本發明真實範圍內的任何(與所有)應用、修改與變異。
200‧‧‧低功率參考電流電路
202‧‧‧超薄介電層部件
204‧‧‧連接為二極體的電晶體
206‧‧‧PMOS電晶體
208‧‧‧輸出節點

Claims (21)

  1. 一種用於提供一穩定參考電流或電壓的電路，該電路包含：一部件，該部件具有一第一端點、一第二端點與一超薄介電層，該超薄介電層設置於該第一端點與該第二端點之間，而使該第一端點與該第二端點接觸該介電層並與彼此實體地相隔；以及包含至少一個電晶體的驅動電路系統，該驅動電路系統可操作以施加一電壓至該部件的該第一端點(相對於該部件的該第二端點)，以使一電流流動通過該介電層，其中在該驅動電路系統在作業中時，流動通過該介電層的該電流為單一方向，且其中該驅動電路系統進一步包含一阻抗裝置，該阻抗裝置控制由該驅動電路系統施加至該部件的該第一端點的該電壓，且該阻抗裝置可操作以使得由該驅動電路系統施加至該部件的該第一端點的該電壓隨著溫度而改變，以補償通過該部件的該電流對溫度的變異。
  2. 如請求項1所述之電路，其中：該超薄介電層具有3nm或更少的一厚度；該第一端點與該第二端點係形成在該超薄介電層的相對側上，且該第一端點與該第二端點與彼此相隔該介電層的該厚度。
  3. 如請求項1所述之電路，其中流動通過該介電層的該電流，係由電荷載子從該第一端點與該第二端點之一者穿隧(tunneling)過該介電層至該第一端點與該第二端點之另一者所造成。
  4. 如請求項1所述之電路，其中該超薄介電層係由二氧化矽、矽氮化物、高介電係數(high-k)介電材料、低介電係數(low-k)介電材料、鉿矽酸鹽、鋯矽酸鹽、二氧化鉿、與二氧化鋯的至少一者來形成。
  5. 如請求項1所述之電路，其中該部件為下列之一者：一電晶體，其中該第一端點為該電晶體的一閘極端點，該第二端點為該電晶體的一通道區，而該超薄介電層為該電晶體的一超薄閘極氧化物層；一積體電路結構，該積體電路結構包含一n摻雜區，其中該超薄介電層的一第一表面接觸該n摻雜區，該第一端點位於該介電層相對於該第一表面的一第二表面上，而該第二端點包含該n摻雜區；一積體電路結構，該積體電路結構包含一p摻雜區，其中該超薄介電層的一第一表面接觸該p摻雜區，該第一端點位於該介電層相對於該第一表面的一第二表面上，而該第二端點包含該p摻雜區；以及一電容器結構，其中該第一端點與該第二端點為接觸該超薄介電層相對表面的傳導性板。
  6. 如請求項1所述之電路，其中流動通過該介電層的該電流以該單一方向，從該驅動電路系統通過該部件的該第一端點，通過該介電層，並通過該部件的該第二端點，而流動通過該介電層。
  7. 如請求項1所述之電路，其中該驅動電路系統包含：一電流鏡，該電流鏡耦接至該部件的該第一端點，且該電流鏡經配置以在一電流鏡輸出節點輸出基於流動通過該介電層之該電流的一參考輸出電流，其中該電流鏡包含該至少一個電晶體。
  8. 如請求項7所述之電路，其中該電流鏡包含：該至少一個電晶體的一二極體連接式第一電晶體，該二極體連接式第一電晶體具有耦接至該部件的該第一端點的一第一閘極端點與一第一汲極端點，且該二極體連接式第一電晶體具有耦接至一第一功率供應節點的一第一源極端點；以及該至少一個電晶體的一第二電晶體，該第二電晶體具有耦接至該部件的該第一端點的一第二閘極端點，且該第二電晶體具有耦接至該第一功率供應節點的一第二源極端點，其中該部件的該第二端點係耦接至一第二功率供應節點，且 其中該電流鏡在該第二電晶體的一汲極端點處流出該參考輸出電流。
  9. 一種用於提供一穩定參考電流或電壓的電路，該電路包含：一部件，該部件具有一第一端點、一第二端點與一超薄介電層，該超薄介電層設置於該第一端點與該第二端點之間，而使該第一端點與該第二端點接觸該介電層並與彼此實體地相隔；以及包含至少一個電晶體的一電流源，該電流源耦接至該部件，且該電流源經配置以施加一電流至該部件的該第一端點，以使該電流從該第一端點流動通過該介電層至該第二端點，其中該部件回應於流動通過該介電層的該電流，而在該第一端點與該第二端點之間提供一參考輸出電壓，且其中該電流源進一步包含一阻抗裝置，該阻抗裝置控制由該電流源施加至該部件的該第一端點的該電流，且該阻抗裝置可操作以使得由該電流源施加至該部件的該第一端點的該電流隨著溫度而改變，以補償跨於該部件上的該參考輸出電壓對溫度的變異。
  10. 如請求項9所述之電路，其中：該超薄介電層具有3nm或更少的一厚度； 該第一端點與該第二端點係形成在該超薄介電層的相對側上，且該第一端點與該第二端點與彼此相隔該介電層的該厚度。
  11. 如請求項9所述之電路，其中流動通過該介電層的該電流，係由電荷載子從該第一端點與該第二端點之一者穿隧(tunneling)過該介電層至該第一端點與該第二端點之另一者所造成。
  12. 如請求項9所述之電路，其中該超薄介電層係由二氧化矽、矽氮化物、高介電係數(high-k)介電材料、低介電係數(low-k)介電材料、鉿矽酸鹽、鋯矽酸鹽、二氧化鉿、與二氧化鋯的至少一者來形成。
  13. 如請求項9所述之電路，其中該部件為下列之一者：一電晶體，其中該第一端點為該電晶體的一閘極端點，該第二端點為該電晶體的一通道區、而該超薄介電層為該電晶體的一超薄閘極氧化物層；一積體電路結構，該積體電路結構包含一n摻雜區，其中該超薄介電層的一第一表面接觸該n摻雜區，該第一端點位於該介電層相對於該第一表面的一第二表面上，而該第二端點包含該n摻雜區；一積體電路結構，該積體電路結構包含一p摻雜區，其中該超薄介電層的一第一表面接觸該p摻雜區，該第 一端點位於該介電層相對於該第一表面的一第二表面上，而該第二端點包含該p摻雜區；以及一電容器結構，其中該第一端點與該第二端點為接觸該超薄介電層相對表面的傳導性板。
  14. 如請求項9所述之電路，其中該阻抗裝置包含下列之至少一者：一電阻器；一電阻器與一二極體連接式電晶體的一交互連結；以及一電阻器與一源極隨耦器式電晶體的一交互連結。
  15. 一種用於提供一穩定參考電流或電壓的電路，該電路包含：一部件，該部件具有一第一端點、一第二端點與一超薄介電層，該超薄介電層設置於該第一端點與該第二端點之間，而使該第一端點與該第二端點接觸該介電層並與彼此實體地相隔；以及一電流源，該電流源耦接至該部件，且該電流源經配置以施加一電流至該部件的該第一端點，以使該電流從該第一端點流動通過該介電層至該第二端點，其中該部件回應於流動通過該介電層的該電流，而在該第一端點與該第二端點之間提供一參考輸出電壓，其中該電流源包含：一第一電晶體，該第一電晶體具有一第一汲極端點與一第一源極端點，該第一汲極端點耦接至該部件的 該第一端點，且該第一源極端點耦接至一第一功率供應節點；一二極體連接式第二電晶體，該二極體連接式第二電晶體具有耦接至該第一電晶體的一第一閘極端點的一第二閘極端點與一第二汲極端點，且該二極體式第二連接電晶體具有耦接至該第一功率供應節點的一第二源極端點；一源極隨耦器式第三電晶體，該源極隨耦器式第三電晶體具有一第三汲極端點與一第三閘極端點，該第三汲極端點耦接至該第一電晶體的該第一閘極端點，該第三閘極端點耦接至該部件的該第一端點；以及一阻抗裝置，該阻抗裝置耦接於該第三電晶體的一第三源極端點與一第二功率供應節點之間，其中該部件的該第二端點耦接至該第二功率供應節點，以及其中該部件在該第一端點提供該參考輸出電壓。
  16. 一種用於提供一穩定參考電流或電壓的電路，該電路包含：一部件，該部件具有一第一端點、一第二端點與一超薄介電層，該超薄介電層設置於該第一端點與該第二端點之間，而使該第一端點與該第二端點接觸該介電層並與彼此實體地相隔；以及 一電流源，該電流源耦接至該部件，且該電流源經配置以施加一電流至該部件的該第一端點，以使該電流從該第一端點流動通過該介電層至該第二端點，其中該部件回應於流動通過該介電層的該電流，而在該第一端點與該第二端點之間提供一參考輸出電壓，其中該電流源包含：一差動放大器電路，該差動放大器電路具有耦接至該部件之該第一端點的一第一輸入；以及一阻抗，該阻抗耦接至該差動放大器的一輸出，其中該差動放大器的該輸出經配置以控制該電流源，而使跨該阻抗的一電壓追蹤該部件之該第一端點的該參考輸出電壓。
  17. 如請求項16所述之電路，其中該電流源包含：一第一電晶體，該第一電晶體具有一第一汲極端點與一第一源極端點，該第一汲極端點耦接至該部件的該第一端點，且該第一源極端點耦接至一第一功率供應端點；一二極體連接式第二電晶體，該二極體連接式第二電晶體具有一第二閘極端點、一第二汲極端點與一第二源極端點，該第二閘極端點與該第二汲極端點耦接至該第一電晶體的一第一閘極端點，且該第二源極端點耦接至該第一功率供應節點；以及 一第三電晶體，該第三電晶體具有一第三汲極端點與一第三源極端點，該第三汲極端點耦接至該第一電晶體的該第一閘極端點，且該第三源極端點耦接至該阻抗，其中該差動放大器電路具有一第二輸入，該第二輸入耦接至該第三源極端點與該阻抗，且該差動放大器電路的該輸出耦接至該第三電晶體的一第三閘極端點，其中該阻抗耦接於該第三電晶體的該第三源極端點與一第二功率供應節點之間，其中該部件的該第二端點耦接至該第二功率供應節點，且其中該部件在該部件的該第一端點與該第二端點之間提供該參考輸出電壓。
  18. 如請求項17所述之電路，其中該阻抗包含：一第四電晶體，該第四電晶體具有一第四閘極端點與一第四汲極端點；以及一電阻器，該電阻器耦接至該第四電晶體。
  19. 如請求項18所述之電路，其中該第四電晶體為一超薄介電層電晶體，該超薄介電層電晶體具有由一超薄介電層形成的一閘極氧化物。
  20. 一種用於提供一穩定參考電流或電壓的電路，該電路包含： 一部件，該部件具有一第一端點、一第二端點與一超薄介電層，該超薄介電層設置於該第一端點與該第二端點之間，而使該第一端點與該第二端點接觸該介電層並與彼此實體地相隔；以及一電流源，該電流源耦接至該部件，且該電流源經配置以施加一電流至該部件的該第一端點，以使該電流從該第一端點流動通過該介電層至該第二端點，其中該部件回應於流動通過該介電層的該電流，而在該第一端點與該第二端點之間提供一參考輸出電壓，其中該電路進一步包含下列之一者：一振盪器電路，該振盪器電路耦接至該部件的該第一端點，其中該振盪器電路包含一參考電流產生器電路與電路系統，該參考電流產生器電路耦接至該第一端點，且該參考電流產生器電路經配置以基於由該部件所提供的該參考輸出電壓產生一穩定參考電流，該電路系統經配置以藉由使用該穩定參考電流循環性地將一電容器充電以產生一振盪器輸出訊號；以及一開機重設電路，該開機重設電路耦接至該部件的該第一端點，且該開機重設電路經配置以回應於偵測到一功率供應位準或該功率供應位準的一部分超過該部件的該第一端點處的該參考輸出電壓而產生一開機重設輸出訊號。
  21. 一種用於提供一開機重設訊號的分壓器電路，該分壓器電路包含：至少兩個部件，該至少兩個部件之每一者具有一第一端點、一第二端點與一超薄介電層，該超薄介電層設置於該第一端點與該第二端點之間，而使該第一端點與該第二端點接觸該介電層並與彼此實體地相隔，其中該至少兩個部件串聯耦接於一較高功率供應與一較低功率供應或地之一者之間，且其中在施加一功率供應電壓至該串聯耦接之部件時，一電流流動通過該串聯耦接之部件之每一部件的該介電層，以在該串聯耦接之部件的部件間節點處提供分壓器輸出電壓；以及一比較器，該比較器具有一第一輸入與一第二輸入，該第一輸入耦接至該至少兩個部件的該串聯耦接的一部件間節點，該第二輸入接收一參考電壓，且該比較器經配置以基於該比較器的該第一輸入與該第二輸入處的相對電壓位準提供一開機重設訊號。
TW101140823A 2011-11-03 2012-11-02 用以基於流動通過超薄介電層部件的電流提供穩定參考電流與電壓的方法與電路 TWI570536B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161555309P 2011-11-03 2011-11-03

Publications (2)

Publication Number Publication Date
TW201324072A TW201324072A (zh) 2013-06-16
TWI570536B true TWI570536B (zh) 2017-02-11

Family

ID=47627876

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101140823A TWI570536B (zh) 2011-11-03 2012-11-02 用以基於流動通過超薄介電層部件的電流提供穩定參考電流與電壓的方法與電路

Country Status (3)

Country Link
EP (1) EP2592521B1 (zh)
CN (1) CN103149964B (zh)
TW (1) TWI570536B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103631311A (zh) * 2013-11-28 2014-03-12 苏州贝克微电子有限公司 一种稳压器
JP6805049B2 (ja) * 2017-03-31 2020-12-23 エイブリック株式会社 基準電圧発生装置
US11469223B2 (en) * 2019-05-31 2022-10-11 Analog Devices International Unlimited Company High precision switched capacitor MOSFET current measurement technique
US10845839B1 (en) * 2019-09-13 2020-11-24 Analog Devices, Inc. Current mirror arrangements with double-base current circulators

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265749B1 (en) * 1997-10-14 2001-07-24 Advanced Micro Devices, Inc. Metal silicide transistor gate spaced from a semiconductor substrate by a ceramic gate dielectric having a high dielectric constant
US6452440B2 (en) * 1998-12-21 2002-09-17 Fairchild Semiconductor Corporation Voltage divider circuit
US20030082842A1 (en) * 2001-10-31 2003-05-01 National Taiwan University On-chip temperature sensor formed of MOS tunneling diode
US7342408B2 (en) * 2003-08-04 2008-03-11 Samsung Electronics Co., Ltd Semiconductor test device using leakage current and compensation system of leakage current
US20080169869A1 (en) * 2007-01-15 2008-07-17 International Business Machines Corporation Voltage Reference Circuit For Low Voltage Applications In An Integrated Circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2891297B2 (ja) * 1996-09-30 1999-05-17 日本電気株式会社 電圧電流変換回路
CH697322B1 (fr) * 2000-06-13 2008-08-15 Em Microelectronic Marin Sa Procédé de génération d'un courant sensiblement indépendent de la température et dispositif permettant de mettre en oeuvre ce procédé.
US6917319B1 (en) * 2004-03-30 2005-07-12 International Business Machines Corporation Digital to analog converter using tunneling current element
US7573300B2 (en) * 2007-01-15 2009-08-11 International Business Machines Corporation Current control mechanism for dynamic logic keeper circuits in an integrated circuit and method of regulating same
KR100910861B1 (ko) * 2007-11-08 2009-08-06 주식회사 하이닉스반도체 밴드갭 레퍼런스 발생회로
US8149047B2 (en) * 2008-03-20 2012-04-03 Mediatek Inc. Bandgap reference circuit with low operating voltage
TWI501067B (zh) * 2010-08-18 2015-09-21 Novatek Microelectronics Corp 能帶隙參考電路及能帶隙參考電流源

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265749B1 (en) * 1997-10-14 2001-07-24 Advanced Micro Devices, Inc. Metal silicide transistor gate spaced from a semiconductor substrate by a ceramic gate dielectric having a high dielectric constant
US6452440B2 (en) * 1998-12-21 2002-09-17 Fairchild Semiconductor Corporation Voltage divider circuit
US20030082842A1 (en) * 2001-10-31 2003-05-01 National Taiwan University On-chip temperature sensor formed of MOS tunneling diode
US7342408B2 (en) * 2003-08-04 2008-03-11 Samsung Electronics Co., Ltd Semiconductor test device using leakage current and compensation system of leakage current
US20080169869A1 (en) * 2007-01-15 2008-07-17 International Business Machines Corporation Voltage Reference Circuit For Low Voltage Applications In An Integrated Circuit

Also Published As

Publication number Publication date
EP2592521A3 (en) 2013-11-20
TW201324072A (zh) 2013-06-16
CN103149964A (zh) 2013-06-12
EP2592521A2 (en) 2013-05-15
EP2592521B1 (en) 2021-03-10
CN103149964B (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
US8981833B2 (en) Methods and circuits for providing stable current and voltage references based on currents flowing through ultra-thin dielectric layer components
US9632521B2 (en) Voltage generator, a method of generating a voltage and a power-up reset circuit
TWI461878B (zh) 可調整充電電流之充電電路及控制方法
CN104503530B (zh) 一种高性能高可靠度的低压cmos基准电压源
US9276561B2 (en) Integrated circuit process and bias monitors and related methods
TWI386773B (zh) 運算放大器、獨立於溫度的系統與能帶間隙參考電路
JP6346955B2 (ja) ピークインダクタ電流制御を備えたブーストコンバータ
US6876251B2 (en) Reference voltage source circuit operating with low voltage
CN110442180B (zh) 功率-循环电压参考
CN101010650B (zh) 具有有效输出电流检测的功率变换器件
JP6646218B2 (ja) 充電回路及び電子装置
TWI570536B (zh) 用以基於流動通過超薄介電層部件的電流提供穩定參考電流與電壓的方法與電路
CN104516391A (zh) 一种低功耗低温漂的cmos基准电压源
TWI750753B (zh) 用於調整ptat電流以補償元件電晶體中製程變化的電路結構
TW202135465A (zh) 參考訊號產生器以及使用參考訊號產生器而在輸出節點提供電壓參考訊號之方法
CN100594663C (zh) 压电振荡器
US11695010B2 (en) Semiconductor device
JPH0378007B2 (zh)
WO2021192040A1 (ja) バイアス回路、並びに、センサ機器及びワイヤレスセンサ機器
CN101009485B (zh) 半导体器件中的复位信号产生器
Ahuja et al. A 0.5/spl mu/A precision CMOS floating-gate analog reference
Fassio et al. Progettazione di circuiti a bassissima potenza e tensione per System on Chip energicamente autonomi
Fiore et al. Use of seismic metamaterials as innovative concept for the design of earthquake-resistant structures
Verrascina Design of ULP circuits for Harvesting applications
JPS60243717A (ja) 電圧レギユレ−タ