TWI484316B - 電壓產生器及能帶隙參考電路 - Google Patents
電壓產生器及能帶隙參考電路 Download PDFInfo
- Publication number
- TWI484316B TWI484316B TW101122779A TW101122779A TWI484316B TW I484316 B TWI484316 B TW I484316B TW 101122779 A TW101122779 A TW 101122779A TW 101122779 A TW101122779 A TW 101122779A TW I484316 B TWI484316 B TW I484316B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- voltage
- temperature coefficient
- coupled
- resistor
- Prior art date
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
本發明係指一種電壓產生器及能帶隙參考(bandgap reference)電路,尤指一種具有較小佈局面積並適於實現高精確度參考電壓的電壓產生器及能帶隙參考電路。
類比電路應用中常使用不受溫度變化影響的穩定參考電壓源或電流源,來提供一參考電壓或參考電流,以利監督電源或是其他電路之操作正確性,而能帶隙參考電路(Bandgap Reference Circuit)即為此類電路。簡單來說,能帶隙參考電路係將一正溫度係數(proportional to absolute temperature,PTAT)的電流/電壓與一負溫度係數(complementary to absolute temperature,CTAT)的電流/電壓以適當比例混合相加,將正溫度係數與負溫度係數相互抵銷後,產生一零溫度係數的電流/電壓。
詳細來說,請參考第1圖,第1圖為習知技術中一能帶隙參考電路10之示意圖。能帶隙參考電路10包含有一運算放大器100、雙載子電晶體Q1、Q2及電阻R1~R3。如第1圖所示,在能帶隙參考電路10中,運算放大器100之正負輸入端輸入電壓VX與VY相等(VX=VY=VEB1,VEB1為雙載子電晶體Q1的基射極電壓),透過電壓VY與VZ(即VEB2)的電壓差(即VY-VZ)及電阻R3,
可產生一正溫度係數電流Iptat,如式(1)所示:
其中,K表示雙載子電晶體Q2可視為由K個雙載子電晶體Q1並聯而成。由與熱電壓VT
係正溫度係數,因此由式(1)可知電阻R3所載之正溫度係數電流Iptat係正溫度係數。
由於雙載子電晶體Q2的基射極電壓VEB2具有負溫度係數,Vout代表能帶隙參考電路10於其輸出端所輸出之能帶隙參考電壓,如式(2)所示:
其中,由式(2)可知,適當選擇K、R2及R3的值,可使為零,藉此能帶隙參考電壓Vout為零溫度係數電壓。
然而,習知能帶隙參考電路係使用雙載子電晶體來做溫度補償,通常需使用較高的電源電壓且所產生的參考電壓亦較大,因而導致較高的靜態功率損耗而無法有效應用於較低供應電壓的環境中,同時,使用雙載子電晶體的電路也大大的增加佈局面積。因此,
業者提出以互補式金氧半電晶體(complementary metal oxide semiconductor,CMOS)做溫度補償的能帶隙參考電路,然而此電路所產生之負溫度係數電壓隨製程變化較大,所產生的零溫度係數電壓精確度也會隨之變低,如此一來,亦不利於使用。有鑑於此,習知技術實有改進之必要。
因此,本發明之主要目的即在於提供一種電壓產生器及能帶隙參考電路。
本發明揭露一種電壓產生器,包含有一第一電晶體、一第二電晶體、一運算放大器、一電容、一第三電晶體、一第四電晶體及一第一電阻。該第一電晶體包含有一第一端耦接於一電壓源,及一第二端耦接於一第三端;該第二電晶體包含有一第一端耦接於該電壓源,及一第二端耦接於一第三端;該運算放大器包含有一第一輸入端耦接於該第一電晶體之該第二端及該第三端,一第二輸入端耦接於該第二電晶體之該第二端及該第三端,及一輸出端;該電容包含有一第一端耦接於該運算放大器之該輸出端,以及一第二端耦接於一地端;該第三電晶體包含有一第一端耦接於該第一電晶體之該第三端,一第二端耦接於該運算放大器之該輸出端與該電容之該第一端,及一第三端;該第四電晶體包含有一第一端耦接於該第二電晶體之該第三端,一第二端耦接於該運算放大器之該輸出端與該電容之該第一端,及一第三端耦接於該地端;以及該第一電阻耦接於該
第三電晶體之該第三端與該地端之間,用來根據該第三電晶體之閘源極電壓及該第四電晶體之閘源極電壓之電壓差,產生一負溫度係數電壓。
本發明另揭露一種能帶隙參考電路,包含有一正溫度係數電流源、一負溫度係數電壓產生器及一零溫度係數電壓產生器。該正溫度係數電流源用來產生一正溫度係數電流;該負溫度係數電壓產生器包含有一第一電晶體、一第二電晶體、一運算放大器、一電容、一第三電晶體、一第四電晶體及一第一電阻。該第一電晶體包含有一第一端耦接於一電壓源,及一第二端耦接於一第三端;該第二電晶體包含有一第一端耦接於該電壓源,及一第二端耦接於一第三端;該運算放大器包含有一第一輸入端耦接於該第一電晶體之該第二端及該第三端,一第二輸入端耦接於該第二電晶體之該第二端及該第三端,及一輸出端;該電容包含有一第一端耦接於該運算放大器之該輸出端,以及一第二端耦接於一地端;該第三電晶體包含有一第一端耦接於該第一電晶體之該第三端,一第二端耦接於該運算放大器之該輸出端與該電容之該第一端,及一第三端;該第四電晶體包含有一第一端耦接於該第二電晶體之該第三端,一第二端耦接於該運算放大器之該輸出端與該電容之該第一端,及一第三端耦接於該地端;以及該第一電阻耦接於該第三電晶體之該第三端與該地端之間,用來根據該第三電晶體之閘源極電壓及該第四電晶體之閘源極電壓之電壓差,產生一負溫度係數電壓;以及該零溫度係數電壓產生器耦接於該正溫度係數電流源與該負溫度係數電壓產生器之
間,用來加總一正溫度係數電壓及一負溫度係數電壓,以產生一零溫度係數電壓。
請參考第2A圖,第2A圖為本發明實施例一負溫度係數(complementary to absolute temperature,CTAT)電壓產生器20之示意圖。負溫度係數電壓產生器20包含有電晶體M1~M4、一運算放大器200、一電容C及一電阻R4。如第2A圖所示,運算放大器200包含有一輸入端耦接於電晶體M1及另一輸入端耦接於電晶體M2。運算放大器200用來根據其輸入端所接收的訊號,產生一控制訊號,以控制電晶體M3、M4的操作。電容C耦接於運算放大器200之輸出端及一地端之間。電晶體M3耦接於電晶體M1及運算放大器200之輸出端,電晶體M4耦接於電晶體M2、運算放大器200之輸出端及地端。其中,電晶體M3、M4為N型金氧半場效電晶體。電阻R4耦接於電晶體M3與地端之間,用來根據電晶體M3、M4之閘源極電壓的電壓差,產生負溫度係數電壓。舉例來說,如第2A圖所示,電阻R4之兩端電壓差VR4
等於電晶體M3之閘源極電壓及電晶體M4之閘源極電壓的電壓差。電阻R4之兩端電壓差VR4
即為負溫度係數電壓。
簡單來說,本發明之負溫度係數電壓產生器20可根據電晶體M3、M4的閘源極電壓差,來產生能帶隙參考電路所需的負溫度係數電壓。也就是說,負溫度係數電壓產生器20不需使用雙載子電晶
體,即可產生高精確度的負溫度係數電壓,同時使電路佈局面積大幅降低。
詳細來說,電晶體M1耦接於運算放大器200之一輸入端,而電晶體M2耦接於運算放大器200之另一輸入端,藉此,運算放大器200可根據電晶體M1、M2所輸入的訊號,產生控制訊號,以控制電晶體M3、M4操作於次臨界區。較佳地,電晶體M3、M4係不同類型的金氧半場效電晶體,如此一來,電晶體M3的臨界電壓不同於電晶體M4的臨界電壓。進一步說明,當電晶體M3、M4具不同臨界電壓且同時操作於次臨界區時,根據電晶體的電流-電壓(I-V)特性可知,此時電晶體M3、M4的閘源極電壓差實質上會等於電晶體M3、M4的臨界電壓差。以下將藉由運算式(3)、(4)逐步說明。當電晶體M3、M4操作於次臨界區且電晶體M3、M4的汲源極電壓大於四倍的熱電壓VT
時,電晶體M3、M4的電流-電壓特性分別如式(3)所示:
其中,ID_M3
、ID_M4
分別為電晶體M3、M4的汲極電流,μ為溝槽電子遷移率,VGS_M3
、VGS_M4
分別為電晶體M3、M4的閘源極電壓,Vth_M3
、Vth_M4
分別為電晶體M3、M4的臨界電壓,m為次臨
界區斜率因數,W/L為電晶體的寬長比。當ID_M3
=ID_M4
,且(W/L)3
=(W/L)4
時,運算式(3)可表示為下列運算式(4):
換言之,由式(4)可知,在電晶體M3、M4操作於次臨界區且電晶體M3、M4的汲源極電壓大於四倍的熱電壓VT
的情況下,電晶體M3的閘源極電壓與電晶體M4的閘源極電壓的電壓差會等於電晶體M3的臨界電壓與電晶體M4的臨界電壓的電壓差。
再者,如第2A圖所示,電阻R4之兩端電壓差VR4
為電晶體M3之閘源極電壓及電晶體M4之閘源極電壓之電壓差。因此結合式(4)的關係可知,電阻R4之兩端電壓差VR4
即等於電晶體M3的臨界電壓與電晶體M4的臨界電壓的電壓差。電晶體M3、M4的臨界電壓為負溫度係數電壓,因此電阻R4之兩端電壓差VR4
亦為負溫度係數電壓,進而通過電阻R4的電流為負溫度係數電流Ictat’。簡言之,在相同環境下,不同類型的電晶體會有不同的臨界電壓與溫度係數。本發明利用了不同類型的電晶體來實現電晶體M3、M4,進而能產生隨製程變化較小的負溫度係數電壓。也就是說,本發明之負溫度係數電壓產生器20根據操作於次臨界區之電晶體M3、M4的臨界電壓差,將可產生高精確度的負溫度係數電壓。
請參考第2B圖,第2B圖為本發明實施例第2A圖中負溫度係數電壓產生器20於不同溫度及製程之負溫度係數電壓比較圖。其中,TT、FF及SS為本領域具通常知識者所熟知之不同製程環境,於此不贅述。由第2B圖可知,根據操作於次臨界區之電晶體M3、M4的臨界電壓差,產生負溫度係數電壓,負溫度係數電壓產生器20確實可達到高精確度要求,更重要的是,可滿足電路應用的空間限制。
值得注意的是,本發明之主要精神在於利用電晶體M3、M4的臨界電壓差產生負溫度係數電壓,以達到高精確度要求。其中,電晶體M3、M4係不同類型的N型金氧半場效電晶體,舉例來說,電晶體M4的臨界電壓(如442 mV)高於電晶體M3的臨界電壓(如340 mV),且電晶體M3、M4具有不同的溫度係數。此外,電晶體M1、M2為P型金氧半場效電晶體,而運算放大器200可由不同電晶體組合而成。舉例來說,運算放大器200可包含P型金氧半場效電晶體及N型金氧半場效電晶體。由上述可知,本發明之負溫度係數電壓產生器之電路結構主要係由金氧半場效電晶體及電阻所組成而且電晶體M3、M4是操作在次臨界區,藉此,負溫度係數電壓產生器所需電源電壓VCC較低(可低至1V),進而能有效降低功率損耗。
另一方面,本發明之負溫度係數電壓產生器20可適用於產生零溫度係數(zero temperature correlated,zero-TC)電壓的電路。舉例
來說,請參考第3A圖,第3A圖為本發明實施例一能帶隙參考(bandgap reference)電路30之示意圖。能帶隙參考電路30包含有一正溫度係數電流源300、一負溫度係數電壓產生器302及一零溫度係數電壓產生器304。正溫度係數電流源300用來產生正溫度係數電流Iptat’。負溫度係數電壓產生器302用來產生負溫度係數電壓,並根據負溫度係數電壓,產生負溫度係數電流Ictat’。其中,負溫度係數電壓產生器302產生負溫度係數電壓之方法與負溫度係數電壓產生器20大致相似,於此不再贅述。此外,負溫度係數電壓產生器302之架構與負溫度係數電壓產生器20相似,故相同元件沿用相同符號。負溫度係數電壓產生器302與負溫度係數電壓產生器20不同之處在於負溫度係數電壓產生器302以一運算放大器306取代運算放大器200。運算放大器306為運算放大器200之一實施例結構圖,但不限於此。零溫度係數電壓產生器304耦接於正溫度係數電流源304與負溫度係數電壓產生器302之間,用來根據正溫度係數電流Iptat’及負溫度係數電壓,以產生一零溫度係數參考電壓Vref。在此情況下,能帶隙參考電路30根據正溫度係數電流源304所產生之正溫度係數電流Iptat’及負溫度係數電壓產生器302所產生之負溫度係數電流Ictat’,即可產生高精確度的零溫度係數電壓,相較於習知技術使用雙載子電晶體來做溫度補償的能帶隙參考電路,本發明可使佈局面積有效減小,同時降低電源電壓VCC,達到低功率損耗。值得注意的是,第3A圖之能帶隙參考電路30僅為本發明之一舉例說明,本領域具通常知識者當可依本發明之精神加以修飾或變化,而不限於此。
進一步地,以下將藉由電流、電壓分析以逐步說明能帶隙參考電路30的運作方式。零溫度係數電壓產生器304包含有一電流鏡M9及電阻R5、R6。如第3A圖所示,負溫度係數電壓產生器302之電阻R4的兩端電壓差為負溫度係數電壓,通過的電流為負溫度係數電流Ictat’。電流鏡M9用來複製負溫度係數電壓產生器302所產生的負溫度係數電流Ictat’。電阻R5耦接於電流鏡M9,而電阻R6耦接於電阻R5、正溫度係數電流源300及地端,用來產生正溫度係數電壓。如此一來,當零溫度係數電壓產生器304接收到電流鏡M9所複製的負溫度係數電流Ictat’及正溫度係數電流源300所產生的正溫度係數電流Iptat’時,可根據正溫度係數電流Iptat’所產生的正溫度係數電壓與根據負溫度係數電流Ictat’所產生的負溫度係數電壓,產生零溫度係數電壓Vref,如式(5)所示:
其中,KP
係正溫度係數電流Iptat’的正溫度係數,KN
係負溫度係數電流Ictat’的負溫度係數。因此,適當調整電阻R5、R6,來滿
足式(5),即可得到零溫度係數電壓Vref。因此,利用本發明之架構不需使用雙載子電晶體,即可產生高精確度的零溫度係數電壓,因而可有效減小佈局面積與降低功率損耗。此外,本發明藉由不同類型且同時操作於次臨界區的電晶體操作,更能實現不受溫度影響的高精確度電壓輸出。
請參考第3B圖,第3B圖為本發明實施例第3A圖中能帶隙參考電路30於不同溫度及製程之零溫度係數電壓Vref比較圖。其中,TT、FF及SS為本領域具通常知識者所熟知之不同製程,於此不贅述。如第3B圖所示,當溫度由-40度上升至125度時,相同製程之零溫度係數電壓(如第3B圖所示之零溫度係數電壓曲線Vref_tt)隨溫度變化不大,而不同製程環境下之複數個零溫度係數電壓(如第3B圖所示之零溫度係數電壓曲線Vref_ff、Vref_tt及Vref_ff)彼此間變化亦不大,也就是說,零溫度係數電壓隨溫度變化及製程變化影響不大。因此,能帶隙參考電路30可於溫度變化及製程變化下,對零溫度係數電壓Vref進行穩壓,進而產生高精確度的零溫度係數電壓。
值得注意的是,第3A圖為本發明之一舉例說明,但不限於此,只要能達到其效果即可。舉例來說,電流鏡M9較佳地為P型金氧半場效電晶體,主要用以複製負溫度係數電流,但不限於此。正溫度係數電流源300也可由其他組件組合而成,以產生正溫度係數電流。除此之外,電阻R4、R5、R6的電阻值亦可依不同實施例加以
調整,以符合式(5)的條件,進而獲得所需的零溫度係數電壓。
綜上所述,習知使用雙載子電晶體的負溫度係數電壓產生器需使用較高的電源電壓,且所產生的參考電壓通常較大,導致無法有效應用於較低供應電壓的環境中,並且也必須耗費大量功率與佈局面積。相較之下,本發明之負溫度係數電壓產生器不需使用雙載子電晶體,而且藉由操作於次臨界區且類型不同的金氧半場效電晶體之臨界電壓差,即可產生高精確度的負溫度係數電壓,如此一來,可使佈局面積有效減小並大幅降低功率損耗。同時,更能實現不受溫度影響的高精確度電壓輸出。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
10、30‧‧‧能帶隙參考電路
100、200、306‧‧‧運算放大器
20、302‧‧‧負溫度係數電壓產生器
300‧‧‧正溫度係數電流源
304‧‧‧零溫度係數電壓產生器
R1~R6‧‧‧電阻
Q1、Q2‧‧‧雙載子電晶體
VCC‧‧‧電源電壓
VX、VY、VZ、VR4
‧‧‧電壓
Vout‧‧‧能帶隙參考電壓
M1~M4‧‧‧金氧半電晶體
C‧‧‧電容
Ictat’‧‧‧負溫度係數電流
Iptat、Iptat’‧‧‧正溫度係數電流
Vref‧‧‧零溫度係數參考電壓
M9‧‧‧電流鏡
V_ff、V_tt、V_ss‧‧‧負溫度係數電壓曲線
Vref_ff、Vref_tt、Vref_ss‧‧‧零溫度係數電壓曲線
第1圖為習知一能帶隙參考電路之示意圖。
第2A圖為本發明實施例一負溫度係數電壓產生器之示意圖。
第2B圖為本發明實施例第2A圖中負溫度係數電壓產生器於不同溫度及製程之負溫度係數電壓比較圖。
第3A圖為本發明實施例一能帶隙參考電路之示意圖。
第3B圖為本發明實施例第3A圖中能帶隙參考電路於不同溫度及製程之零溫度係數電壓比較圖。
20‧‧‧負溫度係數電壓產生器
200‧‧‧運算放大器
M1~M4‧‧‧金氧半電晶體
VCC‧‧‧電源電壓
VR4
‧‧‧電壓
R4‧‧‧電阻
C‧‧‧電容
Ictat’‧‧‧負溫度係數電流
Claims (18)
- 一種電壓產生器,包含有:一第一電晶體,包含有一第一端耦接於一電壓源,及一第二端耦接於一第三端;一第二電晶體,包含有一第一端耦接於該電壓源,及一第二端耦接於一第三端;一運算放大器,包含有一第一輸入端耦接於該第一電晶體之該第二端及該第三端,一第二輸入端耦接於該第二電晶體之該第二端及該第三端,及一輸出端;一電容,包含有一第一端耦接於該運算放大器之該輸出端,以及一第二端耦接於一地端;一第三電晶體,包含有一第一端耦接於該第一電晶體之該第三端,一第二端耦接於該運算放大器之該輸出端與該電容之該第一端,及一第三端;一第四電晶體,包含有一第一端耦接於該第二電晶體之該第三端,一第二端耦接於該運算放大器之該輸出端與該電容之該第一端,及一第三端耦接於該地端;以及一第一電阻,耦接於該第三電晶體之該第三端與該地端之間。
- 如請求項1所述之電壓產生器,其中該第一電晶體及該第二電晶體為P型金氧半場效電晶體。
- 如請求項1所述之電壓產生器,其中該運算放大器為具有P型 金氧半場效電晶體及N型金氧半場效電晶體之一運算放大器。
- 如請求項1所述之電壓產生器,其中該運算放大器用來根據該第一輸入端與該第二輸入端所接收之訊號,產生一控制訊號,以控制該第三電晶體操作於一第一次臨界區與控制該第四電晶體操作於一第二次臨界區。
- 如請求項1所述之電壓產生器,其中該第三電晶體與該第四電晶體為N型金氧半場效電晶體。
- 如請求項1所述之電壓產生器,其中該第三電晶體與該第四電晶體為不同類型之電晶體,該第三電晶體之臨界電壓與該第四電晶體之臨界電壓不同,且該第一電阻之兩端電壓差等於該第三電晶體之臨界電壓及該第四電晶體之臨界電壓的電壓差。
- 如請求項1所述之電壓產生器,其中該第一電阻之兩端電壓差等於該第三電晶體之該閘源極電壓及該第四電晶體之該閘源極電壓之電壓差。
- 如請求項1所述之電壓產生器,其中該第一電阻根據該第三電晶體之閘源極電壓及該第四電晶體之閘源極電壓之電壓差,產生一負溫度係數電壓並根據該負溫度係數電壓,產生一負溫度係數電流。
- 一種能帶隙參考電路,包含有:一正溫度係數電流源,用來產生一正溫度係數電流;一負溫度係數電壓產生器,包含有:一第一電晶體,包含有一第一端耦接於一電壓源,及一第二端耦接於一第三端;一第二電晶體,包含有一第一端耦接於該電壓源,及一第二端耦接於一第三端;一運算放大器,包含有一第一輸入端耦接於該第一電晶體之該第二端及該第三端,及一第二輸入端耦接於該第二電晶體之該第二端及該第三端,及一輸出端;一電容,包含有一第一端耦接於該運算放大器之該輸出端,以及一第二端耦接於一地端;一第三電晶體,包含有一第一端耦接於該第一電晶體之該第三端,一第二端耦接於該運算放大器之該輸出端與該電容之該第一端,及一第三端;一第四電晶體,包含有一第一端耦接於該第二電晶體之該第三端,一第二端耦接於該運算放大器之該輸出端與該電容之該第一端,及一第三端耦接於該地端;以及一第一電阻,耦接於該第三電晶體之該第三端與該地端之間,用來根據該第三電晶體之一閘源極電壓及該第四電晶體之一閘源極電壓之電壓差,產生一負溫度係數電壓;以及 一零溫度係數電壓產生器,耦接於該正溫度係數電流源與該負溫度係數電壓產生器之間,用來根據一正溫度係數電流及該負溫度係數電壓,以產生一零溫度係數電壓。
- 如請求項9所述之能帶隙參考電路,其中該第一電晶體及該第二電晶體為P型金氧半場效電晶體。
- 如請求項9所述之能帶隙參考電路,其中該運算放大器為具有P型金氧半場效電晶體及N型金氧半場效電晶體之一運算放大器。
- 如請求項9所述之能帶隙參考電路,其中該運算放大器用來根據該第一輸入端與該第二輸入端所接收之訊號,產生控制訊號,以控制該第三電晶體操作於一第一次臨界區與控制該第四電晶體操作於一第二次臨界區。
- 如請求項9所述之能帶隙參考電路,其中該第三電晶體與該第四電晶體為N型金氧半場效電晶體。
- 如請求項9所述之能帶隙參考電路,其中該第三電晶體與該第四電晶體為不同類型之電晶體,該第三電晶體之臨界電壓與該第四電晶體之臨界電壓不同,且該第一電阻之兩端電壓差等於該第三電晶體之臨界電壓及該第四電晶體之臨界電壓的電壓 差。
- 如請求項9所述之能帶隙參考電路,其中該第一電阻之兩端電壓差等於該第三電晶體之該閘源極電壓及該第四電晶體之該閘源極電壓之電壓差。
- 如請求項9所述之能帶隙參考電路,其中該第一電阻另根據該負溫度係數電壓,產生一負溫度係數電流。
- 如請求項9所述之能帶隙參考電路,其中該零溫度係數電壓產生器,包含有:一電流鏡,用來複製該負溫度係數電流;一第二電阻,包含有一第一端耦接於該電流鏡;以及一第三電阻,包含有一第一端耦接於該第二電阻之一第二端與該正溫度係數電流源,及一第二端耦接於該地端;其中,該正溫度係數電流通過該第三電阻,該負溫度係數電流通過該第二電阻與該第三電阻,且該零溫度係數電壓為該第二電阻之兩端電壓差與該第三電阻上之兩端電壓差的總和。
- 如請求項17所述之能帶隙參考電路,其中該電流鏡為一P型金氧半場效電晶體。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101122779A TWI484316B (zh) | 2012-06-26 | 2012-06-26 | 電壓產生器及能帶隙參考電路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101122779A TWI484316B (zh) | 2012-06-26 | 2012-06-26 | 電壓產生器及能帶隙參考電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201401012A TW201401012A (zh) | 2014-01-01 |
TWI484316B true TWI484316B (zh) | 2015-05-11 |
Family
ID=50345038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101122779A TWI484316B (zh) | 2012-06-26 | 2012-06-26 | 電壓產生器及能帶隙參考電路 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI484316B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI672576B (zh) * | 2017-05-02 | 2019-09-21 | 立積電子股份有限公司 | 帶差參考電路、電壓產生器及其電壓控制方法 |
TWI789671B (zh) * | 2021-01-04 | 2023-01-11 | 紘康科技股份有限公司 | 具有溫度補償功能之參考電路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0301184B1 (en) * | 1987-07-13 | 1993-01-13 | International Business Machines Corporation | Cmos reference voltage generating device |
WO2001007977A1 (en) * | 1999-07-22 | 2001-02-01 | Burr-Brown Corporation | Method of curvature compensation, offset compensation, and capacitance trimming of a switched capacitor band gap reference |
US7382305B1 (en) * | 2007-02-26 | 2008-06-03 | Analog Devices, Inc. | Reference generators for enhanced signal converter accuracy |
TW200925824A (en) * | 2007-12-05 | 2009-06-16 | Ind Tech Res Inst | Voltage generating apparatus |
-
2012
- 2012-06-26 TW TW101122779A patent/TWI484316B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0301184B1 (en) * | 1987-07-13 | 1993-01-13 | International Business Machines Corporation | Cmos reference voltage generating device |
WO2001007977A1 (en) * | 1999-07-22 | 2001-02-01 | Burr-Brown Corporation | Method of curvature compensation, offset compensation, and capacitance trimming of a switched capacitor band gap reference |
US7382305B1 (en) * | 2007-02-26 | 2008-06-03 | Analog Devices, Inc. | Reference generators for enhanced signal converter accuracy |
TW200925824A (en) * | 2007-12-05 | 2009-06-16 | Ind Tech Res Inst | Voltage generating apparatus |
Also Published As
Publication number | Publication date |
---|---|
TW201401012A (zh) | 2014-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Zhang et al. | A nano-watt MOS-only voltage reference with high-slope PTAT voltage generators | |
Zhu et al. | A 0.45 V, nano-watt 0.033% line sensitivity MOSFET-only sub-threshold voltage reference with no amplifiers | |
KR101645449B1 (ko) | 전류 기준 회로 | |
JP2008108009A (ja) | 基準電圧発生回路 | |
KR101031434B1 (ko) | 초저전력 아날로그 보상 회로 및 보상 방법 | |
TWI501067B (zh) | 能帶隙參考電路及能帶隙參考電流源 | |
KR20000071425A (ko) | 전류 소스 | |
JP3519361B2 (ja) | バンドギャップレファレンス回路 | |
CN103309392B (zh) | 一种二阶温度补偿的无运放全cmos基准电压源 | |
KR20160038665A (ko) | 밴드갭 회로 및 관련 방법 | |
TWI542967B (zh) | 低偏移帶隙電路和校正器 | |
TW201308038A (zh) | 帶隙電路 | |
CN103472883A (zh) | 电压产生器及能带隙参考电路 | |
JP2010176258A (ja) | 電圧発生回路 | |
CN109491433B (zh) | 一种适用于图像传感器的基准电压源电路结构 | |
Nagulapalli et al. | A 0.55 V bandgap reference with a 59 ppm/° C temperature coefficient | |
CN114690831B (zh) | 一种电流自偏置的串联cmos带隙基准源 | |
An et al. | A wide temperature range 4.6 ppm/° C piecewise curvature-compensated bandgap reference with no amplifiers | |
US7719341B2 (en) | MOS resistor with second or higher order compensation | |
KR101864131B1 (ko) | Cmos 기준전압발생기 | |
Colombo et al. | Sub-1 V band-gap based and MOS threshold-voltage based voltage references in 0.13 µm CMOS | |
TWI484316B (zh) | 電壓產生器及能帶隙參考電路 | |
JP2011017641A (ja) | 温度検出方法および温度センサ | |
CN107783586B (zh) | 一种无双极晶体管的电压基准源电路 | |
KR101892069B1 (ko) | 밴드갭 전압 기준 회로 |