CN102033565B - 电压基准电路 - Google Patents

Abstract

本发明公开了一种电压基准电路，在已有的传统常用带隙基准电压源电路结构基础上增加固定偏置电路和启动、过压保护电路，在固定偏置电路中实现一倍双极型晶体管基极射极PN结电压V_BE和二倍双极型晶体管基极射极PN结电压2V_BE，再通过启动、过压保护电路实现双极型晶体管基极射极PN结电压与带隙基准电压源输出的基准电压的比较控制，使带隙基准电压源正常工作的输出基准电压限定在安全的范围内，当输出的基准电压过高时，能实现电路的自动保护，并且结构简单，适合在各种双极型晶体管和金属氧化物场效应管兼容的工艺下制造。

Description

电压基准电路

技术领域

本发明涉及电源电路，特别涉及一种电压基准电路。

背景技术

电源管理集成电路中最经典的电压基准电路就是带隙基准电压源。带隙基准电压源的原理是利用双极型晶体管(BJT)的基极发射极PN结电压V_BE负温度系数和等效热电压V_T正温度系数的相互抵消实现零温漂电压基准。传统的带隙基准电压源Vbg一般由V_BE+kV_T二部分组成，V_BE是负温度系数约为-2mV/℃，而V_T是正温度系数约0.086mV/℃，V_BE约0.7V，加上k倍(k＞1)的等效热电压V_T，V_T又与比例BJT管的基极发射极PN结电压的差ΔV_BE相关，故输出基准电压也可表达为V_BE+k1ΔV_BE，k1为比例常数，传统的带隙基准电压源Vbg的值约1.2V，它是一种稳定可靠的不随温度变化的基准电压。在实际电路设计中常把带隙电压基准再通过电阻网络分压或倍压得到各种不同的基准电压。

图1所示是双极型晶体管和金属氧化物场效应管兼容工艺下通常采用的一种带隙电压基准电路实现方法。图1可知，传统带隙电压基准电路包括同类型比例双极型晶体管(BJT)部分、MOS管偏置电流镜部分、运算放大器和匹配电阻。同类型比例BJT管部分包括PNP型第一BJT管T1、PNP型第二BJT管T2和第一电阻R1，其中第一BJT管T1的有效发射区面积是第二BJT管T2的N倍(N＞1)，第一BJT管T1、第二BJT管T2都连接成PN结构；MOS管偏置电流镜部分包括P沟道金属氧化物场效应管(PMOS)T3，它的源极接电源Vdd，它的栅极接所述运算放大器的输出端，P沟道金属氧化物场效应管(PMOS)T3的漏极与匹配电阻(第二电阻R2、第三电阻R3)的一端分别连接，并作为基准电压输出端，第二电阻R2的另一端连接所述运算放大器的正输入端和PNP型第二BJT管T2的发射极，PNP型第二BJT管T2的基极和集电极接地，第三电阻R3的另一端连接所述运算放大器的负输入端和第一电阻R1的一端，第一电阻R1的另一端连接PNP型第一BJT管T1的发射极，PNP型第一BJT管T1管的基极和集电极短接地。

图1所示的传统带隙电压基准源电路，利用运算放大器、偏置电流源、匹配电阻，结合两个相同PNP型比例双极晶体管的基极发射极PN结电压的差ΔV_BE，在第一电阻R1上产生与温度成正比例系数的恒定电流 $\mathrm{Iptat}=\frac{\mathrm{\Δ}{V}_{\mathrm{BE}}}{R1}=\frac{V_{\mathrm{BE}2}-V_{\mathrm{BE}1}}{R1},$ V_BE2为第二BJT管T2的基极发射极PN结电压，V_BE1为第一BJT管T1的基极发射极PN结电压，在所述运算放大器负输入端产生相应的正温度系数电压，而在所述运算放大器负输入端是第二BJT管T2的基极发射极PN结电压V_BE2，为负温度系数电压，所述正温度系数电压和负温度系数电压按一定比例叠加时可相互抵消。通过所述运算放大器可以实现流过第二电阻R2和第三电阻R3的电流相等，即I1＝I2，所以能在P沟道金属氧化物场效应管T3的漏极处产生近似为零温度系数的基准电压Vref＝Iptat*R2+V_BE2，当工艺一定，双极晶体管、电阻匹配，此输出基准电压正好接近半导体的带隙电压Vbg约1.2伏。

传统的带隙基准电压源零温漂电压是固定的1.2伏左右，主要作其他电路部分基准用，启动速度慢，而且带隙基准电压源输出的基准电压即使在过高时也不会关断，不能实现电路的自动保护。

发明内容

本发明要解决的技术问题是提供一种电压基准电路，当输出的基准电压过高时，能实现电路的自动保护。

为解决上述技术问题，本发明的电压基准电路，包括一带隙基准电压源，一两倍BJT管基极发射极PN结电压偏置电路，一过压保护电路；

所述带隙基准电压源包括MOS管偏置电流镜部分、同类型比例双极型晶体管部分、一运算放大器、匹配电阻；所述同类型比例双极型晶体管部分包括第一BJT管、第二BJT管、第一电阻，其中第一BJT管的有效发射区面积是第二BJT管的N倍，N＞1，第一BJT管、第二BJT管都连接成PN结构；所述MOS管偏置电流镜部分包括第三PMOS管，第三PMOS管的栅极接所述运算放大器的输出端，漏极接所述匹配电阻的一端并作为基准电压输出端，所述匹配电阻包括第二电阻、第三电阻，第二电阻的另一端接所述运算放大器的正输入端和第二BJT管连接成PN结构的正端，第二BJT管连接成PN结构的负端接地，第三电阻的另一端接所述运算放大器的负输入端和第一电阻的一端，第一电阻的另一端接第一BJT管连接成PN结构的正端，第一BJT管连接成PN结构的负端接地；

所述两倍BJT管基极发射极PN结电压偏置电路输出双倍基极发射极PN结电压；

所述过压保护电路包括第二比较器、第四PMOS管，所述第二比较器的正输入端接所述带隙基准电压源的基准电压输出端，负输入端接所述两倍BJT管基极发射极PN结电压偏置电路提供的双倍BJT管基极发射极PN结电压，输出端接所述第四PMOS管的栅极，第四PMOS管的源极接电源，漏极接所述带隙基准电压源中的第三PMOS管的源极。

还可以包括一单倍BJT管基极发射极PN结电压偏置电路，一启动电路；

所述单倍BJT管基极发射极PN结电压偏置电路输出单个基极发射极PN结电压；

所述启动电路包括第一比较器、第五PMOS管，所述第一比较器的正输入端接所述带隙基准电压源的基准电压输出端，负输入端接所述单倍BJT管基极发射极PN结电压偏置电路提供的单个BJT管基极发射极PN结电压，输出端接所述第五PMOS管的栅极，第五PMOS管的源极接电源，漏极接所述带隙基准电压源的基准电压输出端。

所述两倍BJT管基极发射极PN结电压偏置电路可以包括一第十一PMOS管，一第十二BJT管，一第十三BJT管，所述第十一PMOS管源极接电源，栅漏极接第十二BJT管的发射极并作为偏置电压输出端，第十二BJT管的基极和集电极接第十三BJT管的发射极，第十三BJT管的基极和集电极接地。

所述单倍BJT管基极发射极PN结电压偏置电路，可以包括一第九PMOS管，一第十BJT管，所述第九PMOS管源极接电源，栅漏极接第十BJT管的发射极并作为偏置电压输出端，第十BJT管的基极和集电极接地。

所述同类型比例双极型晶体管部分的第一BJT管、第二BJT管同为NPN型或同为PNP型。

本发明的电压基准电路，在双极型晶体管和金属氧化物场效应管兼容的工艺前提下，在已有的传统常用带隙基准电压源电路结构基础上增加固定偏置电路和启动、过压保护电路，利用标准带隙基准电压源输出的基准电压约为1.2伏处于0.7伏和1.4伏之间的特性，在固定偏置电路中实现一倍双极型晶体管基极发射极PN结电压V_BE约为0.7伏和二倍双极型晶体管基极发射极PN结电压2V_BE约为1.4伏，再通过启动、过压保护电路实现双极型晶体管基极发射极PN结电压与带隙基准电压源输出的基准电压的比较控制，当带隙基准电压源输出的基准电压小于0.7伏，带隙基准电压源加速启动，当带隙基准源输出电压大于0.7伏，启动电路关断；当带隙基准电压源输出的基准电压大于0.7伏而小于1.4伏时，带隙基准电压源正常工作；当带隙基准电压源输出的基准电压大于1.4伏，带隙基准电压源自动关闭保护。本发明的电压基准电路，使带隙基准电压源正常工作的输出基准电压限定在安全的范围内，启动速度快，当输出的基准电压过高时，能实现电路的自动保护，并且结构简单，适合在各种双极型晶体管和金属氧化物场效应管兼容的工艺下制造。

附图说明

图1是传统的一种带隙电压基准电路；

图2是本发明的电压基准电路的一实施方式框图；

图3是本发明的电压基准电路的一实施例；

图4是本发明的电压基准电路的另一实施例。

具体实施方式

本发明的电压基准电路的一实施方式如图2所示，它包含三大部分：一是标准的实现零温度系数的带隙基准电压源20，二是带隙基准电压源的启动、过压保护电路21，三是固定偏置电路22。

所述带隙基准电压源20的二实施例如图3、图4所示，包括MOS管偏置电流镜部分、同类型比例双极型晶体管(BJT)部分、一运算放大器1、匹配电阻等。同类型比例双极型晶体管部分包括第一BJT管T1、第二BJT管T2、第一电阻R1，其中第一BJT管T1的有效发射区面积是第二BJT管T2的N倍，N＞1，第一BJT管T1、第二BJT管T2都连接成PN结构，MOS管偏置电流镜部分包括第三PMOS管T3，第三PMOS管T3的源极通过启动、过压保护电路21中的第四PMOS管T4接电源Vdd，它的栅极接所述运算放大器1的输出端，第三PMOS管T3的漏极接所述匹配电阻的一端并作为基准电压Vref输出端，所述匹配电阻包括第二电阻R2、第三电阻R3，第二电阻R2的另一端接所述运算放大器1的正输入端和第二BJT管T2连接成PN结构的正端，第二BJT管T2连接成PN结构的负端接地，第三电阻R3的另一端接所述运算放大器1的负输入端和第一电阻R1的一端，第一电阻R1的另一端同第一BJT管T1连接成PN结构的正端连接，第一BJT管T1连接成PN结构的负端接地，图3中所述第一BJT管T1、第二BJT管T2为PNP型，以发射极作为PN结构的正端，以集电极基极短接作为PN结构的负端，图4中所述第一BJT管T1、第二BJT管T2为NPN型，以集电极基极短接作为PN结构的正端，以发射极作为PN结构的负端。

所述固定偏置电路22包括单倍BJT管基极发射极PN结电压偏置电路、两倍BJT管基极发射极PN结电压偏置电路，所述单倍BJT管基极发射极PN结电压偏置电路提供单个BJT管基极发射极PN结电压V_BE，所述两倍BJT管基极发射极PN结电压偏置电路提供双倍基极发射极PN结电压2V_BE，如图3、图4所示，所述单倍BJT管基极发射极PN结电压偏置电路包括一第九PMOS管T9，一第十BJT管T10，所述第九PMOS管T9源极接电源Vdd，栅漏接第十BJT管T10的发射极并作为偏置电压输出端，第十BJT管T10的基极和集电极接地，所述两倍BJT管基极发射极PN结电压偏置电路包括一第十一PMOS管T11，一第十二BJT管T12，一第十三BJT管T13，所述第十一PMOS管T11源极接电源Vdd，栅漏极接第十二BJT管T12的发射极并作为偏置电压输出端，第十二BJT管T12的基极和集电极接第十三BJT管T13的发射极，第十三BJT管T13的基极和集电极接地；固定偏置电路也可由电阻与基极与集电极短接的BJT管串接于电源同地之间，实现一倍BJT管基极发射极PN结电压0.7伏和二倍BJT管基极发射极PN结电压1.4伏；

所述启动、过压保护电路21包括带隙基准电压源的启动电路、带隙基准电压源的过压保护电路，如图3、图4所示，它包括二组比较器和开关控制MOS管，一组比较器和开关控制MOS管负责带隙基准电压源的启动，另一组比较器和开关控制MOS管负责带隙基准电压源的过压保护，所述带隙基准电压源的启动电路包括第一比较器15、第五PMOS管T5，所述第一比较器15的正输入端接带隙基准电压源的基准电压输出端，负输入端接所述单倍BJT管基极发射极PN结电压偏置电路提供的单个BJT管基极发射极PN结电压V_BE，输出端接第五PMOS管T5的栅极，第五PMOS管T5的源极接电源Vdd，漏极接所述带隙基准电压源中的第三PMOS管T3的漏极及匹配电阻的一端(即带隙基准电压源的基准电压输出端)；所述带隙基准电压源的过压保护电路包括第二比较器16、第四PMOS管T4，所述第二比较器16的正输入端接带隙基准电压源的基准电压输出端，负输入端接两倍BJT管基极发射极PN结电压偏置电路提供的双倍BJT管基极发射极PN结电压2V_BE，输出端接第四PMOS管T4的栅极，第四PMOS管T4的源极接电源Vdd，漏极接所述带隙基准电压源中的第三PMOS管T3的源极。

图3、图4所示的电压基准电路工作过程原理如下：

当电路加电源Vdd开始工作时，所述固定偏置电路22中的单倍BJT管基极发射极PN结电压偏置电路提供单个BJT管基极发射极PN结电压V_BE，所述固定偏置电路22中的两倍BJT管基极发射极PN结电压偏置电路提供双倍基极发射极PN结电压2V_BE，瞬间所述带隙基准电压源的基准电压输出为零，第一比较器15输出低电平，第五PMOS管T5导通，通过第五PMOS管向带隙基准电压源电路提供启动电流，第二比较器16输出低电平，第四PMOS管T4导通，给电流偏置管第三PMOS管T3供电，带隙基准电压源很快有基准电压输出，当输出的基准电压大于0.7伏时，第一比较器15翻转，输出高电平，第五PMOS管T5关断，启动电流停止，快速启动完成，此时靠运算放大器1、电流偏置管第三PMOS管T3和同类型比例双极型晶体管部分工作维持带隙基准电压源的正常基准电压输出；当带隙基准电压源输出的基准电压异常，高于1.4伏时，第二比较器16输出高电平，第四PMOS管T4关断，使第三PMOS管T3失去电源连接，切断了带隙基准电压源的电流偏置，从而使带隙基准电压源自动关闭保护，最终维持带隙基准电压源输出的基准电压在小于1.4伏才能正常工作。

本发明的电压基准电路，在双极型晶体管和金属氧化物场效应管兼容的工艺前提下，在已有的传统常用带隙基准电压源电路结构基础上增加固定偏置电路和启动、过压保护电路，利用标准带隙基准电压源输出的基准电压约为1.2伏处于0.7伏和1.4伏之间的特性，在固定偏置电路中实现一倍双极型晶体管基极发射极PN结电压V_BE约为0.7伏和二倍双极型晶体管基极发射极PN结电压2V_BE约为1.4伏，再通过启动、过压保护电路实现双极型晶体管基极发射极PN结电压与带隙基准电压源输出的基准电压的比较控制，当带隙基准电压源输出的基准电压小于0.7伏，带隙基准电压源加速启动，当带隙基准源输出电压大于0.7伏，启动电路关断；当带隙基准电压源输出的基准电压大于0.7伏而小于1.4伏时，带隙基准电压源正常工作；当带隙基准电压源输出的基准电压大于1.4伏，带隙基准电压源自动关闭保护。本发明的电压基准电路，使带隙基准电压源正常工作的输出基准电压限定在安全的范围内，启动速度快，当输出的基准电压过高时，能实现电路的自动保护，并且结构简单，适合在各种双极型晶体管和金属氧化物场效应管兼容的工艺下制造。

Claims (4)

1.一种电压基准电路，其特征在于，包括一带隙基准电压源，一两倍BJT管基极发射极PN结电压偏置电路，一过压保护电路，一单倍BJT管基极发射极PN结电压偏置电路，一启动电路；

所述带隙基准电压源包括MOS管偏置电流镜部分、同类型比例双极型晶体管部分、一运算放大器、匹配电阻；所述同类型比例双极型晶体管部分包括第一BJT管、第二BJT管、第一电阻，其中第一BJT管的有效发射区面积是第二BJT管的N倍，N＞1，第一BJT管、第二BJT管都连接成PN结构；所述MOS管偏置电流镜部分包括第三PMOS管，第三PMOS管的栅极接所述运算放大器的输出端，漏极接所述匹配电阻的一端并作为基准电压输出端，所述匹配电阻包括第二电阻、第三电阻，第二电阻的另一端接所述运算放大器的正输入端和第二BJT管连接成PN结构的正端，第二BJT管连接成PN结构的负端接地，第三电阻的另一端接所述运算放大器的负输入端和第一电阻的一端，第一电阻的另一端接第一BJT管连接成PN结构的正端，第一BJT管连接成PN结构的负端接地；

所述两倍BJT管基极发射极PN结电压偏置电路输出双倍基极发射极PN结电压；

所述过压保护电路包括第二比较器、第四PMOS管，所述第二比较器的正输入端接所述带隙基准电压源的基准电压输出端，负输入端接所述两倍BJT管基极发射极PN结电压偏置电路提供的双倍BJT管基极发射极PN结电压，输出端接所述第四PMOS管的栅极，第四PMOS管的源极接电源，漏极接所述带隙基准电压源中的第三PMOS管的源极；

所述单倍BJT管基极发射极PN结电压偏置电路输出单个基极发射极PN结电压；

所述启动电路包括第一比较器、第五PMOS管，所述第一比较器的正输入端接所述带隙基准电压源的基准电压输出端，负输入端接所述单倍BJT管基极发射极PN结电压偏置电路提供的单个BJT管基极发射极PN结电压，输出端接所述第五PMOS管的栅极，第五PMOS管的源极接电源，漏极接所述带隙基准电压源的基准电压输出端。

2.根据权利要求1所述的电压基准电路，其特征在于，所述两倍BJT管基极发射极PN结电压偏置电路包括一第十一PMOS管，一第十二BJT管，一第十三BJT管，所述第十一PMOS管源极接电源，栅漏极接第十二BJT管的发射极并作为偏置电压输出端，第十二BJT管的基极和集电极接第十三BJT管的发射极，第十三BJT管的基极和集电极接地。

3.根据权利要求1所述的电压基准电路，其特征在于，所述单倍BJT管基极发射极PN结电压偏置电路，包括一第九PMOS管，一第十BJT管，所述第九PMOS管源极接电源，栅漏极接第十BJT管的发射极并作为偏置电压输出端，第十BJT管的基极和集电极接地。

4.根据权利要求1所述的电压基准电路，其特征在于，所述同类型比例双极型晶体管部分的第一BJT管、第二BJT管同为NPN型或同为PNP型。

Images