CN114461006B - 一种基准电压及倍压电路 - Google Patents
一种基准电压及倍压电路 Download PDFInfo
- Publication number
- CN114461006B CN114461006B CN202210048272.3A CN202210048272A CN114461006B CN 114461006 B CN114461006 B CN 114461006B CN 202210048272 A CN202210048272 A CN 202210048272A CN 114461006 B CN114461006 B CN 114461006B
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- mos
- reference voltage
- voltage
- mos tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本申请公开了一种基准电压及倍压电路,属于微电子技术领域,包括带隙基准电路和基准倍压电路,所述基准倍压电路包括MOS管N1、电流镜像单元和倍压单元,所述MOS管N1采用N型MOS管,MOS管N1的栅极与带隙基准电路的输出端连接,MOS管N1的漏极与电流镜像单元连接,MOS管N1的源极接地,所述电流镜像单元与电源VDD连接,所述倍压单元的一端与电流镜像单元连接,倍压单元的另一端接地。本申请通过利用MOS管替换由双极晶体管和电阻构成的电压网络,或者由运算放大器和电阻网络构成的电压网络,可以简化电路,同时调整MOS管的W/L比例,可以更好地适应低功耗电路。
Description
技术领域
本申请涉及微电子技术领域,尤其是涉及一种基准电压及倍压电路。
背景技术
带隙基准电路是模拟以及数模混合电路***的基本模块,用以给模拟及数模混合电路提供一个稳定的基准电压。
目前,在基准电路中,通常包括带隙基准电路和基准倍压电路,带隙基准电压为1.2V,而基准倍压电路用于产生基准电压1.2V增倍的参考电压,通常参考电压是1.2V、2.4V、3.6V等。
针对上述中的相关技术,发明人发现:基准倍压电路通常通过设定电阻的比例关系得到相应的参考电压,而电阻存在消耗,在低功耗电路领域中,为了减小电阻的消耗,通常做法为增大电阻的面积,这样会增加集成芯片的面积。
发明内容
为了降低功耗且减小芯片的面积,本申请提供一种基准电压及倍压电路。
本申请提供的一种基准电压及倍压电路,采用如下的技术方案:
一种基准电压及倍压电路,包括带隙基准电路和基准倍压电路,所述基准倍压电路包括MOS管N1、电流镜像单元和倍压单元,所述MOS管N1采用N型MOS管,MOS管N1的栅极与带隙基准电路的输出端连接,MOS管N1的漏极与电流镜像单元连接,MOS管N1的源极接地,所述电流镜像单元与电源VDD连接,所述倍压单元的一端与电流镜像单元连接,倍压单元的另一端接地;
其中,倍压单元包括多个依次串联的MOS管,且每个MOS管的栅极与自身的漏极连接,若倍压单元采用N型MOS管,则MOS管的栅极作为参考电压输出端;若倍压单元采用P型MOS管,则MOS管的漏极作为参考电压输出端。
通过采用上述技术方案,带隙基准电路产生带隙基准电压,并将带隙基准电压输送到MOS管N1的栅极,MOS管N1将带隙基准电压转换为电流,并通过电流镜像单元将该电流传递到倍压单元,倍压单元中的MOS管将电流转换成带隙基准电压,并且通过串联MOS管的个数来倍增带隙基准电压,以得到不同的参考电压;而MOS管的消耗较小,适合低功耗电路,且能减小芯片的面积。
优选的,所述MOS管N1采用宽长比小于或等于0.1的MOS管,倍压单元中的MOS管的尺寸与MOS管N1的尺寸相同。
通过采用上述技术方案,MOS管的宽长比小于或等于0.1,可以使MOS管的栅极电压为1.2V时产生较小的电流,进一步降低功耗,且沟道调制效应小,有较高的厄利电压。
优选的,所述MOS管N1的宽为2um,MOS管N1的长为20um。
通过采用上述技术方案,MOS管的占用面积较小,可进一步减小芯片的面积。
优选的,所述电流镜像单元包括MOS管P1和MOS管P2,所述MOS管P1和MOS管P2采用P型MOS管,MOS管P1的源极与电源VDD连接,MOS管P1的栅极与MOS管P1的漏极、MOS管N1的漏极连接;所述MOS管P2的源极与电源VDD连接,MOS管P2的栅极与MOS管P1的栅极连接,MOS管P2的漏极与倍压单元连接。
通过采用上述技术方案,MOS管P1和MOS管P2组成1:1比例的电流镜像单元,流过MOS管P1和MOS管P2的电流相同,电路简单,成本低。
优选的,所述电流镜像单元还包括MOS管P3,所述MOS管P3采用P型MOS管,MOS管P3的源极与电源VDD连接,MOS管P3的栅极与MOS管P1的栅极连接,MOS管P3的漏极连接有参考电压单元。
优选的,所述参考电压单元包括MOS管N5,所述MOS管N5采用N型MOS管,MOS管N5的漏极与MOS管P3的漏极、MOS管N5的栅极连接,MOS管N5的源极接地。
通过采用上述技术方案,MOS管N5的栅极产生1倍带隙基准电压的参考电压,可增加一路参考电压,便于电路设计。
优选的,所述带隙基准电路的输出端连接有滤波单元,所述滤波单元的输出端与MOS管N1的栅极连接。
优选的,所述滤波单元包括电阻R4和电容C,所述电阻R4的一端与带隙基准电路的输出端连接,电阻R4的另一端与MOS管N1的栅极、电容C的一端连接,所述电容C的另一端接地。
通过采用上述技术方案,电阻R4和电容C形成RC滤波网络,提高带隙基准电压的稳定性。
综上所述,本申请包括以下至少一种有益技术效果:
1.通过串联MOS管的个数来倍增带隙基准电压,以得到不同的参考电压,而MOS管的消耗较小,适合低功耗电路,且能减小芯片的面积;
2.MOS管的宽长比小于或等于0.1,可以使MOS管的栅极电压为1.2V时产生较小的电流,进一步降低功耗,且沟道调制效应小,有较高的厄利电压;
3.通过电阻R4和电容C形成RC滤波网络,可提高带隙基准电压的稳定性。
附图说明
图1是相关技术中一种适用于低电压输入的带隙基准电路的电路图;
图2是相关技术中一种基准电压及倍压电路的电路图;
图3是相关技术中另一种基准电压及倍压电路的电路图;
图4是相关技术中另一种基准电压及倍压电路的电路图;
图5是相关技术中另一种基准电压及倍压电路的电路图;
图6是本申请实施例1中一种基准电压及倍压电路的电路图;
图7是本申请实施例2中一种基准电压及倍压电路的电路图;
图8是本申请实施例3中一种基准电压及倍压电路的电路图;
图9是本申请实施例4中一种基准电压及倍压电路的电路图。
附图标记说明:
10、带隙基准电路;20、基准倍压电路;21、电流镜像单元;22、倍压单元;30、滤波单元;40、参考电压单元。
具体实施方式
以下结合附图1-9对本申请作进一步详细说明。
参考图1,相关技术公开一种适用于低电压输入的带隙基准电路,包括运算放大器OP1、MOS管P0、电阻R1、电阻R2、电阻R3、三极管Q1和三极管Q2,其中,MOS管P0为P型MOS管,三极管Q1和三极管Q2为PNP型三极管。运算放大器OP1反相端与三极管Q1发射极之间的连接点的电压为VNODE1,运算放大器OP1同相端与电阻R1之间的连接点的电压为VNODE2,VNODE1与VNODE2相等,而电阻R2和电阻R3的阻值相同,电阻R2和电阻R3上产生的电压相等,由此,构成了Wildar电流源。
其中,三极管Q1和三极管Q2发射区的面积比例关系设置为1:8,产生数值为ln8*Vt/R1的PTAT电流,则在三极管Q1与电阻R3串联网络,以及在三极管Q2、电阻R1与电阻R2串联网络上产生的带隙基准电压为:
VBG=(R1+R2)*(ln8*Vt/R1)+VBE
式中,VBG为带隙基准电压,Vt为热电压,VBE为三极管基极与发射极之间的电压。
参考图2,相关技术公开一种基准电压及倍压电路,包括隙基准电路和基准倍压电路20,其中,带隙基准电路10用于产生带隙基准电压VBG,在MOS管P0中产生PTAT电流,并通过构建1:1比例关系的MOS管 P1和MOS管P2传递PTAT电流,MOS管 P1和MOS管P2为P型MOS管,而三极管Q3和电阻R4串联,PTAT电流通过电阻R4,在电阻R4与MOS管P1之间的连接点处产生1倍带隙基准电压的参考电压。其中,三极管Q3、三极管Q4和三极管Q5为PNP型三极管,和电阻R5串联,三极管Q5和电阻R6串联,在电阻R5与三极管Q4集电极的连接点处产生1倍带隙基准电压的参考电压,在电阻R6与MOS管P2源极的连接点处产生2倍带隙基准电压的参考电压。其中,三极管Q3、三极管Q4和三极管Q5为双极型三极管,双极型三极管一种隔离型器件,实现隔离型的三极管需要BCD工艺,无法运用于数字电路中,而电阻R4、电阻R5和电阻R6的设置,会导致功耗增大,芯片面积的增大。
参考图3,相关技术公开一种基准电压及倍压电路,与图2的不同之处在于:三极管Q3、三极管Q4和三极管Q5采用NPN型三极管,其中,在三极管Q4的基极处产生1倍带隙基准电压的参考电压,在三极管Q5的基极处产生2倍带隙基准电压的参考电压。其中,三极管Q3、三极管Q4和三极管Q5为双极型三极管,实现隔离型的三极管需要BCD工艺,无法运用于数字电路中,而电阻R4、电阻R5和电阻R6的设置,会导致功耗增大,芯片面积的增大。
参考图4,相关技术公开一种基准电压及倍压电路,带隙基准电路10产生带隙基准电压VBG,电阻R4和电容C构成RC滤波网络,将带隙基准电压信号VBG滤波成VBG_RC电压信号,该电压信号输入到运算放大器OP2的同相端,运算放大器OP2的输出接MOS管N1的栅极,MOS管N1为N型MOS管,MOS管N1的源极接电阻R7,MOS管N1的漏极连接电源VDD,电阻R7、电阻R6和电阻R5依次串联,电阻R7、电阻R6和电阻R5的阻值相同,电阻R5和电阻R6之间的连接点与运算放大器OP2的反相端连接,其中,在电阻R5与电阻R6之间的连接点处产生1倍带隙基准电压的参考电压,在电阻R6和电阻R7之间的连接点处产生2倍带隙基准电压的参考电压,在电阻R7和MOS管N1之间的连接点处产生3倍带隙基准电压的参考电压。其中,MOS管N1和运算放大器OP2构成的反馈***,电源VDD需要大于一个MOS管N1的驱动电压和3倍的基准电压之和,而电阻R5、电阻R6、电阻R7的设置,会导致功耗增大,芯片面积的增大。
参考图5,相关技术公开一种基准电压及倍压电路,与图4的不同之处在于:MOS管P1为P型MOS管,其中,在电阻R5与电阻R6之间的连接点处产生1倍带隙基准电压的参考电压,电阻R6和电阻R7之间的连接点处产生2倍带隙基准电压的参考电压,电阻R7和MOS管P1之间的连接点处产生3倍带隙基准电压的参考电压。其中,MOS管P1和运算放大器OP2构成的反馈***,电源VDD需要大于3倍的基准电压,而电阻R5、电阻R6、电阻R7的设置,会导致功耗增大,芯片面积的增大。
本申请提供一种基准电压及倍压电路。
实施例1
参考图6,基准电压及倍压电路包括带隙基准电路10和基准倍压电路20,带隙基准电路10用于产生带隙基准电压VBG。
基准倍压电路20包括MOS管N1、电流镜像单元21和倍压单元22,MOS管N1采用N型MOS管,MOS管N1的栅极与带隙基准电路10的输出端连接,MOS管N1的漏极与电流镜像单元21连接,MOS管N1的源极接地,电流镜像单元21与电源VDD连接,倍压单元22的一端与电流镜像单元21连接,倍压单元22的另一端接地。
其中,MOS管N1采用隔离型MOS管,可以更好地隔离衬底噪声信号对基准电压的干扰。带隙基准电压VBG输出到MOS管N1的栅极,在MOS管N1上产生的电流IDS为:
IDS=(KPn/2)*(W/L)*(VGS-VTHN)^2
式中:VTHN为开启阈值,可以取0.7V;W/L为MOS管的宽长比;KPn为常数,可以取60uA/V^2;VGS为MOS管栅极与源极之间的电压。
其中,倍压单元22包括多个依次串联的MOS管,且每个MOS管的栅极与自身的漏极连接。在本实施例中,倍压单元22采用N型MOS管,例如,倍压单元22包括MOS管N2、MOS管N3和MOS管N4,其中,MOS管N4的漏极与电流镜像单元21连接,MOS管N4的栅极与MOS管N4的漏极连接,MOS管N4的源极与MOS管N3的漏极连接,MOS管N3的栅极与MOS管N3的漏极连接,MOS管N3的源极与MOS管N2的漏极连接,MOS管N2的栅极与MOS管N2的漏极连接,MOS管N2的源极接地。
MOS管N1、MOS管N2、MOS管N3和MOS管N4采用宽长比小于或等于0.1的MOS管;例如,MOS管N1、MOS管N2、MOS管N3和MOS管N4的宽均为2um,MOS管N1、MOS管N2、MOS管N3和MOS管N4的长均为20um;MOS管N1、MOS管N2、MOS管N3和MOS管N4均采用隔离型的增强型场效应晶体管。
电流IDS流到MOS管N4,在MOS管N4上产生的电压VGS为:
VGS=(2*IDS/(KPn*(W/L)))^0.5+VTHN
在电流镜像单元21的作用下,流过MOS管N2、MOS管N3和MOS管N4的电流与电流IDS相同,MOS管N2、MOS管N3和MOS管N4串联后,相邻MOS管之间的栅极与源极连接在一起,使得MOS管不存在衬偏效应。电流IDS由带隙基准电压来决定,则在MOS管N2、MOS管N3和MOS管N4上产生的电压VGS均等于带隙基准电压,故,MOS管N2的栅极电压为1倍的带隙基准电压,MOS管N3的栅极电压为2倍的带隙基准电压,MOS管N4的栅极电压为3倍的带隙基准电压。
电流镜像单元21包括MOS管P1和MOS管P2,MOS管P1和MOS管P2采用P型MOS管,MOS管P1的源极与电源VDD连接,MOS管P1的栅极与MOS管P1的漏极、MOS管N1的漏极连接。MOS管P2的源极与电源VDD连接,MOS管P2的栅极与MOS管P1的栅极连接,MOS管P2的漏极与MOS管N4的漏极连接。
实施例1的实施原理为:带隙基准电路10产生带隙基准电压,并将带隙基准电压输送到MOS管N1的栅极,MOS管N1将带隙基准电压转换为电流,并通过电流镜像单元21将该电流传递到倍压单元22,倍压单元22中的MOS管将电流转换成带隙基准电压,并且通过串联MOS管的个数来倍增带隙基准电压,以得到不同的参考电压。其中,若要产生n倍的带隙基准电压,则串联n个隔离型的MOS管即可,此时,电源VDD的电压需要大于n倍的带隙基准电压。
通过利用MOS管替换由双极晶体管和电阻构成的电压网络,或者由运算放大器和电阻网络构成的电压网络,可以简化电路,同时调整MOS管的W/L比例,可以更好地适应低功耗电路,并减小芯片的面积。
实施例2
参照图7,本实施例与实施例1的不同之处在于,带隙基准电路10的输出端还连接有滤波单元30,在本实施例中,滤波单元30包括电阻R4和电容C,电阻R4的一端与带隙基准电路10的输出端连接,电阻R4的另一端与MOS管N1的栅极、电容C的一端连接,电容C的另一端接地。
电阻R4和电容C1构成RC滤波网络,将带隙基准电压信号VBG滤波成VBG_RC电压信号,可以提高基准电压的稳定性。
实施例3
参照图8,本实施例与实施例2的不同之处在于,电流镜像单元21还包括MOS管P3,MOS管P3采用P型MOS管,MOS管P3的源极与电源VDD连接,MOS管P3的栅极与MOS管P1的栅极连接,MOS管P3的漏极连接有参考电压单元40。
参考电压单元40包括MOS管N5,MOS管N5采用N型MOS管,MOS管N5的漏极与MOS管P3的漏极、MOS管N5的栅极连接,MOS管N5的源极接地。其中,MOS管N5的宽为2um,MOS管N5的长为20um。MOS管N5上产生的电压VGS等于带隙基准电压,故,MOS管N5的栅极电压为1倍的带隙基准电压。
实施例4
参照图9,本实施例与实施例1的不同之处在于,倍压单元22采用P型MOS管,例如,倍压单元22包括MOS管P3、MOS管P4和MOS管P5,其中,MOS管P3的源极与电流镜像单元21连接,MOS管P3的栅极与MOS管P3的漏极连接,MOS管P3的漏极与MOS管P4的源极连接,MOS管P4的栅极与MOS管P4的漏极连接,MOS管P4的漏极与MOS管P5的源极连接,MOS管P5的栅极与MOS管P5的漏极连接,MOS管P5的漏极接地。
其中,MOS管P3的源极电压为3倍的带隙基准电压,MOS管P4的源极电压为2倍的带隙基准电压,而MOS管P5的源极电压为1倍的带隙基准电压。
以上均为本申请的较佳实施例,并非依此限制本申请的保护范围,故:凡依本申请的结构、形状、原理所做的等效变化,均应涵盖于本申请的保护范围之内。
Claims (7)
1.一种基准电压及倍压电路,其特征在于,包括带隙基准电路(10)和基准倍压电路(20),所述基准倍压电路(20)包括MOS管N1、电流镜像单元(21)和倍压单元(22),所述MOS管N1采用N型MOS管,MOS管N1的栅极与带隙基准电路(10)的输出端连接,MOS管N1的漏极与电流镜像单元(21)连接,MOS管N1的源极接地,所述电流镜像单元(21)与电源VDD连接,所述倍压单元(22)的一端与电流镜像单元(21)连接,倍压单元(22)的另一端接地;
其中,倍压单元(22)包括多个依次串联的MOS管,且每个MOS管的栅极与自身的漏极连接,若倍压单元(22)采用N型MOS管,则MOS管的栅极作为参考电压输出端;若倍压单元(22)采用P型MOS管,则MOS管的漏极作为参考电压输出端;
所述MOS管N1采用宽长比小于或等于0.1的MOS管,倍压单元(22)中的MOS管的尺寸与MOS管N1的尺寸相同。
2.根据权利要求1所述的一种基准电压及倍压电路,其特征在于,所述MOS管N1的宽为2um,MOS管N1的长为20um。
3.根据权利要求1所述的一种基准电压及倍压电路,其特征在于,所述电流镜像单元(21)包括MOS管P1和MOS管P2,所述MOS管P1和MOS管P2采用P型MOS管,MOS管P1的源极与电源VDD连接,MOS管P1的栅极与MOS管P1的漏极、MOS管N1的漏极连接;所述MOS管P2的源极与电源VDD连接,MOS管P2的栅极与MOS管P1的栅极连接,MOS管P2的漏极与倍压单元(22)连接。
4.根据权利要求3所述的一种基准电压及倍压电路,其特征在于,所述电流镜像单元(21)还包括MOS管P3,所述MOS管P3采用P型MOS管,MOS管P3的源极与电源VDD连接,MOS管P3的栅极与MOS管P1的栅极连接,MOS管P3的漏极连接有参考电压单元(40)。
5.根据权利要求4所述的一种基准电压及倍压电路,其特征在于,所述参考电压单元(40)包括MOS管N5,所述MOS管N5采用N型MOS管,MOS管N5的漏极与MOS管P3的漏极、MOS管N5的栅极连接,MOS管N5的源极接地。
6.根据权利要求1所述的一种基准电压及倍压电路,其特征在于,所述带隙基准电路(10)的输出端连接有滤波单元(30),所述滤波单元(30)的输出端与MOS管N1的栅极连接。
7.根据权利要求6所述的一种基准电压及倍压电路,其特征在于,所述滤波单元(30)包括电阻R4和电容C,所述电阻R4的一端与带隙基准电路(10)的输出端连接,电阻R4的另一端与MOS管N1的栅极、电容C的一端连接,所述电容C的另一端接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210048272.3A CN114461006B (zh) | 2022-01-17 | 2022-01-17 | 一种基准电压及倍压电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210048272.3A CN114461006B (zh) | 2022-01-17 | 2022-01-17 | 一种基准电压及倍压电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114461006A CN114461006A (zh) | 2022-05-10 |
CN114461006B true CN114461006B (zh) | 2023-06-13 |
Family
ID=81410258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210048272.3A Active CN114461006B (zh) | 2022-01-17 | 2022-01-17 | 一种基准电压及倍压电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114461006B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115145346B (zh) * | 2022-08-02 | 2023-09-22 | 深圳市诚芯微科技股份有限公司 | 带隙基准电路 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4317054A (en) * | 1980-02-07 | 1982-02-23 | Mostek Corporation | Bandgap voltage reference employing sub-surface current using a standard CMOS process |
JPH0787671B2 (ja) * | 1985-03-14 | 1995-09-20 | カシオ計算機株式会社 | 太陽電池付小型電子機器 |
US5397931A (en) * | 1993-03-31 | 1995-03-14 | Texas Instruments Deutschland Gmbh | Voltage multiplier |
JP2994293B2 (ja) * | 1997-01-09 | 1999-12-27 | 日本電気アイシーマイコンシステム株式会社 | バンド・ギャップ・レファレンス回路 |
JP2000155617A (ja) * | 1998-11-19 | 2000-06-06 | Mitsubishi Electric Corp | 内部電圧発生回路 |
JP3527190B2 (ja) * | 2000-09-21 | 2004-05-17 | Necマイクロシステム株式会社 | バンド・ギャップ・レファレンス回路 |
US6815941B2 (en) * | 2003-02-05 | 2004-11-09 | United Memories, Inc. | Bandgap reference circuit |
JP4703133B2 (ja) * | 2004-05-25 | 2011-06-15 | ルネサスエレクトロニクス株式会社 | 内部電圧発生回路および半導体集積回路装置 |
US7199645B2 (en) * | 2005-05-20 | 2007-04-03 | Sitronix Technology Corp. | Circuit of voltage multiplier with programmable output |
US8149047B2 (en) * | 2008-03-20 | 2012-04-03 | Mediatek Inc. | Bandgap reference circuit with low operating voltage |
CN101930248B (zh) * | 2009-06-25 | 2013-06-12 | 上海华虹Nec电子有限公司 | 可调负电压基准电路 |
CN101930245A (zh) * | 2009-10-10 | 2010-12-29 | 曹先国 | 精确参考电压产生器 |
DE102010007771B4 (de) * | 2010-02-12 | 2011-09-22 | Texas Instruments Deutschland Gmbh | Elektronische Vorrichtung und Verfahren zum Erzeugen einer krümmungskompensierten Bandabstandsreferenzspannung |
CN203217613U (zh) * | 2013-04-19 | 2013-09-25 | 浙江师范大学 | 一种uhf rfid无源标签芯片的电源电路 |
CN104181971B (zh) * | 2013-05-24 | 2015-11-25 | 比亚迪股份有限公司 | 一种基准电压源 |
CN103488227B (zh) * | 2013-09-09 | 2015-02-25 | 广州金升阳科技有限公司 | 一种带隙基准电压电路 |
CN103699928B (zh) * | 2014-01-08 | 2017-01-04 | 卓捷创芯科技(深圳)有限公司 | 一种可连续调整整流信号幅度的限幅电路与无源射频标签 |
CN105676928B (zh) * | 2014-11-18 | 2017-09-29 | 华润矽威科技(上海)有限公司 | 一种带隙基准电路 |
JP6792350B2 (ja) * | 2016-05-31 | 2020-11-25 | 浜松ホトニクス株式会社 | 昇圧回路 |
CN110100219B (zh) * | 2017-11-28 | 2021-09-10 | 深圳市汇顶科技股份有限公司 | 稳压器以及电源 |
CN112423436A (zh) * | 2020-12-17 | 2021-02-26 | 北京集创北方科技股份有限公司 | 供电电路以及显示装置 |
-
2022
- 2022-01-17 CN CN202210048272.3A patent/CN114461006B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN114461006A (zh) | 2022-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3759513B2 (ja) | バンドギャップ基準回路 | |
CN101901018B (zh) | 电压基准电路 | |
JP2891297B2 (ja) | 電圧電流変換回路 | |
CN101183273A (zh) | 一种带隙基准源产生装置 | |
JPH06175742A (ja) | 基準電圧発生回路 | |
CA1199688A (en) | Current source circuit having reduced error | |
CN208969534U (zh) | 一种带隙基准电压源及电子设备 | |
US7075282B2 (en) | Low-power bandgap reference circuits having relatively less components | |
CN114461006B (zh) | 一种基准电压及倍压电路 | |
CN109491433A (zh) | 一种适用于图像传感器的基准电压源电路结构 | |
CN115454200A (zh) | 电压产生电路、漏电流补偿方法及芯片 | |
EP3828662B1 (en) | A bandgap reference circuit, corresponding device and method | |
US4786856A (en) | Temperature compensated current source | |
CN111427406B (zh) | 带隙基准电路 | |
CN109388171B (zh) | 一种带隙基准电压源及电子设备 | |
JP3694348B2 (ja) | バンドギャップ基準電圧を供給するcmos回路 | |
KR930007295B1 (ko) | 증폭기 장치 | |
KR890004771B1 (ko) | 차동 증폭기 | |
US4329598A (en) | Bias generator | |
US6784739B2 (en) | Class AB amplifier circuit | |
CN108279729A (zh) | 用于带隙基准电路的启动电路 | |
US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
US11099593B2 (en) | Base current cancellation circuit and method therefor | |
US7279976B1 (en) | Differential amplifier with controlled common mode output voltage | |
EP3327538B1 (en) | Voltage reference circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |