KR101733157B1 - 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로 - Google Patents

리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로 Download PDF

Info

Publication number
KR101733157B1
KR101733157B1 KR1020150067942A KR20150067942A KR101733157B1 KR 101733157 B1 KR101733157 B1 KR 101733157B1 KR 1020150067942 A KR1020150067942 A KR 1020150067942A KR 20150067942 A KR20150067942 A KR 20150067942A KR 101733157 B1 KR101733157 B1 KR 101733157B1
Authority
KR
South Korea
Prior art keywords
voltage
gate
reference voltage
pmos transistor
input terminal
Prior art date
Application number
KR1020150067942A
Other languages
English (en)
Other versions
KR20160134228A (ko
Inventor
심재윤
이종미
지영우
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020150067942A priority Critical patent/KR101733157B1/ko
Priority to US15/150,564 priority patent/US9671811B2/en
Publication of KR20160134228A publication Critical patent/KR20160134228A/ko
Application granted granted Critical
Publication of KR101733157B1 publication Critical patent/KR101733157B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Electrical Variables (AREA)
  • Nonlinear Science (AREA)

Abstract

본 발명은 저전력 밴드갭 기준전압 발생 회로를 구현함에 있어서, 리퀴지 전류(leakage current)를 이용하여 밴드갭 기준전압을 발생할 수 있도록 한 기술에 관한 것이다.
이를 위해 다이오드 결합형 트랜지스터가 오프된 상태에서 흐르는 리퀴지 전류를 이용하여 절대온도에 비례하는 전압을 생성하고, 문턱전압 이하에서 동작하는 증폭기를 이용하여 저전력 동작이 가능하도록 저전력 밴드갭 기준전압 발생 회로를 구현하였다.

Description

리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로{A LEAKAGE-BASED STARTUP-FREE BANDGAP REFERENCE GENERATOR}
본 발명은 리퀴지 전류(leakage current)를 이용하여 밴드갭 기준전압을 발생하는 기술에 관한 것으로, 특히 트랜지스터가 오프된 상태에서 흐르는 리퀴지 전류를 이용하여 절대온도에 비례하는 전압을 생성하고, 문턱전압 이하에서 동작하는 증폭기를 이용하여 저전력 동작이 가능하도록 한 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로에 관한 것이다.
일반적으로, 기준전압 발생회로는 반도체 집적회로에서 주변의 온도, 공정조건 및 외부공급 전압과 같은 외부의 환경변화에 관계없이 일정한 기준전압을 생성하는 회로를 의미한다.
기준전압 발생회로 중에서 밴드갭 기준전압 발생회로는 주변의 온도, 공급전압 및 공정변화 등에 관계없이 독립적으로 일정한 기준전압을 출력하는 회로를 의미한다.
최근 들어, 배터리로 동작되는 휴대용 단말기가 널리 보급되고 있는 추세에 있다. 그리고, 이와 같은 휴대용 단말기에 대하여 저전력 및 저전원으로 동작시키는 것이 요구되고 있다. 이에 부응하여, 밴드갭 기준전압 발생회로 또한 저전력 및 저전원으로 동작시키는 것이 요구되고 있다.
그러나, 종래 기술에 의한 밴드갭 기준전압 발생회로에는 저전력 및 저전원으로 동작시키는데 몇 가지의 장애 요소가 있다. 예를 들어, 종래의 밴드갭 기준전압 발생회로는 두 개의 동작점을 사용하는데, 이를 위해 스타트업 회로가 사용된다. 스타트업 회로는 휴면 모드에서 동작 모드로 전환되거나 동작 모드에서 휴면 모드로 전환될 때 밴드갭 기준전압 발생회로가 안정된 동작점을 유지할 수 있도록 도와주는 역할을 한다.
이와 같이 종래의 밴드갭 기준전압 발생회로는 스타트업 회로를 사용하게 되어 있어 저전력 및 저전압으로 동작시키는데 어려움이 있다.
본 발명이 해결하고자 하는 과제는 밴드갭 기준전압 발생회로를 저전력 및 저전압으로 동작시킬 수 있도록 하기 위하여, 트랜지스터에 역전압을 걸었을 때 흐르는 소량의 리퀴지 전류를 이용하여 절대온도에 비례하는 전압을 생성할 수 있도록 하고, 스타트업 회로를 생략할 수 있도록 하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명의 실시예에 따른 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로는, 리퀴지 전류를 이용하여 절대온도에 따른 중간전압을 생성하는 중간전압 생성부; 상기 중간전압 생성부로부터 공급되는 상기 중간전압을 증폭하여 그에 따른 연산증폭전압을 출력하는 저전력 증폭기; 및 상기 저전력 증폭기로부터 공급되는 상기 연산증폭전압에 따른 기준전압을 목표로 하는 레벨로 출력하는 기준전압 출력부를 포함한다.
본 발명은 밴드갭 기준전압 발생회로를 저전력 및 저전압으로 동작시킬 수 있도록 하기 위하여, 트랜지스터에 역 전압을 걸었을 때 흐르는 소량의 리퀴지 전류를 이용하여 기준전압을 출력함으로써, 절대온도에 비례하는 기준전압을 생성할 수 있고, 스타트업 회로를 생략할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로도이다.
도 2의 (a),(b)는 중간전압과 리퀴지 전류에 대한 시뮬레이션 결과의 그래프이다
도 3은 저전력 증폭기의 구현예를 나타낸 상세 회로도이다.
도 4의 (a)는 도 1에서의 다이오드를 바이폴라 트랜지스터로 표시한 기호이다.
도 4의 (b)는 바이폴라 트랜지스터의 평면도이다.
도 4의 (c)는 도 4의 (b)에서 A-A' 선을 기준으로 투시하여 본 바이폴라 트랜지스터의 구조도이다.
도 5의 (a)는 본 발명에 따른 기준전압과 온도와의 관계 그래프이다.
도 5의 (b)는 본 발명에 따른 전류와 온도와의 관계 그래프이다.
도 5의 (c)는 본 발명에 따른 기준전압과 전원전압의 관계 그래프이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로도로서 이에 도시한 바와 같이 기준전압 발생 회로(100)는, 중간전압 생성부(110), 저전력 증폭기(120) 및 기준전압 출력부(130)를 포함한다.
중간전압 생성부(110)는 다이오드 형태로 연결된 트랜지스터를 통해 흐르는 리퀴지 전류를 이용하여 절대온도에 비례하는 중간전압(VPTAT)을 생성한다.
이를 위해 중간전압 생성부(110)는 게이트와 소스가 공통으로 연결된 형태로 전원전압(VDD)과 중간전압(VPTAT)의 사이에 병렬로 연결된 복수 개의 N 채널 MOS 트랜지스터(이하,'엔모스 트랜지스터'라 칭함)(MN1)를 구비하여 리퀴지 전류를 출력하는 리퀴지전류 출력부(111) 및 드레인과 게이트가 공통으로 연결된 형태로 상기 중간전압(VPTAT)과 접지전압의 사이에 연결된 엔모스 트랜지스터(MN2)를 구비하여 상기 리퀴지전류 출력부(111)에서 출력되는 리퀴지전류에 상응되는 중간전압(VPTAT)을 출력하는 중간전압 출력부(112)를 구비한다.
여기서, 상기 복수 개의 엔모스 트랜지스터(MN1)의 용량(사이즈)는 서로 동일하며 문턱전압(0.5~0.6V) 아래에서 동작한다.
리퀴지전류 출력부(111)에 구비된 복수 개의 엔모스 트랜지스터(MN1)는 게이트와 소스가 공통으로 연결된 다이오드 형태이다. 이와 같은 엔모스 트랜지스터(MN1)의 드레인은 전원전압(VDD)에 공통으로 연결되고, 게이트와 소스는 중간전압(VPTAT)에 공통으로 연결된다. 따라서, 상기 엔모스 트랜지스터(MN1)의 게이트 전압과 소스 전압이 동일한 레벨이므로, 상기 복수 개의 엔모스 트랜지스터(MN1)는 문턱전압 아래의 영역에서 절대온도에 따른 리퀴지 전류만이 흐르는 상태가 된다. 이에 따라, 상기 복수 개의 엔모스 트랜지스터(MN1)를 통해서는 절대온도에 따른 리퀴지 전류만 흐르게 된다.
중간전압 출력부(112)에 구비된 엔모스 트랜지스터(MN2)는 게이트와 드레인이 상기 중간전압(VPTAT)에 공통으로 연결되고, 소스는 접지전압에 연결된다. 따라서, 상기 엔모스 트랜지스터(MN2)의 게이트 전압과 드레인 전압이 동일한 레벨이므로, 상기 엔모스 트랜지스터(MN2)는 순방향 전압이 걸린 상태가 된다. 이와 같은 상태에서 상기 엔모스 트랜지스터(MN2)의 드레인으로부터 상기 중간전압(VPTAT)이 출력된다.
그리고, 상기 엔모스 트랜지스터(MN1),(MN2)가 상기와 같은 구조로 연결되어 있으므로, 상기 중간전압(VPTAT)의 레벨은 상기 엔모스 트랜지스터(MN1),(MN2)를 통해 흐르는 리퀴지 전류에 의해 결정된다.
상기 엔모스 트랜지스터(MN1),(MN2)는 문턱전압 이하의 전압에서 동작하며, 상기 중간전압(VPTAT)은 전원전압(VDD)의 영향을 거의 받지 않고, 단지 절대온도에 비례하여 증가되는 형태로 나타난다. 또한, 상기 엔모스 트랜지스터(MN2)를 통해 흐르는 전류량은 상기 엔모스 트랜지스터(MN1)를 통해 흐르는 리퀴지 전류의 총 전류가 된다.
결국, 중간전압 생성부(110)는 상기 설명에서와 같이 발생되는 리퀴지 전류를 이용하여 절대 온도에 비례하는 중간전압(VPTAT)을 출력하므로, 낮은 전력(이하, "저전력"이라 칭함)으로 동작할 수 있게 된다. 또한, 중간전압 생성부(110)는 통상의 중간전압 생성부와 달리 부가적 회로(start-up circuit)를 사용하지 않으므로 그만큼 소모되는 전력량이 줄어들게 된다.
상기 설명에서는 리퀴지전류 출력부(111)와 중간전압 출력부(112)가 엔모스 트랜지스터로 구현된 것을 예로 하여 설명하였으나, 본 발명이 이에 한정되는 것이 아니라 P 채널 모스 트랜지스터(이하, '피모스 트랜지스터'라 칭함)나 그 외의 트랜지스터로 구현될 수 있다.
도 2의 (a),(b)는 온도 변화에 따라 중간전압 생성부(110)에서 변화되는 중간전압(VPTAT)과 전류(리퀴지 전류)를 나타낸 시뮬레이션 결과의 그래프이다. 즉, 도 2의 (a)에서와 같이 중간전압(VPTAT)은 절대온도에 비례하여 증가되는 것을 알 수 있으며, 도 2의 (b)에서와 같이 전류 또한 절대온도에 비례하여 증가되는 것을 알 수 있다. 다시 말해서, 기준전압 발생 회로(100)가 사용하고자 하는 온도 범위 내에서 저전력으로 동작하는 것을 도 2의 (a),(b)를 통해 확인할 수 있으며, 실온에서 60pA를 소모하고 120도에서도 13nA의 적은 전류를 소모하는 것을 확인할 수 있다.
저전력 증폭기(120)는 상기 중간전압 생성부(110)로부터 공급되는 중간전압(VPTAT)을 증폭하여 그에 따른 연산증폭전압(VAMP)을 출력함에 있어서, 문턱전압 아래에서 동작하므로, 통상의 저전력 증폭기보다 낮은 전력(이하, "저전력"이라 칭함)으로 동작한다.
도 3은 저전력 증폭기(120)의 구현예를 나타낸 상세 회로도로서 이에 도시한 바와 같이, 바이어스 회로부(121), 제1 입력단(122), 제2 입력단(123) 및 연산증폭부(124)를 포함한다.
바이어스 회로부(121)는 전원전압(VDD)과 접지전압의 사이에 직렬접속된 피모스 트랜지스터(MP1-MP3) 및 엔모스 트랜지스터(NM3-NM5)를 구비하여 바이어스 전압(Vbias)을 출력한다. 상기 피모스 트랜지스터(MP1-MP3)는 게이트와 드레인이 공통으로 연결된 다이오드 형태이다. 이에 따라, 상기 피모스 트랜지스터(MP1-MP3)의 게이트와 드레인에 문턱전압보다 낮은 전압이 공급되므로 저전력 증폭기(120)가 저전력으로 동작한다. 상기 엔모스 트랜지스터(NM3-NM5)의 게이트는 공통으로 연결되고, 상기 공통으로 연결된 노드가 상기 피모스 트랜지스터(MP3)의 드레인과 연결되는데, 이 연결노드로부터 상기 바이어스 전압(Vbias)이 출력된다.
제1 입력단(122)은 연산증폭부(124)에서의 원할한 증폭 동작을 위하여, 제1 입력전압인 피드백전압(VFB)의 레벨을 소정 레벨로 증폭(시프트)하는 역할을 한다.
이를 위해, 상기 제1 입력단(122)은 전원전압(VDD)과 접지전압의 사이에 직렬연결된 피모스 트랜지스터(MP4,MP5)를 구비한다. 상기 피모스 트랜지스터(MP4)의 게이트는 상기 피모스 트랜지스터(MP1)의 게이트에 공통으로 연결되고, 상기 피모스 트랜지스터(MP5)의 게이트에는 상기 피드백전압(VFB)이 공급된다.
마찬가지로, 제2 입력단(123)은 상기 연산증폭부(124)에서의 원할한 증폭 동작을 위하여, 제2 입력전압인 중간전압(VPTAT)의 레벨을 소정 레벨로 증폭하는 역할을 한다.
이를 위해, 상기 제2 입력단(123)은 전원전압(VDD)과 접지전압의 사이에 직렬연결된 피모스 트랜지스터(MP6,MP7)를 구비한다. 상기 피모스 트랜지스터(MP6)의 게이트는 상기 피모스 트랜지스터(MP1)의 게이트에 공통으로 연결되고, 상기 피모스 트랜지스터(MP7)의 게이트에는 상기 중간전압 생성부(110)로부터 중간전압(VPTAT)이 공급된다.
연산증폭부(124)는 증폭부(124A) 및 커런트 싱크(124B)를 포함한다.
상기 증폭부(124A)는 소스가 전원전압(VDD)에 연결되고 게이트와 드레인이 공통노드(CN1)에 공통으로 연결된 피모스 트랜지스터(MP8), 소스가 전원전압(VDD)에 연결되고 게이트가 상기 공통노드(CN1)에 연결되며, 드레인에서 연산증폭전압(VAMP)이 출력되는 피모스 트랜지스터(MP9), 드레인과 게이트가 상기 공통노드(CN1)에 공통으로 연결된 엔모스 트랜지스터(MN9), 드레인이 상기 피모스 트랜지스터(MP9)의 드레인에 연결되고 게이트가 상기 공통노드(CN1)에 연결된 엔모스 트랜지스터(MN10), 드레인이 상기 엔모스 트랜지스터(MN9)의 소스에 연결되고 게이트가 상기 피모스 트랜지스터(MP4)의 드레인에 연결된 엔모스 트랜지스터(MN11) 및 드레인이 상기 엔모스 트랜지스터(MN10)의 소스에 연결되고 게이트가 상기 피모스 트랜지스터(MP6)의 드레인에 연결된 엔모스 트랜지스터(MN12)를 포함한다.
상기 커런트 싱크(124B)는 엔모스 트랜지스터(MN11,MN12)의 소스공통 연결노드인 공통노드(CN2)와 접지전압의 사이에 직렬연결되고 공통으로 연결된 게이트에 상기 바이어스 전압(Vbias)을 공급받는 엔모스 트랜지스터(MN6-MN8)를 포함한다.
증폭부(124A)는 상기 제1 입력단(122)과 상기 제2 입력단(123)으로부터 공급되는 전압을 증폭하여 그에 따른 연산증폭전압(VAMP)을 출력한다. 커런트 싱크(124B)는 상기 증폭부(124A)를 구동시키는 역할을 수행하는데, 이때 상기 증폭부(124A)의 동작 영역을 문턱전압 이하의 레벨로 유지하는 역할을 수행한다.
기준전압 출력부(130)는 상기 저전력 증폭기(120)에서 출력되는 연산증폭전압(VAMP)에 따른 기준전압(VREF)을 출력한다.
이를 위해 상기 기준전압 출력출력부(130)는 기준전압 생성부(131) 및 기준전압 피드백부(132)를 포함한다.
기준전압 생성부(131)는 게이트가 연산증폭전압(VAMP)에 연결되고 전원전압(VDD)과 기준전압(VREF) 간에 소스와 드레인이 연결된 피모스 트랜지스터(MP10) 및 상기 피모스 트랜지스터(MP10)의 게이트와 기준전압(VREF)의 사이에 연결된 커패시터(C)를 포함한다.
기준전압 피드백부(132)는 기준전압(VREF)과 접지전압의 사이에 직렬접속된 다이오드(D1) 및 저항(R1,R2)을 포함한다.
다이오드(D1)는 NPN형 BJT(Bipolar Junction Transistor)로 구현된 것이다. 도 4의 (a)는 상기 다이오드(D1)를 바이폴라 트랜지스터로 표시한 기호이고, 도 4의 (b)는 상기 바이폴라 트랜지스터의 평면도이며, 도 4의 (c)는 도 4의 (b)에서 A-A' 선을 기준으로 투시하여 본 상기 바이폴라 트랜지스터의 구조도로서 NPN 구조를 갖는 두 개의 다이오드를 구비한 구조로 되어 있는 것을 알 수 있다.
상기 다이오드(D1)를 PNP형 BJT로 구현하는 경우 에미터 영역의 P 타입의 도핑을 그라운드 전압과 연결시켜야 하는 구현상의 어려움이 있다. 이를 감안하여 본 실시예에서는 디프엔웰(DNW)을 사용하는 NPN BJT로 다이오드(D1)를 구현하여 그라운드와 연결을 생략할 수 있도록 하였다. 따라서, 기준전압 발생 회로(100)를 집적소자로 구현할 때 상기 다이오드(D1)를 저항(R1,R2) 중 일부 또는 모두의 상부에 적층된 구조로 형성할 수 있다.
저전력 증폭기(120)에서 출력되는 연산증폭전압(VAMP)에 의해 피모스 트랜지스터(MP10)가 동작되고 이에 의해 상기 피모스 트랜지스터(MP10), 다이오드(D1) 및 저항(R1,R2)을 통해 다음의 <수학식 1>과 같은 전류(IR)가 흐르게 된다.
Figure 112015046698553-pat00001
여기서, "VCTAT"는 상기 다이오드(D1)의 양단에 걸리는 절대전압이다.
상기 다이오드(D1)에 흐르는 전류는 지수적으로 변화되는 것이 아니라, 사용 영역 내에서 거의 변화되지 않는다. 상기 다이오드(D1)는 절대온도에 비례하여 감소하는 절대전압(VCTAT)을 생성하기 위한 것으로 이를 위해 상기 도 4에서와 같은 구조로 구현하였다. 따라서, 상기 절대전압(VCTAT)은 절대 온도가 상승되는 것에 대응하여 감소되는 특성을 갖는다. 상기 저항(R1,R2)은 주변의 온도변화에 별다른 특성변화를 나타내지 않으므로 상기 전류(IR)는 절대온도에 따라 증가되는 특성을 갖는다.
상기 피모스 트랜지스터(MP10)의 드레인과 상기 다이오드(D1)의 애노드가 연결된 노드에서 다음의 <수학식 2>와 같은 기준전압(VREF)이 출력된다.
Figure 112015046698553-pat00002
커패시터(C)는 밀러 커패시터로서 기준전압 발생 회로(100)가 어떠한 주파수 성분에서도 안정된 동작을 할 수 있도록 주파수 보상 기능을 수행하는 역할을 한다.
따라서, 상기 저항(R1,R2)의 값을 적절하게 설정하여 상기 기준전압(VREF)의 레벨이 목표로 하는 레벨로 출력되도록 할 수 있다. 이를 위해 상기 저항(R1,R2)을 가변형 저항으로 구현하거나, 스위치를 이용하여 직렬 또는 병렬 형태로 연결할 수 있다.
한편, 도 5의 (a)-(c)는 본 발명에 따른 기준전압과 전류의 특성을 나타낸 도면이다.
본 발명의 실시예에 따른 저전력 밴드갭 기준전압 발생 회로를 이용하여 10도부터 110도 까지 테스트 해 본 결과 약 1.176V의 밴드갭 기준 전압을 생성하고, 약 12.75ppm/℃의 온도 의존성을 갖는 것을 확인하였다.
온도에 따른 전체 전류 소모량은 실온 27℃에서 20.47nA 에 불과한 것을 확인하였으며, 온도에 비례하여 증가하는 전압을 생성하는데 필요한 전류는 그 전체 전류 중에서 극히 일부인 것을 확인하였다.
대부분의 전류는 저항(R1,R2)을 통해 흐르는 전류 IR이지만, 온도가 증가함에 따라 저전력 증폭기(120)의 전류 소모는 지수적으로 증가하기 때문에, 약 60도 이상에서는 저전력 증폭기(120)에서의 전류 소모량이 상당히 큰 편이다. 공급 전압이 1.4V일 때 부터 공급전압에 따른 기준전압의 변화는 거의 없으며 수치적으로는 약 0.198%/V가 되는 것을 확인하였다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다.
100 : 기준전압 발생 회로 110 : 중간전압 생성부
111 : 리퀴지전류 출력부 112 : 중간전압 출력부
120 : 저전력 증폭기 121 : 바이어스 회로부
122 : 제1 입력단 123 : 제2 입력단
124 : 연산증폭부 124A : 증폭부
124B : 커런트 싱크 130 : 기준전압 출력부
131 : 기준전압 생성부 132 : 기준전압 피드백부

Claims (15)

  1. 리퀴지 전류를 이용하여 절대온도에 따른 중간전압을 생성하는 중간전압 생성부;
    상기 중간전압 생성부로부터 공급되는 상기 중간전압을 증폭하여 그에 따른 연산증폭전압을 출력하는 저전력 증폭기; 및
    상기 저전력 증폭기로부터 공급되는 상기 연산증폭전압에 따른 기준전압을 목표로 하는 레벨로 출력하는 기준전압 출력부를 포함하되,
    상기 저전력 증폭기는
    바이어스 전압을 출력하는 바이어스 회로부;
    피드백전압을 목표 레벨로 증폭하는 제1 입력단;
    상기 중간전압 생성부에서 출력되는 상기 중간전압을 목표 레벨로 증폭하는 제2 입력단; 및
    상기 제1 입력단 및 상기 제2 입력단으로부터 공급되는 전압을 증폭하여 그에 따른 연산증폭전압을 출력하는 연산증폭부를 포함하고,
    상기 바이어스 회로부는
    게이트와 소스가 각기 공통으로 연결된 형태로 전원전압과 바이어스 전압의 사이에 직렬접속된 제1 내지 제3 피모스 트랜지스터; 및
    게이트가 공통으로 연결된 형태로 상기 바이어스 전압과 접지전압의 사이에 직렬접속된 제3 내지 제5 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로.
  2. 제1항에 있어서, 상기 중간전압 생성부는
    다이오드 형태로 연결된 트랜지스터를 구비하여 리퀴지 전류를 출력하는 리퀴지전류 출력부; 및
    상기 리퀴지전류에 상응되는 중간전압을 출력하는 중간전압 출력부를 포함하는 것을 특징으로 하는 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로.
  3. 제2항에 있어서, 상기 리퀴지전류 출력부는
    게이트와 소스가 공통으로 연결된 형태로, 전원전압과 상기 중간전압의 사이에 병렬로 연결된 복수 개의 제1 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로.
  4. 제2항에 있어서, 상기 중간전압 출력부는
    드레인과 게이트가 공통으로 연결된 형태로, 상기 중간전압과 접지전압의 사이에 연결된 제2 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로.
  5. 삭제
  6. 삭제
  7. 제1항에 있어서, 상기 제1 입력단은
    전원전압과 접지전압의 사이에 직렬연결된 제4 피모스 트랜지스터 및 제5 피모스 트랜지스터를 포함하되, 상기 제5 피모스 트랜지스터의 게이트에 상기 피드백전압이 공급되는 것을 특징으로 하는 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로.
  8. 제1항에 있어서, 상기 제2 입력단은
    전원전압과 접지전압의 사이에 직렬연결된 제6 피모스 트랜지스터 및 제7 피모스 트랜지스터를 포함하되, 상기 제7 피모스 트랜지스터의 게이트에 상기 중간전압이 공급되는 것을 특징으로 하는 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로.
  9. 제1항에 있어서, 상기 연산증폭부는
    상기 제1 입력단과 상기 제2 입력단으로부터 공급되는 전압을 증폭하여 그에 따른 연산증폭전압을 출력하는 증폭부; 및
    상기 증폭부를 구동시키되, 상기 증폭부의 동작 영역이 문턱전압 이하의 레벨로 유지되도록 하는 커런트 싱크를 포함하는 것을 특징으로 하는 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로.
  10. 제9항에 있어서, 상기 증폭부는
    소스가 전원전압에 연결되고 게이트와 드레인이 제1공통노드에 공통으로 연결된 제8 피모스 트랜지스터;
    소스가 전원전압에 연결되고 게이트가 상기 제1공통노드에 연결되며, 드레인에서 상기 연산증폭전압이 출력되는 제9 피모스 트랜지스터;
    드레인과 게이트가 상기 제1 공통노드에 공통으로 연결된 제9 엔모스 트랜지스터;드레인이 상기 제9 피모스 트랜지스터의 드레인에 연결되고 게이트가 상기 제1 공통노드에 연결된 제10 엔모스 트랜지스터;
    드레인이 상기 제9 엔모스 트랜지스터의 소스에 연결되고 게이트가 상기 제1 입력단의 출력단자에 연결된 제11 엔모스 트랜지스터; 및
    드레인이 상기 제10 엔모스 트랜지스터의 소스에 연결되고 게이트가 제2 입력단의 출력단자에 연결된 제12 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로.
  11. 제9항에 있어서, 상기 커런트 싱크는
    게이트가 공통으로 연결된 형태로 직렬접속된 제6 내지 제8 엔모스 트랜지스터를 포함하고, 상기 게이트로 상기 바이어스 전압을 공급받아 상기 증폭부의 동작 영역을 문턱전압 이하의 레벨로 유지시키는 것을 특징으로 하는 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로.
  12. 제1항에 있어서, 상기 기준전압 출력부는
    게이트가 상기 연산증폭전압에 연결되고 전원전압과 기준전압 간에 소스와 드레인이 연결된 제10 피모스 트랜지스터;
    상기 제10 피모스 트랜지스터의 게이트와 상기 기준전압의 사이에 연결된 커패시터;
    상기 기준전압과 접지전압의 사이에 직렬접속된 다이오드, 제1저항 및 제2 저항을 포함하되,
    상기 제1저항 및 제2 저항의 공통 접속점으로부터 출력되는 피드백전압이 상기 저전력 증폭기의 양측 입력단자 중에서 상기 중간전압이 공급되는 일측 입력단자를 제외한 타측 입력단자에 공급되는 것을 특징으로 하는 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로.
  13. 제12항에 있어서, 상기 다이오드는
    PNP형 BJT로 구성된 것을 특징으로 하는 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로.
  14. 제12항에 있어서, 상기 제1 저항 및 제 2 저항은
    주변의 온도변화에 특성변화를 나타내지 않는 것을 특징으로 하는 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로.
  15. 제12항에 있어서, 상기 제1 저항 및 제 2 저항은
    가변저항인 것을 특징으로 하는 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로.
KR1020150067942A 2015-05-15 2015-05-15 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로 KR101733157B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150067942A KR101733157B1 (ko) 2015-05-15 2015-05-15 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로
US15/150,564 US9671811B2 (en) 2015-05-15 2016-05-10 Low-power bandgap reference voltage generator using leakage current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150067942A KR101733157B1 (ko) 2015-05-15 2015-05-15 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로

Publications (2)

Publication Number Publication Date
KR20160134228A KR20160134228A (ko) 2016-11-23
KR101733157B1 true KR101733157B1 (ko) 2017-05-08

Family

ID=57276973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150067942A KR101733157B1 (ko) 2015-05-15 2015-05-15 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로

Country Status (2)

Country Link
US (1) US9671811B2 (ko)
KR (1) KR101733157B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101885256B1 (ko) * 2016-12-14 2018-08-03 포항공과대학교 산학협력단 저전력 밴드갭 기준전압 및 기준전류 동시 발생 회로
US10788376B2 (en) * 2017-09-27 2020-09-29 Silicon Laboratories Inc. Apparatus for sensing temperature in electronic circuitry and associated methods
US10642302B1 (en) 2019-04-18 2020-05-05 Qualcomm Incorporated Apparatus and method for generating reference DC voltage from bandgap-based voltage on data signal transmission line
TWI760023B (zh) * 2020-12-22 2022-04-01 新唐科技股份有限公司 參考電壓電路
CN115509289B (zh) * 2021-06-07 2024-04-09 圣邦微电子（北京）股份有限公司 一种降低负压和高温漏电对带隙基准电压影响的芯片
CN114895742A (zh) * 2022-05-30 2022-08-12 广东省大湾区集成电路与***应用研究院 一种基准电压源电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284464A (ja) 1999-12-28 2001-10-12 Ricoh Co Ltd 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路
US20030227322A1 (en) 2002-06-07 2003-12-11 Nec Electronics Corporation Reference voltage circuit

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507179B1 (en) * 2001-11-27 2003-01-14 Texas Instruments Incorporated Low voltage bandgap circuit with improved power supply ripple rejection
US7116088B2 (en) * 2003-06-09 2006-10-03 Silicon Storage Technology, Inc. High voltage shunt regulator for flash memory
US6841982B2 (en) * 2003-06-09 2005-01-11 Silicon Storage Technology, Inc. Curved fractional CMOS bandgap reference
US7224209B2 (en) * 2005-03-03 2007-05-29 Etron Technology, Inc. Speed-up circuit for initiation of proportional to absolute temperature biasing circuits
TWI394367B (zh) 2006-02-18 2013-04-21 Seiko Instr Inc 帶隙定電壓電路
JP4499696B2 (ja) * 2006-09-15 2010-07-07 Ｏｋｉセミコンダクタ株式会社 基準電流生成装置
KR100790476B1 (ko) * 2006-12-07 2008-01-03 한국전자통신연구원 저전압 밴드갭 기준전압 발생기
US20080157746A1 (en) * 2006-12-29 2008-07-03 Mediatek Inc. Bandgap Reference Circuits
TWI335496B (en) * 2007-08-22 2011-01-01 Faraday Tech Corp Bandgap reference circuit
TWI351591B (en) * 2007-12-05 2011-11-01 Ind Tech Res Inst Voltage generating apparatus
US7777475B2 (en) * 2008-01-29 2010-08-17 International Business Machines Corporation Power supply insensitive PTAT voltage generator
US8149047B2 (en) * 2008-03-20 2012-04-03 Mediatek Inc. Bandgap reference circuit with low operating voltage
US7750728B2 (en) * 2008-03-25 2010-07-06 Analog Devices, Inc. Reference voltage circuit
KR101465598B1 (ko) * 2008-06-05 2014-12-15 삼성전자주식회사 기준 전압 발생 장치 및 방법
KR100981732B1 (ko) * 2008-09-01 2010-09-13 한국전자통신연구원 밴드갭 기준전압 발생기
KR101241378B1 (ko) * 2008-12-05 2013-03-07 한국전자통신연구원 기준 바이어스 발생 회로
US8169256B2 (en) * 2009-02-18 2012-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Bandgap reference circuit with an output insensitive to offset voltage
US8648648B2 (en) * 2010-12-30 2014-02-11 Stmicroelectronics, Inc. Bandgap voltage reference circuit, system, and method for reduced output curvature
JP5833858B2 (ja) * 2011-08-02 2015-12-16 ルネサスエレクトロニクス株式会社 基準電圧発生回路
US8698479B2 (en) * 2012-03-30 2014-04-15 Elite Semiconductor Memory Technology Inc. Bandgap reference circuit for providing reference voltage
US8710901B2 (en) * 2012-07-23 2014-04-29 Lsi Corporation Reference circuit with curvature correction using additional complementary to temperature component
US9235229B2 (en) * 2012-09-14 2016-01-12 Nxp B.V. Low power fast settling voltage reference circuit
US9246479B2 (en) * 2014-01-20 2016-01-26 Via Technologies, Inc. Low-offset bandgap circuit and offset-cancelling circuit therein
US9519304B1 (en) * 2014-07-10 2016-12-13 Ali Tasdighi Far Ultra-low power bias current generation and utilization in current and voltage source and regulator devices
US20160091916A1 (en) * 2014-09-30 2016-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Bandgap Circuits and Related Method
US20160246317A1 (en) * 2015-02-24 2016-08-25 Qualcomm Incorporated Power and area efficient method for generating a bias reference
US20160266598A1 (en) * 2015-03-10 2016-09-15 Qualcomm Incorporated Precision bandgap reference

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284464A (ja) 1999-12-28 2001-10-12 Ricoh Co Ltd 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路
US20030227322A1 (en) 2002-06-07 2003-12-11 Nec Electronics Corporation Reference voltage circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Jong Mi Lee 외 8명. A 29nW Bandgap Reference Circuit. 2015 IEEE International Solid-State Circuits Conference - (ISSCC) Digest of Technical Papers. 2015. 02. 23. 페이지 100-102*

Also Published As

Publication number Publication date
US20160334826A1 (en) 2016-11-17
US9671811B2 (en) 2017-06-06
KR20160134228A (ko) 2016-11-23

Similar Documents

Publication Publication Date Title
KR101733157B1 (ko) 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로
US9665111B2 (en) Low dropout voltage regulator and method
KR101451468B1 (ko) 정전류 회로 및 기준 전압 회로
US9218016B2 (en) Voltage reference generation circuit using gate-to-source voltage difference and related method thereof
JP2008108009A (ja) 基準電圧発生回路
US8760216B2 (en) Reference voltage generators for integrated circuits
US8026756B2 (en) Bandgap voltage reference circuit
CN106549639B (zh) 一种增益自适应误差放大器
KR101163457B1 (ko) 저전압 레귤레이티드 캐스코드 회로 및 이를 이용한 시모스아날로그 회로
CN112416044A (zh) 一种高电源抑制比的电压基准电路
CN108733116B (zh) 恒压电源电路
TW202135465A (zh) 參考訊號產生器以及使用參考訊號產生器而在輸出節點提供電壓參考訊號之方法
US7642840B2 (en) Reference voltage generator circuit
JP5544105B2 (ja) レギュレータ回路
CN103488235B (zh) 电流限制电路、电压调节器及dc-dc转换器
US8779853B2 (en) Amplifier with multiple zero-pole pairs
CN210534613U (zh) 一种低压差线性稳压电路和集成电路
KR20100098954A (ko) 레벨 검출기 및 이를 구비하는 전압 발생기
US6963191B1 (en) Self-starting reference circuit
JP2012079254A (ja) 基準電圧発生回路
JP2015204491A (ja) 電圧電流変換回路および電源回路
US11070181B2 (en) Push-pull output driver and operational amplifier using same
CN210983128U (zh) 一种低压差线性稳压电路和集成电路
CN116633116B (zh) 低功耗电流源、电流源电路、芯片及具有其的电子设备
JP6395663B2 (ja) 電源回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant