JP2003258105A - 基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置 - Google Patents
基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置Info
- Publication number
- JP2003258105A JP2003258105A JP2002051223A JP2002051223A JP2003258105A JP 2003258105 A JP2003258105 A JP 2003258105A JP 2002051223 A JP2002051223 A JP 2002051223A JP 2002051223 A JP2002051223 A JP 2002051223A JP 2003258105 A JP2003258105 A JP 2003258105A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- resistor
- diode
- reference voltage
- temperature dependence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 50
- 229920005591 polysilicon Polymers 0.000 claims description 50
- 239000010408 film Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 241000272470 Circus Species 0.000 description 1
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- QKJXFFMKZPQALO-UHFFFAOYSA-N chromium;iron;methane;silicon Chemical compound C.[Si].[Cr].[Fe] QKJXFFMKZPQALO-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
- Static Random-Access Memory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 バンドギャップリファレンス回路を備えた基
準電圧発生回路において、バンドギャップリファレンス
回路の出力の温度依存性を低減する。 【解決手段】 第１抵抗Ｒ１及び第２抵抗Ｒ２における
負荷電流Ｉ２の温度依存性をなくすために、第１抵抗Ｒ
１の両端にかかる電圧ΔＶbeの温度依存性と同じ温度依
存性を第１抵抗Ｒ１、第２抵抗Ｒ２及び第３抵抗Ｒ３の
抵抗値にもたせる。これにより、負荷電流Ｉ２の温度依
存性をなくし、トランジスタＱ１，Ｑ２の順方向電圧Ｖ
be１，Ｖbe２について、負荷電流Ｉ１，Ｉ２の温度依存
性の影響を受けないようにし、順方向電圧Ｖbe１，Ｖbe
２の温度依存性の線形性の低下を抑制する。これによ
り、バンドギャップリファレンス回路の出力の温度依存
性を低減し、基準電圧Ｖrefの温度依存性が小さい基準
電圧発生回路を得る。
準電圧発生回路において、バンドギャップリファレンス
回路の出力の温度依存性を低減する。 【解決手段】 第１抵抗Ｒ１及び第２抵抗Ｒ２における
負荷電流Ｉ２の温度依存性をなくすために、第１抵抗Ｒ
１の両端にかかる電圧ΔＶbeの温度依存性と同じ温度依
存性を第１抵抗Ｒ１、第２抵抗Ｒ２及び第３抵抗Ｒ３の
抵抗値にもたせる。これにより、負荷電流Ｉ２の温度依
存性をなくし、トランジスタＱ１，Ｑ２の順方向電圧Ｖ
be１，Ｖbe２について、負荷電流Ｉ１，Ｉ２の温度依存
性の影響を受けないようにし、順方向電圧Ｖbe１，Ｖbe
２の温度依存性の線形性の低下を抑制する。これによ
り、バンドギャップリファレンス回路の出力の温度依存
性を低減し、基準電圧Ｖrefの温度依存性が小さい基準
電圧発生回路を得る。
Description
【０００１】
【発明の属する技術分野】本発明は単独で又は他の半導
体装置に組み込まれる基準電圧発生回路及びその製造方
法と、その基準電圧発生回路を利用した装置の一例とし
ての電源装置に関するものである。特にこの電源装置は
携帯電話など小型機器の電源装置として利用するのに適
するものである。
体装置に組み込まれる基準電圧発生回路及びその製造方
法と、その基準電圧発生回路を利用した装置の一例とし
ての電源装置に関するものである。特にこの電源装置は
携帯電話など小型機器の電源装置として利用するのに適
するものである。
【０００２】
【従来の技術】バイポーラトランジスタを用いたバンド
ギャップリファレンス回路は従来から広く知られてお
り、例えば、特開平１１−１２１６９４号公報や、刊行
物“Analysis and Design of Analog Integrated Circu
its" by Paul R. Gray and Robert G. Meyer, 1977, JO
HN WILEY & SONSなどに、その基本的回路構成と原理が
公開されている。従来技術の理解のため、基本原理を説
明する。
ギャップリファレンス回路は従来から広く知られてお
り、例えば、特開平１１−１２１６９４号公報や、刊行
物“Analysis and Design of Analog Integrated Circu
its" by Paul R. Gray and Robert G. Meyer, 1977, JO
HN WILEY & SONSなどに、その基本的回路構成と原理が
公開されている。従来技術の理解のため、基本原理を説
明する。
【０００３】図８に従来型の基準電圧発生回路を示す。
基準電圧発生回路を構成するバンドギャップリファレン
ス回路において、オペアンプ１の出力端子と接地電位と
の間に直列に接続された第３抵抗Ｒ６及びバイポーラト
ランジスタＱ３と、オペアンプ１の出力端子と接地電位
との間に直列に接続された第２抵抗Ｒ５、第１抵抗Ｒ４
及びバイポーラトランジスタＱ４が設けられている。ト
ランジスタＱ３，Ｑ４はコレクタとベースが相互に電気
的に接続されてダイオード接続されている。
基準電圧発生回路を構成するバンドギャップリファレン
ス回路において、オペアンプ１の出力端子と接地電位と
の間に直列に接続された第３抵抗Ｒ６及びバイポーラト
ランジスタＱ３と、オペアンプ１の出力端子と接地電位
との間に直列に接続された第２抵抗Ｒ５、第１抵抗Ｒ４
及びバイポーラトランジスタＱ４が設けられている。ト
ランジスタＱ３，Ｑ４はコレクタとベースが相互に電気
的に接続されてダイオード接続されている。
【０００４】オペアンプ１の非反転入力端子（＋）は第
３抵抗Ｒ６とトランジスタＱ３の間の接続点１３に接続
され、反転入力端子（−）は第１抵抗Ｒ４と第２抵抗Ｒ
５の間の接続点１５に接続されている。第１抵抗Ｒ４，
第２抵抗Ｒ５，第３抵抗Ｒ６を用いて帰還をかけたオペ
アンプ１の出力がバンドギャップリファレンス回路の出
力であり、この基準電圧発生回路ではオペアンプ１の出
力を基準電圧Ｖrefとしている。
３抵抗Ｒ６とトランジスタＱ３の間の接続点１３に接続
され、反転入力端子（−）は第１抵抗Ｒ４と第２抵抗Ｒ
５の間の接続点１５に接続されている。第１抵抗Ｒ４，
第２抵抗Ｒ５，第３抵抗Ｒ６を用いて帰還をかけたオペ
アンプ１の出力がバンドギャップリファレンス回路の出
力であり、この基準電圧発生回路ではオペアンプ１の出
力を基準電圧Ｖrefとしている。
【０００５】トランジスタＱ３，Ｑ４としてはサイズの
異なるものが用いられている。両トランジスタＱ３，Ｑ
４に流れる電流について、正確な電流比が要求されるた
め、トランジスタＱ４としては、トランジスタＱ３と全
く同じレイアウトパターンの複数個のバイポーラトラン
ジスタをアレイ状に配置して並列に結線したものを用い
ることが多い。
異なるものが用いられている。両トランジスタＱ３，Ｑ
４に流れる電流について、正確な電流比が要求されるた
め、トランジスタＱ４としては、トランジスタＱ３と全
く同じレイアウトパターンの複数個のバイポーラトラン
ジスタをアレイ状に配置して並列に結線したものを用い
ることが多い。
【０００６】図８に示した基準電圧発生回路において、
トランジスタＱ４のベース−エミッタ間ｐｎ接合の順方
向電圧をＶbe４、第１抵抗Ｒ４の両端にかかる電圧をＶ
ｒ４、トランジスタＱ３のベース−エミッタ間ｐｎ接合
の順方向電圧をＶbe３とすると、オペアンプ１のイマジ
ナリーショートにより、Ｖbe４とＶｒ４の和と、Ｖbe３
は等しくなる。つまり、 Vbe3＝Vbe4+Vr4 ・・・（１） となる。ここで、Ｖｒ４をΔＶbeと置けば、式（１）か
ら、 ΔVbe＝Vbe3-Vbe4 ・・・（２） が成り立つ。
トランジスタＱ４のベース−エミッタ間ｐｎ接合の順方
向電圧をＶbe４、第１抵抗Ｒ４の両端にかかる電圧をＶ
ｒ４、トランジスタＱ３のベース−エミッタ間ｐｎ接合
の順方向電圧をＶbe３とすると、オペアンプ１のイマジ
ナリーショートにより、Ｖbe４とＶｒ４の和と、Ｖbe３
は等しくなる。つまり、 Vbe3＝Vbe4+Vr4 ・・・（１） となる。ここで、Ｖｒ４をΔＶbeと置けば、式（１）か
ら、 ΔVbe＝Vbe3-Vbe4 ・・・（２） が成り立つ。
【０００７】また、第３抵抗Ｒ６及びトランジスタＱ３
を流れる電流をＩ３とし、第１抵抗Ｒ４、第２抵抗Ｒ５
及びトランジスタＱ４を流れる電流をＩ４とすると、ト
ランジスタＱ３，Ｑ４を構成する個々のバイポーラトラ
ンジスタについて、電流と電圧の関係式より、 Vbe3＝Vtln(I3/Is3) ・・・（３） Vbe4＝Vtln(I4/Is4) ・・・（４） が成り立つ。ここで、Ｖｔはサーマルボルテージであ
り、Ｖｔ＝ｋＴ／ｑ（ｋ：ボルツマン定数，Ｔ：絶対温
度，ｑ：電気素量）で表され、Ｉｓ３，Ｉｓ４はトラン
ジスタＱ３，Ｑ４の飽和電流である。
を流れる電流をＩ３とし、第１抵抗Ｒ４、第２抵抗Ｒ５
及びトランジスタＱ４を流れる電流をＩ４とすると、ト
ランジスタＱ３，Ｑ４を構成する個々のバイポーラトラ
ンジスタについて、電流と電圧の関係式より、 Vbe3＝Vtln(I3/Is3) ・・・（３） Vbe4＝Vtln(I4/Is4) ・・・（４） が成り立つ。ここで、Ｖｔはサーマルボルテージであ
り、Ｖｔ＝ｋＴ／ｑ（ｋ：ボルツマン定数，Ｔ：絶対温
度，ｑ：電気素量）で表され、Ｉｓ３，Ｉｓ４はトラン
ジスタＱ３，Ｑ４の飽和電流である。
【０００８】また、第２抵抗Ｒ５及び第３抵抗Ｒ６につ
いて、 I3:I4＝R5:R6 ・・・（５） であり、式（５）から、 I4＝I3・R6/R5 ・・・（６） が導かれる。
いて、 I3:I4＝R5:R6 ・・・（５） であり、式（５）から、 I4＝I3・R6/R5 ・・・（６） が導かれる。
【０００９】式（２）に式（３），（４）を代入する
と、 ΔVbe＝Vtln((I3・Is4)/(I4・Is3)) ・・・（７） となる。さらに、式（７）に式（６）を代入すると、 ΔVbe＝Vtln((R5・Is4)/(R6・Is3)) ・・・（８） となる。
と、 ΔVbe＝Vtln((I3・Is4)/(I4・Is3)) ・・・（７） となる。さらに、式（７）に式（６）を代入すると、 ΔVbe＝Vtln((R5・Is4)/(R6・Is3)) ・・・（８） となる。
【００１０】ここで第２抵抗Ｒ５の両端にかかる電圧
は、 ΔVbe・R5/R4 ・・・（９） と表すことができる。オペアンプ１のイマジナリーショ
ートの関係から、式（９）にＶbe３を足したものがＶre
fとなるので、 Vref＝ΔVbe・R5/R4+Vbe3 ・・・（１０） となる。さらに、式（１０）に式（８）を代入すると、 Vref＝(R5/R4)Vtln((R5・Is4)/(R6・Is3))+Vbe3 ・・・（１１） となる。
は、 ΔVbe・R5/R4 ・・・（９） と表すことができる。オペアンプ１のイマジナリーショ
ートの関係から、式（９）にＶbe３を足したものがＶre
fとなるので、 Vref＝ΔVbe・R5/R4+Vbe3 ・・・（１０） となる。さらに、式（１０）に式（８）を代入すると、 Vref＝(R5/R4)Vtln((R5・Is4)/(R6・Is3))+Vbe3 ・・・（１１） となる。
【００１１】ここで、トランジスタＱ４として、トラン
ジスタＱ３と全く同じレイアウトパターンのｎ個（ｎは
２以上の整数）のバイポーラトランジスタをアレイ状に
並列に結線したものを用いたとすると、トランジスタＱ
４の飽和電流はトランジスタＱ３に比べてｎ倍なので、 Is4＝n・Is3 ・・・（１２） となる。式（１２）を式（１１）に代入して、 Vref＝(R5/R4)Vtln(n・R5/R6)+Vbe3 ・・・（１３） を得る。
ジスタＱ３と全く同じレイアウトパターンのｎ個（ｎは
２以上の整数）のバイポーラトランジスタをアレイ状に
並列に結線したものを用いたとすると、トランジスタＱ
４の飽和電流はトランジスタＱ３に比べてｎ倍なので、 Is4＝n・Is3 ・・・（１２） となる。式（１２）を式（１１）に代入して、 Vref＝(R5/R4)Vtln(n・R5/R6)+Vbe3 ・・・（１３） を得る。
【００１２】抵抗値Ｒ１，Ｒ２，Ｒ３及びトランジスタ
Ｑ４の個数ｎはすべて設計により決まる定数なので、あ
らためて、 K＝(R5/R4)ln((n・R5/R6) ・・・（１４） と置くと、 Vref＝K・Vt+Vbe3 ・・・（１５） となる。
Ｑ４の個数ｎはすべて設計により決まる定数なので、あ
らためて、 K＝(R5/R4)ln((n・R5/R6) ・・・（１４） と置くと、 Vref＝K・Vt+Vbe3 ・・・（１５） となる。
【００１３】ここで、Ｖｔ＝ｋＴ／ｑなので、Ｖｔは温
度Ｔに対して正の傾きｋ／ｑ（０.０８５ｍＶ（ミリボ
ルト）／℃）の線形の関数となる。また、Ｖbe３はＶｔ
とバイポーラトランジスタＱ３の飽和電流Ｉｓ３の温度
依存性（温度特性）で決まる。一般にバイポーラトラン
ジスタの飽和電流Ｉｓは約−２ｍＶ／℃のほぼ線形に近
い温度依存性をもつ。したがって、Ｋを２３倍（≒−Ｉ
ｓ／Ｖｔ）程度の値にとってやれば、Ｖrefについて温
度依存性をもたない電圧にすることができる。
度Ｔに対して正の傾きｋ／ｑ（０.０８５ｍＶ（ミリボ
ルト）／℃）の線形の関数となる。また、Ｖbe３はＶｔ
とバイポーラトランジスタＱ３の飽和電流Ｉｓ３の温度
依存性（温度特性）で決まる。一般にバイポーラトラン
ジスタの飽和電流Ｉｓは約−２ｍＶ／℃のほぼ線形に近
い温度依存性をもつ。したがって、Ｋを２３倍（≒−Ｉ
ｓ／Ｖｔ）程度の値にとってやれば、Ｖrefについて温
度依存性をもたない電圧にすることができる。
【００１４】しかし、現実の回路では、製造ばらつき等
によりバイポーラトランジスタの順方向電圧Ｖbeの比が
ばらついたり、抵抗素子の抵抗比がばらついたり、オペ
アンプのオフセット電圧が生じたりすることにより、温
度依存性にもばらつきが生じる。
によりバイポーラトランジスタの順方向電圧Ｖbeの比が
ばらついたり、抵抗素子の抵抗比がばらついたり、オペ
アンプのオフセット電圧が生じたりすることにより、温
度依存性にもばらつきが生じる。
【００１５】この問題に対して、例えば特開平１１−１
２１６９４号公報ではヒューズを用いてバンドギャップ
リファレンス回路内の抵抗素子の抵抗値を可変とするこ
とにより、抵抗比を調整し、温度依存性の調整を可能に
している。しかし、このような調整を行なったとして
も、バンドギャップリファレンス回路には温度依存性を
劣化させる要因が潜在的に存在する。それはΔＶbeを発
生させている抵抗素子が温度依存性をもつ点である。
２１６９４号公報ではヒューズを用いてバンドギャップ
リファレンス回路内の抵抗素子の抵抗値を可変とするこ
とにより、抵抗比を調整し、温度依存性の調整を可能に
している。しかし、このような調整を行なったとして
も、バンドギャップリファレンス回路には温度依存性を
劣化させる要因が潜在的に存在する。それはΔＶbeを発
生させている抵抗素子が温度依存性をもつ点である。
【００１６】一般にバンドギャップリファレンス回路が
搭載されるＬＳＩ（大規模集積回路）で用いられる抵抗
素子の温度依存性は、拡散層を用いた拡散抵抗では１０
００〜１５００ｐｐｍ／℃程度、シート抵抗が数十オー
ムのポリシリコン膜を用いたポリシリコン抵抗では数百
ｐｐｍ／℃程度ある。したがって、温度が上昇するとΔ
Ｖbeを発生させている抵抗素子の抵抗値が上昇し、負荷
電流が低下する。負荷電流が低下しても抵抗比は影響を
受けないが、バイポーラトランジスタの順方向電圧Ｖbe
の温度依存性は負荷電流依存性をもつため、Ｖbeの温度
依存性の線形性が損なわれる。
搭載されるＬＳＩ（大規模集積回路）で用いられる抵抗
素子の温度依存性は、拡散層を用いた拡散抵抗では１０
００〜１５００ｐｐｍ／℃程度、シート抵抗が数十オー
ムのポリシリコン膜を用いたポリシリコン抵抗では数百
ｐｐｍ／℃程度ある。したがって、温度が上昇するとΔ
Ｖbeを発生させている抵抗素子の抵抗値が上昇し、負荷
電流が低下する。負荷電流が低下しても抵抗比は影響を
受けないが、バイポーラトランジスタの順方向電圧Ｖbe
の温度依存性は負荷電流依存性をもつため、Ｖbeの温度
依存性の線形性が損なわれる。
【００１７】図９に、バイポーラトランジスタの順方向
電圧Ｖbeの温度依存性を実測した結果を示す。縦軸は順
方向電圧Ｖbe（ｍＶ）、横軸は温度（℃）を示す。ここ
では、負荷電流が１０ｎＡ（ナノアンペア）、１００ｎ
Ａ、１μＡ（マイクロアンペア）について測定した。負
荷電流を１０ｎＡ、１００ｎＡ、１μＡと上げていく
と、負の傾きが徐々に小さくなっていくのがわかる。
電圧Ｖbeの温度依存性を実測した結果を示す。縦軸は順
方向電圧Ｖbe（ｍＶ）、横軸は温度（℃）を示す。ここ
では、負荷電流が１０ｎＡ（ナノアンペア）、１００ｎ
Ａ、１μＡ（マイクロアンペア）について測定した。負
荷電流を１０ｎＡ、１００ｎＡ、１μＡと上げていく
と、負の傾きが徐々に小さくなっていくのがわかる。
【００１８】図１０に、バイポーラトランジスタのＶｔ
の温度依存性を実測した結果を示す。縦軸はＶｔ（ｍ
Ｖ）、横軸は温度（℃）を示す。ここでは、負荷電流が
１０ｎＡ、１００ｎＡ、１μＡについて測定した。Ｖｔ
は、順方向電圧Ｖbeの差分をとっているので、温度傾斜
の負荷電流依存性はなく、理論式どおりの特性が現れて
いる。
の温度依存性を実測した結果を示す。縦軸はＶｔ（ｍ
Ｖ）、横軸は温度（℃）を示す。ここでは、負荷電流が
１０ｎＡ、１００ｎＡ、１μＡについて測定した。Ｖｔ
は、順方向電圧Ｖbeの差分をとっているので、温度傾斜
の負荷電流依存性はなく、理論式どおりの特性が現れて
いる。
【００１９】図９に示したように順方向電圧Ｖbeは負荷
電流依存性をもつので、図８に示したバンドギャップリ
ファレンス回路において、負荷電流Ｉ３，Ｉ４を決定す
る第１抵抗、第２抵抗及び第３抵抗の抵抗値の温度依存
性に起因して順方向電圧Ｖbe３，Ｖbe４の温度依存性の
線形性が崩れてしまう。これに対して、図１０に示した
ようにＶｔの温度依存性は負荷電流依存性をもたない。
したがって、上記の式（１５）において、Ｋ・ＶｔとＶb
e３を足したＶrefは温度依存性をもってしまうという問
題があった。
電流依存性をもつので、図８に示したバンドギャップリ
ファレンス回路において、負荷電流Ｉ３，Ｉ４を決定す
る第１抵抗、第２抵抗及び第３抵抗の抵抗値の温度依存
性に起因して順方向電圧Ｖbe３，Ｖbe４の温度依存性の
線形性が崩れてしまう。これに対して、図１０に示した
ようにＶｔの温度依存性は負荷電流依存性をもたない。
したがって、上記の式（１５）において、Ｋ・ＶｔとＶb
e３を足したＶrefは温度依存性をもってしまうという問
題があった。
【００２０】
【発明が解決しようとする課題】そこで本発明は、バン
ドギャップリファレンス回路を備えた基準電圧発生回路
において、バンドギャップリファレンス回路の出力の温
度依存性を低減することを目的とするものである。
ドギャップリファレンス回路を備えた基準電圧発生回路
において、バンドギャップリファレンス回路の出力の温
度依存性を低減することを目的とするものである。
【００２１】
【課題を解決するための手段】本発明にかかる基準電圧
発生回路は、第１ダイオード、第２ダイオード、演算増
幅回路、上記第２ダイオードと上記演算増幅回路の出力
との間に直列に設けられた第１抵抗及び第２抵抗、並び
に上記第１ダイオードと上記演算増幅回路の出力との間
に直列に接続された第３抵抗を備え、上記演算増幅回路
の第１入力端子に上記第１抵抗と上記第２抵抗の接続点
における第２電圧が入力され、第２入力端子に上記第１
ダイオードと上記第３抵抗の接続点における第１電圧が
入力されるバンドギャップリファレンス回路を備えた基
準電圧発生回路であって、第１態様は、上記第１抵抗、
上記第２抵抗及び上記第３抵抗を構成する各抵抗素子
は、上記第１抵抗に流れる負荷電流の温度依存性がなく
なるように抵抗値の温度依存性が制御されているもので
ある。
発生回路は、第１ダイオード、第２ダイオード、演算増
幅回路、上記第２ダイオードと上記演算増幅回路の出力
との間に直列に設けられた第１抵抗及び第２抵抗、並び
に上記第１ダイオードと上記演算増幅回路の出力との間
に直列に接続された第３抵抗を備え、上記演算増幅回路
の第１入力端子に上記第１抵抗と上記第２抵抗の接続点
における第２電圧が入力され、第２入力端子に上記第１
ダイオードと上記第３抵抗の接続点における第１電圧が
入力されるバンドギャップリファレンス回路を備えた基
準電圧発生回路であって、第１態様は、上記第１抵抗、
上記第２抵抗及び上記第３抵抗を構成する各抵抗素子
は、上記第１抵抗に流れる負荷電流の温度依存性がなく
なるように抵抗値の温度依存性が制御されているもので
ある。
【００２２】第１抵抗に流れる負荷電流の温度依存性を
なくすことにより、第１ダイオード及び第２ダイオード
の順方向電圧Ｖbeについて、負荷電流の温度依存性に起
因する温度依存性の線形性の低下を抑制することができ
る。これにより、バンドギャップリファレンス回路の出
力の温度依存性を低減することができ、基準電圧の温度
依存性が小さい基準電圧発生回路を得ることができる。
なくすことにより、第１ダイオード及び第２ダイオード
の順方向電圧Ｖbeについて、負荷電流の温度依存性に起
因する温度依存性の線形性の低下を抑制することができ
る。これにより、バンドギャップリファレンス回路の出
力の温度依存性を低減することができ、基準電圧の温度
依存性が小さい基準電圧発生回路を得ることができる。
【００２３】本明細書において、ダイオードとしては、
コレクタとベースが相互に電気的に接続（ダイオード接
続）されたバイポーラトランジスタ、及びｐｎ接合ダイ
オードを挙げることができる。
コレクタとベースが相互に電気的に接続（ダイオード接
続）されたバイポーラトランジスタ、及びｐｎ接合ダイ
オードを挙げることができる。
【００２４】上記第１態様において、上記第１抵抗、上
記第２抵抗及び上記第３抵抗を構成する各抵抗素子は、
上記第１抵抗の両端にかかる電圧ΔＶbeの温度依存性と
同程度の抵抗値の温度依存性をもつことにより、上記第
１抵抗に流れる負荷電流の温度依存性をなくすことがで
きる。
記第２抵抗及び上記第３抵抗を構成する各抵抗素子は、
上記第１抵抗の両端にかかる電圧ΔＶbeの温度依存性と
同程度の抵抗値の温度依存性をもつことにより、上記第
１抵抗に流れる負荷電流の温度依存性をなくすことがで
きる。
【００２５】本発明にかかる基準電圧発生回路の第２態
様は、上記第１抵抗、上記第２抵抗及び上記第３抵抗を
構成する各抵抗素子は、上記第１ダイオード及び上記第
２ダイオードの順方向電圧Ｖbeの温度依存性の線形性が
向上するように、抵抗値の温度依存性が制御されている
ものである。
様は、上記第１抵抗、上記第２抵抗及び上記第３抵抗を
構成する各抵抗素子は、上記第１ダイオード及び上記第
２ダイオードの順方向電圧Ｖbeの温度依存性の線形性が
向上するように、抵抗値の温度依存性が制御されている
ものである。
【００２６】例えばダイオードとしてダイオード接続さ
れたバイポーラトランジスタを用いた場合、バイポーラ
トランジスタのベース−エミッタ間ｐｎ接合の順方向電
圧Ｖbeの温度依存性は負の温度傾斜をもち、Ｖｔと飽和
電流Ｉｓにより決定される。飽和電流Ｉｓの温度依存性
はモビリティーμ及び真性のキャリア濃度ｎｉの温度依
存性などによって決まり、それらの温度依存性は温度Ｔ
のべき乗の関数である。そのため、順方向電圧Ｖbeの温
度依存性は負の線形に対して少し上に凸の波形を示す。
この現象はｐｎ接合ダイオードにおいても同じである。
したがって、従来のバンドギャップリファレンス回路に
おいて、第１ダイオード及び第２ダイオードの順方向電
圧Ｖbeの温度依存性の非線形に起因して、バンドギャッ
プリファレンス回路の出力電圧が温度依存性をもってい
た。
れたバイポーラトランジスタを用いた場合、バイポーラ
トランジスタのベース−エミッタ間ｐｎ接合の順方向電
圧Ｖbeの温度依存性は負の温度傾斜をもち、Ｖｔと飽和
電流Ｉｓにより決定される。飽和電流Ｉｓの温度依存性
はモビリティーμ及び真性のキャリア濃度ｎｉの温度依
存性などによって決まり、それらの温度依存性は温度Ｔ
のべき乗の関数である。そのため、順方向電圧Ｖbeの温
度依存性は負の線形に対して少し上に凸の波形を示す。
この現象はｐｎ接合ダイオードにおいても同じである。
したがって、従来のバンドギャップリファレンス回路に
おいて、第１ダイオード及び第２ダイオードの順方向電
圧Ｖbeの温度依存性の非線形に起因して、バンドギャッ
プリファレンス回路の出力電圧が温度依存性をもってい
た。
【００２７】そこで、本発明にかかる基準電圧発生回路
の第２態様では、第１ダイオード及び第２ダイオードの
順方向電圧Ｖbeの温度依存性の線形性を向上させること
により、バンドギャップリファレンス回路の出力の温度
依存性を低減することができ、基準電圧の温度依存性が
小さい基準電圧発生回路を得ることができる。
の第２態様では、第１ダイオード及び第２ダイオードの
順方向電圧Ｖbeの温度依存性の線形性を向上させること
により、バンドギャップリファレンス回路の出力の温度
依存性を低減することができ、基準電圧の温度依存性が
小さい基準電圧発生回路を得ることができる。
【００２８】図９に示したように、ダイオード接続され
たバイポーラトランジスタでは負荷電流が増加すると順
方向電圧Ｖbeも増加する。この現象はｐｎ接合ダイオー
ドでも同じである。そこで、上記第２態様において、上
記第１抵抗、上記第２抵抗及び上記第３抵抗を構成する
各抵抗素子は、上記第１抵抗に流れる負荷電流の温度依
存性が正の温度傾斜をもつように、抵抗値の温度依存性
が制御されていることにより、温度上昇に伴って上記第
１抵抗に流れる負荷電流を増加させることができ、第１
ダイオード及び第２ダイオードの順方向電圧Ｖbeの温度
依存性の線形性を向上させることができる。
たバイポーラトランジスタでは負荷電流が増加すると順
方向電圧Ｖbeも増加する。この現象はｐｎ接合ダイオー
ドでも同じである。そこで、上記第２態様において、上
記第１抵抗、上記第２抵抗及び上記第３抵抗を構成する
各抵抗素子は、上記第１抵抗に流れる負荷電流の温度依
存性が正の温度傾斜をもつように、抵抗値の温度依存性
が制御されていることにより、温度上昇に伴って上記第
１抵抗に流れる負荷電流を増加させることができ、第１
ダイオード及び第２ダイオードの順方向電圧Ｖbeの温度
依存性の線形性を向上させることができる。
【００２９】上記第２態様において、上記第１抵抗、上
記第２抵抗及び上記第３抵抗を構成する各抵抗素子は、
上記第１抵抗の両端にかかる電圧ΔＶbeの温度依存性よ
りも小さい温度傾斜の抵抗値の温度依存性をもつことに
より、第１抵抗に流れる負荷電流の温度依存性に正の温
度傾斜をもたせることができ、ひいては第１ダイオード
及び第２ダイオードの順方向電圧Ｖbeの温度依存性の線
形性を向上させることができる。
記第２抵抗及び上記第３抵抗を構成する各抵抗素子は、
上記第１抵抗の両端にかかる電圧ΔＶbeの温度依存性よ
りも小さい温度傾斜の抵抗値の温度依存性をもつことに
より、第１抵抗に流れる負荷電流の温度依存性に正の温
度傾斜をもたせることができ、ひいては第１ダイオード
及び第２ダイオードの順方向電圧Ｖbeの温度依存性の線
形性を向上させることができる。
【００３０】本発明にかかる基準電圧発生回路の第１態
様及び第２態様において、上記第１抵抗、上記第２抵抗
及び上記第３抵抗を構成する各抵抗素子の一例として、
ポリシリコン抵抗を挙げることができる。また、上記第
１抵抗、上記第２抵抗及び上記第３抵抗を構成する各抵
抗素子の他の例として、Ｃｒ（クロム）を含む金属薄膜
抵抗を挙げることができる。また、上記第１抵抗、上記
第２抵抗及び上記第３抵抗を構成する各抵抗素子のさら
に他の例として、ＭＯＳトランジスタからなり、それら
の抵抗値は上記ＭＯＳトランジスタのオン抵抗により決
定されるものを挙げることができる。上記ＭＯＳトラン
ジスタはデプレッション型であることが好ましい。
様及び第２態様において、上記第１抵抗、上記第２抵抗
及び上記第３抵抗を構成する各抵抗素子の一例として、
ポリシリコン抵抗を挙げることができる。また、上記第
１抵抗、上記第２抵抗及び上記第３抵抗を構成する各抵
抗素子の他の例として、Ｃｒ（クロム）を含む金属薄膜
抵抗を挙げることができる。また、上記第１抵抗、上記
第２抵抗及び上記第３抵抗を構成する各抵抗素子のさら
に他の例として、ＭＯＳトランジスタからなり、それら
の抵抗値は上記ＭＯＳトランジスタのオン抵抗により決
定されるものを挙げることができる。上記ＭＯＳトラン
ジスタはデプレッション型であることが好ましい。
【００３１】本発明にかかる電源装置は、検出すべき電
圧を分割して分割電圧を供給するための分割抵抗と、基
準電圧を供給するための基準電圧源と、上記分割抵抗か
らの分割電圧と上記基準電圧源からの基準電圧を比較す
るための比較回路を備えたアナログ回路を備え、上記基
準電圧源として本発明の基準電圧発生回路を備えている
ものである。本発明の基準電圧発生回路では、基準電圧
発生回路を構成するバンドギャップリファレンス回路の
出力の温度依存性を低減し、出力である基準電圧の温度
依存性を低減しているので、電源装置の出力について、
基準電圧の温度依存性に起因する出力の温度依存性を抑
制して安定性を向上させることができる。
圧を分割して分割電圧を供給するための分割抵抗と、基
準電圧を供給するための基準電圧源と、上記分割抵抗か
らの分割電圧と上記基準電圧源からの基準電圧を比較す
るための比較回路を備えたアナログ回路を備え、上記基
準電圧源として本発明の基準電圧発生回路を備えている
ものである。本発明の基準電圧発生回路では、基準電圧
発生回路を構成するバンドギャップリファレンス回路の
出力の温度依存性を低減し、出力である基準電圧の温度
依存性を低減しているので、電源装置の出力について、
基準電圧の温度依存性に起因する出力の温度依存性を抑
制して安定性を向上させることができる。
【００３２】本発明にかかる基準電圧発生回路の製造方
法の第１局面は、上記第１抵抗、上記第２抵抗及び上記
第３抵抗を構成する各抵抗素子はポリシリコン抵抗から
なる本発明の基準電圧発生回路の第１態様の製造方法で
あって、上記第１抵抗、上記第２抵抗及び上記第３抵抗
を構成する各ポリシリコン抵抗となるポリシリコン膜へ
の不純物導入量を調整してシート抵抗を制御することに
より、上記ポリシリコン抵抗に、上記第１抵抗に流れる
負荷電流の温度依存性がなくなる程度の抵抗値の温度依
存性をもたせるものである。
法の第１局面は、上記第１抵抗、上記第２抵抗及び上記
第３抵抗を構成する各抵抗素子はポリシリコン抵抗から
なる本発明の基準電圧発生回路の第１態様の製造方法で
あって、上記第１抵抗、上記第２抵抗及び上記第３抵抗
を構成する各ポリシリコン抵抗となるポリシリコン膜へ
の不純物導入量を調整してシート抵抗を制御することに
より、上記ポリシリコン抵抗に、上記第１抵抗に流れる
負荷電流の温度依存性がなくなる程度の抵抗値の温度依
存性をもたせるものである。
【００３３】シート抵抗を制御することによりポリシリ
コン抵抗の抵抗値の温度依存性を制御することができる
ので、上記ポリシリコン抵抗に、上記第１抵抗に流れる
負荷電流の温度依存性がなくなる程度の抵抗値の温度依
存性をもたせることができ、第１態様の基準電圧発生回
路を製造することができる。
コン抵抗の抵抗値の温度依存性を制御することができる
ので、上記ポリシリコン抵抗に、上記第１抵抗に流れる
負荷電流の温度依存性がなくなる程度の抵抗値の温度依
存性をもたせることができ、第１態様の基準電圧発生回
路を製造することができる。
【００３４】上記第１局面において、シート抵抗を制御
することにより、上記ポリシリコン抵抗に、上記第１抵
抗の両端にかかる電圧ΔＶbeの温度依存性と同程度の抵
抗値の温度依存性をもたせることにより、第１態様の基
準電圧発生回路を製造することができる。
することにより、上記ポリシリコン抵抗に、上記第１抵
抗の両端にかかる電圧ΔＶbeの温度依存性と同程度の抵
抗値の温度依存性をもたせることにより、第１態様の基
準電圧発生回路を製造することができる。
【００３５】本発明にかかる基準電圧発生回路の製造方
法の第２局面は、上記第１抵抗、上記第２抵抗及び上記
第３抵抗を構成する各抵抗素子はポリシリコン抵抗から
なる本発明の基準電圧発生回路の第２態様の製造方法で
あって、上記第１抵抗、上記第２抵抗及び上記第３抵抗
を構成する各抵抗素子を構成する各ポリシリコン抵抗と
なるポリシリコン膜への不純物導入量を調整してシート
抵抗を制御することにより、上記ポリシリコン抵抗に、
上記第１ダイオード及び上記第２ダイオードの順方向電
圧Ｖbeの温度依存性の線形性を向上させる程度の抵抗値
の温度依存性をもたせるものである。
法の第２局面は、上記第１抵抗、上記第２抵抗及び上記
第３抵抗を構成する各抵抗素子はポリシリコン抵抗から
なる本発明の基準電圧発生回路の第２態様の製造方法で
あって、上記第１抵抗、上記第２抵抗及び上記第３抵抗
を構成する各抵抗素子を構成する各ポリシリコン抵抗と
なるポリシリコン膜への不純物導入量を調整してシート
抵抗を制御することにより、上記ポリシリコン抵抗に、
上記第１ダイオード及び上記第２ダイオードの順方向電
圧Ｖbeの温度依存性の線形性を向上させる程度の抵抗値
の温度依存性をもたせるものである。
【００３６】シート抵抗を制御することによりポリシリ
コン抵抗の抵抗値の温度依存性を制御することができる
ので、上記ポリシリコン抵抗に、上記第１ダイオード及
び上記第２ダイオードの順方向電圧Ｖbeの温度依存性の
線形性を向上させる程度の抵抗値の温度依存性をもたせ
ることができ、第２態様の基準電圧発生回路を製造する
ことができる。
コン抵抗の抵抗値の温度依存性を制御することができる
ので、上記ポリシリコン抵抗に、上記第１ダイオード及
び上記第２ダイオードの順方向電圧Ｖbeの温度依存性の
線形性を向上させる程度の抵抗値の温度依存性をもたせ
ることができ、第２態様の基準電圧発生回路を製造する
ことができる。
【００３７】上記第２局面において、上記ポリシリコン
抵抗に、上記第１抵抗に流れる負荷電流の温度依存性に
正の温度傾斜をもたせる程度の抵抗値の温度依存性をも
たせることにより、第２態様の基準電圧発生回路を製造
することができる。
抵抗に、上記第１抵抗に流れる負荷電流の温度依存性に
正の温度傾斜をもたせる程度の抵抗値の温度依存性をも
たせることにより、第２態様の基準電圧発生回路を製造
することができる。
【００３８】また、上記第２局面において、上記ポリシ
リコン抵抗に、上記第１抵抗の両端にかかる電圧ΔＶbe
の温度依存性よりも小さい温度傾斜をもつ抵抗値の温度
依存性をもたせることにより、第２態様の基準電圧発生
回路を製造することができる。
リコン抵抗に、上記第１抵抗の両端にかかる電圧ΔＶbe
の温度依存性よりも小さい温度傾斜をもつ抵抗値の温度
依存性をもたせることにより、第２態様の基準電圧発生
回路を製造することができる。
【００３９】本発明にかかる基準電圧発生回路の製造方
法の第３局面は、上記第１抵抗、上記第２抵抗及び上記
第３抵抗を構成する各抵抗素子はＭＯＳトランジスタか
らなり、それらの抵抗値は上記ＭＯＳトランジスタのオ
ン抵抗により決定され、本発明の基準電圧発生回路の第
１態様の製造方法であって、上記第１抵抗、上記第２抵
抗及び上記第３抵抗を構成する上記ＭＯＳトランジスタ
のしきい値を制御することにより、上記ＭＯＳトランジ
スタのオン抵抗に、上記第１抵抗に流れる負荷電流の温
度依存性がなくなる程度の抵抗値の温度依存性をもたせ
るものである。
法の第３局面は、上記第１抵抗、上記第２抵抗及び上記
第３抵抗を構成する各抵抗素子はＭＯＳトランジスタか
らなり、それらの抵抗値は上記ＭＯＳトランジスタのオ
ン抵抗により決定され、本発明の基準電圧発生回路の第
１態様の製造方法であって、上記第１抵抗、上記第２抵
抗及び上記第３抵抗を構成する上記ＭＯＳトランジスタ
のしきい値を制御することにより、上記ＭＯＳトランジ
スタのオン抵抗に、上記第１抵抗に流れる負荷電流の温
度依存性がなくなる程度の抵抗値の温度依存性をもたせ
るものである。
【００４０】しきい値を制御することによりＭＯＳトラ
ンジスタのオン抵抗の温度依存性を制御することができ
るので、上記ＭＯＳトランジスタのオン抵抗に、上記第
１抵抗に流れる負荷電流の温度依存性がなくなる程度の
抵抗値の温度依存性をもたせることができ、第１態様の
基準電圧発生回路を製造することができる。
ンジスタのオン抵抗の温度依存性を制御することができ
るので、上記ＭＯＳトランジスタのオン抵抗に、上記第
１抵抗に流れる負荷電流の温度依存性がなくなる程度の
抵抗値の温度依存性をもたせることができ、第１態様の
基準電圧発生回路を製造することができる。
【００４１】上記第３局面において、上記ＭＯＳトラン
ジスタのオン抵抗に、上記第１抵抗の両端にかかる電圧
ΔＶbeの温度依存性と同程度の抵抗値の温度依存性をも
たせることにより、第１態様の基準電圧発生回路を製造
することができる。
ジスタのオン抵抗に、上記第１抵抗の両端にかかる電圧
ΔＶbeの温度依存性と同程度の抵抗値の温度依存性をも
たせることにより、第１態様の基準電圧発生回路を製造
することができる。
【００４２】本発明にかかる基準電圧発生回路の製造方
法の第４局面は、上記第１抵抗、上記第２抵抗及び上記
第３抵抗を構成する各抵抗素子はＭＯＳトランジスタか
らなり、それらの抵抗値は上記ＭＯＳトランジスタのオ
ン抵抗により決定される本発明の基準電圧発生回路の第
２態様の製造方法であって、上記第１抵抗、上記第２抵
抗及び上記第３抵抗を構成する上記ＭＯＳトランジスタ
のしきい値を制御することにより、上記ＭＯＳトランジ
スタのオン抵抗に、上記第１ダイオード及び上記第２ダ
イオードの順方向電圧Ｖbeの温度依存性の線形性を向上
させる程度の抵抗値の温度依存性をもたせるものであ
る。
法の第４局面は、上記第１抵抗、上記第２抵抗及び上記
第３抵抗を構成する各抵抗素子はＭＯＳトランジスタか
らなり、それらの抵抗値は上記ＭＯＳトランジスタのオ
ン抵抗により決定される本発明の基準電圧発生回路の第
２態様の製造方法であって、上記第１抵抗、上記第２抵
抗及び上記第３抵抗を構成する上記ＭＯＳトランジスタ
のしきい値を制御することにより、上記ＭＯＳトランジ
スタのオン抵抗に、上記第１ダイオード及び上記第２ダ
イオードの順方向電圧Ｖbeの温度依存性の線形性を向上
させる程度の抵抗値の温度依存性をもたせるものであ
る。
【００４３】しきい値を制御することによりＭＯＳトラ
ンジスタのオン抵抗の温度依存性を制御することができ
るので、上記ＭＯＳトランジスタのオン抵抗に、上記第
１ダイオード及び上記第２ダイオードの順方向電圧Ｖbe
の温度依存性の線形性を向上させる程度の抵抗値の温度
依存性をもたせることができ、第２態様の基準電圧発生
回路を製造することができる。
ンジスタのオン抵抗の温度依存性を制御することができ
るので、上記ＭＯＳトランジスタのオン抵抗に、上記第
１ダイオード及び上記第２ダイオードの順方向電圧Ｖbe
の温度依存性の線形性を向上させる程度の抵抗値の温度
依存性をもたせることができ、第２態様の基準電圧発生
回路を製造することができる。
【００４４】上記第４局面において、上記ＭＯＳトラン
ジスタのオン抵抗に、上記第１抵抗に流れる負荷電流の
温度依存性に正の温度傾斜をもたせる程度の抵抗値の温
度依存性をもたせることにより、第２態様の基準電圧発
生回路を製造することができる。
ジスタのオン抵抗に、上記第１抵抗に流れる負荷電流の
温度依存性に正の温度傾斜をもたせる程度の抵抗値の温
度依存性をもたせることにより、第２態様の基準電圧発
生回路を製造することができる。
【００４５】また、上記第４局面において、上記ＭＯＳ
トランジスタのオン抵抗に、上記第１抵抗の両端にかか
る電圧ΔＶbeの温度依存性よりも小さい温度傾斜をもつ
抵抗値の温度依存性をもたせることにより、第２態様の
基準電圧発生回路を製造することができる。
トランジスタのオン抵抗に、上記第１抵抗の両端にかか
る電圧ΔＶbeの温度依存性よりも小さい温度傾斜をもつ
抵抗値の温度依存性をもたせることにより、第２態様の
基準電圧発生回路を製造することができる。
【００４６】
【実施例】（実施例１）図１は本発明の基準電圧発生回
路の一実施例を示す回路図である。オペアンプ（演算増
幅回路）１の出力端子と接地電位との間に直列に接続さ
れた第３抵抗Ｒ３及びｎｐｎバイポーラトランジスタ
（第１ダイオード）Ｑ１が設けられている。トランジス
タＱ１はコレクタとベースが相互に電気的に接続されて
ダイオード接続されており、そのベース−エミッタ間ｐ
ｎ接合の順方向電圧（バイポーラトランジスタの両端に
かかる電圧）はＶbe１である。
路の一実施例を示す回路図である。オペアンプ（演算増
幅回路）１の出力端子と接地電位との間に直列に接続さ
れた第３抵抗Ｒ３及びｎｐｎバイポーラトランジスタ
（第１ダイオード）Ｑ１が設けられている。トランジス
タＱ１はコレクタとベースが相互に電気的に接続されて
ダイオード接続されており、そのベース−エミッタ間ｐ
ｎ接合の順方向電圧（バイポーラトランジスタの両端に
かかる電圧）はＶbe１である。
【００４７】オペアンプ１の出力端子と接地電位との間
に直列に接続された第２抵抗Ｒ２、第１抵抗Ｒ１及びｎ
ｐｎバイポーラトランジスタ（第２ダイオード）Ｑ２が
設けられている。トランジスタＱ２もコレクタとベース
が相互に電気的に接続されてダイオード接続されてお
り、そのベース−エミッタ間ｐｎ接合の順方向電圧はＶ
be２である。
に直列に接続された第２抵抗Ｒ２、第１抵抗Ｒ１及びｎ
ｐｎバイポーラトランジスタ（第２ダイオード）Ｑ２が
設けられている。トランジスタＱ２もコレクタとベース
が相互に電気的に接続されてダイオード接続されてお
り、そのベース−エミッタ間ｐｎ接合の順方向電圧はＶ
be２である。
【００４８】トランジスタＱ１とＱ２はサイズが異な
る。バンドギャップリファレンス回路では両トランジス
タＱ１，Ｑ２に流れる電流について正確な電流比が要求
されるため、例えばトランジスタＱ１として１個のバイ
ポーラトランジスタを用い、トランジスタＱ２としてト
ランジスタＱ１と全く同じレイアウトパターンの複数個
のバイポーラトランジスタをアレイ状に配置して並列に
結線したものが用いられている。
る。バンドギャップリファレンス回路では両トランジス
タＱ１，Ｑ２に流れる電流について正確な電流比が要求
されるため、例えばトランジスタＱ１として１個のバイ
ポーラトランジスタを用い、トランジスタＱ２としてト
ランジスタＱ１と全く同じレイアウトパターンの複数個
のバイポーラトランジスタをアレイ状に配置して並列に
結線したものが用いられている。
【００４９】第１抵抗Ｒ１，第２抵抗Ｒ２，第３抵抗Ｒ
３の抵抗値はそれぞれＲ１，Ｒ２，Ｒ３である。第１抵
抗Ｒ１及び第２抵抗Ｒ２における負荷電流はＩ２であ
り、第３抵抗Ｒ３における負荷電流はＩ１である。第１
抵抗Ｒ１の両端にかかる電圧はＶｒ１である。
３の抵抗値はそれぞれＲ１，Ｒ２，Ｒ３である。第１抵
抗Ｒ１及び第２抵抗Ｒ２における負荷電流はＩ２であ
り、第３抵抗Ｒ３における負荷電流はＩ１である。第１
抵抗Ｒ１の両端にかかる電圧はＶｒ１である。
【００５０】第３抵抗Ｒ３とトランジスタＱ１の間の接
続点３における第１電圧がオペアンプ１の非反転入力端
子（＋）に入力され、第１抵抗Ｒ１と第２抵抗Ｒ２の間
の接続点５における第２電圧が反転入力端子（−）に入
力される。第１抵抗Ｒ１，第２抵抗Ｒ２，第３抵抗Ｒ３
を用いて帰還をかけたオペアンプ１の出力が基準電圧Ｖ
refとなっている。
続点３における第１電圧がオペアンプ１の非反転入力端
子（＋）に入力され、第１抵抗Ｒ１と第２抵抗Ｒ２の間
の接続点５における第２電圧が反転入力端子（−）に入
力される。第１抵抗Ｒ１，第２抵抗Ｒ２，第３抵抗Ｒ３
を用いて帰還をかけたオペアンプ１の出力が基準電圧Ｖ
refとなっている。
【００５１】この回路において、第１抵抗Ｒ１及び第２
抵抗Ｒ２における負荷電流Ｉ２は、 δI2/δT＝0 ・・・（１６） なる温度依存性をもっている。ここで、第１抵抗Ｒ１の
両端にかかる電圧Ｖｒ１をΔＶbeと置けば、 I2＝ΔVbe/R1 ・・・（１７） と表される。
抵抗Ｒ２における負荷電流Ｉ２は、 δI2/δT＝0 ・・・（１６） なる温度依存性をもっている。ここで、第１抵抗Ｒ１の
両端にかかる電圧Ｖｒ１をΔＶbeと置けば、 I2＝ΔVbe/R1 ・・・（１７） と表される。
【００５２】負荷電流Ｉ２の温度依存性をなくすために
は、ΔＶbeの温度依存性と同じ温度依存性を第１抵抗Ｒ
１、第２抵抗Ｒ２及び第３抵抗Ｒ３の抵抗値にもたせれ
ばよい。トランジスタＱ１として１個のバイポーラトラ
ンジスタを用い、トランジスタＱ２としてトランジスタ
Ｑ１と全く同じレイアウトパターンのｎ個のバイポーラ
トランジスタをアレイ状に配置して並列に結線したもの
を用いた場合、ΔＶbeの温度依存性は、 ΔVbe＝ln(n)×kT/q ・・・（１８） により表される。ここで、ｋ：ボルツマン定数、ｑ：電
気素量である。式（１８）を温度で微分すると、 δΔVbe/δT＝ln(n)×k/q ・・・（１９） となる。
は、ΔＶbeの温度依存性と同じ温度依存性を第１抵抗Ｒ
１、第２抵抗Ｒ２及び第３抵抗Ｒ３の抵抗値にもたせれ
ばよい。トランジスタＱ１として１個のバイポーラトラ
ンジスタを用い、トランジスタＱ２としてトランジスタ
Ｑ１と全く同じレイアウトパターンのｎ個のバイポーラ
トランジスタをアレイ状に配置して並列に結線したもの
を用いた場合、ΔＶbeの温度依存性は、 ΔVbe＝ln(n)×kT/q ・・・（１８） により表される。ここで、ｋ：ボルツマン定数、ｑ：電
気素量である。式（１８）を温度で微分すると、 δΔVbe/δT＝ln(n)×k/q ・・・（１９） となる。
【００５３】例えば常温でのΔＶbeが５４ｍＶ、ΔＶbe
の温度依存性δΔＶbe／δＴが０.１７７ｍＶ／℃とす
ると、後述のように、第１抵抗Ｒ１に約３３００ｐｐｍ
／℃（≒０.１７７／５４）の温度依存性をもたせれば
よい。これにより、負荷電流Ｉ２の温度依存性をなくす
ことができる。
の温度依存性δΔＶbe／δＴが０.１７７ｍＶ／℃とす
ると、後述のように、第１抵抗Ｒ１に約３３００ｐｐｍ
／℃（≒０.１７７／５４）の温度依存性をもたせれば
よい。これにより、負荷電流Ｉ２の温度依存性をなくす
ことができる。
【００５４】負荷電流Ｉ２の温度依存性をなくすことに
より、トランジスタＱ１，Ｑ２の順方向電圧である順方
向電圧Ｖbe１，Ｖbe２について、負荷電流Ｉ１，Ｉ２の
温度依存性の影響を受けないようにすることができ、順
方向電圧Ｖbe１，Ｖbe２の温度依存性の線形性の低下を
抑制することができる。これにより、バンドギャップリ
ファレンス回路の出力の温度依存性を低減することがで
き、基準電圧Ｖrefの温度依存性が小さい基準電圧発生
回路を得ることができる。
より、トランジスタＱ１，Ｑ２の順方向電圧である順方
向電圧Ｖbe１，Ｖbe２について、負荷電流Ｉ１，Ｉ２の
温度依存性の影響を受けないようにすることができ、順
方向電圧Ｖbe１，Ｖbe２の温度依存性の線形性の低下を
抑制することができる。これにより、バンドギャップリ
ファレンス回路の出力の温度依存性を低減することがで
き、基準電圧Ｖrefの温度依存性が小さい基準電圧発生
回路を得ることができる。
【００５５】図２に実施例１の基準電圧発生回路の温度
依存性を示す。縦軸は基準電圧Ｖrefである出力電圧Ｖo
ut（ｍＶ）、横軸は温度（℃）を示す。実施例１の基準
電圧発生回路では、最大で約３０ｐｐｍ／℃の良好な温
度依存性をもつことがわかる。
依存性を示す。縦軸は基準電圧Ｖrefである出力電圧Ｖo
ut（ｍＶ）、横軸は温度（℃）を示す。実施例１の基準
電圧発生回路では、最大で約３０ｐｐｍ／℃の良好な温
度依存性をもつことがわかる。
【００５６】（実施例２）実施例１の基準電圧発生回路
の温度依存性は、図２に示すように、全体としては厳密
には凸型を示している。負荷電流Ｉ２の温度依存性をな
くすことによりトランジスタＱ１，Ｑ２の順方向電圧Ｖ
be１，Ｖbe２の線形性を向上させたにも関わらず、温度
依存性が凸型を示すのは、上記で説明したように、本来
バイポーラトランジスタの順方向電圧Ｖbeがもっている
温度依存性が厳密には線形ではないためである。
の温度依存性は、図２に示すように、全体としては厳密
には凸型を示している。負荷電流Ｉ２の温度依存性をな
くすことによりトランジスタＱ１，Ｑ２の順方向電圧Ｖ
be１，Ｖbe２の線形性を向上させたにも関わらず、温度
依存性が凸型を示すのは、上記で説明したように、本来
バイポーラトランジスタの順方向電圧Ｖbeがもっている
温度依存性が厳密には線形ではないためである。
【００５７】そこで、基準電圧発生回路の基準電圧Ｖre
fの温度依存性をさらに低減させるためには、実施例１
のように負荷電流の温度依存性をゼロにするのではな
く、バイポーラトランジスタの順方向電圧Ｖbeの温度依
存性の線形性が向上する方向へ負荷電流の温度依存性を
制御する必要がある。
fの温度依存性をさらに低減させるためには、実施例１
のように負荷電流の温度依存性をゼロにするのではな
く、バイポーラトランジスタの順方向電圧Ｖbeの温度依
存性の線形性が向上する方向へ負荷電流の温度依存性を
制御する必要がある。
【００５８】実施例１では、基準電圧Ｖrefの温度依存
性を抑制するための目的の温度依存性がΔＶbeの温度依
存性δΔＶbe／δＴであって、上記式（１９）に示した
ように、ΔＶbeの温度依存性δΔＶbe／δＴは定数で決
まるので、比較的容易にΔＶbeの温度依存性δΔＶbe／
δＴをなくすことができたのに対し、今度はバイポーラ
トランジスタの順方向電圧Ｖbeの厳密な温度依存性を考
慮する必要があり、またそれは負荷電流によっても変化
するため、ひとつのプロセスで対応するのは困難だが、
温度依存性のより小さいバンドギャップリファレンス回
路（基準電圧発生回路）が必要な場合は有用である。
性を抑制するための目的の温度依存性がΔＶbeの温度依
存性δΔＶbe／δＴであって、上記式（１９）に示した
ように、ΔＶbeの温度依存性δΔＶbe／δＴは定数で決
まるので、比較的容易にΔＶbeの温度依存性δΔＶbe／
δＴをなくすことができたのに対し、今度はバイポーラ
トランジスタの順方向電圧Ｖbeの厳密な温度依存性を考
慮する必要があり、またそれは負荷電流によっても変化
するため、ひとつのプロセスで対応するのは困難だが、
温度依存性のより小さいバンドギャップリファレンス回
路（基準電圧発生回路）が必要な場合は有用である。
【００５９】図９に示した、負荷電流に起因するバイポ
ーラトランジスタの順方向電圧Ｖbeの温度依存性の違い
からわかるように、負荷電流が増えると順方向電圧Ｖbe
も増す。したがって、順方向電圧Ｖbeの温度依存性の線
形性を向上させるには、温度が上がるにつれて負荷電流
が増える方向に調整すればよい。
ーラトランジスタの順方向電圧Ｖbeの温度依存性の違い
からわかるように、負荷電流が増えると順方向電圧Ｖbe
も増す。したがって、順方向電圧Ｖbeの温度依存性の線
形性を向上させるには、温度が上がるにつれて負荷電流
が増える方向に調整すればよい。
【００６０】実施例１と同様に、例えば常温でのΔＶbe
が５４ｍＶ、ΔＶbeの温度依存性δΔＶbe／δＴが０.
１７７ｍＶ／℃とすると、ΔＶbeの温度依存性は約３３
００ｐｐｍ／℃（≒０.１７７／５４）である。実施例
２では、第１抵抗Ｒ１、第２抵抗Ｒ２及び第３抵抗Ｒ３
の抵抗値の温度依存性を、ΔＶbeの温度依存性よりも小
さくすることにより、温度上昇に伴って負荷電流を増加
させる。
が５４ｍＶ、ΔＶbeの温度依存性δΔＶbe／δＴが０.
１７７ｍＶ／℃とすると、ΔＶbeの温度依存性は約３３
００ｐｐｍ／℃（≒０.１７７／５４）である。実施例
２では、第１抵抗Ｒ１、第２抵抗Ｒ２及び第３抵抗Ｒ３
の抵抗値の温度依存性を、ΔＶbeの温度依存性よりも小
さくすることにより、温度上昇に伴って負荷電流を増加
させる。
【００６１】例えば図９中の負荷電流（ベース−エミッ
タ間電流）Ｉbe＝１０ｎＡでみると、１００℃で３０％
程度の電流増加があればよい。これは３０００ｐｐｍ／
℃の傾斜となる。したがって、後述のように、第１抵抗
Ｒ１、第２抵抗Ｒ２及び第３抵抗Ｒ３の抵抗値の温度依
存性を約０ｐｐｍ／℃、すなわち温度依存性のない抵抗
素子により第１抵抗Ｒ１、第２抵抗Ｒ２及び第３抵抗Ｒ
３を形成することにより、温度上昇に伴って負荷電流Ｉ
１，Ｉ２を適度に増加させることができ、順方向電圧Ｖ
be１，Ｖbe２の温度依存性の線形性を向上させることが
できる。これにより、バンドギャップリファレンス回路
の出力である基準電圧発生回路の基準電圧Ｖrefの温度
依存性をさらに抑制することができる。
タ間電流）Ｉbe＝１０ｎＡでみると、１００℃で３０％
程度の電流増加があればよい。これは３０００ｐｐｍ／
℃の傾斜となる。したがって、後述のように、第１抵抗
Ｒ１、第２抵抗Ｒ２及び第３抵抗Ｒ３の抵抗値の温度依
存性を約０ｐｐｍ／℃、すなわち温度依存性のない抵抗
素子により第１抵抗Ｒ１、第２抵抗Ｒ２及び第３抵抗Ｒ
３を形成することにより、温度上昇に伴って負荷電流Ｉ
１，Ｉ２を適度に増加させることができ、順方向電圧Ｖ
be１，Ｖbe２の温度依存性の線形性を向上させることが
できる。これにより、バンドギャップリファレンス回路
の出力である基準電圧発生回路の基準電圧Ｖrefの温度
依存性をさらに抑制することができる。
【００６２】上記実施例１又は上記実施例２において、
第１抵抗Ｒ１、第２抵抗Ｒ２及び第３抵抗Ｒ３を構成す
る各抵抗素子として、例えばポリシリコン抵抗を用いた
場合、それらのポリシリコン抵抗を構成するポリシリコ
ン膜に導入する不純物濃度を制御してシート抵抗を制御
することにより、第１抵抗Ｒ１、第２抵抗Ｒ２及び第３
抵抗Ｒ３の抵抗値の抵抗値の温度依存性を制御すること
ができる。
第１抵抗Ｒ１、第２抵抗Ｒ２及び第３抵抗Ｒ３を構成す
る各抵抗素子として、例えばポリシリコン抵抗を用いた
場合、それらのポリシリコン抵抗を構成するポリシリコ
ン膜に導入する不純物濃度を制御してシート抵抗を制御
することにより、第１抵抗Ｒ１、第２抵抗Ｒ２及び第３
抵抗Ｒ３の抵抗値の抵抗値の温度依存性を制御すること
ができる。
【００６３】図３に、ポリシリコン抵抗の温度係数とシ
ート抵抗の関係を表すグラフを示す。横軸は温度係数
（％／℃）、縦軸はシート抵抗（Ω／□）を示す。ここ
では、ポリシリコン抵抗として、長さが１００μｍ（マ
イクロメートル）、幅が２.０μｍ、厚みが０.３５μｍ
のポリシリコン膜を用い、シート抵抗が５００Ω／□、
１０００Ω／□、２０００Ω／□のものについて、それ
ぞれ温度が２５℃、５５℃、８５℃の３点で抵抗値を測
定し、各シート抵抗について２５℃の抵抗値を基準とし
て直線一時回帰計算により温度係数を以下の式（２０）
により算出した。 温度Ｔ℃の時の抵抗値R(T)＝(1+Tc×(T-25))×R(0) ・・・（２０） ここでＴｃは温度係数、Ｒ（０）は２５℃のときのシー
ト抵抗値である。
ート抵抗の関係を表すグラフを示す。横軸は温度係数
（％／℃）、縦軸はシート抵抗（Ω／□）を示す。ここ
では、ポリシリコン抵抗として、長さが１００μｍ（マ
イクロメートル）、幅が２.０μｍ、厚みが０.３５μｍ
のポリシリコン膜を用い、シート抵抗が５００Ω／□、
１０００Ω／□、２０００Ω／□のものについて、それ
ぞれ温度が２５℃、５５℃、８５℃の３点で抵抗値を測
定し、各シート抵抗について２５℃の抵抗値を基準とし
て直線一時回帰計算により温度係数を以下の式（２０）
により算出した。 温度Ｔ℃の時の抵抗値R(T)＝(1+Tc×(T-25))×R(0) ・・・（２０） ここでＴｃは温度係数、Ｒ（０）は２５℃のときのシー
ト抵抗値である。
【００６４】図３からわかるように、シート抵抗が５０
０Ω、１０００Ω、２０００Ωでは負の温度係数を示
す。例えば実施例１で挙げたように、温度依存性が約３
３００ｐｐｍ／℃のポリシリコン抵抗を形成するには、
ポリシリコン抵抗を構成するポリシリコン膜へ導入する
不純物量を制御して、例えばシート抵抗を２Ω／□程度
にすればよい。この場合、プロセス的にポリシリコン単
層では実現が困難な場合は、タングステンやチタンなど
の高融点金属ポリサイドの適用も考えられる。また、シ
ート抵抗を１２０Ω／□程度にすれば、温度係数が０、
すなわち温度依存性をもたないポリシリコン抵抗を形成
することができる。
０Ω、１０００Ω、２０００Ωでは負の温度係数を示
す。例えば実施例１で挙げたように、温度依存性が約３
３００ｐｐｍ／℃のポリシリコン抵抗を形成するには、
ポリシリコン抵抗を構成するポリシリコン膜へ導入する
不純物量を制御して、例えばシート抵抗を２Ω／□程度
にすればよい。この場合、プロセス的にポリシリコン単
層では実現が困難な場合は、タングステンやチタンなど
の高融点金属ポリサイドの適用も考えられる。また、シ
ート抵抗を１２０Ω／□程度にすれば、温度係数が０、
すなわち温度依存性をもたないポリシリコン抵抗を形成
することができる。
【００６５】また、図１に示した第１抵抗、第２抵抗及
び第３抵抗を構成する各抵抗素子として、例えばＣｒを
含む金属薄膜抵抗を用いた場合には、その材質を変える
ことにより、抵抗素子の温度依存性を制御することがで
きる。例えばＮｉＣｒ（ニッケルクロム）やＳｉＣｒ
（シリコンクロム）などを用いた場合、Ｃｒの組成比を
変化させることにより、温度依存性を制御することがで
きる。
び第３抵抗を構成する各抵抗素子として、例えばＣｒを
含む金属薄膜抵抗を用いた場合には、その材質を変える
ことにより、抵抗素子の温度依存性を制御することがで
きる。例えばＮｉＣｒ（ニッケルクロム）やＳｉＣｒ
（シリコンクロム）などを用いた場合、Ｃｒの組成比を
変化させることにより、温度依存性を制御することがで
きる。
【００６６】（実施例３）実施例３では、上記実施例１
又は上記実施例２において第１抵抗Ｒ１、第２抵抗Ｒ２
及び第３抵抗Ｒ３を構成する各抵抗素子としてポリシリ
コン抵抗を用いた場合について説明したが、抵抗素子を
ＭＯＳトランジスタのオン抵抗を用いても、第１抵抗Ｒ
１、第２抵抗Ｒ２及び第３抵抗Ｒ３を構成する各抵抗素
子を実現できる。ＭＯＳトランジスタのオン抵抗を用い
た場合、ＭＯＳトランジスタの製造工程において、しき
い値制御用のチャネルドープを変化させることによりＭ
ＯＳトランジスタのオン抵抗を所望の値に設定できるの
で、プロセス面でのコストを低減することができる。ま
た、ＭＯＳトランジスタのオン抵抗の比については、ト
ランジスタサイズ比を適正化することで正確な抵抗比を
得ることができる。
又は上記実施例２において第１抵抗Ｒ１、第２抵抗Ｒ２
及び第３抵抗Ｒ３を構成する各抵抗素子としてポリシリ
コン抵抗を用いた場合について説明したが、抵抗素子を
ＭＯＳトランジスタのオン抵抗を用いても、第１抵抗Ｒ
１、第２抵抗Ｒ２及び第３抵抗Ｒ３を構成する各抵抗素
子を実現できる。ＭＯＳトランジスタのオン抵抗を用い
た場合、ＭＯＳトランジスタの製造工程において、しき
い値制御用のチャネルドープを変化させることによりＭ
ＯＳトランジスタのオン抵抗を所望の値に設定できるの
で、プロセス面でのコストを低減することができる。ま
た、ＭＯＳトランジスタのオン抵抗の比については、ト
ランジスタサイズ比を適正化することで正確な抵抗比を
得ることができる。
【００６７】図４は本発明の基準電圧発生回路の他の実
施例を示す回路図である。オペアンプ１の出力端子と接
地電位との間に直列に接続されたデプレッション型ｎチ
ャネルＭＯＳトランジスタＴｒ３及びｎｐｎバイポーラ
トランジスタ（第１ダイオード）Ｑ５が設けられてい
る。ＭＯＳトランジスタＴｒ３はゲート電極とドレイン
が電気的に接続されており、本発明の基準電圧発生回路
の第３抵抗を構成する。トランジスタＱ５はコレクタと
ベースが相互に電気的に接続されてダイオード接続され
ており、そのベース−エミッタ間ｐｎ接合の順方向電圧
はＶbe５である。
施例を示す回路図である。オペアンプ１の出力端子と接
地電位との間に直列に接続されたデプレッション型ｎチ
ャネルＭＯＳトランジスタＴｒ３及びｎｐｎバイポーラ
トランジスタ（第１ダイオード）Ｑ５が設けられてい
る。ＭＯＳトランジスタＴｒ３はゲート電極とドレイン
が電気的に接続されており、本発明の基準電圧発生回路
の第３抵抗を構成する。トランジスタＱ５はコレクタと
ベースが相互に電気的に接続されてダイオード接続され
ており、そのベース−エミッタ間ｐｎ接合の順方向電圧
はＶbe５である。
【００６８】オペアンプ１の出力端子と接地電位との間
に直列に接続されたデプレッション型ｎチャネルＭＯＳ
トランジスタＴｒ２、Ｔｒ１及びｎｐｎバイポーラトラ
ンジスタ（第２ダイオード）Ｑ６が設けられている。Ｍ
ＯＳトランジスタＴｒ１，Ｔｒ２はそれぞれゲート電極
とドレインが電気的に接続されており、本発明の基準電
圧発生回路の第１抵抗、第２抵抗を構成する。トランジ
スタＱ６はコレクタとベースが相互に電気的に接続され
てダイオード接続されており、そのベース−エミッタ間
ｐｎ接合の順方向電圧はＶbe６である。
に直列に接続されたデプレッション型ｎチャネルＭＯＳ
トランジスタＴｒ２、Ｔｒ１及びｎｐｎバイポーラトラ
ンジスタ（第２ダイオード）Ｑ６が設けられている。Ｍ
ＯＳトランジスタＴｒ１，Ｔｒ２はそれぞれゲート電極
とドレインが電気的に接続されており、本発明の基準電
圧発生回路の第１抵抗、第２抵抗を構成する。トランジ
スタＱ６はコレクタとベースが相互に電気的に接続され
てダイオード接続されており、そのベース−エミッタ間
ｐｎ接合の順方向電圧はＶbe６である。
【００６９】トランジスタＱ５とＱ６はサイズが異な
り、例えばトランジスタＱ５として１個のバイポーラト
ランジスタを用い、トランジスタＱ６としてトランジス
タＱ５と全く同じレイアウトパターンの複数個のバイポ
ーラトランジスタをアレイ状に配置して並列に結線した
ものが用いられている。
り、例えばトランジスタＱ５として１個のバイポーラト
ランジスタを用い、トランジスタＱ６としてトランジス
タＱ５と全く同じレイアウトパターンの複数個のバイポ
ーラトランジスタをアレイ状に配置して並列に結線した
ものが用いられている。
【００７０】ＭＯＳトランジスタＴｒ１，ＭＯＳトラン
ジスタＴｒ２，ＭＯＳトランジスタＴｒ３の抵抗値はそ
れぞれＴｒ１，Ｔｒ２，Ｔｒ３である。ＭＯＳトランジ
スタＴｒ１及びＭＯＳトランジスタＴｒ２における負荷
電流はＩ６であり、ＭＯＳトランジスタＴｒ３における
負荷電流はＩ５である。ＭＯＳトランジスタＴｒ１の両
端にかかる電圧はＶｔｒ１である。
ジスタＴｒ２，ＭＯＳトランジスタＴｒ３の抵抗値はそ
れぞれＴｒ１，Ｔｒ２，Ｔｒ３である。ＭＯＳトランジ
スタＴｒ１及びＭＯＳトランジスタＴｒ２における負荷
電流はＩ６であり、ＭＯＳトランジスタＴｒ３における
負荷電流はＩ５である。ＭＯＳトランジスタＴｒ１の両
端にかかる電圧はＶｔｒ１である。
【００７１】ＭＯＳトランジスタＴｒ３とトランジスタ
Ｑ５の間の接続点７における第１電圧がオペアンプ１の
非反転入力端子（＋）に入力され、ＭＯＳトランジスタ
Ｔｒ１とＭＯＳトランジスタＴｒ２の間の接続点９にお
ける第２電圧が反転入力端子（−）に入力される。ＭＯ
ＳトランジスタＴｒ１，Ｔｒ２，Ｔｒ３を用いて帰還を
かけたオペアンプ１の出力が基準電圧Ｖrefとなってい
る。
Ｑ５の間の接続点７における第１電圧がオペアンプ１の
非反転入力端子（＋）に入力され、ＭＯＳトランジスタ
Ｔｒ１とＭＯＳトランジスタＴｒ２の間の接続点９にお
ける第２電圧が反転入力端子（−）に入力される。ＭＯ
ＳトランジスタＴｒ１，Ｔｒ２，Ｔｒ３を用いて帰還を
かけたオペアンプ１の出力が基準電圧Ｖrefとなってい
る。
【００７２】実施例１で第１抵抗Ｒ１、第２抵抗Ｒ２及
び第３抵抗Ｒ３の抵抗値の温度依存性を制御して負荷電
流Ｉ２の温度依存性をなくしたのと同様に、後述のよう
に、ＭＯＳトランジスタＴｒ１，Ｔｒ２，Ｔｒ３のオン
抵抗の温度依存性を制御することにより、負荷電流Ｉ６
の温度依存性をなくすことができる。これにより、トラ
ンジスタＱ５，Ｑ６の順方向電圧Ｖbe５，Ｖbe６につい
て、負荷電流Ｉ５，Ｉ６の温度依存性の影響を受けない
ようにすることができ、順方向電圧Ｖbe５，Ｖbe６の温
度依存性の線形性の低下を抑制することができる。これ
により、バンドギャップリファレンス回路の出力の温度
依存性を低減することができ、基準電圧Ｖrefの温度依
存性を抑制した基準電圧の温度依存性が小さい基準電圧
発生回路を得ることができる。
び第３抵抗Ｒ３の抵抗値の温度依存性を制御して負荷電
流Ｉ２の温度依存性をなくしたのと同様に、後述のよう
に、ＭＯＳトランジスタＴｒ１，Ｔｒ２，Ｔｒ３のオン
抵抗の温度依存性を制御することにより、負荷電流Ｉ６
の温度依存性をなくすことができる。これにより、トラ
ンジスタＱ５，Ｑ６の順方向電圧Ｖbe５，Ｖbe６につい
て、負荷電流Ｉ５，Ｉ６の温度依存性の影響を受けない
ようにすることができ、順方向電圧Ｖbe５，Ｖbe６の温
度依存性の線形性の低下を抑制することができる。これ
により、バンドギャップリファレンス回路の出力の温度
依存性を低減することができ、基準電圧Ｖrefの温度依
存性を抑制した基準電圧の温度依存性が小さい基準電圧
発生回路を得ることができる。
【００７３】また、実施例２で第１抵抗Ｒ１、第２抵抗
Ｒ２及び第３抵抗Ｒ３の抵抗値の温度依存性を制御して
順方向電圧Ｖbe１，Ｖbe２の温度依存性の線形性を向上
させたのと同様に、後述のように、ＭＯＳトランジスタ
Ｔｒ１，Ｔｒ２，Ｔｒ３のオン抵抗の温度依存性を制御
することにより、順方向電圧Ｖbe５，Ｖbe６の温度依存
性の線形性を向上させることができる。これにより、バ
ンドギャップリファレンス回路の出力である基準電圧発
生回路の基準電圧Ｖrefの温度依存性をさらに抑制する
ことができる。
Ｒ２及び第３抵抗Ｒ３の抵抗値の温度依存性を制御して
順方向電圧Ｖbe１，Ｖbe２の温度依存性の線形性を向上
させたのと同様に、後述のように、ＭＯＳトランジスタ
Ｔｒ１，Ｔｒ２，Ｔｒ３のオン抵抗の温度依存性を制御
することにより、順方向電圧Ｖbe５，Ｖbe６の温度依存
性の線形性を向上させることができる。これにより、バ
ンドギャップリファレンス回路の出力である基準電圧発
生回路の基準電圧Ｖrefの温度依存性をさらに抑制する
ことができる。
【００７４】ＭＯＳトランジスタのオン抵抗の温度依存
性は、しきい値Ｖｔｈの温度依存性とモビリティーμの
温度依存性により決定される。しきい値Ｖｔｈは温度に
対して負の温度傾斜をもち、ゲート電圧が一定の条件下
で温度上昇に対してオン抵抗を下げる方向に働く。モビ
リティーμは温度に対して負の温度傾斜をもち、温度上
昇に対してオン抵抗を上げる方向に働く。両者はオン抵
抗に対して逆の温度依存性をもつため、しきい値を制御
することにより、オン抵抗の抵抗値について負の温度依
存性から正の温度依存性まで自由に設定できる。
性は、しきい値Ｖｔｈの温度依存性とモビリティーμの
温度依存性により決定される。しきい値Ｖｔｈは温度に
対して負の温度傾斜をもち、ゲート電圧が一定の条件下
で温度上昇に対してオン抵抗を下げる方向に働く。モビ
リティーμは温度に対して負の温度傾斜をもち、温度上
昇に対してオン抵抗を上げる方向に働く。両者はオン抵
抗に対して逆の温度依存性をもつため、しきい値を制御
することにより、オン抵抗の抵抗値について負の温度依
存性から正の温度依存性まで自由に設定できる。
【００７５】したがって、上記実施例４において、ＭＯ
Ｓトランジスタの製造工程でしきい値制御用のチャネル
ドープを制御してＭＯＳトランジスタＴｒ１，Ｔｒ２，
Ｔｒ３のしきい値を制御することによって、ＭＯＳトラ
ンジスタＴｒ１，Ｔｒ２，Ｔｒ３のオン抵抗の温度依存
性を制御することができる。
Ｓトランジスタの製造工程でしきい値制御用のチャネル
ドープを制御してＭＯＳトランジスタＴｒ１，Ｔｒ２，
Ｔｒ３のしきい値を制御することによって、ＭＯＳトラ
ンジスタＴｒ１，Ｔｒ２，Ｔｒ３のオン抵抗の温度依存
性を制御することができる。
【００７６】図５に、デプレッション型ｎチャネルＭＯ
Ｓトランジスタのオン抵抗の温度依存性（ｐｐｍ／℃）
としきい値（Ｖ）の関係を表すグラフを示す。ここで、
デプレッション型ｎチャネルＭＯＳトランジスタとし
て、チャネル幅が１０μｍ、チャネル長が５μｍのもの
を用い、ドレイン−ソース間の電位差を６０ｍＶ（ほぼ
上記ΔＶbeと同じ）とし、ゲート−ソース間の電位差が
０Ｖのときのオン抵抗を測定した。図５から分かるよう
に、しきい値が変化するとオン抵抗の温度依存性も変化
するので、しきい値を制御することにより、デプレッシ
ョン型ｎチャネルＭＯＳトランジスタのオン抵抗の温度
依存性を制御することができる。
Ｓトランジスタのオン抵抗の温度依存性（ｐｐｍ／℃）
としきい値（Ｖ）の関係を表すグラフを示す。ここで、
デプレッション型ｎチャネルＭＯＳトランジスタとし
て、チャネル幅が１０μｍ、チャネル長が５μｍのもの
を用い、ドレイン−ソース間の電位差を６０ｍＶ（ほぼ
上記ΔＶbeと同じ）とし、ゲート−ソース間の電位差が
０Ｖのときのオン抵抗を測定した。図５から分かるよう
に、しきい値が変化するとオン抵抗の温度依存性も変化
するので、しきい値を制御することにより、デプレッシ
ョン型ｎチャネルＭＯＳトランジスタのオン抵抗の温度
依存性を制御することができる。
【００７７】上記実施例１から実施例５では、第１ダイ
オードとしてのトランジスタＱ１，Ｑ５として１個のバ
イポーラトランジスタを用い、第２ダイオードとしての
トランジスタＱ２，Ｑ６としてトランジスタＱ１，Ｑ５
と全く同じレイアウトパターンの複数個のバイポーラト
ランジスタをアレイ状に配置して並列に結線したものを
用いているが、本発明はこれに限定されるものではな
く、第１ダイオードと第２ダイオードに流れる電流につ
いて正確な電流比が得られる構成であれば、第１ダイオ
ード及び第２ダイオードどのような構成であってもよ
い。
オードとしてのトランジスタＱ１，Ｑ５として１個のバ
イポーラトランジスタを用い、第２ダイオードとしての
トランジスタＱ２，Ｑ６としてトランジスタＱ１，Ｑ５
と全く同じレイアウトパターンの複数個のバイポーラト
ランジスタをアレイ状に配置して並列に結線したものを
用いているが、本発明はこれに限定されるものではな
く、第１ダイオードと第２ダイオードに流れる電流につ
いて正確な電流比が得られる構成であれば、第１ダイオ
ード及び第２ダイオードどのような構成であってもよ
い。
【００７８】また、第１抵抗、第２抵抗及び第３抵抗を
構成する各抵抗素子として、ポリシリコン抵抗、Ｃｒを
含む金属薄膜抵抗及びＭＯＳトランジスタを挙げている
が、本発明はこれに限定されるものではなく、適当な抵
抗値の温度依存性をもつ他の抵抗素子を用いていもよ
い。また、第１ダイオード及び第２ダイオードとしてダ
イオード接続されたバイポーラトランジスタを用いてい
るが、本発明はこれに限定されるものではなく、第１ダ
イオード及び第２ダイオードとしてｐｎ接合ダイオード
を用いることもできる。
構成する各抵抗素子として、ポリシリコン抵抗、Ｃｒを
含む金属薄膜抵抗及びＭＯＳトランジスタを挙げている
が、本発明はこれに限定されるものではなく、適当な抵
抗値の温度依存性をもつ他の抵抗素子を用いていもよ
い。また、第１ダイオード及び第２ダイオードとしてダ
イオード接続されたバイポーラトランジスタを用いてい
るが、本発明はこれに限定されるものではなく、第１ダ
イオード及び第２ダイオードとしてｐｎ接合ダイオード
を用いることもできる。
【００７９】（実施例４）図６は、本発明の基準電圧発
生回路を備えた電源装置の一実施例を示す回路図であ
る。直流電源１７からの電源を負荷１９に安定して供給
すべく、定電圧発生回路２１が設けられている。定電圧
発生回路２１は、直流電源１７が接続される入力端子
（Ｖbat）２３、基準電圧源としての基準電圧発生回路
（Ｖref）２５、演算増幅器２７、出力ドライバを構成
するＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳと
略記する）２９、分割抵抗Ｒ７，Ｒ８及び出力端子（Ｖ
out）３１を備えている。
生回路を備えた電源装置の一実施例を示す回路図であ
る。直流電源１７からの電源を負荷１９に安定して供給
すべく、定電圧発生回路２１が設けられている。定電圧
発生回路２１は、直流電源１７が接続される入力端子
（Ｖbat）２３、基準電圧源としての基準電圧発生回路
（Ｖref）２５、演算増幅器２７、出力ドライバを構成
するＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳと
略記する）２９、分割抵抗Ｒ７，Ｒ８及び出力端子（Ｖ
out）３１を備えている。
【００８０】定電圧発生回路２１の演算増幅器２７で
は、出力端子がＰＭＯＳ２９のゲート電極に接続され、
反転入力端子に基準電圧発生回路２５から基準電圧Ｖre
fが印加され、非反転入力端子に出力電圧Ｖoutを分割抵
抗Ｒ７とＲ８で分割した電圧が印加され、分割抵抗Ｒ
７，Ｒ８からの分割電圧が基準電圧Ｖrefに等しくなる
ように制御される。
は、出力端子がＰＭＯＳ２９のゲート電極に接続され、
反転入力端子に基準電圧発生回路２５から基準電圧Ｖre
fが印加され、非反転入力端子に出力電圧Ｖoutを分割抵
抗Ｒ７とＲ８で分割した電圧が印加され、分割抵抗Ｒ
７，Ｒ８からの分割電圧が基準電圧Ｖrefに等しくなる
ように制御される。
【００８１】定電圧発生回路２１において、基準電圧発
生回路２５として本発明の基準電圧発生回路が用いられ
る。本発明の基準電圧発生回路では、基準電圧発生回路
を構成するバンドギャップリファレンス回路の出力の温
度依存性を低減し、基準電圧Ｖrefの温度依存性を低減
しているので、定電圧発生回路２１の出力について安定
性を向上させることができる。
生回路２５として本発明の基準電圧発生回路が用いられ
る。本発明の基準電圧発生回路では、基準電圧発生回路
を構成するバンドギャップリファレンス回路の出力の温
度依存性を低減し、基準電圧Ｖrefの温度依存性を低減
しているので、定電圧発生回路２１の出力について安定
性を向上させることができる。
【００８２】（実施例５）図７は、本発明の基準電圧発
生回路を備えた電源装置の他の実施例を示す回路図であ
る。２７は演算増幅器で、その反転入力端子に基準電圧
発生回路２５が接続され、基準電圧Ｖrefが印加され
る。入力端子（Ｖsens）３３から入力される測定すべき
端子の電圧が分割抵抗Ｒ７とＲ８によって分割されて演
算増幅器２７の非反転入力端子に入力される。演算増幅
器２７の出力は出力端子（Ｖout）３５を介して外部に
出力される。
生回路を備えた電源装置の他の実施例を示す回路図であ
る。２７は演算増幅器で、その反転入力端子に基準電圧
発生回路２５が接続され、基準電圧Ｖrefが印加され
る。入力端子（Ｖsens）３３から入力される測定すべき
端子の電圧が分割抵抗Ｒ７とＲ８によって分割されて演
算増幅器２７の非反転入力端子に入力される。演算増幅
器２７の出力は出力端子（Ｖout）３５を介して外部に
出力される。
【００８３】電圧検出回路３９において、測定すべき端
子の電圧が高く、分割抵抗Ｒ７とＲ８により分割された
電圧が基準電圧Ｖrefよりも高いときは演算増幅器２７
の出力がＨを維持し、測定すべき端子の電圧が降下して
きて分割抵抗Ｒ７とＲ８により分割された電圧が基準電
圧Ｖref以下になってくると演算増幅器２７の出力がＬ
になる。
子の電圧が高く、分割抵抗Ｒ７とＲ８により分割された
電圧が基準電圧Ｖrefよりも高いときは演算増幅器２７
の出力がＨを維持し、測定すべき端子の電圧が降下して
きて分割抵抗Ｒ７とＲ８により分割された電圧が基準電
圧Ｖref以下になってくると演算増幅器２７の出力がＬ
になる。
【００８４】電圧検出回路３９において、基準電圧発生
回路２５として本発明の基準電圧発生回路が用いられ
る。本発明の基準電圧発生回路では、基準電圧発生回路
を構成するバンドギャップリファレンス回路の出力の温
度依存性を低減し、基準電圧Ｖrefの温度依存性を低減
しているので、電圧検出回路３９の出力について安定性
を向上させることができる。
回路２５として本発明の基準電圧発生回路が用いられ
る。本発明の基準電圧発生回路では、基準電圧発生回路
を構成するバンドギャップリファレンス回路の出力の温
度依存性を低減し、基準電圧Ｖrefの温度依存性を低減
しているので、電圧検出回路３９の出力について安定性
を向上させることができる。
【００８５】以上、本発明の実施例を説明したが、本発
明はこれに限定されるものではなく、特許請求の範囲に
記載された本発明の範囲内で種々の変更が可能である。
明はこれに限定されるものではなく、特許請求の範囲に
記載された本発明の範囲内で種々の変更が可能である。
【００８６】
【発明の効果】本発明にかかる基準電圧発生回路は、第
１ダイオード、第２ダイオード、演算増幅回路、第２ダ
イオードと演算増幅回路の出力との間に直列に設けられ
た第１抵抗及び第２抵抗、並びに第１ダイオードと演算
増幅回路の出力との間に直列に接続された第３抵抗を備
えたバンドギャップリファレンス回路を備えたものであ
って、第１態様では、バンドギャップリファレンス回路
を構成する第１抵抗、第２抵抗及び第３抵抗を構成する
各抵抗素子は、第１抵抗に流れる負荷電流の温度依存性
がなくなるように抵抗値の温度依存性が制御されている
ようにし、一例として、第１抵抗、第２抵抗及び第３抵
抗を構成する各抵抗素子は第１抵抗の両端にかかる電圧
ΔＶbeの温度依存性と同程度の抵抗値の温度依存性をも
つようにしたので、第１ダイオード及び第２ダイオード
の順方向電圧Ｖbeについて、負荷電流の温度依存性に起
因する温度依存性の線形性の低下を抑制することがで
き、バンドギャップリファレンス回路の出力の温度依存
性を低減することができ、基準電圧の温度依存性が小さ
い基準電圧発生回路を得ることができる。
１ダイオード、第２ダイオード、演算増幅回路、第２ダ
イオードと演算増幅回路の出力との間に直列に設けられ
た第１抵抗及び第２抵抗、並びに第１ダイオードと演算
増幅回路の出力との間に直列に接続された第３抵抗を備
えたバンドギャップリファレンス回路を備えたものであ
って、第１態様では、バンドギャップリファレンス回路
を構成する第１抵抗、第２抵抗及び第３抵抗を構成する
各抵抗素子は、第１抵抗に流れる負荷電流の温度依存性
がなくなるように抵抗値の温度依存性が制御されている
ようにし、一例として、第１抵抗、第２抵抗及び第３抵
抗を構成する各抵抗素子は第１抵抗の両端にかかる電圧
ΔＶbeの温度依存性と同程度の抵抗値の温度依存性をも
つようにしたので、第１ダイオード及び第２ダイオード
の順方向電圧Ｖbeについて、負荷電流の温度依存性に起
因する温度依存性の線形性の低下を抑制することがで
き、バンドギャップリファレンス回路の出力の温度依存
性を低減することができ、基準電圧の温度依存性が小さ
い基準電圧発生回路を得ることができる。
【００８７】本発明にかかる基準電圧発生回路の第２態
様では、第１抵抗、第２抵抗及び第３抵抗を構成する各
抵抗素子は、第１ダイオード及び第２ダイオードの順方
向電圧Ｖbeの温度依存性の線形性が向上するように、抵
抗値の温度依存性が制御されているようにし、一例とし
て、第１抵抗、第２抵抗及び第３抵抗を構成する各抵抗
素子は第１抵抗に流れる負荷電流の温度依存性が正の温
度傾斜をもつように抵抗値の温度依存性が制御されてい
るようにし、さらに、第１抵抗に流れる負荷電流の温度
依存性に正の温度傾斜をもたせる一例として第１抵抗の
両端にかかる電圧ΔＶbeの温度依存性よりも小さい温度
傾斜の抵抗値の温度依存性をもつようにしたので、第１
ダイオード及び第２ダイオードの順方向電圧Ｖbeの温度
依存性の線形性を向上させることができ、バンドギャッ
プリファレンス回路の出力の温度依存性を低減すること
ができ、基準電圧の温度依存性が小さい基準電圧発生回
路を得ることができる。
様では、第１抵抗、第２抵抗及び第３抵抗を構成する各
抵抗素子は、第１ダイオード及び第２ダイオードの順方
向電圧Ｖbeの温度依存性の線形性が向上するように、抵
抗値の温度依存性が制御されているようにし、一例とし
て、第１抵抗、第２抵抗及び第３抵抗を構成する各抵抗
素子は第１抵抗に流れる負荷電流の温度依存性が正の温
度傾斜をもつように抵抗値の温度依存性が制御されてい
るようにし、さらに、第１抵抗に流れる負荷電流の温度
依存性に正の温度傾斜をもたせる一例として第１抵抗の
両端にかかる電圧ΔＶbeの温度依存性よりも小さい温度
傾斜の抵抗値の温度依存性をもつようにしたので、第１
ダイオード及び第２ダイオードの順方向電圧Ｖbeの温度
依存性の線形性を向上させることができ、バンドギャッ
プリファレンス回路の出力の温度依存性を低減すること
ができ、基準電圧の温度依存性が小さい基準電圧発生回
路を得ることができる。
【００８８】本発明にかかる基準電圧発生回路におい
て、第１抵抗、第２抵抗及び第３抵抗を構成する各抵抗
素子として、ポリシリコン抵抗、Ｃｒを含む金属薄膜抵
抗、又はＭＯＳトランジスタのオン抵抗を用いるように
すれば、第１抵抗、第２抵抗及び第３抵抗を構成する各
抵抗素子に必要とされる適当な抵抗値の温度依存性をも
つものを実現できる。
て、第１抵抗、第２抵抗及び第３抵抗を構成する各抵抗
素子として、ポリシリコン抵抗、Ｃｒを含む金属薄膜抵
抗、又はＭＯＳトランジスタのオン抵抗を用いるように
すれば、第１抵抗、第２抵抗及び第３抵抗を構成する各
抵抗素子に必要とされる適当な抵抗値の温度依存性をも
つものを実現できる。
【００８９】本発明にかかる電源装置では、検出すべき
電圧を分割して分割電圧を供給するための分割抵抗と、
基準電圧を供給するための基準電圧源と、分割抵抗から
の分割電圧と基準電圧源からの基準電圧を比較するため
の比較回路を備えたアナログ回路を備え、基準電圧源と
して本発明の基準電圧発生回路を備えているようにした
ので、基準電圧の温度依存性を低減することができ、電
源装置の出力について、基準電圧の温度依存性に起因す
る出力の温度依存性を抑制して安定性を向上させること
ができる。
電圧を分割して分割電圧を供給するための分割抵抗と、
基準電圧を供給するための基準電圧源と、分割抵抗から
の分割電圧と基準電圧源からの基準電圧を比較するため
の比較回路を備えたアナログ回路を備え、基準電圧源と
して本発明の基準電圧発生回路を備えているようにした
ので、基準電圧の温度依存性を低減することができ、電
源装置の出力について、基準電圧の温度依存性に起因す
る出力の温度依存性を抑制して安定性を向上させること
ができる。
【００９０】本発明にかかる基準電圧発生回路の製造方
法の第１局面では、第１抵抗、第２抵抗及び第３抵抗を
構成する各抵抗素子はポリシリコン抵抗からなる本発明
の基準電圧発生回路の第１態様の製造方法において、第
１抵抗、第２抵抗及び第３抵抗を構成する各ポリシリコ
ン抵抗となるポリシリコン膜への不純物導入量を調整し
てシート抵抗を制御することにより、ポリシリコン抵抗
に、第１抵抗に流れる負荷電流の温度依存性がなくなる
程度の抵抗値の温度依存性をもたせるようにし、一例と
して、ポリシリコン抵抗に、第１抵抗の両端にかかる電
圧ΔＶbeの温度依存性と同程度の抵抗値の温度依存性を
もたせるようにしたので、本発明の第１態様の基準電圧
発生回路を製造することができる。
法の第１局面では、第１抵抗、第２抵抗及び第３抵抗を
構成する各抵抗素子はポリシリコン抵抗からなる本発明
の基準電圧発生回路の第１態様の製造方法において、第
１抵抗、第２抵抗及び第３抵抗を構成する各ポリシリコ
ン抵抗となるポリシリコン膜への不純物導入量を調整し
てシート抵抗を制御することにより、ポリシリコン抵抗
に、第１抵抗に流れる負荷電流の温度依存性がなくなる
程度の抵抗値の温度依存性をもたせるようにし、一例と
して、ポリシリコン抵抗に、第１抵抗の両端にかかる電
圧ΔＶbeの温度依存性と同程度の抵抗値の温度依存性を
もたせるようにしたので、本発明の第１態様の基準電圧
発生回路を製造することができる。
【００９１】本発明にかかる基準電圧発生回路の製造方
法の第２局面では、第１抵抗、第２抵抗及び第３抵抗を
構成する各抵抗素子はポリシリコン抵抗からなる本発明
の基準電圧発生回路の第２態様の製造方法において、第
１抵抗、第２抵抗及び第３抵抗を構成する各抵抗素子を
構成する各ポリシリコン抵抗となるポリシリコン膜への
不純物導入量を調整してシート抵抗を制御することによ
り、ポリシリコン抵抗に、第１ダイオード及び第２ダイ
オードの順方向電圧Ｖbeの温度依存性の線形性を向上さ
せる程度の抵抗値の温度依存性をもたせるようにし、一
例として、ポリシリコン抵抗に、第１抵抗に流れる負荷
電流の温度依存性に正の温度傾斜をもたせる程度の抵抗
値の温度依存性をもたせるようにし、さらに、ポリシリ
コン抵抗に、第１抵抗の両端にかかる電圧ΔＶbeの温度
依存性よりも小さい温度傾斜をもつ抵抗値の温度依存性
をもたせるようにしたので、本発明の第２態様の基準電
圧発生回路を製造することができる。
法の第２局面では、第１抵抗、第２抵抗及び第３抵抗を
構成する各抵抗素子はポリシリコン抵抗からなる本発明
の基準電圧発生回路の第２態様の製造方法において、第
１抵抗、第２抵抗及び第３抵抗を構成する各抵抗素子を
構成する各ポリシリコン抵抗となるポリシリコン膜への
不純物導入量を調整してシート抵抗を制御することによ
り、ポリシリコン抵抗に、第１ダイオード及び第２ダイ
オードの順方向電圧Ｖbeの温度依存性の線形性を向上さ
せる程度の抵抗値の温度依存性をもたせるようにし、一
例として、ポリシリコン抵抗に、第１抵抗に流れる負荷
電流の温度依存性に正の温度傾斜をもたせる程度の抵抗
値の温度依存性をもたせるようにし、さらに、ポリシリ
コン抵抗に、第１抵抗の両端にかかる電圧ΔＶbeの温度
依存性よりも小さい温度傾斜をもつ抵抗値の温度依存性
をもたせるようにしたので、本発明の第２態様の基準電
圧発生回路を製造することができる。
【００９２】本発明にかかる基準電圧発生回路の製造方
法の第３局面では、第１抵抗、第２抵抗及び第３抵抗を
構成する各抵抗素子はＭＯＳトランジスタからなり、そ
れらの抵抗値はＭＯＳトランジスタのオン抵抗により決
定される本発明の基準電圧発生回路の第１態様の製造方
法において、第１抵抗、第２抵抗及び第３抵抗を構成す
るＭＯＳトランジスタのしきい値を制御することによ
り、ＭＯＳトランジスタのオン抵抗に、第１抵抗に流れ
る負荷電流の温度依存性がなくなる程度の抵抗値の温度
依存性をもたせるようにし、一例として、ＭＯＳトラン
ジスタのオン抵抗に、第１抵抗の両端にかかる電圧ΔＶ
beの温度依存性と同程度の抵抗値の温度依存性をもたせ
るようにしたので、本発明の第１態様の基準電圧発生回
路を製造することができる。
法の第３局面では、第１抵抗、第２抵抗及び第３抵抗を
構成する各抵抗素子はＭＯＳトランジスタからなり、そ
れらの抵抗値はＭＯＳトランジスタのオン抵抗により決
定される本発明の基準電圧発生回路の第１態様の製造方
法において、第１抵抗、第２抵抗及び第３抵抗を構成す
るＭＯＳトランジスタのしきい値を制御することによ
り、ＭＯＳトランジスタのオン抵抗に、第１抵抗に流れ
る負荷電流の温度依存性がなくなる程度の抵抗値の温度
依存性をもたせるようにし、一例として、ＭＯＳトラン
ジスタのオン抵抗に、第１抵抗の両端にかかる電圧ΔＶ
beの温度依存性と同程度の抵抗値の温度依存性をもたせ
るようにしたので、本発明の第１態様の基準電圧発生回
路を製造することができる。
【００９３】本発明にかかる基準電圧発生回路の製造方
法の第４局面では、第１抵抗、第２抵抗及び第３抵抗を
構成する各抵抗素子はＭＯＳトランジスタからなり、そ
れらの抵抗値は上記ＭＯＳトランジスタのオン抵抗によ
り決定される本発明の基準電圧発生回路の第２態様の製
造方法において、第１抵抗、第２抵抗及び第３抵抗を構
成するＭＯＳトランジスタのしきい値を制御することに
より、ＭＯＳトランジスタのオン抵抗に、第１ダイオー
ド及び第２ダイオードの順方向電圧Ｖbeの温度依存性の
線形性を向上させる程度の抵抗値の温度依存性をもたせ
るようにし、一例として、ＭＯＳトランジスタのオン抵
抗に、第１抵抗に流れる負荷電流の温度依存性に正の温
度傾斜をもたせる程度の抵抗値の温度依存性をもたせる
ようにし、さらに、ＭＯＳトランジスタのオン抵抗に、
第１抵抗の両端にかかる電圧ΔＶbeの温度依存性よりも
小さい温度傾斜をもつ抵抗値の温度依存性をもたせるよ
うにしたので、本発明の第２態様の基準電圧発生回路を
製造することができる。
法の第４局面では、第１抵抗、第２抵抗及び第３抵抗を
構成する各抵抗素子はＭＯＳトランジスタからなり、そ
れらの抵抗値は上記ＭＯＳトランジスタのオン抵抗によ
り決定される本発明の基準電圧発生回路の第２態様の製
造方法において、第１抵抗、第２抵抗及び第３抵抗を構
成するＭＯＳトランジスタのしきい値を制御することに
より、ＭＯＳトランジスタのオン抵抗に、第１ダイオー
ド及び第２ダイオードの順方向電圧Ｖbeの温度依存性の
線形性を向上させる程度の抵抗値の温度依存性をもたせ
るようにし、一例として、ＭＯＳトランジスタのオン抵
抗に、第１抵抗に流れる負荷電流の温度依存性に正の温
度傾斜をもたせる程度の抵抗値の温度依存性をもたせる
ようにし、さらに、ＭＯＳトランジスタのオン抵抗に、
第１抵抗の両端にかかる電圧ΔＶbeの温度依存性よりも
小さい温度傾斜をもつ抵抗値の温度依存性をもたせるよ
うにしたので、本発明の第２態様の基準電圧発生回路を
製造することができる。
【００９４】
【図１】本発明の基準電圧発生回路の一実施例を示す回
路図である。
路図である。
【図２】実施例１の基準電圧発生回路の温度依存性を表
すグラフである。
すグラフである。
【図３】ポリシリコン抵抗の温度係数とシート抵抗の関
係を表すグラフである。
係を表すグラフである。
【図４】本発明の基準電圧発生回路の他の実施例を示す
回路図である。
回路図である。
【図５】デプレッション型ｎチャネルＭＯＳトランジス
タのオン抵抗の温度依存性（ｐｐｍ／℃）としきい値
（Ｖ）の関係を表すグラフである。
タのオン抵抗の温度依存性（ｐｐｍ／℃）としきい値
（Ｖ）の関係を表すグラフである。
【図６】本発明の基準電圧発生回路を備えた電源装置の
一実施例を示す回路図である。
一実施例を示す回路図である。
【図７】本発明の基準電圧発生回路を備えた電源装置の
他の実施例を示す回路図である。
他の実施例を示す回路図である。
【図８】従来型の基準電圧発生回路を示す回路図であ
る。
る。
【図９】バイポーラトランジスタの順方向電圧Ｖbeの温
度依存性を表すグラフである。
度依存性を表すグラフである。
【図１０】バイポーラトランジスタのＶｔの温度依存性
を表すグラフである。
を表すグラフである。
１ オペアンプ
３，５ 接続点
Ｑ１ 第１ダイオード
Ｑ２ 第２バイポーラトランジスタ
Ｒ１ 第１抵抗
Ｒ２ 第２抵抗
Ｒ３ 第３抵抗
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０３Ｆ 1/30 ５Ｊ５００
Ｆターム(参考） 5B015 JJ41 KB65 QQ04
5F038 AR07 AR10 AR22 AR28 AR30
AV04 AV05 AV06 BB01 BB04
BB05 BB07 BB08 DF06 EZ20
5H420 NA23 NB02 NB16 NB22 NB25
NC14 NC17 NE23
5H430 BB01 BB05 BB09 BB11 EE04
FF02 FF13 GG04 HH03
5J090 AA01 AA58 CA02 CN02 FA00
FA07 FN05 HA02 HA10 HA18
HA25 KA00 KA01 KA11 MA11
TA02 TA04
5J500 AA01 AA58 AC02 AF00 AF07
AH02 AH10 AH18 AH25 AK00
AK01 AK11 AM11 AT02 AT04
NC02 NF05
Claims (20)
- 【請求項１】 第１ダイオード、第２ダイオード、演算
増幅回路、前記第２ダイオードと前記演算増幅回路の出
力との間に直列に設けられた第１抵抗及び第２抵抗、並
びに前記第１ダイオードと前記演算増幅回路の出力との
間に直列に接続された第３抵抗を備え、前記演算増幅回
路の第１入力端子に前記第１抵抗と前記第２抵抗の接続
点における第２電圧が入力され、第２入力端子に前記第
１ダイオードと前記第３抵抗の接続点における第１電圧
が入力されるバンドギャップリファレンス回路を備えた
基準電圧発生回路において、 前記第１抵抗、前記第２抵抗及び前記第３抵抗を構成す
る各抵抗素子は、前記第１抵抗に流れる負荷電流の温度
依存性がなくなるように抵抗値の温度依存性が制御され
ていることを特徴とする基準電圧発生回路。 - 【請求項２】 前記第１抵抗、前記第２抵抗及び前記第
３抵抗を構成する各抵抗素子は、前記第１抵抗の両端に
かかる電圧ΔＶbeの温度依存性と同程度の抵抗値の温度
依存性をもつ請求項１に記載の基準電圧発生回路。 - 【請求項３】 第１ダイオード、第２ダイオード、演算
増幅回路、前記第２ダイオードと前記演算増幅回路の出
力との間に直列に設けられた第１抵抗及び第２抵抗、並
びに前記第１ダイオードと前記演算増幅回路の出力との
間に直列に接続された第３抵抗を備え、前記演算増幅回
路の第１入力端子に前記第１抵抗と前記第２抵抗の接続
点における第２電圧が入力され、第２入力端子に前記第
１ダイオードと前記第３抵抗の接続点における第１電圧
が入力されるバンドギャップリファレンス回路を備えた
基準電圧発生回路において、 前記第１抵抗、前記第２抵抗及び前記第３抵抗を構成す
る各抵抗素子は、前記第１ダイオード及び前記第２ダイ
オードの順方向電圧Ｖbeの温度依存性の線形性が向上す
るように、抵抗値の温度依存性が制御されていることを
特徴とする基準電圧発生回路。 - 【請求項４】 前記第１抵抗、前記第２抵抗及び前記第
３抵抗を構成する各抵抗素子は、前記第１抵抗に流れる
負荷電流の温度依存性が正の温度傾斜をもつように、抵
抗値の温度依存性が制御されている請求項３に記載の基
準電圧発生回路。 - 【請求項５】 前記第１抵抗、前記第２抵抗及び前記第
３抵抗を構成する各抵抗素子は、前記第１抵抗の両端に
かかる電圧ΔＶbeの温度依存性よりも小さい温度傾斜の
抵抗値の温度依存性をもつ請求項４に記載の基準電圧発
生回路。 - 【請求項６】 前記第１抵抗、前記第２抵抗及び前記第
３抵抗を構成する各抵抗素子はポリシリコン抵抗からな
る請求項１から５のいずれかに記載の基準電圧発生回
路。 - 【請求項７】 前記第１抵抗、前記第２抵抗及び前記第
３抵抗を構成する各抵抗素子はＣｒを含む金属薄膜抵抗
からなる請求項１から５のいずれかに記載の基準電圧発
生回路。 - 【請求項８】 前記第１抵抗、前記第２抵抗及び前記第
３抵抗を構成する各抵抗素子はＭＯＳトランジスタから
なり、それらの抵抗値は前記ＭＯＳトランジスタのオン
抵抗により決定される請求項１から５のいずれかに記載
の基準電圧発生回路。 - 【請求項９】 前記ＭＯＳトランジスタはデプレッショ
ン型である請求項８に記載の基準電圧発生回路。 - 【請求項１０】 検出すべき電圧を分割して分割電圧を
供給するための分割抵抗と、基準電圧を供給するための
基準電圧源と、前記分割抵抗からの分割電圧と前記基準
電圧源からの基準電圧を比較するための比較回路を備え
たアナログ回路を備え、前記基準電圧源として請求項１
から９のいずれかに記載の基準電圧発生回路を備えてい
ることを特徴とする電源装置。 - 【請求項１１】 第１ダイオード、第２ダイオード、演
算増幅回路、前記第２ダイオードと前記演算増幅回路の
出力との間に直列に設けられた第１抵抗及び第２抵抗、
並びに前記第１ダイオードと前記演算増幅回路の出力と
の間に直列に接続された第３抵抗を備え、前記第１抵
抗、前記第２抵抗及び前記第３抵抗を構成する各抵抗素
子はポリシリコン抵抗からなり、前記演算増幅回路の第
１入力端子に前記第１抵抗と前記第２抵抗の接続点にお
ける第２電圧が入力され、第２入力端子に前記第１ダイ
オードと前記第３抵抗の接続点における第１電圧が入力
されるバンドギャップリファレンス回路を備えた基準電
圧発生回路の製造方法において、 前記第１抵抗、前記第２抵抗及び前記第３抵抗を構成す
る各ポリシリコン抵抗となるポリシリコン膜への不純物
導入量を調整してシート抵抗を制御することにより、前
記ポリシリコン抵抗に、前記第１抵抗に流れる負荷電流
の温度依存性がなくなる程度の抵抗値の温度依存性をも
たせることを特徴とする基準電圧発生回路の製造方法。 - 【請求項１２】 前記ポリシリコン抵抗に、前記第１抵
抗の両端にかかる電圧ΔＶbeの温度依存性と同程度の抵
抗値の温度依存性をもたせる請求項１１に記載の基準電
圧発生回路の製造方法。 - 【請求項１３】 第１ダイオード、第２ダイオード、演
算増幅回路、前記第２ダイオードと前記演算増幅回路の
出力との間に直列に設けられた第１抵抗及び第２抵抗、
並びに前記第１ダイオードと前記演算増幅回路の出力と
の間に直列に接続された第３抵抗を備え、前記第１抵
抗、前記第２抵抗及び前記第３抵抗を構成する各抵抗素
子はポリシリコン抵抗からなり、前記演算増幅回路の第
１入力端子に前記第１抵抗と前記第２抵抗の接続点にお
ける第２電圧が入力され、第２入力端子に前記第１ダイ
オードと前記第３抵抗の接続点における第１電圧が入力
されるバンドギャップリファレンス回路を備えた基準電
圧発生回路の製造方法において、 前記第１抵抗、前記第２抵抗及び前記第３抵抗を構成す
る各抵抗素子を構成する各ポリシリコン抵抗となるポリ
シリコン膜への不純物導入量を調整してシート抵抗を制
御することにより、前記ポリシリコン抵抗に、前記第１
ダイオード及び前記第２ダイオードの順方向電圧Ｖbeの
温度依存性の線形性を向上させる程度の抵抗値の温度依
存性をもたせることを特徴とする基準電圧発生回路の製
造方法。 - 【請求項１４】 前記ポリシリコン抵抗に、前記第１抵
抗に流れる負荷電流の温度依存性に正の温度傾斜をもた
せる程度の抵抗値の温度依存性をもたせる請求項１３に
記載の基準電圧発生回路の製造方法。 - 【請求項１５】 前記ポリシリコン抵抗に、前記第１抵
抗の両端にかかる電圧ΔＶbeの温度依存性よりも小さい
温度傾斜をもつ抵抗値の温度依存性をもたせる請求項１
４に記載の基準電圧発生回路の製造方法。 - 【請求項１６】 第１ダイオード、第２ダイオード、演
算増幅回路、前記第２ダイオードと前記演算増幅回路の
出力との間に直列に設けられた第１抵抗及び第２抵抗、
並びに前記第１ダイオードと前記演算増幅回路の出力と
の間に直列に接続された第３抵抗を備え、前記第１抵
抗、前記第２抵抗及び前記第３抵抗を構成する各抵抗素
子はＭＯＳトランジスタからなり、それらの抵抗値は前
記ＭＯＳトランジスタのオン抵抗により決定され、前記
演算増幅回路の第１入力端子に前記第１抵抗と前記第２
抵抗の接続点における第２電圧が入力され、第２入力端
子に前記第１ダイオードと前記第３抵抗の接続点におけ
る第１電圧が入力されるバンドギャップリファレンス回
路を備えた基準電圧発生回路の製造方法において、 前記第１抵抗、前記第２抵抗及び前記第３抵抗を構成す
る前記ＭＯＳトランジスタのしきい値を制御することに
より、前記ＭＯＳトランジスタのオン抵抗に、前記第１
抵抗に流れる負荷電流の温度依存性がなくなる程度の抵
抗値の温度依存性をもたせることを特徴とする基準電圧
発生回路の製造方法。 - 【請求項１７】 前記ＭＯＳトランジスタのオン抵抗
に、前記第１抵抗の両端にかかる電圧ΔＶbeの温度依存
性と同程度の抵抗値の温度依存性をもたせる請求項１６
に記載の基準電圧発生回路の製造方法。 - 【請求項１８】 第１ダイオード、第２ダイオード、演
算増幅回路、前記第２ダイオードと前記演算増幅回路の
出力との間に直列に設けられた第１抵抗及び第２抵抗、
並びに前記第１ダイオードと前記演算増幅回路の出力と
の間に直列に接続された第３抵抗を備え、前記第１抵
抗、前記第２抵抗及び前記第３抵抗を構成する各抵抗素
子はＭＯＳトランジスタからなり、それらの抵抗値は前
記ＭＯＳトランジスタのオン抵抗により決定され、前記
演算増幅回路の第１入力端子に前記第１抵抗と前記第２
抵抗の接続点における第２電圧が入力され、第２入力端
子に前記第１ダイオードと前記第３抵抗の接続点におけ
る第１電圧が入力されるバンドギャップリファレンス回
路を備えた基準電圧発生回路の製造方法において、 前記第１抵抗、前記第２抵抗及び前記第３抵抗を構成す
る前記ＭＯＳトランジスタのしきい値を制御することに
より、前記ＭＯＳトランジスタのオン抵抗に、前記第１
ダイオード及び前記第２ダイオードの順方向電圧Ｖbeの
温度依存性の線形性を向上させる程度の抵抗値の温度依
存性をもたせることを特徴とする基準電圧発生回路の製
造方法。 - 【請求項１９】 前記ＭＯＳトランジスタのオン抵抗
に、前記第１抵抗に流れる負荷電流の温度依存性に正の
温度傾斜をもたせる程度の抵抗値の温度依存性をもたせ
る請求項１８に記載の基準電圧発生回路の製造方法。 - 【請求項２０】 前記ＭＯＳトランジスタのオン抵抗
に、前記第１抵抗の両端にかかる電圧ΔＶbeの温度依存
性よりも小さい温度傾斜をもつ抵抗値の温度依存性をも
たせる請求項１９に記載の基準電圧発生回路の製造方
法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002051223A JP2003258105A (ja) | 2002-02-27 | 2002-02-27 | 基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置 |
| KR1020067013379A KR100647510B1 (ko) | 2002-02-27 | 2003-02-26 | 기준 전압 발생 회로와 그 제조 방법 및 그것을 이용한전원 장치 |
| US10/492,418 US6937001B2 (en) | 2002-02-27 | 2003-02-26 | Circuit for generating a reference voltage having low temperature dependency |
| KR1020047008008A KR100641668B1 (ko) | 2002-02-27 | 2003-02-26 | 기준 전압 발생 회로와 그 제조 방법 및 그것을 이용한전원 장치 |
| CNB038016540A CN1321458C (zh) | 2002-02-27 | 2003-02-26 | 用于产生具有低温度相关性的基准电压的电路 |
| PCT/JP2003/002152 WO2003073508A1 (en) | 2002-02-27 | 2003-02-26 | Circuit for generating a reference voltage having low temperature dependency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002051223A JP2003258105A (ja) | 2002-02-27 | 2002-02-27 | 基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008182876A Division JP2008251055A (ja) | 2008-07-14 | 2008-07-14 | 基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003258105A true JP2003258105A (ja) | 2003-09-12 |
Family
ID=27764301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002051223A Pending JP2003258105A (ja) | 2002-02-27 | 2002-02-27 | 基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6937001B2 (ja) |
| JP (1) | JP2003258105A (ja) |
| KR (2) | KR100641668B1 (ja) |
| CN (1) | CN1321458C (ja) |
| WO (1) | WO2003073508A1 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005317948A (ja) * | 2004-03-30 | 2005-11-10 | Ricoh Co Ltd | 基準電圧発生回路 |
| JP2007052718A (ja) * | 2005-08-19 | 2007-03-01 | Fujitsu Ltd | バンドギャップ回路 |
| JP2009116748A (ja) * | 2007-11-08 | 2009-05-28 | Panasonic Corp | 定電圧回路 |
| JP2009176111A (ja) * | 2008-01-25 | 2009-08-06 | Elpida Memory Inc | バンドギャップ基準電源回路 |
| JP2010152510A (ja) * | 2008-12-24 | 2010-07-08 | Seiko Instruments Inc | 基準電圧回路 |
| JP2010198092A (ja) * | 2009-02-23 | 2010-09-09 | Seiko Instruments Inc | 定電流回路 |
| JP2011023944A (ja) * | 2009-07-15 | 2011-02-03 | Ricoh Co Ltd | 温度補償回路及びそれを用いた水晶発振回路 |
| JP2012083851A (ja) * | 2010-10-07 | 2012-04-26 | Denso Corp | 半導体装置、及び、その製造方法 |
| CN103677037A (zh) * | 2012-09-11 | 2014-03-26 | 意法半导体研发（上海）有限公司 | 用于生成带隙基准电压的电路和方法 |
| TWI464556B (zh) * | 2008-09-22 | 2014-12-11 | Seiko Instr Inc | 帶隙基準電壓電路 |
| US11709519B2 (en) | 2020-08-21 | 2023-07-25 | Ablic Inc. | Reference voltage circuit |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4301760B2 (ja) * | 2002-02-26 | 2009-07-22 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP2005122277A (ja) * | 2003-10-14 | 2005-05-12 | Denso Corp | バンドギャップ定電圧回路 |
| US7023244B2 (en) * | 2004-06-24 | 2006-04-04 | Faraday Technology Corp. | Voltage detection circuit |
| US7161340B2 (en) * | 2004-07-12 | 2007-01-09 | Realtek Semiconductor Corp. | Method and apparatus for generating N-order compensated temperature independent reference voltage |
| US7116158B2 (en) * | 2004-10-05 | 2006-10-03 | Texas Instruments Incorporated | Bandgap reference circuit for ultra-low current applications |
| TW200632611A (en) * | 2005-03-08 | 2006-09-16 | Sanyo Electric Co | Reference voltage generation circuit, and reference current generation circuit |
| US7148672B1 (en) * | 2005-03-16 | 2006-12-12 | Zilog, Inc. | Low-voltage bandgap reference circuit with startup control |
| JP2006262348A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 半導体回路 |
| JP4878181B2 (ja) * | 2006-03-06 | 2012-02-15 | 株式会社リコー | 電流検出回路および該電流検出回路を利用した電流モードｄｃ−ｄｃコンバータ |
| US7944000B2 (en) * | 2006-06-12 | 2011-05-17 | Ricoh Company, Ltd. | Semiconductor resistor, method of manufacturing the same, and current generating device using the same |
| JP5226248B2 (ja) * | 2006-08-02 | 2013-07-03 | ルネサスエレクトロニクス株式会社 | 温度検出回路及び半導体装置 |
| CN100428104C (zh) * | 2006-11-03 | 2008-10-22 | 清华大学 | 多点曲率补偿的带隙基准电压源 |
| KR100776160B1 (ko) * | 2006-12-27 | 2007-11-12 | 동부일렉트로닉스 주식회사 | 밴드갭 기준전압 생성장치 |
| KR101358930B1 (ko) * | 2007-07-23 | 2014-02-05 | 삼성전자주식회사 | 전압 디바이더 및 이를 포함하는 내부 전원 전압 발생 회로 |
| US8149047B2 (en) * | 2008-03-20 | 2012-04-03 | Mediatek Inc. | Bandgap reference circuit with low operating voltage |
| CN101923366B (zh) * | 2009-06-17 | 2012-10-03 | 中国科学院微电子研究所 | 带熔丝校准的cmos带隙基准电压源 |
| CN101697086B (zh) * | 2009-10-26 | 2011-12-28 | 北京交通大学 | 一种采用电阻温度补偿的亚阈基准源 |
| US8446140B2 (en) * | 2009-11-30 | 2013-05-21 | Intersil Americas Inc. | Circuits and methods to produce a bandgap voltage with low-drift |
| JP2011150526A (ja) * | 2010-01-21 | 2011-08-04 | Renesas Electronics Corp | 基準電圧発生回路及びそれを用いた集積回路 |
| CN102289242A (zh) * | 2011-02-23 | 2011-12-21 | 李仲秋 | Npn型晶体管基准电压产生电路 |
| US8264214B1 (en) * | 2011-03-18 | 2012-09-11 | Altera Corporation | Very low voltage reference circuit |
| KR101865929B1 (ko) * | 2011-11-14 | 2018-06-11 | 엘지디스플레이 주식회사 | 유기발광 표시장치의 기준전압 발생부 및 전원부 |
| CN102707760A (zh) * | 2012-06-26 | 2012-10-03 | 天津大学 | 实现带隙基准电路低温漂的装置 |
| CN103677031B (zh) * | 2013-05-31 | 2015-01-28 | 国家电网公司 | 一种提供零温度系数电压和电流的方法及电路 |
| CN103399612B (zh) * | 2013-07-16 | 2015-04-15 | 江苏芯创意电子科技有限公司 | 无电阻的带隙基准源 |
| TW201506577A (zh) * | 2013-08-14 | 2015-02-16 | Ili Technology Corp | 能隙參考電壓電路與其電子裝置 |
| KR102146871B1 (ko) * | 2014-02-10 | 2020-08-21 | 에스케이하이닉스 주식회사 | 다이오드 연결형 바이폴라 접합 트랜지스터 및 이를 이용한 전자회로 |
| CN104821552B (zh) * | 2014-10-20 | 2018-04-27 | 矽力杰半导体技术(杭州)有限公司 | 过温保护方法、电路以及带该电路的线性驱动电路 |
| JP2016092178A (ja) | 2014-11-04 | 2016-05-23 | 株式会社リコー | 固体撮像素子 |
| JP2016092348A (ja) | 2014-11-11 | 2016-05-23 | 株式会社リコー | 半導体デバイス及びその製造方法、撮像装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4250445A (en) * | 1979-01-17 | 1981-02-10 | Analog Devices, Incorporated | Band-gap voltage reference with curvature correction |
| US4603291A (en) * | 1984-06-26 | 1986-07-29 | Linear Technology Corporation | Nonlinearity correction circuit for bandgap reference |
| US4622512A (en) * | 1985-02-11 | 1986-11-11 | Analog Devices, Inc. | Band-gap reference circuit for use with CMOS IC chips |
| US5625278A (en) * | 1993-06-02 | 1997-04-29 | Texas Instruments Incorporated | Ultra-low drop-out monolithic voltage regulator |
| JP2540753B2 (ja) * | 1993-09-01 | 1996-10-09 | 日本電気株式会社 | 過熱検出回路 |
| GB9417267D0 (en) * | 1994-08-26 | 1994-10-19 | Inmos Ltd | Current generator circuit |
| JPH11121694A (ja) * | 1997-10-14 | 1999-04-30 | Toshiba Corp | 基準電圧発生回路およびその調整方法 |
| JP3508831B2 (ja) | 1999-02-15 | 2004-03-22 | 横河電機株式会社 | 基準電圧発生回路 |
| US6218822B1 (en) * | 1999-10-13 | 2001-04-17 | National Semiconductor Corporation | CMOS voltage reference with post-assembly curvature trim |
| US6323628B1 (en) * | 2000-06-30 | 2001-11-27 | International Business Machines Corporation | Voltage regulator |
| US6504350B2 (en) * | 2001-05-02 | 2003-01-07 | Agere Systems Inc. | Adaptive power supply arrangement |
-
2002
- 2002-02-27 JP JP2002051223A patent/JP2003258105A/ja active Pending
-
2003
- 2003-02-26 CN CNB038016540A patent/CN1321458C/zh not_active Expired - Fee Related
- 2003-02-26 US US10/492,418 patent/US6937001B2/en not_active Expired - Fee Related
- 2003-02-26 KR KR1020047008008A patent/KR100641668B1/ko not_active IP Right Cessation
- 2003-02-26 WO PCT/JP2003/002152 patent/WO2003073508A1/en active Application Filing
- 2003-02-26 KR KR1020067013379A patent/KR100647510B1/ko not_active IP Right Cessation
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005317948A (ja) * | 2004-03-30 | 2005-11-10 | Ricoh Co Ltd | 基準電圧発生回路 |
| JP2007052718A (ja) * | 2005-08-19 | 2007-03-01 | Fujitsu Ltd | バンドギャップ回路 |
| JP4681983B2 (ja) * | 2005-08-19 | 2011-05-11 | 富士通セミコンダクター株式会社 | バンドギャップ回路 |
| JP2009116748A (ja) * | 2007-11-08 | 2009-05-28 | Panasonic Corp | 定電圧回路 |
| JP2009176111A (ja) * | 2008-01-25 | 2009-08-06 | Elpida Memory Inc | バンドギャップ基準電源回路 |
| TWI464556B (zh) * | 2008-09-22 | 2014-12-11 | Seiko Instr Inc | 帶隙基準電壓電路 |
| JP2010152510A (ja) * | 2008-12-24 | 2010-07-08 | Seiko Instruments Inc | 基準電圧回路 |
| JP2010198092A (ja) * | 2009-02-23 | 2010-09-09 | Seiko Instruments Inc | 定電流回路 |
| JP2011023944A (ja) * | 2009-07-15 | 2011-02-03 | Ricoh Co Ltd | 温度補償回路及びそれを用いた水晶発振回路 |
| JP2012083851A (ja) * | 2010-10-07 | 2012-04-26 | Denso Corp | 半導体装置、及び、その製造方法 |
| CN103677037A (zh) * | 2012-09-11 | 2014-03-26 | 意法半导体研发（上海）有限公司 | 用于生成带隙基准电压的电路和方法 |
| US11709519B2 (en) | 2020-08-21 | 2023-07-25 | Ablic Inc. | Reference voltage circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US6937001B2 (en) | 2005-08-30 |
| KR100647510B1 (ko) | 2006-11-23 |
| KR20060086456A (ko) | 2006-07-31 |
| US20050040803A1 (en) | 2005-02-24 |
| CN1321458C (zh) | 2007-06-13 |
| KR20040077662A (ko) | 2004-09-06 |
| KR100641668B1 (ko) | 2006-11-03 |
| WO2003073508A1 (en) | 2003-09-04 |
| CN1596474A (zh) | 2005-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003258105A (ja) | 基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置 | |
| US7622906B2 (en) | Reference voltage generation circuit responsive to ambient temperature | |
| JP4380812B2 (ja) | バンドギャップ基準電圧を発生する方法 | |
| US7750728B2 (en) | Reference voltage circuit | |
| US7253599B2 (en) | Bandgap reference circuit | |
| US8629712B2 (en) | Operational amplifier | |
| US6992533B2 (en) | Temperature-stabilized oscillator circuit | |
| US20060197581A1 (en) | Temperature detecting circuit | |
| US20030205993A1 (en) | Voltage generating circuit and reference voltage source circuit employing field effect transistors | |
| JP2000330658A (ja) | 電流源および電流の発生方法 | |
| JP2006519433A (ja) | バンドギャップ基準電圧回路および温度曲率補正された基準電圧の生成方法 | |
| TWI694321B (zh) | 提供可調恆定電流之電流電路 | |
| US20100054302A1 (en) | Two-terminal semiconductor sensor device | |
| KR20120080567A (ko) | 보상된 밴드갭 | |
| CN108628382B (zh) | 低电压带隙参考电路 | |
| CN210270647U (zh) | 一种基于温度补偿的基准电流源电路和芯片 | |
| US9304528B2 (en) | Reference voltage generator with op-amp buffer | |
| US20080164937A1 (en) | Band gap reference circuit which performs trimming using additional resistor | |
| US20070069709A1 (en) | Band gap reference voltage generator for low power | |
| JP2008251055A (ja) | 基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置 | |
| US5780921A (en) | Bipolar transistor constant voltage source circuit | |
| US6583611B2 (en) | Circuit generator of a voltage signal which is independent of temperature and has low sensitivity to variations in process parameters | |
| US8203324B2 (en) | Low voltage bandgap voltage reference circuit | |
| US20050046406A1 (en) | Process insensitive voltage reference | |
| CN112015226B (zh) | 一种宽电源电压范围的高精度电压基准源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080714 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080826 |