JPS61202426A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61202426A
JPS61202426A JP60043121A JP4312185A JPS61202426A JP S61202426 A JPS61202426 A JP S61202426A JP 60043121 A JP60043121 A JP 60043121A JP 4312185 A JP4312185 A JP 4312185A JP S61202426 A JPS61202426 A JP S61202426A
Authority
JP
Japan
Prior art keywords
wafer
implanted
ions
ion
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60043121A
Other languages
English (en)
Other versions
JPH0571128B2 (ja
Inventor
Haruhide Fuse
玄秀 布施
Takashi Osone
隆志 大曽根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60043121A priority Critical patent/JPS61202426A/ja
Publication of JPS61202426A publication Critical patent/JPS61202426A/ja
Priority to US07/191,788 priority patent/US4918027A/en
Priority to US07/467,544 priority patent/US5057444A/en
Publication of JPH0571128B2 publication Critical patent/JPH0571128B2/ja
Priority to US08/136,241 priority patent/USRE37228E1/en
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法、特に半導体装置のチャ
ンネルストッパーへのイオン注入に関するものである。
従来の技術 従来半導体装置の製造において、高密度化に伴ない素子
分離領域を小さくする為に埋め込み分離法が提案されて
いる。この従来技術の１例を第４図により説明する。
Ｓｉ基板１に酸化膜２を形成し分離領域をエツチング除
去後、ＫＯＨ等のアルカリエッチ液でテーパー状にエツ
チングを行なう。面方位の関係から約６ＣＰの側面傾斜
をもつ。この上からポロンイオンビーム３によってイオ
ン注入を施してチャンネルストップ領域４を形成し、溝
の上部すなわちＳｉ基板１の肩部のボロン原子濃度をあ
げ、後につくりあげるＭＯ３素子のサブスレショールド
電波特性の改善をはかっている。第５図に示すものはＳ
ｉエツチングされた底面のみにボロンイオンが注入され
てチャンネルストップ領域４′が形成され、Ｓｉのエツ
チングされた側面へはイオン注入されず、ボロンイオン
濃度は、基板濃度のままである。
発明が解決しようとする問題点 したがって、第３図に示すものの場合、ボロンイオン注
入後の酸化工程等で、ボロンが吸い出され表面濃度低下
等が生じ領域１′に形成されるＭＯＳ素子のＶ、がチャ
ンネルのエツジで低下してしまう。このため、第６図に
示すＭＯＳ　）ランジスタのサブスレショルド電流に人
のようなハング現象があられれてしまう。第４図に示す
ように、分離溝の側面にもボロンイオン注入されたＭＯ
ＳトランジスタではＢに示す形となり、異常な特性が生
じない、このように第３図のごとく微細な垂直に近い溝
形状をもつ分離溝を形成する場合には、その側面にチャ
ンネルストップ領域４が形成できない為、ハング電流が
生じる。また第５図において、角度θで注入した場合、
ある側面にもチャンネルストップ領域が形成されるが、
必ず、反対全白いた側面には形成されない為、やはりハ
ングカレントが生じてしまう。
また、第７図に示すようにボロンイオンビーム３に対し
てウェハー１を角度θ傾けてその平面において回転を加
えることにより、すべての溝側面に均一にイオンを注入
することが可能である。
１ｏはウェハー１の回転軸を示す。しかし現在のイオン
注入装置は、基板を冷却しながら注入するため回転機構
を加えることは困難であり、注入の精度を著しく劣化さ
せる可能性があり、装置も複雑にならざるをえない。
本発明においては、従来の装置を大幅な変更することな
く分離溝側面にボロンイオンを均一に導入することがで
きる方法全提供することを目的とする。
問題点を解決する為の手段 本発明では、ｎチャンネルＭＯ３のチャンネル側面にイ
オンビームが入るようにウェハーの位置を固定し注入し
た後に、ウェハを回転しさらに他の向きのチャンネル側
面にイオンビームが入るようにし、すべてのチャンネル
の側面に、はぼ均一にイオンが注入されるように複数回
１回転と注入を組み合わせることにより、ハンプの生じ
ないトランジスタを形成することを可能とする。
作　　用 本発明は上記方法により、従来の装置を大幅に変更する
ことなしで、ハング電流を低減することができる。
実施例 Ｐ型（１ｏＯ）方位のウェハーに、分離部分をカリード
カップリング型のプラズマエツチング装置によって約０
．６μｍ深さの溝又は凹部１６を堀り、ウェハーをビー
ムに垂直な面から８°傾けたところにウェハーを固定し
、ボロンイオンを１０８ＫｅＶで、０．２〜２Ｘ１０ｍ
　　イオン打ち込みを行なった後ウェハーを９００回転
させ、再び同条件のイオン打ち込みを行なった。この後
さらにウェハーを９０°回転させてイオン注入し、合計
４回の注入を、１回につき９００ウヱハーを回転して注
入を行なった。
この方法について第１図の模式図に従がって詳細に説明
を加える。第１図において（、）は、ウェハー１を上か
らみたところであシ下端にウェハー１のフラット部が存
在する。そして第２図（＆）が第１図（＆）のＡ−Ａ’
断面であり４つの９００に接する断面の１つに注入部６
が形成される。次に第１図０））に示すように、ウェハ
ー１を９００回転した状態で角度をつけてイオン３を打
ち込むことにより注入部７を形成できる。第１図（ｃ）
でさらに９ｏ０　ウェハー１を回転して角度をつけた注
入を施すことによって次の側面への注入を行ない注入部
８を形成する。最後に第１図（ｄ）のようにさらに９０
’ウエハー１を回転し角度をつけたイオン打ち込みを行
なうことにより注入部９を形成し、すべての側面ヘポロ
ンイオンの注入を行々うことかできる。このようにして
試料作成を行なった。比較のため、ウェハーを全く傾け
ることなく、イオンビームと完全に垂直に試料表面を設
置した状態で１０８　ＫｅＶ。
２ｘ１０　ｃｒｎ　のボロン注入を行なった試料、つま
り分離の側面の壁に全くイオンが打ち込まれていない試
料を準備した。
以上の方法により作成されたそれぞれの試料に１、分離
溝中に堆積酸化膜を埋め込み、基板の所定部にそれぞれ
ｎチャンネルのＭＯＳ）ランジスタを形成した。チャン
ネル幅２μｍ、チャンネル長５μｍの試料のゲート電圧
ＶＧ対すプスレショールド電流よりの特性を第３図に示
す。
１１はウェハーを傾けないでイオン注入したものの曲線
、１２．１３はウェハーを傾けてイオン注入した本実施
例方法によるものの曲線で、１２は傾斜角８°で注入量
０．１×１０　ｃｒｎ　の場合、１３は傾斜角８°で注
入量０゜２５〜２ｘ１ｏ１３ｃｒＩｖ２の場合を示して
いる。基板電圧は一１ｖとしてハング特性を強調してい
る。図かられかるように、ハング特性が注入量２．５×
１ｏ１２ｃｒｎ−２以上で消滅している。
なお実施例では、４回、各９０°回転であったが、最低
２同各１８００回転でも十分にその効果はあムさらには
ダイナミックＲＡＭのセルキャパシタの溝堀りタイプの
ものについてもこの方法を用いることにより溝中すべて
の壁面にまで不純物を導入することができることは言う
までもない。
発明の効果 以上のように、本発明方法を用いることにより従来の装
置を大幅に構成変更することなしで、ハング電流を低減
することができ、微細な素子にまで十分に利用できるも
のである。
【図面の簡単な説明】
第１図、第２図は本発明の一実施例における半導体装置
の製造方法を説明するための図、第３図は同半導体装置
のサブスレショールド電流特性を示す図、第４図、第６
図は従来の製造方法を説明するだめの断面図、第６図は
第４図、第５図で形成した分離を用いて作成したＭＯＳ
）ランジスタのサブスレ％ショールド電流特性を示す図
、第７図は従来法の改善について説明するための図であ
る。 １・・・・・・Ｓｔ基板（ウェハー）、３・・・・・・
イオンビーム、６．　７．　８．　９・川・・イオン注
入部。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名げ−
°漬 第３図 丘（ｖ） 第４図

Claims (3)

    【特許請求の範囲】
  1. （１）半導体ウェハー上で選択的にエッチングを加え凹
    部を形成し、前記ウェハー表面とイオンビームに垂直な
    面との角度を傾け、第１の凹部側面へイオン注入できる
    位置に前記ウェハーを設置してイオン注入を行ない、前
    記ウェハーの設置平面で前記ウェハーに回転を施し、第
    ２の凹部側面へイオン注入可能な第２の位置に前記ウェ
    ハーを設置してイオン注入を行ない、所望の凹部側面へ
    イオンを打ち込むことを特徴とする半導体装置の製造方
    法。
  2. （２）ｎ回のイオン注入における１回ごとのウェハーの
    回転角度を約３６０°／ｎの整数倍としたことを特徴と
    する特許請求の範囲第１項記載の半導体装置の製造方法
    。
  3. （３）イオン注入と共に、ウェハーの表面に垂直に、イ
    オンを追加してイオン注入を行なうことを特徴とする特
    許請求の範囲第１項記載の半導体装置の製造方法。
JP60043121A 1985-03-05 1985-03-05 半導体装置の製造方法 Granted JPS61202426A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP60043121A JPS61202426A (ja) 1985-03-05 1985-03-05 半導体装置の製造方法
US07/191,788 US4918027A (en) 1985-03-05 1988-04-27 Method of fabricating semiconductor device
US07/467,544 US5057444A (en) 1985-03-05 1990-01-19 Method of fabricating semiconductor device
US08/136,241 USRE37228E1 (en) 1985-03-05 1993-10-15 Method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60043121A JPS61202426A (ja) 1985-03-05 1985-03-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS61202426A true JPS61202426A (ja) 1986-09-08
JPH0571128B2 JPH0571128B2 (ja) 1993-10-06

Family

ID=12655002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60043121A Granted JPS61202426A (ja) 1985-03-05 1985-03-05 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US4918027A (ja)
JP (1) JPS61202426A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6372114A (ja) * 1986-09-16 1988-04-01 Matsushita Electronics Corp メモリ−セルの製造方法
JPS6376423A (ja) * 1986-09-19 1988-04-06 Toshiba Corp 半導体装置の製造方法
JPS63281423A (ja) * 1987-05-13 1988-11-17 Fujitsu Ltd トレンチ内へのイオン注入方法
US4877962A (en) * 1987-04-30 1989-10-31 Mitsubishi Denki Kabushiki Kaisha Ion implantation method
US5112762A (en) * 1990-12-05 1992-05-12 Anderson Dirk N High angle implant around top of trench to reduce gated diode leakage

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5236866A (en) * 1988-10-25 1993-08-17 Mitsubishi Denki Kabushiki Kaisha Metal interconnection layer having reduced hillock formation in semi-conductor device and manufacturing method therefor
US5270226A (en) * 1989-04-03 1993-12-14 Matsushita Electric Industrial Co., Ltd. Manufacturing method for LDDFETS using oblique ion implantion technique
US5021355A (en) * 1989-05-22 1991-06-04 International Business Machines Corporation Method of fabricating cross-point lightly-doped drain-source trench transistor
JPH0834194B2 (ja) * 1989-06-30 1996-03-29 松下電器産業株式会社 イオン注入方法及び本方法を用いた半導体装置の製造方法
KR920022380A (ko) * 1991-05-18 1992-12-19 김광호 반도체장치의 소자분리방법
US5448090A (en) * 1994-08-03 1995-09-05 International Business Machines Corporation Structure for reducing parasitic leakage in a memory array with merged isolation and node trench construction
US5668018A (en) * 1995-06-07 1997-09-16 International Business Machines Corporation Method for defining a region on a wall of a semiconductor structure
KR0165457B1 (ko) * 1995-10-25 1999-02-01 김광호 트렌치 소자분리 방법
US5874346A (en) * 1996-05-23 1999-02-23 Advanced Micro Devices, Inc. Subtrench conductor formation with large tilt angle implant
US5767000A (en) * 1996-06-05 1998-06-16 Advanced Micro Devices, Inc. Method of manufacturing subfield conductive layer
TW385523B (en) * 1996-12-14 2000-03-21 United Microelectronics Corp Method for making contact via with a formed component on semiconductor substrate
CN1199926A (zh) * 1997-05-21 1998-11-25 日本电气株式会社 一种半导体器件的制造方法
US6008125A (en) * 1997-12-12 1999-12-28 Utmc Microelectronic Systems Inc. Method of eliminating buried contact resistance in integrated circuits
US6238998B1 (en) 1998-11-20 2001-05-29 International Business Machines Corporation Shallow trench isolation on a silicon substrate using nitrogen implant into the side wall
US6362040B1 (en) * 2000-02-09 2002-03-26 Infineon Technologies Ag Reduction of orientation dependent oxidation for vertical sidewalls of semiconductor substrates
US6521493B1 (en) 2000-05-19 2003-02-18 International Business Machines Corporation Semiconductor device with STI sidewall implant
US6426253B1 (en) * 2000-05-23 2002-07-30 Infineon Technologies A G Method of forming a vertically oriented device in an integrated circuit
JP2002090978A (ja) * 2000-09-12 2002-03-27 Hoya Corp 位相シフトマスクブランクの製造方法、及び位相シフトマスクブランクの製造装置
KR100501641B1 (ko) * 2003-07-18 2005-07-18 매그나칩 반도체 유한회사 반도체 소자의 웰 형성방법
KR100606914B1 (ko) * 2004-12-29 2006-08-01 동부일렉트로닉스 주식회사 반도체 소자의 격리영역 형성방법
US7550355B2 (en) * 2005-08-29 2009-06-23 Toshiba America Electronic Components, Inc. Low-leakage transistor and manufacturing method thereof
US20080242118A1 (en) * 2007-03-29 2008-10-02 International Business Machines Corporation Methods for forming dense dielectric layer over porous dielectrics
CN102024700B (zh) * 2009-09-17 2012-09-26 北大方正集团有限公司 沟槽型双扩散金属氧化物半导体晶体管的制作方法
US8030157B1 (en) 2010-05-18 2011-10-04 International Business Machines Corporation Liner protection in deep trench etching
US9437470B2 (en) 2013-10-08 2016-09-06 Cypress Semiconductor Corporation Self-aligned trench isolation in integrated circuits

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5493957A (en) * 1978-01-06 1979-07-25 Mitsubishi Electric Corp Production of semiconductor device
JPS55105324A (en) * 1979-02-05 1980-08-12 Semiconductor Res Found Manufacturing method and apparatus of semiconductor device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1534896A (en) * 1975-05-19 1978-12-06 Itt Direct metal contact to buried layer
US4232439A (en) * 1976-11-30 1980-11-11 Vlsi Technology Research Association Masking technique usable in manufacturing semiconductor devices
DE2821975C2 (de) * 1978-05-19 1983-01-27 Siemens AG, 1000 Berlin und 8000 München Metall-Halbleiter-Feldeffekttransistor (MESFET) und Verfahren zu dessen Herstellung
GB2052751B (en) * 1979-06-21 1983-03-16 Taylor Instr Analytics Ltd Device for monitoring a component in a fluid mixture
US4377899A (en) * 1979-11-19 1983-03-29 Sumitomo Electric Industries, Ltd. Method of manufacturing Schottky field-effect transistors utilizing shadow masking
US4329186A (en) * 1979-12-20 1982-05-11 Ibm Corporation Simultaneously forming fully implanted DMOS together with enhancement and depletion mode MOSFET devices
JPS5911988B2 (ja) * 1980-01-23 1984-03-19 株式会社日立製作所 イオン打込み方法
US4335503A (en) * 1980-12-24 1982-06-22 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method of making a high voltage V-groove solar cell
JPS57200042A (en) * 1981-06-02 1982-12-08 Hoya Corp Exposure method for chemically machinable photosensitive glass
US4466178A (en) * 1981-06-25 1984-08-21 Rockwell International Corporation Method of making extremely small area PNP lateral transistor by angled implant of deep trenches followed by refilling the same with dielectrics
JPS582240A (ja) * 1981-06-26 1983-01-07 Hoya Corp 化学切削性感光ガラスの露光方法
FR2529383A1 (fr) * 1982-06-24 1983-12-30 Commissariat Energie Atomique Porte-cible a balayage mecanique utilisable notamment pour l'implantation d'ioris
JPS59144175A (ja) * 1983-02-07 1984-08-18 Mitsubishi Electric Corp 電界効果トランジスタの製造方法
DD217087A1 (de) * 1983-08-05 1985-01-02 Mikroelektronik Zt Forsch Tech Verfahren zur herstellung einer halbleitervorrichtung
US4569701A (en) * 1984-04-05 1986-02-11 At&T Bell Laboratories Technique for doping from a polysilicon transfer layer
USH204H (en) * 1984-11-29 1987-02-03 At&T Bell Laboratories Method for implanting the sidewalls of isolation trenches
US4604150A (en) * 1985-01-25 1986-08-05 At&T Bell Laboratories Controlled boron doping of silicon
US4653177A (en) * 1985-07-25 1987-03-31 At&T Bell Laboratories Method of making and selectively doping isolation trenches utilized in CMOS devices
NL8502765A (nl) * 1985-10-10 1987-05-04 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
JPS63227017A (ja) * 1987-03-17 1988-09-21 Matsushita Electric Ind Co Ltd イオン注入方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5493957A (en) * 1978-01-06 1979-07-25 Mitsubishi Electric Corp Production of semiconductor device
JPS55105324A (en) * 1979-02-05 1980-08-12 Semiconductor Res Found Manufacturing method and apparatus of semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6372114A (ja) * 1986-09-16 1988-04-01 Matsushita Electronics Corp メモリ−セルの製造方法
JPS6376423A (ja) * 1986-09-19 1988-04-06 Toshiba Corp 半導体装置の製造方法
US4877962A (en) * 1987-04-30 1989-10-31 Mitsubishi Denki Kabushiki Kaisha Ion implantation method
JPS63281423A (ja) * 1987-05-13 1988-11-17 Fujitsu Ltd トレンチ内へのイオン注入方法
US5112762A (en) * 1990-12-05 1992-05-12 Anderson Dirk N High angle implant around top of trench to reduce gated diode leakage

Also Published As

Publication number Publication date
JPH0571128B2 (ja) 1993-10-06
US4918027A (en) 1990-04-17
USRE37228E1 (en) 2001-06-12

Similar Documents

Publication Publication Date Title
JPS61202426A (ja) 半導体装置の製造方法
US4116720A (en) Method of making a V-MOS field effect transistor for a dynamic memory cell having improved capacitance
US4757026A (en) Source drain doping technique
JPS63124468A (ja) 金属−酸化膜−半導体（ｍｏｓ）集積回路の製造方法
JPH01125935A (ja) 半導体装置の製造方法
FR2510819A1 (fr) Procede de fabrication d'un composant misfet et composant misfet ainsi produit
US4296429A (en) VMOS Transistor and method of fabrication
JPH10154810A (ja) 半導体装置及び半導体装置の製造方法
US5451805A (en) VDMOS transistor with reduced projective area of source region
US4225879A (en) V-MOS Field effect transistor for a dynamic memory cell having improved capacitance
JP2003273354A (ja) 半導体装置およびその製造方法
JPH0621210A (ja) 半導体装置の製造方法
JP3022714B2 (ja) 半導体装置およびその製造方法
JP3420105B2 (ja) 半導体装置の製造方法
JPH04155932A (ja) 半導体装置の製造方法
JPH10154809A (ja) 半導体装置及び半導体装置の製造方法
JPH03148818A (ja) 半導体装置の製造方法
JPS62132356A (ja) 半導体装置の製造方法
JPH03125460A (ja) 半導体装置の製造方法
JP3480500B2 (ja) 半導体素子形成方法
JPH0680804B2 (ja) 半導体装置の製造方法
JPH09246402A (ja) 半導体装置およびその製造方法
JPS63122145A (ja) 半導体装置
JPH0482270A (ja) 半導体装置の製造方法
JPS62199045A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees