DD217087A1 - Verfahren zur herstellung einer halbleitervorrichtung - Google Patents

Abstract

DIE VORLIEGENDE ERFINDUNG BETRIFFT EIN VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG IN FORM EINES VDMOS-TRANSISTORS MIT IMPLANTIERTEM D-GEBIET, WOBEI DER IMPLANTATIONSSCHRITT UNTER EINEM WINKEL ALPHA KLEINER 90 GRAD ZUR OBERFLAECHE DES HALBLEITERSUBSTRATES ERFOLGT. ZIEL DER ERFINDUNG IST EINE BESSERE TECHNOLOGISCHE BEHERRSCHBARKEIT UND REPRODUZIERBARKEIT DER TRANSISTORPARAMETER SCHWELLSPANNUNG UND KANALLAENGE. DIE ERFINDUNGSGEMAESSEN ANORDNUNG IST DURCH FIG. 3 AM BESTEN DARGESTELLT. FIG. 3 ZEIGT DEN TEILSCHRITT DER IMPLANTATION VON BOR UNTER DEM WINKEL ALPHA ZUR OBERFLAECHE DES HALBLEITERSUBSTRATES ZUR DOTIERUNG DES KANALGEBIETES.

Description

Verfahren zur Herstellung einer Halbleitervorrichtung Anwendungsgebiet der Erfindung

Die Erfindung betrifft ein Verfahren zur Herstellung von VDMOS-Transistoren (Vertical Metal Oxide Semi- _: conductor-Transiatoren mit D-Gebiet zur definierten : Einstellung der Kanallänge). STach dem vorgeschlagenen Verfahren hergestellte VDMOS-Transistoren können vorteilhaft als Leistungsbauelemente Und als Elemente integrierter Halbleiteranordnungen angewandt werden.

Charakteristik der bekannten technischen Lösungen .

Bisher erfolgte die Herstellung von VDMQS-Transisto-, ren durch Implantation oder Diffusion des'D-Gebietes senkrecht zur Halbleitersubstratoberfläche vor dem technologischen Teilschritt der V-Grube'nätzung. Der_v Einsatz der Ionenimplantation .zur Einstellung der ' Schwellspannung solcher VDMOS—Transistoren wird im US-PS 4 084· 175. von Paul Hsiung Quyang beschrieben. Der Nachteil dieses Verfahrens ist nach wie vor ; die Tatsache, daß die für die Transistorfunktion entscheidenden Größen Kanallänge und Schwellspannung in empfindlicher Weise vom Profil der ;implahtierten Dotanten abhängen, deren Oberflächenkonzentration längs des D-Gebietes stark ortsabhängig' i3t.'

„Nachfolgende Hochtemperaturschritte beeinflussen \ die technologische'Beherrschbarke it dieser Gr öl3en zusätzlich negativ. ' . .

Ziel der Erfindung ,.

Das Ziel der Erfindung besteht darin, die Reproduzierbarkeit der Einstellung.der Transistorgrößen Schwellspannung und Kanallänge zu verbessern und gleichzeitig eine Erhöhung der Ausbeute zu erreichen.

Darlegung des Lesens der Erfindung - .

\ , ' ' Die Aufgabe der Erfindung besteht darin, die ,für 'die-Transistorgrößen Schwellspannung und Kanallänge entscheidende Dotierung des D-Gebietes so durchzuführen, daß eine hohe Genauigkeit dieser Dotierung garantiert ist. . -

Srfindungsgemäß wird die Aufgabe dadurch gelöst, daß der technologische Teilschritt der Ionenim- · plantation zur Dotierung des D-Gebietes vor der V-Grubenätzung unter einem Implantationswinkel oC ausgeführt wird-v Durch Variation' des implantations— ' winkeis ^C kann über die Beziehung

_T . w. tan<?£ -,d_A, eff ⁼

:—

sin 55° +' tane£. cos 55° sin 55°

die effektive Kanallänge I»_eff festgelegt, werden.

Die_:Implantation erfolgt, durch Streuoxid,"wobei als Streuo3:id das Gateoxid verwendet werden kann. In Analogie zur technologischen Standardvariante der Söhwellspannungsimplantation-bei planaren MOS Transistoren- kann über die Steuergrößen Implantations— dosis und Energie die Schwellspannung der VDMOS-Transistoren eingestellt werden. Die Oberflächen- . < konzentration der implantierten Dotanten ist längs

des D—Gebietes konstant. Der so beschriebene Dotierungs— prozeß ist selbstjustierend, Toleranzen der fotolithorgrafischen Prozesse besitzen keinen Einfluß. '

Ausführungsbeispiel _; - ^Λ i. '

Die Erfindung soll anhand eines Ausführungsbeispieles näher erläutert werden.

Bs zeigen Pig. 1 bis 4 den technologischen Ablauf zur Herstellung eines VDMQS-Transistors und Pig. 5 eine Prinzipdarstellung zur Implantation des D-Gebietes bei Anwendung der erfinderischen Lösung.

Ausgehend von einem schwach dotierten p-Substrat 3 mit (100) Orientierung erfolgt das Aufwachsen einer 1 /um dicken Siliciumdioxidschicht 2. Das Fenster in der Potolackschicht i begrenzt das Gebiet 4 für die n⁺- Source-Drain-Implantation. Pig. 2 zeigt die j Implantation der Kanalstoppergeb'iete 6 über eine strukturierte Potolackschicht 5. Die Potolackschicht 3 wird dann entfernt und eine Λ ,um dicke Peldoxidschicht 7 ^aui' äern Halbleitersubstrat hergestellt, iiach Öffnung der Peldosidschicht 7 mit einer Pensterbreite w = 5 /tun werden mit einem üblichen Strukturätzer V-förmige Gruben 8 in' das Halbleitersubstrat geätzt. Der nächste Teilschritt nach Pig. 3 %st das Aufwachsen eines 50 bis 100 μ dicken Gateoxides 9 auf den 7/änden der T-förmigen Grube 8. Ohne zusätzliche Strukturierungsschritte erfolgt nun erfindungsgemäß die Implantation des D-Gebietes 10 unter einem Winkele^= 37° zur Halbleitersubstrat oberfläche. Durch Schattenwirkung an der Peldoxidschicht 7 wird inr Ausführungsbeispiel über den Winkelet = 37° bei der Ionenimplantation nach Beziehung (1) die Breite des , p-Gebietes 10 .I"_eff entlang der Wand der V-Grübe 8 ' auf 1 /um eingestellt... .'.';·

Die Breite des D-Gebietes 10 I»_Qff· ist für die Kanallange des VDMOS-Transistors maßgebend., Fig. 4 zeigt die letzten Herstellungsschritte, über eine weitere Fotolacksehicht erfolgt die Strukturierung der Kontaktfenster 11. Die Abscheidung der Metall- oder Polysiliciumschicht 12 sowie deren Strukturierung über eine letzte Fotolackschicht legen die Gebiete . für Source-Kontakt 13, Gate-Kontakt 15 und Drain-Kontakt 14 fest.

Claims (2)

1. Erf indungsansp ruch. ' -

   Verfahren zur Herstellung eines Halbleiterbauelementes, vorzugsweise eines VDMOS-TrEnSiStOrS₇ gekennzeichnet dadurch, daß die Implantation des D-Gebietes, unter einem Winkelt zur Halbleitersubstratoberfläche nach der V-Grubenätzung erfolgt. - ·

   Hierzu
2. 2 Seiten Zeichnungen