JPH01125935A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01125935A
JPH01125935A JP62284856A JP28485687A JPH01125935A JP H01125935 A JPH01125935 A JP H01125935A JP 62284856 A JP62284856 A JP 62284856A JP 28485687 A JP28485687 A JP 28485687A JP H01125935 A JPH01125935 A JP H01125935A
Authority
JP
Japan
Prior art keywords
ion implantation
groove
semiconductor substrate
implanted
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62284856A
Other languages
English (en)
Inventor
Takashi Hosaka
俊 保坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP62284856A priority Critical patent/JPH01125935A/ja
Priority to US07/269,437 priority patent/US5118636A/en
Priority to EP19880310576 priority patent/EP0316165A3/en
Publication of JPH01125935A publication Critical patent/JPH01125935A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法、特に素子分離形成
方法に関する。
（発明の概要） この発明は、溝型素子分離における溝側壁へ均一に不純
物を入れる方法に関するもので、シリコン等の半導体基
板上にレジスト等で所望の形状にパターニングした後に
、所望の形状に窓明けされた部分に高エネルギーで不純
物元素をイオン注入する。しかる後に所望の形状に窓明
けされた部分を反応性ドライエツチング等の異方性エツ
チングで溝を形成する０次に溝部をシリコン酸化膜や多
結晶シリコン等で埋め溝部を平坦化し、溝型素子分離領
域を形成する。
〔従来の技術〕
半導体素子の微細化に伴い素子骨ｊ！Ｉ［ｗｔ域は益々
小さくなっており、近年溝型素子分離またはトレンチ分
離が提案され研究されている。この溝型素子分離とは、
第２図に示す様にトランジスタ等の素子を形成する領域
であるいわゆる活性領域１２を電気的に分離するいわゆ
る素子分離領域１３として、溝１４を形成したものであ
る。この溝１４は深ければ深いほど素子分離能力が大き
くなる。素子分離能力を高めるために通常反転防止用と
して、素子分離領域１３の半導体基板の不純物濃度は活
性領域の不純物領域より高くしである。この部分１５は
フィールド・ドープと呼ばれている。通常このフィール
ド・ドープ１５は、溝を形成した後にイオン注入法で行
っているが、溝が深くなるに従いイオンが注入されない
部分が生じる様になった。これは第３図に示す様に、イ
オン注入の角度がチャネリング防止の為７“傾いている
ため、イオン注入のマスク用のレジスト２３等が損害に
なりいわゆるシャドーイング効果によりイオン注入され
ない部分２５が生じるためである。
またこのシャドーイングを防止する為に回転イオン注入
法があるが、この方法は装置が複雑でコントロールが極
めて困難であるなど問題が多い。
また、半導体基板に垂直にイオン注入するいわゆる“零
度イオン注入法”は、溝の側壁にイオンが注入されにく
く問題が多い。
この他にイオン注入法ではなく、薄形成後講側壁に不純
物元素を含む膜を形成し、その膜から溝側壁に不純物を
拡散するいわゆる拡散法もあるが、工程が複雑であり、
フィールド・ドープとして必゛要な量はせいぜい１０１
６〜１０Ｉ＠／Ｊの不純物量であるが、この程度の薄い
濃度を拡散法でコントロールする事も極めて困難である
。
〔発明が解決しようとする問題点３ 以上説明した様に、従来の溝型分離法では溝側壁部に均
一に、所望の不純物元素量をドーピングする事は極めて
困難であり、安定した素子分離特性を得る事ができなか
った。
ｃ問題点を解決するための手段〕 上記問題点を解決するためにこの発明は、半導体基板に
溝を形成する前に、高エネルギーイオン注入装置を用い
て、不純物イオンを深くイオン注入する０次に半導体基
板に溝を形成する。
〔作用〕
あらかじめ不純物注入層を形成するので、溝の周辺が不
純物層で覆われるように溝を形成できる。
しかもイオン注入法で行なうので正確な濃度コントロー
ルを行なう事ができる。以上から素子分離領域の素子分
離能力を安定に高める事が可能となる。
〔実施例〕
本発明の基本は、溝を形成する前にフィールド・ドープ
層をイオン注入法で形成する事である。
本発明の実施例を第１図に基づいて詳細に説明する。第
１図（ａｌに示す様に半導体基板１上に絶縁膜を２を形
成する。半導体基板はシリコン（Ｓｉ）、ゲルマニウム
（Ｇｅ）　、ガリウムヒ素（ＧａＰ）インジウムリン（
［ｎＰ）　、ガリウムリン（ＧａＰ）等である。絶縁膜
２はシリコンの場合は熱酸化して得られるシリコン酸化
膜（ＳｉＯ□）や化学気相成長（ＣＶＤ）法によって形
成した絶縁膜である。その後フォトレジスト３等を塗布
して、素子骨＃領域となるべき部分を窓明けし、このフ
ォトレジスト３をマスクにして絶縁膜２をエツチングす
る。絶縁膜２のエツチングはドライエツチング法でも良
いし、あるいは湿式法でも良い。
次に第１図（ｂｌに示す様に、高エネルギーイオン注入
装置を用いて、窓明けされた半導体基板ｌに、リン（Ｐ
）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）あるいはボロン
（Ｂ）等の不純物イオンをイオン注入する。このイオン
注入は半導体基板１の表面から将来形成する溝の底の近
傍まで行なう。従って、１０〜３０Ｋｅｖの低エネルギ
ーから数μｍの深さまでイオン注入できる高エネルギー
までイオン注入する。　（例えば、ボロンをＳｉ中に５
μｍイオン注入するには、３Ｍｅｖの加速エネルギーが
必要である）この時のイオン注入量は深さ方向へ均一な
濃度になる様に行う事もできるし、濃度分布をもたせる
事も可能である。加速エネルギーを低エネルギーから徐
々に連続的にエネルギーを上げ高エネルギーまでイオン
注入を行っても良いし、エネルギーを階段的に上げても
良い、あるいは高エネルギー側より低エネルギーへ下げ
て行っても良い、あるいは、もちろんエネルギーの取り
方を任意に行っても良い。
さて、イオン注入のマスクとなっているｍ緑１）２およ
びフォトレジスト３の全体の厚みは最大エネルギーでイ
オン注入を行っても半導体基板ｌに注入されない程度の
厚みが必要である。従って絶縁１！１２とフォトレジス
ト３の間にイオン阻止能を大きな材料をはさむ事により
、全体の厚みを薄くする事もできる。また高エネルギー
側で打ち込む不純物イオンを故意に半導体基板ｌに入れ
、それを利用して半導体基板内にたとえばウェル等を形
成する事もできる。
次に第１図（Ｃ）に示す様に、反応性ドライエツチング
等の異方性エツチングを用い、絶縁膜２とフォトレジス
ト３をマスクにして、所望の深さの溝５を形成する。こ
の溝５がマスクに対して少しサイドエツチングしても、
通常はイオン注入の横方向ひろがりの方が大きいために
、第１図（Ｃ１に示す様に溝５の周辺にはフィールド・
ドープＮ４が形成されている。第１図−）でイオン注入
を行ってから、レジスト３を除去してアニールを行い注
入したイオンをある程度拡散させてから溝５を形成する
事も可能である。この場合のエツチング時のマスクは絶
縁膜２である。
この後のプロセスは通常の溝型またはトレンチ素子分離
プロセスと同様である。たとえば、第１図１ｄｌに示す
様に絶縁膜２を除去した後、半導体基板１を酸化する。
ここで丸め酸化等の方法を用いても良い０次に第１図（
８１に示す様にＣＶＤ法で多結晶シリコン膜７を積層し
、溝内部を埋め込む。
もちろんこの埋め込む材料は多結晶シリコン膜ばかりで
なく、他の膜でも良い０次に第１図（ｆ）に示すように
、エツチング等の方法を用いて半導体基板ｌの表面を平
坦化し、素子骨ＭｗＩ域８と活性領域９とが形成される
。この後活性領域９の領域には半導体素子等が形成され
る事になる。
本発明の重要な所は、イオン注入法であや０本発明では
半導体基板の表面から深い所までイオン注入するが、こ
の時のイオン注入装置は一台でも良いし、複数台用いて
も良い、すなわち低エネルギーの加速に適するイオン注
入装置を高エネルギーの加速に適するイオン注入装置と
を組合わせて使用しても良い。
本発明の第１図で用いた絶縁膜２は使用しなくてもイオ
ン注入層４と溝５が形成できればなくしても差し支えな
い。
ところで本発明に用いるマスクの厚みはイオン注入層の
深さあるいは溝の深さが深いほど厚くなるので、イオン
注入時のシャドーイングがやはり問題となる。この解決
方法として、前述した様にマスク材の一部にイオン阻止
能の大きな材料を使用しマスクの厚みを薄（する事や、
あるいはイオン注入の角度が半導体基板に対してできる
たけ垂直に近い所でイオン注入を行う、いわゆる“零度
イオン注入”を行う事が挙げられる。この零度イオン注
入の時、チャネリング効果を防止したい時は半導体基板
を薄い絶縁膜で覆ってからイオン注入を行えば良い。
“零度イオン注入”を本発明に用いても、イオン注入後
に溝が形成されるので、従来法でみられた溝側壁にフィ
ールド・ドープ層が形成されないという事はなく、所望
の濃度のフィールド・ドープ層が形成される。
さて、本発明は溝型素子分離用として説明したが溝型キ
ャパシタも同様な方法で形成できる事は言うまでもない
。
〔発明の効果〕
この発明は以上説明したように、フィールド・ドープ層
を形成してから、溝を形成するので溝の周囲は完全にフ
ィールド・ドープ層で囲まれるようにできるヵさらに必
要に応じて溝の深さ方向の溝側壁のフィールド・ドープ
層の濃度をコントロールできるので、最適な構造の溝を
形成できる。
従って、素子分離特性の極めて優れた素子分離を実現で
きる。
【図面の簡単な説明】
第１図は、本発明の半導体装置の製造方法の工程順を示
す断面図、第２図は従来の半導体装置を示す断面図、第
３図はイオン注入のシャドーイング効果を示す半導体装
置の断面図である。 １、１）．１２・・・半導体基板 ２．２２・・・・・絶縁膜 ３．２３・・・・・フォトレジスト ４．１５２４　　・・・イオン注入層あるいはフィール
ド・ドープ層 ５．１４・・・・・溝 ６・・・・・・・酸化膜 ７・・・・・・・多結晶シリコン膜 ８．１３・・・・・素子分離領域 ９．１２・・・・・活性領域 ２５・・・・・・・イオン注入されない部分以上 出願人　セイコー電子工業株式会社 本弗Ｉ！Ｈの：＃導伴装置の製造ガ決の工程ｌ頃と示す
討面図第１図

Claims (5)

    【特許請求の範囲】
  1. （１）半導体基板の溝を形成すべき領域にイオン注入を
    行いイオン注入層を形成した後に、溝を形成する事を特
    徴とする半導体装置の製造方法。
  2. （２）前記イオン注入層を形成する工程が、半導体基板
    の表面に絶縁膜を形成する工程と、フォトレジストを塗
    布し溝を形成すべき領域を窓明けする工程と、前記絶縁
    膜をエッチングする工程と、低エネルギーから高エネル
    ギーまでの範囲でイオン注入し前記窓明けされた部分に
    イオン注入層を形成する工程とからなり、窓明けされた
    部分の半導体基板をエッチングし溝を形成する特許請求
    の範囲第１項記載の半導体装置の製造方法。
  3. （３）前記溝部の周囲がイオン注入層で覆われるように
    イオン注入する特許請求の範囲第１項または第２項記載
    の半導体装置の製造方法。
  4. （４）イオン注入の時のマスクとなる部分にイオン阻止
    能の大きな材料を用いる特許請求の範囲第１項または第
    ２項記載の半導体装置の製造方法。
  5. （５）半導体基板に対して垂直な方向から±５度以内の
    注入角度でイオン注入する特許請求の範囲第１項または
    第２項記載の半導体装置の製造方法。
JP62284856A 1987-11-11 1987-11-11 半導体装置の製造方法 Pending JPH01125935A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62284856A JPH01125935A (ja) 1987-11-11 1987-11-11 半導体装置の製造方法
US07/269,437 US5118636A (en) 1987-11-11 1988-11-09 Process for forming isolation trench in ion-implanted region
EP19880310576 EP0316165A3 (en) 1987-11-11 1988-11-10 A method of trench isolation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62284856A JPH01125935A (ja) 1987-11-11 1987-11-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01125935A true JPH01125935A (ja) 1989-05-18

Family

ID=17683916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62284856A Pending JPH01125935A (ja) 1987-11-11 1987-11-11 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5118636A (ja)
EP (1) EP0316165A3 (ja)
JP (1) JPH01125935A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100355870B1 (ko) * 1999-06-02 2002-10-12 아남반도체 주식회사 반도체 소자 분리를 위한 얕은 트렌치 제조 방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0413982B1 (en) * 1989-07-27 1997-05-14 Junichi Nishizawa Impurity doping method with adsorbed diffusion source
CA2016449C (en) * 1989-07-28 1996-06-25 Steven J. Hillenius Planar isolation technique for integrated circuits
EP0417456A3 (en) * 1989-08-11 1991-07-03 Seiko Instruments Inc. Method of producing semiconductor device
JP2906260B2 (ja) * 1989-12-01 1999-06-14 セイコーインスツルメンツ株式会社 Ｐｎ接合素子の製造方法
JP3130906B2 (ja) * 1989-12-01 2001-01-31 セイコーインスツルメンツ株式会社 半導体内壁に対する不純物の注入方法
CA2031254A1 (en) * 1989-12-01 1991-06-02 Kenji Aoki Doping method of barrier region in semiconductor device
US5366922A (en) * 1989-12-06 1994-11-22 Seiko Instruments Inc. Method for producing CMOS transistor
JP2920546B2 (ja) * 1989-12-06 1999-07-19 セイコーインスツルメンツ株式会社 同極ゲートｍｉｓトランジスタの製造方法
US5256591A (en) * 1991-01-07 1993-10-26 Gold Star Electron Co., Ltd. Method for forming isolation region in semiconductor device using trench
US5426059A (en) * 1994-05-26 1995-06-20 Queyssac; Daniel G. Method of making vertically stacked bipolar semiconductor structure
US5382534A (en) * 1994-06-06 1995-01-17 United Microelectronics Corporation Field effect transistor with recessed buried source and drain regions
JP3271453B2 (ja) * 1994-12-28 2002-04-02 三菱電機株式会社 半導体装置における素子分離領域の形成方法
US6391754B1 (en) * 1996-09-27 2002-05-21 Texas Instruments Incorporated Method of making an integrated circuit interconnect
US5880515A (en) 1996-09-30 1999-03-09 Lsi Logic Corporation Circuit isolation utilizing MeV implantation
KR100205313B1 (ko) * 1996-10-25 1999-07-01 구본준 반도체 소자의 격리영역 형성방법
KR100480554B1 (ko) * 1997-05-30 2005-05-16 삼성전자주식회사 반도체장치의트렌치소자분리형성방법
US5915195A (en) * 1997-11-25 1999-06-22 Advanced Micro Devices, Inc. Ion implantation process to improve the gate oxide quality at the edge of a shallow trench isolation structure
US6004864A (en) * 1998-02-25 1999-12-21 Taiwan Semiconductor Manufacturing Company Ltd. Ion implant method for forming trench isolation for integrated circuit devices
US6653686B2 (en) 1998-07-13 2003-11-25 International Business Machines Corporation Structure and method of controlling short-channel effect of very short channel MOSFET
US6100162A (en) 1999-05-14 2000-08-08 Micron Technology, Inc. Method of forming a circuitry isolation region within a semiconductive wafer
US6281093B1 (en) 2000-07-19 2001-08-28 Chartered Semiconductor Manufacturing Ltd. Method to reduce trench cone formation in the fabrication of shallow trench isolations
US6825081B2 (en) * 2001-07-24 2004-11-30 Micron Technology, Inc. Cell nitride nucleation on insulative layers and reduced corner leakage of container capacitors
US6534759B1 (en) * 2001-09-10 2003-03-18 National Semiconductor Corporation Vertical photodetector with improved photocarrier separation and low capacitance
US6756303B1 (en) * 2002-07-31 2004-06-29 Advanced Micro Devices, Inc. Diffusion barrier and method for its production
US7232766B2 (en) * 2003-03-14 2007-06-19 Lam Research Corporation System and method for surface reduction, passivation, corrosion prevention and activation of copper surface
US7172973B1 (en) * 2004-11-02 2007-02-06 National Semiconductor Corporation System and method for selectively modifying a wet etch rate in a large area
US7709345B2 (en) * 2006-03-07 2010-05-04 Micron Technology, Inc. Trench isolation implantation
US20080057612A1 (en) * 2006-09-01 2008-03-06 Doan Hung Q Method for adding an implant at the shallow trench isolation corner in a semiconductor substrate
US8030157B1 (en) 2010-05-18 2011-10-04 International Business Machines Corporation Liner protection in deep trench etching
US8993451B2 (en) * 2011-04-15 2015-03-31 Freescale Semiconductor, Inc. Etching trenches in a substrate
US9018064B2 (en) * 2013-07-10 2015-04-28 Varian Semiconductor Equipment Associates, Inc. Method of doping a polycrystalline transistor channel for vertical NAND devices
CN113488430B (zh) * 2018-04-03 2023-04-25 长鑫存储技术有限公司 一种自对准沟槽的形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5846647A (ja) * 1981-09-14 1983-03-18 Toshiba Corp 半導体装置の製造方法
JPS58210634A (ja) * 1982-05-31 1983-12-07 Toshiba Corp 半導体装置の製造方法
JPS5980942A (ja) * 1982-10-29 1984-05-10 Matsushita Electronics Corp 半導体装置の製造方法
FR2562326B1 (fr) * 1984-03-30 1987-01-23 Bois Daniel Procede de fabrication de zones d'isolation electrique des composants d'un circuit integre
US4534824A (en) * 1984-04-16 1985-08-13 Advanced Micro Devices, Inc. Process for forming isolation slots having immunity to surface inversion
JPS6147650A (ja) * 1984-08-13 1986-03-08 Hitachi Ltd 半導体集積回路装置の製造方法
JPS61219150A (ja) * 1985-03-25 1986-09-29 Nec Corp 半導体装置の製造方法
JPS61244044A (ja) * 1985-04-22 1986-10-30 Toshiba Corp 半導体装置の製造方法
EP0255973A2 (en) * 1986-08-08 1988-02-17 SILICONIX Incorporated Contacts formed in minimum surface area of semiconductor devices
JPS63278326A (ja) * 1987-05-11 1988-11-16 Fujitsu Ltd 半導体装置の製造方法
JPH01223727A (ja) * 1988-03-02 1989-09-06 Ricoh Co Ltd 半導体装置のトレンチ形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100355870B1 (ko) * 1999-06-02 2002-10-12 아남반도체 주식회사 반도체 소자 분리를 위한 얕은 트렌치 제조 방법

Also Published As

Publication number Publication date
EP0316165A2 (en) 1989-05-17
US5118636A (en) 1992-06-02
EP0316165A3 (en) 1991-01-30

Similar Documents

Publication Publication Date Title
JPH01125935A (ja) 半導体装置の製造方法
US6806163B2 (en) Ion implant method for topographic feature corner rounding
JPS6318641A (ja) 半導体装置の製造方法
KR940016615A (ko) 반도체장치의 형성방법
US6933215B2 (en) Process for doping a semiconductor body
US5858845A (en) Electrically conductive substrate interconnect continuity region and method of forming same with an angled implant
KR20040006413A (ko) 반도체 소자의 소자분리막 형성 방법
JPS63299328A (ja) 不純物導入方法
US6245649B1 (en) Method for forming a retrograde impurity profile
JPH1041476A (ja) 半導体装置の製造方法
JPH03131020A (ja) 半導体装置の製造方法
JPS6398124A (ja) 半導体装置の製造方法
US7994575B2 (en) Metal-oxide-semiconductor device structures with tailored dopant depth profiles
JP3371600B2 (ja) Ｍｉｓトランジスタの製造方法
US5284793A (en) Method of manufacturing radiation resistant semiconductor device
US20050014344A1 (en) Method of forming well in semiconductor device
JPS5846648A (ja) 半導体装置の製造方法
JP2604496B2 (ja) 半導体装置
KR100972902B1 (ko) 반도체 메모리 소자의 소자분리막 제조방법
JPS63261879A (ja) 半導体装置の製造方法
CN114496760A (zh) 一种mos晶体管的形成方法
JPS63211761A (ja) 半導体装置の製造方法
JPH0384925A (ja) 半導体装置の製造方法
JPS62279666A (ja) 半導体装置の製造方法
JPH05326691A (ja) 素子分離領域形成法