JPH0482270A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0482270A JPH0482270A JP19663390A JP19663390A JPH0482270A JP H0482270 A JPH0482270 A JP H0482270A JP 19663390 A JP19663390 A JP 19663390A JP 19663390 A JP19663390 A JP 19663390A JP H0482270 A JPH0482270 A JP H0482270A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- implanted
- ions
- wafer
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 150000002500 ions Chemical class 0.000 claims abstract description 20
- 238000005468 ion implantation Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 6
- 238000009434 installation Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 238000002513 implantation Methods 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 241001076939 Artines Species 0.000 description 1
- 235000018374 Uapaca kirkiana Nutrition 0.000 description 1
- 240000001051 Uapaca kirkiana Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法に関するものであム
従来の技術
従来の半導体装置において、高密度化にともない素子分
離領域を小さくするために埋め込み分離法が提案されて
いも この従来技術の１例を第３図を用いて説明する。
離領域を小さくするために埋め込み分離法が提案されて
いも この従来技術の１例を第３図を用いて説明する。
同図は第４図に示すＹ −Ｙ’方向の断面図である。シ
リコン基板３１に溝（または凹部）を形成しその底部に
ボロンイオン注入により、チャンネルストップのための
イオン注入領域３２を形成し その溝を酸化膜３３など
で埋め込、”６ ＭＯＳＦＥＴを作成する。ここで３
４はゲート電極である。
リコン基板３１に溝（または凹部）を形成しその底部に
ボロンイオン注入により、チャンネルストップのための
イオン注入領域３２を形成し その溝を酸化膜３３など
で埋め込、”６ ＭＯＳＦＥＴを作成する。ここで３
４はゲート電極である。
この構造ではシリコンの溝の側壁にはボロンは注入され
ておらず、ボロン濃度は 基板濃度と同じである。第３
図に示すものの場合、ボロンイオン注入後の酸化工程等
で、ボロンが吸い出されて表面濃度の低下が生Ｕ 活性
領域に形成されるＭＯ８素子のＶｔがチャネルのエツジ
で低下してしまう。
ておらず、ボロン濃度は 基板濃度と同じである。第３
図に示すものの場合、ボロンイオン注入後の酸化工程等
で、ボロンが吸い出されて表面濃度の低下が生Ｕ 活性
領域に形成されるＭＯ８素子のＶｔがチャネルのエツジ
で低下してしまう。
このため第６図に示すＭＯＳトランジスタのサブスレシ
ョールド電流にＡのようなハンプ現象かあられれてしま
う。
ョールド電流にＡのようなハンプ現象かあられれてしま
う。
そこでエツチングされた側面にウェハーを傾けてボロン
を注入することにより後に作り上げるＭＯ８素子のサブ
スレショールド電流特性の改善を図る方法も提案されて
いる。第５図（ａ）〜（Ｃ）に示すようにシリコン基板
５１にマスク５２を形成し分離領域をエツチング除去後
、ウェハーを傾けてボロン５３を注入し チャンネルス
トップのためのイオン注入領域５４が溝の底部のみだけ
でなく、側面へも形成される。
を注入することにより後に作り上げるＭＯ８素子のサブ
スレショールド電流特性の改善を図る方法も提案されて
いる。第５図（ａ）〜（Ｃ）に示すようにシリコン基板
５１にマスク５２を形成し分離領域をエツチング除去後
、ウェハーを傾けてボロン５３を注入し チャンネルス
トップのためのイオン注入領域５４が溝の底部のみだけ
でなく、側面へも形成される。
発明が解決しようとする課題
しかしながら、このハンプ現象を抑制するため第５図に
示すように凹部の側壁にイオンを注入する方法が提案さ
れている力＜、第７図に示すようにイオンビームと側壁
との角度（θ）が小さいと、側壁でビームが反射される
ため側壁に注入されるイオン濃度が不安定になム これは第８図に示すようにθが大きい方（θ１〉θ２〉
θ３）が反射が少なく、注入か安定する。
示すように凹部の側壁にイオンを注入する方法が提案さ
れている力＜、第７図に示すようにイオンビームと側壁
との角度（θ）が小さいと、側壁でビームが反射される
ため側壁に注入されるイオン濃度が不安定になム これは第８図に示すようにθが大きい方（θ１〉θ２〉
θ３）が反射が少なく、注入か安定する。
従って、反射を防ぐためにビームと側壁との角度大きく
することが考えられる力＜、第７図からも分かるように
高集積化のた敦 分離領域を小さくすると、隣の凸部が
マスクとなり必要な領域にイオンを注入するのが困難に
なる。またそのほかの問題点として、溝の側壁がシリコ
ン基板平面に対して必ずしも直角にならずミ 第９図（
ａ）、 （ｂ）に示すようにテーパ状（ａ）または 逆
テーバ状（ｂ）になりこのこともイオンの注入量の不安
定性の原因となるという問題点を有していた 本発明はかかる点に鑑へ 従来の製造装置の変更をする
ことなく、ＭＯ３素子において安定したサブスレショー
ルド特性を持つ半導体装置の製造方法を提供することを
目的とする。
することが考えられる力＜、第７図からも分かるように
高集積化のた敦 分離領域を小さくすると、隣の凸部が
マスクとなり必要な領域にイオンを注入するのが困難に
なる。またそのほかの問題点として、溝の側壁がシリコ
ン基板平面に対して必ずしも直角にならずミ 第９図（
ａ）、 （ｂ）に示すようにテーパ状（ａ）または 逆
テーバ状（ｂ）になりこのこともイオンの注入量の不安
定性の原因となるという問題点を有していた 本発明はかかる点に鑑へ 従来の製造装置の変更をする
ことなく、ＭＯ３素子において安定したサブスレショー
ルド特性を持つ半導体装置の製造方法を提供することを
目的とする。
課題を解決するための手段
本発明は 埋め込み分離によるＭＯ３型半導体装置にお
いてゲート電極直下のチャネルエツジ部に濃度の濃いイ
オン注入領域を有する半導体装置を製造する方法に於て
、半導体ウェハー上にイオン注入に対するマスクを形成
する工程と、前記ウェハー表面とイオンビームに垂直な
面との角度を傾けて、前記マスクの下部の一部へもイオ
ン注入されるように前記ウェハーを設置してイオン注入
を行（（前記ウェハーの設置平面で前記ウェハーに回転
を施し 前記マスク下部の他の一部へイオン注入可能な
第２の位置に前記ウェハーを設置してイオン注入を行し
Ｘ、所望のマスク下部にイオンを打ち込む工程と、その
後前記イオン注入マスクを利用し 凹部を形成する工程
とを備えたことを特徴とする半導体装置の製造方法であ
る。
いてゲート電極直下のチャネルエツジ部に濃度の濃いイ
オン注入領域を有する半導体装置を製造する方法に於て
、半導体ウェハー上にイオン注入に対するマスクを形成
する工程と、前記ウェハー表面とイオンビームに垂直な
面との角度を傾けて、前記マスクの下部の一部へもイオ
ン注入されるように前記ウェハーを設置してイオン注入
を行（（前記ウェハーの設置平面で前記ウェハーに回転
を施し 前記マスク下部の他の一部へイオン注入可能な
第２の位置に前記ウェハーを設置してイオン注入を行し
Ｘ、所望のマスク下部にイオンを打ち込む工程と、その
後前記イオン注入マスクを利用し 凹部を形成する工程
とを備えたことを特徴とする半導体装置の製造方法であ
る。
作用
本発明は前記した構成により、従来の製造装置を変更す
ることなく、 １回の注入工程を追加するだけで、埋め
込み分離によるトランジスタのチャネルエツジ部分のイ
オン濃度を反射などによる注入量の不安定さもなく安定
的に高（し チャネルエツジ部におけるＶｔの低下を防
ぎサブスレショールド特性におけるハンプ現象を効果的
に抑制する実施例 第１図（ａ）〜（ｆ）は本発明の第１の実施例における
半導体装置の概略製造方法の工程断面図を示すものであ
ａ 同図は第４図に示すｙ−Ｙ“方向の断面図である。
ることなく、 １回の注入工程を追加するだけで、埋め
込み分離によるトランジスタのチャネルエツジ部分のイ
オン濃度を反射などによる注入量の不安定さもなく安定
的に高（し チャネルエツジ部におけるＶｔの低下を防
ぎサブスレショールド特性におけるハンプ現象を効果的
に抑制する実施例 第１図（ａ）〜（ｆ）は本発明の第１の実施例における
半導体装置の概略製造方法の工程断面図を示すものであ
ａ 同図は第４図に示すｙ−Ｙ“方向の断面図である。
第１図（ａ）で（よ シリコン基板１にイオン注入及び
凹部形成のためのマスク２を形成する。
凹部形成のためのマスク２を形成する。
第１図（ｂ、ｃ）で（よ イオンビーム３をシリコン基
板に対して角度（例えば２０〜４５°）を傾けて注入し
マスク２の下部５ａにも注入されるようにする。ウェ
ハーに回転を施し マスク下部の他の一端５ｂへイオン
注入を行う。
板に対して角度（例えば２０〜４５°）を傾けて注入し
マスク２の下部５ａにも注入されるようにする。ウェ
ハーに回転を施し マスク下部の他の一端５ｂへイオン
注入を行う。
第１図（ｄ）で１よ その後前記凸部２をマスクとして
エツチング工程によりシリコン基板１に溝（または凹部
）を形成する。
エツチング工程によりシリコン基板１に溝（または凹部
）を形成する。
第１図（ｅ）では さらに溝の底部にもイオン注入を行
いイオン注入領域４を形成する。このイオン注入領域４
により隣接する素子間を電気的に分離すも 第１図（ｆ）で（よ 酸化膜等６を用いて溝を埋める。
いイオン注入領域４を形成する。このイオン注入領域４
により隣接する素子間を電気的に分離すも 第１図（ｆ）で（よ 酸化膜等６を用いて溝を埋める。
第１図（ｇ）で（表 公知の技術を用いてＭＯ８素子を
完成する。ここで７はゲート電極配線である。
完成する。ここで７はゲート電極配線である。
以上のようにこの製造方法によれ７１ ＭＯ３素子の
チャネルエツジ部分に他の工程のバラツキによる影響を
受けることなく確実にイオンが注入され確実にチャネル
エツジ部分に高濃度の領域を形成することができるため
サブスレショールド特性におけるハング現象を無くする
ことができる。
チャネルエツジ部分に他の工程のバラツキによる影響を
受けることなく確実にイオンが注入され確実にチャネル
エツジ部分に高濃度の領域を形成することができるため
サブスレショールド特性におけるハング現象を無くする
ことができる。
第２図は本発明の第２の実施例における半導体装置の断
面構造図を示すものである。第２図において、 ５ ａ
、５ ｂはチャネルエツジに設けた高濃度イオン注入領
域 ４は溝（または凹部）の底部に設けられたイオン注
入領域 ４ａは溝（または凹部）の側壁にイオンビーム
とウェハの角度を傾けることにより注入されたイオン注
入領域である。
面構造図を示すものである。第２図において、 ５ ａ
、５ ｂはチャネルエツジに設けた高濃度イオン注入領
域 ４は溝（または凹部）の底部に設けられたイオン注
入領域 ４ａは溝（または凹部）の側壁にイオンビーム
とウェハの角度を傾けることにより注入されたイオン注
入領域である。
本実施例で４ｉ 第１の実施例に比べ更に溝側壁にイ
オン注入領域４ａを設けている。
オン注入領域４ａを設けている。
発明の詳細
な説明したように 本発明によれば 従来の製造方法に
１回のイオン注入工程を追加するだけで、埋め込み分離
によるトランジスタのチャネルエツジ部分のイオン濃度
をイオンビームの反射や他の工程における形状のバラツ
キなどの影響による注入量の不安定さもなく確実に高く
し チャネルエツジ部におけるＶｔの低下を防ぎサブス
レショールド特性におけるハンプ現象を効果的に抑制す
ることができその実用的効果は大きい。
１回のイオン注入工程を追加するだけで、埋め込み分離
によるトランジスタのチャネルエツジ部分のイオン濃度
をイオンビームの反射や他の工程における形状のバラツ
キなどの影響による注入量の不安定さもなく確実に高く
し チャネルエツジ部におけるＶｔの低下を防ぎサブス
レショールド特性におけるハンプ現象を効果的に抑制す
ることができその実用的効果は大きい。
第１図は本発明の第１の実施例における半導体装置の概
略製造方法の工程断面＠ 第２図は本発明の第２の実施
例における半導体装置の断面構造図 第３図、第５図は
従来の半導体装置及びその製造方法を説明するための断
面医 第４図はＭＯ８型半導体装置の平面＠ 第６図は
サブスレショールド電流特性におけるハンプ現象を示す
医 第７図、第８図、第９図は従来における課題の説明
図である。 １・・・シリコン基板（ウェハー）、２・・・マス久３
・・・イオンビーＡ、 ４．４ａ、５ａ、５ｂ・・・
イオン注入領域 ６・・・酸化風 ７・・・ゲート電籠
代理人の氏名 弁理士 粟野重孝 ほか１名第１図 ５Ｑ、５ｂ−一−イオシ汀ス鐘逢 イ オ ン 涜 ス 枦１ 憑第１図 第 図 第 図 第 図 第 図 嬉 図 ゲー ト ９斤 ＜Ｖ） 第 図 第 図 第 図
略製造方法の工程断面＠ 第２図は本発明の第２の実施
例における半導体装置の断面構造図 第３図、第５図は
従来の半導体装置及びその製造方法を説明するための断
面医 第４図はＭＯ８型半導体装置の平面＠ 第６図は
サブスレショールド電流特性におけるハンプ現象を示す
医 第７図、第８図、第９図は従来における課題の説明
図である。 １・・・シリコン基板（ウェハー）、２・・・マス久３
・・・イオンビーＡ、 ４．４ａ、５ａ、５ｂ・・・
イオン注入領域 ６・・・酸化風 ７・・・ゲート電籠
代理人の氏名 弁理士 粟野重孝 ほか１名第１図 ５Ｑ、５ｂ−一−イオシ汀ス鐘逢 イ オ ン 涜 ス 枦１ 憑第１図 第 図 第 図 第 図 第 図 嬉 図 ゲー ト ９斤 ＜Ｖ） 第 図 第 図 第 図
Claims (1)
- 半導体ウェハー上にイオン注入に対するマスクを形成
する工程と、前記ウェハー表面とイオンビームに垂直な
面との角度を傾けて、前記マスクの一部の下部にイオン
注入されるように前記ウェハーを設置してイオン注入を
行い、前記ウェハーの設置平面で前記ウェハーに回転を
施し、前記マスク下部の他の一部へイオン注入可能な位
置に前記ウェハーを設置してイオン注入を行い、所望の
マスク下部にイオンを打ち込む工程と、その後前記イオ
ン注入マスクを用いて前記半導体ウェハー内部に凹部を
形成する工程とを備えたことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19663390A JPH0482270A (ja) | 1990-07-24 | 1990-07-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19663390A JPH0482270A (ja) | 1990-07-24 | 1990-07-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0482270A true JPH0482270A (ja) | 1992-03-16 |
Family
ID=16361010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19663390A Pending JPH0482270A (ja) | 1990-07-24 | 1990-07-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0482270A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012151491A (ja) * | 2012-03-22 | 2012-08-09 | Renesas Electronics Corp | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01107555A (ja) * | 1987-10-20 | 1989-04-25 | Matsushita Electric Ind Co Ltd | Ｍｉｓ型半導体装置およびその製造方法 |
| JPH02219272A (ja) * | 1989-02-20 | 1990-08-31 | Matsushita Electric Ind Co Ltd | Ｍｉｓ型半導体装置の製造方法 |
-
1990
- 1990-07-24 JP JP19663390A patent/JPH0482270A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01107555A (ja) * | 1987-10-20 | 1989-04-25 | Matsushita Electric Ind Co Ltd | Ｍｉｓ型半導体装置およびその製造方法 |
| JPH02219272A (ja) * | 1989-02-20 | 1990-08-31 | Matsushita Electric Ind Co Ltd | Ｍｉｓ型半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012151491A (ja) * | 2012-03-22 | 2012-08-09 | Renesas Electronics Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5219777A (en) | Metal oxide semiconductor field effect transistor and method of making the same | |
| US6821858B2 (en) | Semiconductor devices and methods for manufacturing the same | |
| JP2005064500A (ja) | マルチ構造のシリコンフィンおよび製造方法 | |
| JPH10294463A (ja) | トレンチｄｍｏｓ及びその製造方法 | |
| JPH0322695B2 (ja) | ||
| JP2002076112A (ja) | 接合漏れ電流及び狭幅効果を減少させうる半導体素子及びその製造方法 | |
| US5451805A (en) | VDMOS transistor with reduced projective area of source region | |
| JP3408437B2 (ja) | 半導体装置の製造方法 | |
| JPH0482270A (ja) | 半導体装置の製造方法 | |
| KR19980052470A (ko) | 트랜지스터의 구조 및 제조 방법 | |
| JPS59113669A (ja) | 半導体素子 | |
| KR100287886B1 (ko) | 반도체소자 및 그의 제조방법 | |
| JPS62293773A (ja) | 半導体装置の製造方法 | |
| JPS6269562A (ja) | 電界効果トランジスタ装置およびその製造方法 | |
| JP3420105B2 (ja) | 半導体装置の製造方法 | |
| JPH04155932A (ja) | 半導体装置の製造方法 | |
| JPS62132356A (ja) | 半導体装置の製造方法 | |
| JPH025436A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0334656B2 (ja) | ||
| JPH0376126A (ja) | 半導体装置の製造方法 | |
| KR0161728B1 (ko) | 반도체소자의 트랜지스터 제조방법 | |
| JPS63122145A (ja) | 半導体装置 | |
| KR100668734B1 (ko) | 반도체 소자의 제조방법 | |
| KR100489586B1 (ko) | 반도체소자의접합부형성방법 | |
| KR20000050396A (ko) | 트렌치 게이트형 전력 반도체 소자 및 그 제조방법 |