KR100606914B1 - 반도체 소자의 격리영역 형성방법 - Google Patents

반도체 소자의 격리영역 형성방법 Download PDF

Info

Publication number
KR100606914B1
KR100606914B1 KR1020040114843A KR20040114843A KR100606914B1 KR 100606914 B1 KR100606914 B1 KR 100606914B1 KR 1020040114843 A KR1020040114843 A KR 1020040114843A KR 20040114843 A KR20040114843 A KR 20040114843A KR 100606914 B1 KR100606914 B1 KR 100606914B1
Authority
KR
South Korea
Prior art keywords
substrate
region
semiconductor device
implanted
forming
Prior art date
Application number
KR1020040114843A
Other languages
English (en)
Other versions
KR20060076431A (ko
Inventor
현우석
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040114843A priority Critical patent/KR100606914B1/ko
Priority to US11/319,228 priority patent/US7422959B2/en
Priority to CN2005100974847A priority patent/CN1822346B/zh
Publication of KR20060076431A publication Critical patent/KR20060076431A/ko
Application granted granted Critical
Publication of KR100606914B1 publication Critical patent/KR100606914B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 반도체 소자의 격리영역 형성방법에 관한 것으로, 포토 다이오드의 엔형 영역이 피형 불순물 이온이 주입된 이온주입층과의 경계 영역 및 피형 반도체 기판이 적용된 기판 하부와의 경계 영역에서 공핍층을 형성함에 따라 누설전류를 최소화하고, 기판과 격리영역의 계면 결함을 제거할 수 있으며, 아울러 저온 공정들을 적용함에 따라 기판에 주입되는 불순물 이온들의 원치 않는 확산을 방지하여 반도체 소자의 피닝 효과를 극대화할 수 있는 효과가 있다.
격리구조, 포토다이오드, 피닝효과, 트렌치, 고밀도 플라즈마, 누설전류

Description

반도체 소자의 격리영역 형성방법{Method for Forming Isolation Region of Semiconductor Device}
도 1a 내지 도 1c는 종래 반도체 소자의 격리영역 형성방법을 순차적으로 보인 예시도
도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 격리영역 형성방법을 순차적으로 보인 예시도
***도면의 주요부분에 대한 부호의 설명***
21:기판 22:버퍼막
23:절연막 24:패드막
25:이온주입층 26:USG막
27:포토 다이오드 28:공핍층
T:트렌치 영역
PDP:포토 다이오드의 피형 영역
PDN:포토 다이오드의 엔형 영역
본 발명은 반도체 소자의 격리영역 형성방법에 관한 것으로, 보다 상세하게는 이미지 센서(Image Sensor)에 적용되는 포토 다이오드(Photo Diode)들을 전기적으로 격리시키기에 적당하도록 한 반도체 소자의 격리영역 형성방법에 관한 것이다.
일반적으로, 이미지 센서는 광학 영상신호(Optical Image Signal)를 복수의 포토 다이오드(Photo Diode)들을 통해 전기적인 신호로 검출하여 화상을 표시하는 반도체 소자로서, 최근 이미지 센서가 집적도 및 해상도가 점차 높아짐에 따라 기판 상에 형성되는 화소수 및 그 개별 화소에 구비되는 포토 다이오드들의 숫자가 급격히 증가하게 되었고, 또한 포토 다이오드들이 서로 이격되는 거리가 미세해지고 있다.
상기 미세하게 이격되는 포토 다이오드들이 서로 전기적인 간섭을 받게 되어 반도체 소자의 불량요인이 되거나 오동작을 유발하게 되었다.
따라서, 인접하는 포토 다이오드들의 전기적인 간섭을 최소화하기 위하여 기판의 포토 다이오드들이 이격되는 영역에 에스티아이(Shallow Trench Isolation : STI) 격리구조를 형성하는 기술이 제안되었다.
도 1a 내지 도 1c는 종래 반도체 소자의 격리영역 형성방법을 순차적으로 보인 예시도로서, 이를 참조하여 종래 반도체 소자의 격리영역 형성방법을 상세히 설명하면 다음과 같다.
먼저, 도 1a에 도시된 바와같이 기판(11)의 일부를 선택적으로 식각하여 트렌치 영역(T)을 형성한다.
그리고, 도 1b에 도시된 바와같이 상기 트렌치 영역(T)이 형성된 기판(11) 상에 열산화(Thermal Oxidation)를 실시하여 트렌치 영역(T)의 내벽에 열산화막(12)을 형성한 다음 상부전면에 TEOS(Tetra Ethyl Ortho Silicate)막(13)을 형성하고, 기판(11) 상부의 TEOS막(13)을 선택적으로 식각한다.
그리고, 도 1c에 도시된 바와같이 상기 트렌치 영역(T)에 잔류하는 TEOS막(13)을 고온강화 처리하여 상기 트렌치 영역(T)에 TEOS막(13)이 채워진 격리영역을 형성한다.
그러나, 상기한 바와같은 종래 반도체 소자의 격리영역 형성방법은 열산화막(12)을 형성하기 위한 열산화 공정, TEOS막(13) 형성공정 및 TEOS막(13)의 고온강화 공정이 고온에서 진행되기 때문에 기판(11)의 격리영역 사이에 형성되는 포토 다이오드(미도시)의 피닝효과(Pinning Effect)가 감소되는 문제점이 있으며, 기판(11)과 격리영역의 계면 결함으로 인해 누설전류(Leakage Current)가 발생되어 포토 다이오드의 전기적 특성을 저하시키는 문제점이 있었다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위해 창안한 것으로, 본 발명의 목적은 기판의 격리영역 사이에 형성되는 반도체 소자의 피닝효과를 극대화할 수 있는 반도체 소자의 격리영역 형성방법을 제공하는 데 있다.
본 발명의 다른 목적은 기판과 격리영역의 계면 결함으로 인한 누설전류를 최소화할 수 있는 반도체 소자의 격리영역 형성방법을 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위한 반도체 소자의 격리영역 형성방법은 기판의 일부를 선택적으로 식각하여 트렌치 영역을 형성하는 공정과; 상기 트렌치 영역의 내벽에 불순물 이온을 주입하여 이온주입층을 형성하는 공정과; 상기 이온주입층이 형성된 트렌치 영역에 USG막을 채워 격리영역을 형성하는 공정과; 상기 USG막이 채워진 격리영역 사이의 기판에 상기 이온 주입층과 반대 도전형을 갖는 포토 다이오드를 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
상기 기판은 피형(P-Type) 반도체 기판이 적용된 것을 특징으로 한다.
상기 불순물 이온은 피형(P-Type) 불순물 이온인 것을 특징으로 한다.
상기 불순물 이온은 경사 주입되는 것을 특징으로 한다.
상기 불물물 이온은 5 내지 10의 틸티 각도로 경사 주입되며, 바람직하게는 7.4의 틸티 각도로 경사 주입되는 것을 특징으로 한다.
상기 USG막은 고밀도 플라즈마(High Density Plasma : HDP) 방식에 의해 형성되는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 반도체 소자의 격리영역 형성방법을 첨부한 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 격리영역 형성방법을 순차적으로 보인 예시도이다.
먼저, 도 2a에 도시된 바와같이 기판(21)의 일부를 선택적으로 식각하여 트렌치 영역(T)을 형성한다. 이때, 기판(21)은 피형(P-Type) 반도체 기판이 적용될 수 있다.
그리고, 도 2b에 도시된 바와같이 상기 기판(21) 상에 버퍼막(22), 절연막 (23) 및 패드막(24)을 순차적으로 형성한 다음 상기 트렌치 영역(T)이 노출되도록 선택적으로 식각하되, 이때, 버퍼막(22)과 패드막(24)은 상기 트렌치 영역(T)과 동일한 폭으로 식각하고, 절연막(23)은 트렌치 영역(T)의 폭 보다 넓게 식각하여 버퍼막(22)과 패드막(24)이 절연막(23)에 비해 돌출되도록 한다. 이때, 버퍼막(22)과 패드막(24)으로는 산화막 계열이 적용될 수 있으며, 절연막(23)으로는 질화막 계열이 적용될 수 있다.
그리고, 상기 결과물 상에 불순물 이온을 경사주입하여 상기 노출된 트렌치 영역(T)의 내벽에 이온주입층(25)을 형성한다. 이때, 이온주입층(25)은 피형 불순물 이온을 5 내지 10의 틸티 각도로 경사 주입하여 형성할 수 있으며, 바람직하게는 7.4의 틸티 각도로 경사 주입할 수 있다.
그리고, 도 2c에 도시된 바와같이 상기 이온주입층(25)이 형성된 기판(21)의 상부전면에 USG(Undoped Silicate Glass) 막(26)을 형성한 다음 선택적으로 식각하여 상기 트렌치 영역(T)에 USG 막(26)이 채워진 격리영역을 형성한다. 이때, USG 막(26)은 고밀도 플라즈마 방식에 의해 형성된다.
한편, 도 2d는 상기한 바와같이 격리영역이 형성된 기판(21) 상에 후속 공정을 진행하여 기판(21)의 격리영역 사이에 포토 다이오드(27)를 형성한다. 이때, 포토 다이오드(27)는 기판(21)의 격리영역 사이에 형성되며, 기판(21)의 표면 근처에 형성되는 피형(P-Type) 영역(PDP)과 그 피형 영역 하부의 기판(21) 내부에 형성되는 엔형(N-Type) 영역(PDN)으로 구성될 수 있다.
상기 포토 다이오드(27)의 엔형 영역(PDN)은 피형 불순물 이온이 주입된 이 온주입층(25)과의 경계 영역 및 피형 반도체 기판이 적용된 기판(21) 하부와의 경계 영역에서 불순물 종류가 상이함에 따라 공핍층(28)을 형성하게 되어 누설전류를 최소화할 수 있게 된다.
한편, 상기 기판(21)에 트렌치 영역(T)을 형성하는 경우에 실리콘의 이온반응성 식각(Reactive Ion Etching : RIE)이 사용되는데, 이로 인해 식각된 기판(21)의 표면은 계면특성 및 격자구조가 상당 부분 열화되며, 종래에는 트렌치 영역(T)의 내벽에 열산화막(도1b의 12)을 형성하는 고온의 열산화 처리에 의해 그 열화된 부분을 회복시켰다.
그러나, 본 발명에서는 상기 포토 다이오드(27)의 엔형 영역(PDN)과 경계 영역에서 공핍층(28)을 형성하는 이온주입층(25)이 기판(21)의 트렌치 영역(T) 표면에 형성될 수 있도록 고온 공정을 사용하지 않는다.
즉, 전술한 바와같이 이온 반응성 식각을 통해 기판(21)에 트렌치 영역(T)을 형성하여 식각된 기판(21) 표면의 계면특성 및 격자구조가 열화되어 있으면, 경사 주입되는 피형 불순물 이온이 기판(21)의 내부로 깊숙히 침투하지 못하기 때문에 이온주입층(25)이 기판(21)의 트렌치 영역(T) 표면에 형성된다.
또한, 종래에는 상기 트렌치 영역(T)에 TEOS막(도1c의 13)을 채워 넣기 위해서 고온 공정을 적용함에 따라 기판(21)에 주입되는 불순물 이온들이 확산되어 포토 다이오드(27)의 피닝 효과를 감소시키는 문제점이 있었다.
그러나, 본 발명에서는 이온주입층(25)이 형성된 트렌치 영역(T)에 저온의 고밀도 플라즈마 방식으로 USG(Undoped Silicate Glass)막(26)을 채워 넣음으로써, 기판(21)에 주입되는 불순물 이온들의 확산을 방지하여 포토 다이오드(27)의 피닝 효과를 극대화할 수 있게 된다.
상술한 바와같이 본 발명에 의한 반도체 소자의 격리영역 형성방법은 포토 다이오드의 엔형 영역이 피형 불순물 이온이 주입된 이온주입층과의 경계 영역 및 피형 반도체 기판이 적용된 기판 하부와의 경계 영역에서 공핍층을 형성함에 따라 누설전류를 최소화하고, 아울러 기판과 격리영역의 계면 결함을 제거할 수 있게 되어 반도체 소자의 전기적 특성저하를 방지할 수 있는 효과가 있다.
또한, 저온 공정들을 적용함에 따라 기판에 주입되는 불순물 이온들의 원치 않는 확산을 방지하여 반도체 소자의 피닝 효과를 극대화할 수 있는 효과가 있다.

Claims (7)

  1. 기판의 일부를 선택적으로 식각하여 트렌치 영역을 형성하는 공정과;
    상기 트렌치 영역의 내벽에 불순물 이온을 주입하여 이온주입층을 형성하는 공정과;
    상기 이온주입층이 형성된 트렌치 영역에 USG막을 채워 격리영역을 형성하는 공정과,
    상기 USG막이 채워진 격리영역 사이의 기판에 상기 이온 주입층과 반대 도전형을 갖는 포토 다이오드를 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  2. 제 1 항에 있어서,
    상기 기판은 피형(P-Type) 반도체 기판이 적용된 것을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  3. 제 1 항에 있어서,
    상기 불순물 이온은 피형(P-Type) 불순물 이온인 것을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  4. 제 1 항에 있어서,
    상기 불순물 이온은 경사 주입되는 것을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  5. 제 1 항 또는 제 4 항에 있어서,
    상기 불순물 이온은 5 내지 10의 틸티 각도로 경사 주입되는 것을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  6. 제 1 항 또는 제 4 항에 있어서,
    상기 불순물 이온은 7.4의 틸티 각도로 경사 주입되는 것을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  7. 제 1 항에 있어서,
    상기 USG막은 고밀도 플라즈마(High Density Plasma : HDP) 방식에 의해 형성되는 것을 특징으로 하는 반도체 소자의 격리영역 형성방법.
KR1020040114843A 2004-12-29 2004-12-29 반도체 소자의 격리영역 형성방법 KR100606914B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040114843A KR100606914B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 격리영역 형성방법
US11/319,228 US7422959B2 (en) 2004-12-29 2005-12-28 Method for forming isolation trench in a semiconductor substrate
CN2005100974847A CN1822346B (zh) 2004-12-29 2005-12-28 用于在半导体器件中形成隔离区的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114843A KR100606914B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 격리영역 형성방법

Publications (2)

Publication Number Publication Date
KR20060076431A KR20060076431A (ko) 2006-07-04
KR100606914B1 true KR100606914B1 (ko) 2006-08-01

Family

ID=36612260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114843A KR100606914B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 격리영역 형성방법

Country Status (3)

Country Link
US (1) US7422959B2 (ko)
KR (1) KR100606914B1 (ko)
CN (1) CN1822346B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949445B2 (en) * 2003-03-12 2005-09-27 Micron Technology, Inc. Method of forming angled implant for trench isolation
JP4584159B2 (ja) * 2006-02-24 2010-11-17 セイコーインスツル株式会社 半導体装置及び半導体装置の製造方法
US7888723B2 (en) * 2008-01-18 2011-02-15 International Business Machines Corporation Deep trench capacitor in a SOI substrate having a laterally protruding buried strap
US10243015B1 (en) * 2018-01-16 2019-03-26 Omnivision Technologies, Inc. Silicon photosensor array integrated circuit on [110]substrate with deep, anisotropically-etched, trench isolation
CN114520277A (zh) * 2022-02-17 2022-05-20 中国电子科技集团公司第五十八研究所 一种抗辐照硅基雪崩光电二极管的制备方法及结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61202426A (ja) * 1985-03-05 1986-09-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5296392A (en) * 1990-03-06 1994-03-22 Digital Equipment Corporation Method of forming trench isolated regions with sidewall doping
US5874346A (en) * 1996-05-23 1999-02-23 Advanced Micro Devices, Inc. Subtrench conductor formation with large tilt angle implant
KR20040001201A (ko) * 2002-06-27 2004-01-07 동부전자 주식회사 씨모스 이미지 센서의 샬로우 트렌치형 화소 형성 방법
EP1641045A3 (en) * 2002-11-12 2006-06-07 Micron Technology, Inc. Grounded gate and isolation techniques for reducing dark current in CMOS image sensors
KR100461975B1 (ko) * 2002-12-27 2004-12-17 매그나칩 반도체 유한회사 이미지센서의 트렌치 소자분리막 형성방법
US20040142562A1 (en) * 2003-01-16 2004-07-22 Zhen-Long Chen Method of fabricating a shallow trench isolation structure
US6949445B2 (en) * 2003-03-12 2005-09-27 Micron Technology, Inc. Method of forming angled implant for trench isolation
JP2004288413A (ja) * 2003-03-20 2004-10-14 Hitachi Displays Ltd カラー陰極線管
JP6611172B2 (ja) 2016-01-28 2019-11-27 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法

Also Published As

Publication number Publication date
CN1822346B (zh) 2010-05-05
KR20060076431A (ko) 2006-07-04
CN1822346A (zh) 2006-08-23
US20060141732A1 (en) 2006-06-29
US7422959B2 (en) 2008-09-09

Similar Documents

Publication Publication Date Title
US6569700B2 (en) Method of reducing leakage current of a photodiode
US8440495B2 (en) Method for reducing crosstalk in image sensors using implant technology
KR101177129B1 (ko) Ｃｍｏｓ 고체 촬상 소자와 그 제조 방법, 및 ｃｍｏｓ 고체 촬상 소자의 구동 방법
JP5100988B2 (ja) イメージセンサー及びその製造方法
KR100670606B1 (ko) 크로스 토크를 감소시키는 이미지 센서의 소자 분리 구조체및 그 제조방법
US20160284757A1 (en) Image sensor and method of manufacturing the same
US10026767B2 (en) Semiconductor device and manufacturing method thereof
Park et al. Deep trench isolation for crosstalk suppression in active pixel sensors with 1.7 µm pixel pitch
KR100798158B1 (ko) 반도체 디바이스 제조 방법
KR100730469B1 (ko) 픽셀간 크로스토크를 방지한 씨모스이미지센서 및 그의제조 방법
JP2008153566A (ja) 固体撮像装置及びその製造方法
JP2009224585A (ja) 半導体装置及びその製造方法
KR100379336B1 (ko) 반도체 소자의 분리영역 제조방법
KR100606914B1 (ko) 반도체 소자의 격리영역 형성방법
US7790568B2 (en) Method for fabricating semiconductor device
KR100729742B1 (ko) 이미지 센서의 제조방법
JP2009194269A (ja) 固体撮像装置およびその製造方法
KR100486757B1 (ko) 소자 격리 특성을 향상시킨 이미지센서 및 그 제조 방법
KR20110077409A (ko) 이미지 센서 및 그 제조 방법
US20070155127A1 (en) Image sensor and method of fabricating the same
US7732885B2 (en) Semiconductor structures with dual isolation structures, methods for forming same and systems including same
JP2016178143A (ja) 固体撮像素子及びその製造方法
KR19990074005A (ko) 웰 영역으로부터의 불순물 확산을 방지하는 트렌치 소자분리방법
KR100776162B1 (ko) 이미지 소자의 제조방법
KR100873292B1 (ko) 소자 격리 특성을 향상시킨 이미지센서 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee