JPH0571128B2 - - Google Patents

Info

Publication number
JPH0571128B2
JPH0571128B2 JP60043121A JP4312185A JPH0571128B2 JP H0571128 B2 JPH0571128 B2 JP H0571128B2 JP 60043121 A JP60043121 A JP 60043121A JP 4312185 A JP4312185 A JP 4312185A JP H0571128 B2 JPH0571128 B2 JP H0571128B2
Authority
JP
Japan
Prior art keywords
wafer
ions
implanted
ion implantation
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60043121A
Other languages
English (en)
Other versions
JPS61202426A (ja
Inventor
Haruhide Fuse
Takashi Oosone
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60043121A priority Critical patent/JPS61202426A/ja
Publication of JPS61202426A publication Critical patent/JPS61202426A/ja
Priority to US07/191,788 priority patent/US4918027A/en
Priority to US07/467,544 priority patent/US5057444A/en
Publication of JPH0571128B2 publication Critical patent/JPH0571128B2/ja
Priority to US08/136,241 priority patent/USRE37228E1/en
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法、特に半導体記
憶装置のセルキヤパシタの形成方法に関するもの
である。
従来の技術 従来半導体装置の製造において、高密度化に伴
ない素子分離領域を小さくする為に埋め込み分離
法が提案されている。この従来技術の１例を第４
図により説明する。
Si基板１に酸化膜２を形成し分離領域をエツチ
ング除去後、KOH等のアルカリエツチ液でテー
パー状にエツチングを行なう。面方位の関係から
約60°の側面傾斜をもつ。この上からボロンイオ
ンビーム３によつてイオン注入を施してチヤンネ
ルストツプ領域４を形成し、溝の上部すなわちSi
基板１の肩部のポロン原子濃度をあげ、後につく
りあげるMOS素子のサブスレシヨールド電流特
性の改善をはかつている。第５図に示すものはSi
エツチングされた底面のみにボロンイオンが注入
されてチヤンネルストツプ領域４′が形成され、
Siのエツチングされた側面へはイオン注入され
ず、ボロンイオン濃度は、基板濃度のままであ
る。
発明が解決しようとする問題点 したがつて、第５図に示すものの場合、ボロン
イオン注入後の酸化工程等で、ボロンが吸い出さ
れ表面濃度低下等が生じ領域１′に形成される
MOS素子のVTがチヤンネルのエツジで低下して
しまう。このため、第６図に示すMOSトランジ
スタのサブスレシヨルド電流にＡのようなハンプ
現象があらわれてしまう。第４図に示すように、
分離溝の側面にもボロンイオン注入されたMOS
トランジスタではＢに示す形となり、異常な特性
が生じない。このように第５図のごとく微細な垂
直に近い溝形状をもつ分離溝を形成する場合に
は、その側面にチヤンネルストツプ領域４が形成
できない為、ハンプ電流が生じる。また第５図に
おいて、角度θで注入した場合、ある側面にもチ
ヤンネルストツプ領域が形成されるが、必ず、反
対を向いた側面には形成されない為、やはりハン
プカレントが生じてしまう。
また、第７図に示すようにボロンイオンビーム
３に対してウエハー１を角度θ傾けてその平面に
おいて回転を加えることにより、すべての溝側面
に均一にイオンを注入することが可能である。１
０はウエハー１の回転軸を示す。しかし現在のイ
オン注入装置は、基板を冷却しながら注入するた
め回転機構を加えることは困難であり、注入の精
度を著しく劣化させる可能性があり、装置も複雑
になさざるをえない。以上のように、従来埋め込
み分離法を用いた場合、分離溝側面にボロンイオ
ンを均一に導入することができなかつた。
一方、ダイナミツクRAMのセルキヤパシタを
溝掘りタイプで作る場合、その溝のアスペクト比
は分離溝に比べてかなり高いため、溝の側面及び
底面にまでイオン注入を用いて不純物を導入させ
ることを考えた場合、埋め込み分離に比べて溝掘
りタイプのセルキヤパシタの形成は更に困難であ
ると予想される。従来のセルキヤパシタ形成用の
溝のアスペクト比は、必要とするセル容量にも依
存するが、IEDM Tech.Digest（アイイ−デイエ
ム テクノロジー ダイジエスト）．pp.236−
239，Dec.1984、IEDM Tech.Digest.pp.240−
243，Dec.1984等に示されているように４以上の
ものが必要とされていた。
本発明においては、従来の装置を大幅な変更す
ることなく分離溝側面にボロンイオンを均一に導
入することができる方法と同様の方法を用いて高
いアスペクト比の溝を有するダイナミツクRAM
のセルキヤパシタの製造方法を提供することを目
的とする。
問題点を解決する為の手段 本発明は、半導体ウエハー上で選択的にエツチ
ングを加えほぼ90°で互いに隣接する第１〜第４
の側面を有する凹部を形成する工程と、前記ウエ
ハー表面とイオンビームに垂直な面との角度を8°
程度傾け、前記第１の側面および前記凹部底面へ
イオン注入できる位置に前記ウエハーを設置して
イオン注入を行なうイオン注入工程と、前記ウエ
ハーの設置平面で前記ウエハーにほぼ90°の回転
を施し、前記第２の側面および前記底面へイオン
注入可能な第２の位置に前記ウエハーを設置して
前記イオン注入を行なう工程と、前記ウエハーの
設置平面で前記ウエハーにほぼ90°の回転を施し、
前記第３の側面および前記底面へイオン注入可能
な第３の位置に前記ウエハーを設置して前記イオ
ン注入を行なう工程と、前記ウエハーの設置平面
で前記ウエハーにほぼ90°の回転を施し、前記第
４の側面および前記底面へ前記イオン注入を行う
工程にて前記凹部の側面および底面すべてに前記
イオン注入を行い、ダイナミツクRAMのセルキ
ヤパシタを形成する工程とを備えた半導体装置の
製造方法を提供する。
作 用 本発明によれば、ダイナミツクRAMのセルキ
ヤパシタの凹部側面および凹部底面にイオンビー
ムが入るようにウエハーを固定し注入した後に、
ウエハーを回転しさらに他の向きの凹部側面およ
び底面にイオンビームが入るようにし、すべての
セルキヤパシタの凹部側面および凹部底面すべて
に、ほぼ均一にイオンが注入されるように90°回
転と４回の注入を組み合わせることが可能となり
凹部内全面に容易かつ確実に不純物領域を形成す
ることを可能とする。
実施例 Ｐ型１００方位のウエハーに、分離部分をカリ
ードカツプリング型のプラズマエツチング装置に
よつて約0.6μm深さの溝又は凹部１５を堀り、ウ
エハーをビームに垂直な面から8°傾けたところに
ウエハーを固定し、ボロンイオンを108keVで、
0.2〜２×1013cm-2イオン打ち込みを行なつた後ウ
エハーを90°回転させ、再び同条件のイオン打ち
込みを行なつた。この後さらにウエハーを90°回
転させてイオン注入し、合計４回の注入を、１回
につき90°ウエハーを回転して注入を行なつた。
この方法について第１図の模式図に従がつて詳
細に説明を加える。第１図においてａは、ウエハ
ー１を上からみたところであり下端にウエハー１
のフラツト部が存在する。そして第２図ａが第１
図ａのＡ−A′断面であり４つの90°に接する断面
の１つに注入部６が形成される。第２図からも明
らかなように、１回の注入で注入部６は凹部１５
の１つの側面および底面にも形成される。次に第
１図ｂに示すように、ウエハー１を90°回転した
状態で角度をつけてイオン３を打ち込むことによ
り注入部７を形成できる。第１図ｃでさらに90°
ウエハー１を回転して角度をつけた注入を施すこ
とによつて次の側面への注入を行ない注入部８を
形成する。最後に第１図ｄのようにさらに90°ウ
エハー１を回転し角度をつけたイオン打ち込みを
行なうことにより注入部９を形成し、すべての側
面および底面へボロンイオンの注入を行なうこと
ができる。このようにして試料作成を行なつた。
比較のため、ウエハーを全く傾けることなく、イ
オンビームと完全に垂直に試料表面を設置した状
態で108KeV、２×1013cm-2のボロン注入を行な
つた試料、つまり分離の側面の壁に全くイオンが
打ち込まれていない試料を準備した。
以上の方法により作成されたそれぞれの試料
に、分離溝中に堆積酸化膜を埋め込み、基板の所
定部にそれぞれｎチヤンネルのMOSトランジス
タを形成した。チヤンネル幅2μm、チヤンネル長
5μmの試料のゲート電圧VG対サブスレシヨール
ド電流IDの特性を第３図に示す。
１１はウエハーを傾けないでイオン注入したも
のの曲線、１２，１３はウエハーを傾けてイオン
注入した本実施例方法によるものの曲線で、１２
は傾斜角8°で注入量0.1×1013cm-2の場合、１３は
傾斜角8°で注入量0.25〜２×1013cm-2の場合を示
している。基板電圧は−1Vとしてハンプ特性を
強調している。図からわかるように、ハンプ特性
が注入量2.5×1012cm-2以上で消滅している。
なお、以上の方法では、凹部側面および底面す
べてに注入領域が形成されるため、隣接して形成
されるMOSトランジスタすべてに上記特性改善
効果が発揮される。以上は本願発明の理解を深め
るため、まずアスペクト比の高い溝の側壁に注入
を用いて不純物をドーピングする方法をトレンチ
分離に適用した例を示した。本願発明は上記アス
ペクト比の高い溝の側壁に注入を用いて不純物を
ドーピングする方法をダイナミツクRAMのセル
キヤパシタの溝堀りタイプに適用したものであ
り、溝中すべての側面及び底面にまで不純物を導
入することができる。
発明の効果 以上のように、本発明方法を用いることにより
従来の装置を大幅に構成変更することなしで、高
いアスペクト比の溝を有するダイナミツクRAM
のセルキヤパシタを容易に制御性良く形成でき
る。
【図面の簡単な説明】
第１図、第２図は本発明の一実施例における半
導体装置の製造方法を説明するための図、第３図
は同半導体装置のサブスレシヨールド電流特性を
示す図、第４図、第５図は従来の製造方法を説明
するための断面図、第６図は第４図、第５図で形
成した分離を用いて作成したMOSトランジスタ
のサブスレシヨールド電流特性を示す図、第７図
は従来法の改善について説明するための図であ
る。 １……Si基板（ウエハー）、３……イオンビー
ム、６，７，８，９……イオン注入部。

Claims (1)

  1. 【特許請求の範囲】 １ アスペクト比４以上の凹部にダイナミツク
    RAMのセルキヤパシタを形成する半導体装置の
    製造方法において、 半導体ウエハー上で選択的にエツチングを加え
    ほぼ90°で互いに隣接する第１〜第４の側面を有
    する凹部を形成する工程と、前記ウエハー表面と
    イオンビームに垂直な面との角度を8°程度傾け、
    前記第１の側面および前記凹部底面へイオン注入
    できる位置に前記ウエハーを設置してイオン注入
    を行なうイオン注入工程と、前記ウエハーの設置
    平面で前記ウエハーにほぼ90°の回転を施し、前
    記第２の側面および前記底面へイオン注入可能な
    第２の位置に前記ウエハーを設置して前記イオン
    注入を行なう工程と、前記ウエハーの設置平面で
    前記ウエハーにほぼ90°の回転を施し、前記第３
    の側面および前記底面へイオン注入可能な第３の
    位置に前記ウエハーを設置して前記イオン注入を
    行なう工程と、前記ウエハーの設置平面で前記ウ
    エハーにほぼ90°の回転を施し、前記第４の側面
    および前記底面へ前記イオン注入を行う工程にて
    前記凹部の側面および底面すべてに前記イオン注
    入を行い、ダイナミツクRAMのセルキヤパシタ
    を形成する工程とを備えたことを特徴とする半導
    体装置の製造方法。
JP60043121A 1985-03-05 1985-03-05 半導体装置の製造方法 Granted JPS61202426A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP60043121A JPS61202426A (ja) 1985-03-05 1985-03-05 半導体装置の製造方法
US07/191,788 US4918027A (en) 1985-03-05 1988-04-27 Method of fabricating semiconductor device
US07/467,544 US5057444A (en) 1985-03-05 1990-01-19 Method of fabricating semiconductor device
US08/136,241 USRE37228E1 (en) 1985-03-05 1993-10-15 Method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60043121A JPS61202426A (ja) 1985-03-05 1985-03-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS61202426A JPS61202426A (ja) 1986-09-08
JPH0571128B2 true JPH0571128B2 (ja) 1993-10-06

Family

ID=12655002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60043121A Granted JPS61202426A (ja) 1985-03-05 1985-03-05 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US4918027A (ja)
JP (1) JPS61202426A (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6372114A (ja) * 1986-09-16 1988-04-01 Matsushita Electronics Corp メモリ−セルの製造方法
JPS6376423A (ja) * 1986-09-19 1988-04-06 Toshiba Corp 半導体装置の製造方法
JPS63274767A (ja) * 1987-04-30 1988-11-11 Mitsubishi Electric Corp イオン注入方法
JP2519721B2 (ja) * 1987-05-13 1996-07-31 富士通株式会社 トレンチ内へのイオン注入方法
US5236866A (en) * 1988-10-25 1993-08-17 Mitsubishi Denki Kabushiki Kaisha Metal interconnection layer having reduced hillock formation in semi-conductor device and manufacturing method therefor
US5270226A (en) * 1989-04-03 1993-12-14 Matsushita Electric Industrial Co., Ltd. Manufacturing method for LDDFETS using oblique ion implantion technique
US5021355A (en) * 1989-05-22 1991-06-04 International Business Machines Corporation Method of fabricating cross-point lightly-doped drain-source trench transistor
JPH0834194B2 (ja) * 1989-06-30 1996-03-29 松下電器産業株式会社 イオン注入方法及び本方法を用いた半導体装置の製造方法
US5112762A (en) * 1990-12-05 1992-05-12 Anderson Dirk N High angle implant around top of trench to reduce gated diode leakage
KR920022380A (ko) * 1991-05-18 1992-12-19 김광호 반도체장치의 소자분리방법
US5448090A (en) * 1994-08-03 1995-09-05 International Business Machines Corporation Structure for reducing parasitic leakage in a memory array with merged isolation and node trench construction
US5668018A (en) * 1995-06-07 1997-09-16 International Business Machines Corporation Method for defining a region on a wall of a semiconductor structure
KR0165457B1 (ko) * 1995-10-25 1999-02-01 김광호 트렌치 소자분리 방법
US5874346A (en) * 1996-05-23 1999-02-23 Advanced Micro Devices, Inc. Subtrench conductor formation with large tilt angle implant
US5767000A (en) * 1996-06-05 1998-06-16 Advanced Micro Devices, Inc. Method of manufacturing subfield conductive layer
TW385523B (en) * 1996-12-14 2000-03-21 United Microelectronics Corp Method for making contact via with a formed component on semiconductor substrate
CN1199926A (zh) * 1997-05-21 1998-11-25 日本电气株式会社 一种半导体器件的制造方法
US6008125A (en) * 1997-12-12 1999-12-28 Utmc Microelectronic Systems Inc. Method of eliminating buried contact resistance in integrated circuits
US6238998B1 (en) 1998-11-20 2001-05-29 International Business Machines Corporation Shallow trench isolation on a silicon substrate using nitrogen implant into the side wall
US6362040B1 (en) * 2000-02-09 2002-03-26 Infineon Technologies Ag Reduction of orientation dependent oxidation for vertical sidewalls of semiconductor substrates
US6521493B1 (en) 2000-05-19 2003-02-18 International Business Machines Corporation Semiconductor device with STI sidewall implant
US6426253B1 (en) * 2000-05-23 2002-07-30 Infineon Technologies A G Method of forming a vertically oriented device in an integrated circuit
JP2002090978A (ja) * 2000-09-12 2002-03-27 Hoya Corp 位相シフトマスクブランクの製造方法、及び位相シフトマスクブランクの製造装置
KR100501641B1 (ko) * 2003-07-18 2005-07-18 매그나칩 반도체 유한회사 반도체 소자의 웰 형성방법
KR100606914B1 (ko) * 2004-12-29 2006-08-01 동부일렉트로닉스 주식회사 반도체 소자의 격리영역 형성방법
US7550355B2 (en) * 2005-08-29 2009-06-23 Toshiba America Electronic Components, Inc. Low-leakage transistor and manufacturing method thereof
US20080242118A1 (en) * 2007-03-29 2008-10-02 International Business Machines Corporation Methods for forming dense dielectric layer over porous dielectrics
CN102024700B (zh) * 2009-09-17 2012-09-26 北大方正集团有限公司 沟槽型双扩散金属氧化物半导体晶体管的制作方法
US8030157B1 (en) 2010-05-18 2011-10-04 International Business Machines Corporation Liner protection in deep trench etching
US9437470B2 (en) 2013-10-08 2016-09-06 Cypress Semiconductor Corporation Self-aligned trench isolation in integrated circuits

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5493957A (en) * 1978-01-06 1979-07-25 Mitsubishi Electric Corp Production of semiconductor device
JPS55105324A (en) * 1979-02-05 1980-08-12 Semiconductor Res Found Manufacturing method and apparatus of semiconductor device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1534896A (en) * 1975-05-19 1978-12-06 Itt Direct metal contact to buried layer
US4232439A (en) * 1976-11-30 1980-11-11 Vlsi Technology Research Association Masking technique usable in manufacturing semiconductor devices
DE2821975C2 (de) * 1978-05-19 1983-01-27 Siemens AG, 1000 Berlin und 8000 München Metall-Halbleiter-Feldeffekttransistor (MESFET) und Verfahren zu dessen Herstellung
GB2052751B (en) * 1979-06-21 1983-03-16 Taylor Instr Analytics Ltd Device for monitoring a component in a fluid mixture
US4377899A (en) * 1979-11-19 1983-03-29 Sumitomo Electric Industries, Ltd. Method of manufacturing Schottky field-effect transistors utilizing shadow masking
US4329186A (en) * 1979-12-20 1982-05-11 Ibm Corporation Simultaneously forming fully implanted DMOS together with enhancement and depletion mode MOSFET devices
JPS5911988B2 (ja) * 1980-01-23 1984-03-19 株式会社日立製作所 イオン打込み方法
US4335503A (en) * 1980-12-24 1982-06-22 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method of making a high voltage V-groove solar cell
JPS57200042A (en) * 1981-06-02 1982-12-08 Hoya Corp Exposure method for chemically machinable photosensitive glass
US4466178A (en) * 1981-06-25 1984-08-21 Rockwell International Corporation Method of making extremely small area PNP lateral transistor by angled implant of deep trenches followed by refilling the same with dielectrics
JPS582240A (ja) * 1981-06-26 1983-01-07 Hoya Corp 化学切削性感光ガラスの露光方法
FR2529383A1 (fr) * 1982-06-24 1983-12-30 Commissariat Energie Atomique Porte-cible a balayage mecanique utilisable notamment pour l'implantation d'ioris
JPS59144175A (ja) * 1983-02-07 1984-08-18 Mitsubishi Electric Corp 電界効果トランジスタの製造方法
DD217087A1 (de) * 1983-08-05 1985-01-02 Mikroelektronik Zt Forsch Tech Verfahren zur herstellung einer halbleitervorrichtung
US4569701A (en) * 1984-04-05 1986-02-11 At&T Bell Laboratories Technique for doping from a polysilicon transfer layer
USH204H (en) * 1984-11-29 1987-02-03 At&T Bell Laboratories Method for implanting the sidewalls of isolation trenches
US4604150A (en) * 1985-01-25 1986-08-05 At&T Bell Laboratories Controlled boron doping of silicon
US4653177A (en) * 1985-07-25 1987-03-31 At&T Bell Laboratories Method of making and selectively doping isolation trenches utilized in CMOS devices
NL8502765A (nl) * 1985-10-10 1987-05-04 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
JPS63227017A (ja) * 1987-03-17 1988-09-21 Matsushita Electric Ind Co Ltd イオン注入方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5493957A (en) * 1978-01-06 1979-07-25 Mitsubishi Electric Corp Production of semiconductor device
JPS55105324A (en) * 1979-02-05 1980-08-12 Semiconductor Res Found Manufacturing method and apparatus of semiconductor device

Also Published As

Publication number Publication date
JPS61202426A (ja) 1986-09-08
US4918027A (en) 1990-04-17
USRE37228E1 (en) 2001-06-12

Similar Documents

Publication Publication Date Title
JPH0571128B2 (ja)
US5017504A (en) Vertical type MOS transistor and method of formation thereof
US6756257B2 (en) Patterned SOI regions on semiconductor chips
US4845537A (en) Vertical type MOS transistor and method of formation thereof
US4833516A (en) High density memory cell structure having a vertical trench transistor self-aligned with a vertical trench capacitor and fabrication methods therefor
US4534824A (en) Process for forming isolation slots having immunity to surface inversion
US4116720A (en) Method of making a V-MOS field effect transistor for a dynamic memory cell having improved capacitance
US4984038A (en) Semiconductor memory and method of producing the same
US4749661A (en) Vertical slot bottom bipolar transistor structure
US6171923B1 (en) Method for fabricating a DRAM cell structure on an SOI wafer incorporating a two dimensional trench capacitor
US5118636A (en) Process for forming isolation trench in ion-implanted region
US6004837A (en) Dual-gate SOI transistor
US5077228A (en) Process for simultaneous formation of trench contact and vertical transistor gate and structure
KR900007607B1 (ko) 격리 기층을 가진 반도체 기억장치 및 그 제조방법
CN1011369B (zh) 动态随机存取存储单元制造方法
KR100647058B1 (ko) 반도체 메모리 장치 및 그 제조 방법
US5057444A (en) Method of fabricating semiconductor device
US5858845A (en) Electrically conductive substrate interconnect continuity region and method of forming same with an angled implant
US4225879A (en) V-MOS Field effect transistor for a dynamic memory cell having improved capacitance
JP3022714B2 (ja) 半導体装置およびその製造方法
US20080318383A1 (en) Method of manufacturing semiconductor device
JPH0334656B2 (ja)
JPH03125460A (ja) 半導体装置の製造方法
JPH07273183A (ja) 半導体装置とその製造方法
EP0477683A2 (en) CMOS Structure fabrication

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees