JPS63122145A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置、特に半導体素子分離のための
溝の構造に関するものである。

〔従来の技術〕

第４図は、従来の溝分離（以下、トレンチ分離と称する
。）部の構造の一例を示す。このものは、半導体基板（
１）の表面上に選択的に形成された二酸化珪素（ＳｉＯ
ｘ）などの保獲膜をマスクとして、反応性イオンエツチ
ング法（以下ＲＩＥ法と称する）のような異方性エツチ
ングによって半導体基板（１）を数μｍ掘って溝（３）
（以下、トレンチと称す。）をつくる。次に、半導体基
板（１）に対して入射イオンビームを傾けて行う傾斜注
入を行うことによってトレンチの側・底面に不純物イオ
ンを注入し、その後、化学的気相成長法（以下、ＣＶＤ
法と称する。）によって二酸化珪素のような絶縁膜（４
）を堆積させた後、公知の技術によって、素子領域内に
ゲート絶縁膜（６）とゲート（７）となる導電体の膜を
選択的に形成し、ソース（８］、ドレイン（９）領域管
形成してから保護膜Ｑｌ１ｍに開口したコンタクトホー
ルαυを介してアルミニウム電極（２）を接続したもの
である。

〔発明が解決しようとする問題点〕

第４図に示した従来のトレンチ構造では、微細化構造が
すすみＭＯ３型トランジスタのゲート幅が小さくなるほ
ど、トレンチ内側壁に注入された不純物イオンの影響で
トランジスタのしきい値！圧カニ上昇するという、所謂
Ｎａｒｒｏｗ　Ｗｉｄｔｈ効果の影響が顕著になる。ま
た、トレンチの内側壁に不純物イオンを傾斜注入するた
め、トレンチ分離部での寄生容量が増大し、ＭＯ８型ト
ランジスタの動特性が劣化するほか、第１図に示すよう
なトレンチ開口部に生じる凸型コーナに電界が集中し漏
れ電流の原因になるなどの問題点がある。また、ＣＭＯ
５半導体においては、微細化により集積密度を大きくす
ると、ラッチアップによる誤動作が発生し易くなる問題
点もある。

この発明は上記のような問題点を解消するためになされ
たものであシ、半導体素子の特性を損なうことなく素子
分離が行えるようなトレンチ分離を得ることを目的とす
る。

〔問題点を解決するための手段〕

この発明に係る半導体装置は、トレンチ内側壁を絶縁膜
で覆い、トレンチ内部に導電体を埋め込んで、上記導電
体を半導体基板と接触させると共に、上記導電体を配線
もしくはＸ極と接触させるようにしたものである。

〔作用〕

この発明におけるトレンチは、トレンチ内部ニ導電体を
有し、この導電体に固定電位を与えることによって半導
体基板の電位を安定化する。

〔実施例〕

以下、この発明の一実施例を図に従って説明する。第１
図は、本発明をＭＯ８型集積回路に適用した場合の半導
体装置の断面図を示し、第８図にその製造工程に従った
断面構造の変化を示す。

この実施例では、第８図（ａ）に示すように珪素のよう
な半導体基板（１）上にマスクとなる二酸化珪素の嘆（
２）を選択的に形成した後、ＲＩＥ法によって半導体基
板（１）を所望の深さだけ掘シ下ばてトレンチ（３）を
形成する。次いで、傾斜注入を行うことによってトレン
チ側面および底面に不純物イオンを注入する。次いで、
第８図（ｂ）に示すようにＣＶＤ法によってトレンチ内
壁に第１絶縁＠　（４）となるべき二酸化珪素などの絶
縁膜を形成する。さらにＲＩＥ法によって異方性エツチ
ングを行い、トレンチ底面の第１絶縁模（４）を除去し
た後、ぼりシリコンや金属の珪素化合物のような導電体
の膜を厚く堆積させ、トレンチ内部に導電体（５）を充
填する。

このとき、導電体（５）は、トレンチ底面において半導
体基板（１）と接触する。その後、半導体基板（１）上
に堆積した余分の導電体の膜をエツチングによって除去
する。次いで、第８図（Ｃ）に示すように素子領域内表
面に薄く酸化膜（６）を形成した後、ゲート（７）、ソ
ース（８）、及びドレン（９）を形成する。さらに、第
３図（ｄ）に示すように第２絶縁膿αＧを形成し、トレ
ンチ分離領域の一部、（第２図に示すようなトレンチの
４隅のいずれか）及び、ソース（８］、ドレン（９）領
域に１第２絶縁換αＯと酸化膜（６）を貫いてコンタク
トホール（ロ）を形成する。次いで、コンタクトホール
（ロ）の内側に配線（２）を形成すると第１図（ａ）に
示した構造を得ることができる。

先述のように従来は、トレンチ開口部の凸型コーナ０で
の電界の集中に起因する漏れ電流を抑止するために、ト
レンチ内側壁への不純物イオン注入を行い、しきい値電
圧以下のゲート電圧における漏れ電流（Ｈｕｍｐ　Ｃｕ
ｒｒｅｎ　ｔ　）を抑えていた。しかし、トレンチ内側
壁へ注入した不純物イオンがトレンチ近傍の素子領域へ
拡散し、有効なゲート幅が減−少するためにしきいち電
圧が上昇するＮａｒｒＯＷＷｉｄｔｈ効果が問題となっ
ていた。また、本問題点は、今後微細化構造がすすむに
つれて益々顕著になると考えられる。

上記実施例においては、トレンチ内部に埋め込まれた導
電体（５）に半導体基板（１）と同じ電位を与え、トレ
ンチ内部の導電体（５）をトレンチ底面において半導体
基板（１）と接触させることによって永板電位の安定化
が図れ為、ラッチアップ耐量の向上がはかれる。また、
埋め込み導電体（５）の電位を基板電位と同じくするこ
とは、トレンチ側壁に形成される寄生のＭＯ８Ｏ８型ト
ランジスタットオフ状態に持ち込む方向のゲートバイア
スになるので、トレンチ内側壁へ注入する不純物イオン
の注入量を減らすことができ、Ｎａｒｒｏｗ　Ｗｉｄｔ
ｈ効果の問題も軽減される。同時に、不純物イオンを注
入することに起因した基板の寄生容量の増大と、トラン
ジスタの動作速度の減退という問題も軽減され、トレン
チで囲まれた素子領域に形成される半導体素子の特性を
損なうことなく、素子間の分離を行うことができる。

゛　なお上記例は半導体基板上に形成されたＭＯ５型ト
ランジスタの例であるが半導体基板に深い拡散によ多形
成したウェル内に形成されたＭＯ３型トランジヌタの場
合でも溝内の導体をウェルと同電位にする事により、同
じ効果が得られる事は明らかである。

〔発明の効果〕

以上のように、この発明によれば、トレンチ分離領域内
の導電体と半導体基板を接触させ、配線によって導電体
に半導体基板と同じ電位を与えることによって、電位を
固定されるようにしたので、トレンチ分離領域内の埋込
み導電体の電位が変動されないようになるとともに、半
導体基板の電位が安定し、これによってラッチアップが
防止できると同時にトレンチ分離領域の周囲に反転層が
形成されにくくなるという作用により、半導体基板上に
形成されるＭＯ３型トランジヌタのソース、ドレン間の
導通が防止されるとともＫ　、ＮａｒｒｏｗＷｉｄｔｈ
効果が低減され、トレンチ分離部の寄生容量が低減され
るという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による半導体装置のトレン
チ分離領域の構成例を示す断面図、第２図はＭＯ５Ｏ５
型トランジスタ成例を示す平面図、第８図はこの発明の
一実施例による半導体装置の製造工程に従った断面図、
第４図は従来の半導体装置の断面図である。 （１）はシリコン基板、（２）は二酸化珪素（ＳｉＯｔ
）膜、（３）はトレンチ、（４）は第１絶縁膜、（５）
は導電体、（６）はゲート酸化膜、（７）はゲート、（
８）はソース、（９）はドレン、αＧは第２絶縁膜、α
Ｄはコンタクトホール、■は配線、（至）はトレンチの
凸型コーナ部である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (4)

【特許請求の範囲】
1. （１）半導体基板の主面に形成される素子の活性領域間
   に溝を掘り、内側壁に絶縁膜を形成してから導電体を充
   填し、表面に絶縁膜を形成することにより分離領域が形
   成されてなる半導体装置において、上記導電体が半導体
   基板と接触し、上記導電体が配線もしくは電極と接触す
   ることを特徴とする半導体装置。
2. （２）導電体は、溝の底面に形成された開口部を介して
   基板と接続されることを特徴とする特許請求の範囲第１
   項記載の半導体装置。
3. （３）導電体は絶縁膜に形成された開口部を介して配線
   または電極と接続されることを特徴とする特許請求の範
   囲第１項記載の半導体装置。
4. （４）第１の導電型を有する半導体基板の主面に、第１
   の導電型とは逆の第２の導電型の拡散層を形成し、分離
   用溝が上記第１の拡散層と接触される事を特徴とする特
   許請求範囲第１項記載の半導体装置。