JPS6372114A - メモリ−セルの製造方法 - Google Patents
メモリ−セルの製造方法Info
- Publication number
- JPS6372114A JPS6372114A JP61217451A JP21745186A JPS6372114A JP S6372114 A JPS6372114 A JP S6372114A JP 61217451 A JP61217451 A JP 61217451A JP 21745186 A JP21745186 A JP 21745186A JP S6372114 A JPS6372114 A JP S6372114A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- diffused layers
- around
- sidewalls
- kev
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 abstract description 17
- 238000005468 ion implantation Methods 0.000 abstract description 7
- 238000001312 dry etching Methods 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 abstract description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 2
- 238000000137 annealing Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 9
- 239000007790 solid phase Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 239000012808 vapor phase Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000006121 base glass Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、イオン注入を用いたトレンチ型メモリーセル
の製造方法に関するものである。
の製造方法に関するものである。
従来の技術
４メガビットダイナミックＲＡＭ以上の集積度を持った
メモリー素子においては、α線等の放射線が入射して電
荷が逃げたシするためにおきる誤動作（ソフトエラー）
に対する対策として、セルキャパシタの容量を大きくす
る必要がある。しかし、プレーナー型のキャパシタでは
、チップ面積が大きくなり、集積度を上げる点で問題が
ある。
メモリー素子においては、α線等の放射線が入射して電
荷が逃げたシするためにおきる誤動作（ソフトエラー）
に対する対策として、セルキャパシタの容量を大きくす
る必要がある。しかし、プレーナー型のキャパシタでは
、チップ面積が大きくなり、集積度を上げる点で問題が
ある。
そのため、トレンチキャパシタ技術が必要不可欠なもの
である。トレンチキャパシタにおいては、トレンチ側壁
に一様な不純物拡散層を形成しなければ、近接トレンチ
間におけるリーク等の不良の原因となる。従来、トレン
チキャパシタにおけるトレンチ側壁へのドーピング法と
して、気相拡散法や、固相拡散法が検討されている。気
相拡散法は、第３図ａに示すように、半導体基板２にド
ライエツチング工程によりトレンチ３を形成した後に同
図すのように、高温雰囲気中で、Ｐ 、 Ａｓ 。
である。トレンチキャパシタにおいては、トレンチ側壁
に一様な不純物拡散層を形成しなければ、近接トレンチ
間におけるリーク等の不良の原因となる。従来、トレン
チキャパシタにおけるトレンチ側壁へのドーピング法と
して、気相拡散法や、固相拡散法が検討されている。気
相拡散法は、第３図ａに示すように、半導体基板２にド
ライエツチング工程によりトレンチ３を形成した後に同
図すのように、高温雰囲気中で、Ｐ 、 Ａｓ 。
Ｂ系のガス４を流し、気相から半導体基板２中へ拡散さ
せ、不純物拡散層１を形成する方法である。
せ、不純物拡散層１を形成する方法である。
固相拡散法は、第４図ａに示すように半導体基板２にド
ライエツチング工程によりトレンチ３を形成した後に、
同図りのように１）レンチ内部へ、Ｐ、Ａｓ、Ｂなどの
不純物の含まれたＳｉ系ガラス５を一様に形成し、つい
で、同図Ｃのように、後の熱処理工程により、Ｓｉ系ガ
ラスを介し、トレンチ側壁へ固相から拡散させ不純物拡
散層１を形成する方法である。
ライエツチング工程によりトレンチ３を形成した後に、
同図りのように１）レンチ内部へ、Ｐ、Ａｓ、Ｂなどの
不純物の含まれたＳｉ系ガラス５を一様に形成し、つい
で、同図Ｃのように、後の熱処理工程により、Ｓｉ系ガ
ラスを介し、トレンチ側壁へ固相から拡散させ不純物拡
散層１を形成する方法である。
発明が解決しようとする問題点
トレンチキャパシタにおいては、トレンチ側壁への制御
性の良い不純物の注入が重要な技術となっている。特に
、濃度制御の問題が重要である。
性の良い不純物の注入が重要な技術となっている。特に
、濃度制御の問題が重要である。
気相拡散法は、不純物の入ったガス４をトレンチ底部ま
で一様に流すという面で難しさが存在する。
で一様に流すという面で難しさが存在する。
固相拡散法は、Ｓｔ系ガラス５中の不純物濃度のばらつ
きが存在する点に難しさがある。その上、プロセス的に
も、専用の新しい装置が必要となったり、複雑になると
いった問題が存在する。イオン注入法は、製造プロセス
は簡単であるが、通常のプレーナー型での注入条件では
、第２図に示すように、不純物イオンビーム６がトレン
チ側壁で弾性散乱され、その散乱ビーム７がトレンチ底
部に多量に注入される。実際のメモリー素子においては
、トレンチが近接して存在するために、第２図に示すよ
うなトレンチ底部の深い不純物拡散層１の形状をしてい
ると、後の熱処理工程により不純物の拡散が起こシ隣接
セル間のトレンチでリ−りを起こすというような問題が
存在する。
きが存在する点に難しさがある。その上、プロセス的に
も、専用の新しい装置が必要となったり、複雑になると
いった問題が存在する。イオン注入法は、製造プロセス
は簡単であるが、通常のプレーナー型での注入条件では
、第２図に示すように、不純物イオンビーム６がトレン
チ側壁で弾性散乱され、その散乱ビーム７がトレンチ底
部に多量に注入される。実際のメモリー素子においては
、トレンチが近接して存在するために、第２図に示すよ
うなトレンチ底部の深い不純物拡散層１の形状をしてい
ると、後の熱処理工程により不純物の拡散が起こシ隣接
セル間のトレンチでリ−りを起こすというような問題が
存在する。
問題点を解決するための手段
この問題点を解決するために本発明は不純物イオンビー
ムをトレンチ側壁に対して所定の角度傾けた状態で、ウ
ェハーを逐次回転させ、１００ＫｅＶ以上の高エネルギ
ーで注入する方法を用いる。
ムをトレンチ側壁に対して所定の角度傾けた状態で、ウ
ェハーを逐次回転させ、１００ＫｅＶ以上の高エネルギ
ーで注入する方法を用いる。
作 用
１００ＫｅＶ以上の高エネルギーで注入することによっ
て、イオンビームが高エネルギーであるためにトレンチ
側壁が、不純物イオンによってアモルファス化され、側
壁での散乱効果が著しく減少し、トレンチ底部への注入
量が減少する。このことにより、トレンチの側壁部と底
部とで、同程度の拡散層の深さが可能となり、後の熱処
理による近接したトレンチ間のリークがなくなる。
て、イオンビームが高エネルギーであるためにトレンチ
側壁が、不純物イオンによってアモルファス化され、側
壁での散乱効果が著しく減少し、トレンチ底部への注入
量が減少する。このことにより、トレンチの側壁部と底
部とで、同程度の拡散層の深さが可能となり、後の熱処
理による近接したトレンチ間のリークがなくなる。
実施例
本発明のイオン注入によるトレンチ型メモリーセルの製
造方法を第１図の一実施例によシ説明する。単結晶シリ
コン基板２に１．ＯＸｌ、Ｏμ扉で深さ４μｍ程度のト
レンチ３をドライ′エッチング工程によシ形成し、イオ
ンビーム６をトレンチ側壁に対して、傾斜角Ｘを１００
程度傾けた状態で、加速エネルギー１ｏｏ ＫｅＶ程度
、ドーズ量１×１０ Ｃ！ｎ 程度で、９０’ずつ４回
、回転させる方法によって、 Ａｓイオンを注入する
。その底部で１０００人〜２５００人となり、第１図に
示すようなほぼ均等な深さの拡散層１を得ることができ
る。また、４ＭＤＲＡＭレベルのセルキャパシタにおい
ても、隣接トレンチ間のリークもなく、ンフトエラー的
にも良好な結果を得ることができる。
造方法を第１図の一実施例によシ説明する。単結晶シリ
コン基板２に１．ＯＸｌ、Ｏμ扉で深さ４μｍ程度のト
レンチ３をドライ′エッチング工程によシ形成し、イオ
ンビーム６をトレンチ側壁に対して、傾斜角Ｘを１００
程度傾けた状態で、加速エネルギー１ｏｏ ＫｅＶ程度
、ドーズ量１×１０ Ｃ！ｎ 程度で、９０’ずつ４回
、回転させる方法によって、 Ａｓイオンを注入する
。その底部で１０００人〜２５００人となり、第１図に
示すようなほぼ均等な深さの拡散層１を得ることができ
る。また、４ＭＤＲＡＭレベルのセルキャパシタにおい
ても、隣接トレンチ間のリークもなく、ンフトエラー的
にも良好な結果を得ることができる。
発明の効果
以上のように本発明によれば、イオン注入という濃度制
御性の最も良い方法を利用して、再現性よく、一様な拡
散層をトレンチ内部に形成することができる。このこと
により、近接セル間リークのなく、高集積化に寄与する
トレンチキャパシタの製造方法として有効である。
御性の最も良い方法を利用して、再現性よく、一様な拡
散層をトレンチ内部に形成することができる。このこと
により、近接セル間リークのなく、高集積化に寄与する
トレンチキャパシタの製造方法として有効である。
第１図は本発明によるトレンチキャパシタにおける側壁
へのドーピングを行った時の断面図、第２図は従来のイ
オン注入のエネルギーでトレンチ側壁へドーピングした
時の断面図、第３図は気相拡散法による・トレンチへの
不純物ドーピング法の工程順断面図、第４図は固相拡散
法によるトレンチへの不純物のドーピング法の工程順断
面図である。 １・・・・・・不純物拡散層、２・・・・・・半導体基
板、３・・・・・・トレンチ、４・・・・・・不純物系
ガス、５・・・・・・Ｓｉ系ガラス、６・・・・・・イ
オンビーム、７・・・・・・散乱ビーム。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名Ｇ−
４χンビ゛−４ ６−−−イλンｔ：’＜ 第 ３ 図 ３ ”−＋に＊Ｔ−，°°″
へのドーピングを行った時の断面図、第２図は従来のイ
オン注入のエネルギーでトレンチ側壁へドーピングした
時の断面図、第３図は気相拡散法による・トレンチへの
不純物ドーピング法の工程順断面図、第４図は固相拡散
法によるトレンチへの不純物のドーピング法の工程順断
面図である。 １・・・・・・不純物拡散層、２・・・・・・半導体基
板、３・・・・・・トレンチ、４・・・・・・不純物系
ガス、５・・・・・・Ｓｉ系ガラス、６・・・・・・イ
オンビーム、７・・・・・・散乱ビーム。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名Ｇ−
４χンビ゛−４ ６−−−イλンｔ：’＜ 第 ３ 図 ３ ”−＋に＊Ｔ−，°°″
Claims (1)
- 基板表面にトレンチを形成した後に、イオンビームを
、トレンチ側壁に対して所定の角度傾けた状態で、同基
板を逐次回転させて、前記トレンチ側壁へ１００ＫｅＶ
以上の高エネルギーで打ち込むことを特徴とするメモリ
ーセルの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61217451A JPS6372114A (ja) | 1986-09-16 | 1986-09-16 | メモリ−セルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61217451A JPS6372114A (ja) | 1986-09-16 | 1986-09-16 | メモリ−セルの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6372114A true JPS6372114A (ja) | 1988-04-01 |
Family
ID=16704440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61217451A Pending JPS6372114A (ja) | 1986-09-16 | 1986-09-16 | メモリ−セルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6372114A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4985368A (en) * | 1987-03-23 | 1991-01-15 | Mitsubishi Denki Kabushiki Kaisha | Method for making semiconductor device with no stress generated at the trench corner portion |
| US5112762A (en) * | 1990-12-05 | 1992-05-12 | Anderson Dirk N | High angle implant around top of trench to reduce gated diode leakage |
| US5372950A (en) * | 1991-05-18 | 1994-12-13 | Samsung Electronics Co., Ltd. | Method for forming isolation regions in a semiconductor memory device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61202426A (ja) * | 1985-03-05 | 1986-09-08 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1986
- 1986-09-16 JP JP61217451A patent/JPS6372114A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61202426A (ja) * | 1985-03-05 | 1986-09-08 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4985368A (en) * | 1987-03-23 | 1991-01-15 | Mitsubishi Denki Kabushiki Kaisha | Method for making semiconductor device with no stress generated at the trench corner portion |
| US5112762A (en) * | 1990-12-05 | 1992-05-12 | Anderson Dirk N | High angle implant around top of trench to reduce gated diode leakage |
| US5372950A (en) * | 1991-05-18 | 1994-12-13 | Samsung Electronics Co., Ltd. | Method for forming isolation regions in a semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002110693A (ja) | 深い多孔性トレンチの側壁にドーピングを実施するための角度注入法 | |
| JPS63166220A (ja) | 半導体装置の製造方法 | |
| JP2003163224A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH0727877B2 (ja) | イオン注入法 | |
| JPS6372114A (ja) | メモリ−セルの製造方法 | |
| JPS63239939A (ja) | 半導体基体内への不純物導入方法及び装置 | |
| JPS63133664A (ja) | 半導体装置の製造方法 | |
| JPH0194667A (ja) | 半導体装置の製造方法 | |
| JPS63115359A (ja) | トレンチ型キヤパシタの製造方法 | |
| JPS62285470A (ja) | 半導体装置の製造方法 | |
| JPH11191613A (ja) | 容量電極の製造方法 | |
| JPH04119631A (ja) | 半導体装置の製造方法 | |
| JPH02111062A (ja) | 半導体メモリの製造方法 | |
| JPS63271972A (ja) | 薄膜トランジスタの製法 | |
| JP2694957B2 (ja) | 半導体装置の製造方法 | |
| JPH0393233A (ja) | 半導体装置の製造方法 | |
| JPS63133562A (ja) | 溝形キヤパシタの製造方法 | |
| JPH01108762A (ja) | 半導体装置の製造方法 | |
| JPS63245955A (ja) | メモリーセルの製造方法 | |
| JPH0210864A (ja) | 半導体装置の製造方法 | |
| JPH09260301A (ja) | イオン注入方法 | |
| JPS61119075A (ja) | 半導体装置の製造方法 | |
| JPH07268663A (ja) | キャパシタ絶縁膜の形成方法、半導体記憶装置の形成方法、半導体製造装置 | |
| JPS61288462A (ja) | 半導体装置の製造方法 | |
| JP2774535B2 (ja) | 半導体装置の製造方法 |