JPS61193456A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPS61193456A
JPS61193456A JP60033183A JP3318385A JPS61193456A JP S61193456 A JPS61193456 A JP S61193456A JP 60033183 A JP60033183 A JP 60033183A JP 3318385 A JP3318385 A JP 3318385A JP S61193456 A JPS61193456 A JP S61193456A
Authority
JP
Japan
Prior art keywords
oxide film
silicon wafer
thermal oxide
wafer
formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60033183A
Other languages
English (en)
Other versions
JPH0380338B2 (ja
Inventor
Kikuo Yamabe
紀久夫 山部
Norihei Takai
高井　法平
Hiroshi Shirai
宏 白井
Masaharu Watanabe
正晴 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Toshiba Corp
Original Assignee
Toshiba Corp
Toshiba Ceramics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Ceramics Co Ltd filed Critical Toshiba Corp
Priority to JP60033183A priority Critical patent/JPS61193456A/ja
Publication of JPS61193456A publication Critical patent/JPS61193456A/ja
Publication of JPH0380338B2 publication Critical patent/JPH0380338B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体素子の製造方法に係わり、特にシリコ
ンウェハの表面に形成される熱酸化膜中の欠陥発生を抑
えた半導体素子の製造方法に関する。
〔発明の技術的背崇とその問題点〕
従来、ゲート酸化膜を形成する場合、ゲート酸化の直前
にＲＣＡ処理（文献、：　Ｎ、　）（ｅｒｎ　ａｎｄ　
Ｄ。
Ｗ　、　ｐ　ｕｏｔｉｎｅｎ、“ＲＣＡ　　Ｒｅｖｉｅ
ｗ　”　、　３１，１８７（１９７０）　）等の薬品に
よる清浄を行った後、純水洗浄を行っている。この場合
、純水洗浄によって、必ず自然酸化膜が７〜１５［入コ
形成されることになる。
一方、近年の半導体集積回路の高集積化は目覚ましく、
素子の微細化及び薄膜化に対する要求は極めて厳しいも
のがある。そして、高集積回路に用いられる゛ゲート酸
化膜の厚さとして１００［入］以下を要求される場合も
でている。このため、前記した自然酸化膜のゲート酸化
膜に及ぼす影響は大きい。
また、前記純水洗浄を省略し、弗酸系薬品によって自然
酸化膜を除去した後に直接ゲート酸化に至る場合、シリ
コンウェハの表面は不飽和結合を多く有し、極めて活性
な表面となっている。その結果、シリコンウェハの表面
は汚染物質が被着し易くなっている。従って、このよう
な表面上に形成されたゲート酸化膜は、初期短絡不良を
示す欠陥が多くなってしまう。
（発明の目的］ 本発明は上記の事情を考慮してなされたもので、その目
的とするところは、熱酸化膜の形成工程でその酸化膜に
取り込まれる欠陥を効果的に低減することができ、素子
特性の向上等をはかり得る半導体素子の製造方法を提供
することにある。
〔発明の概要〕 本発明の骨子は、シリコンウェハを水素雰囲気中で熱処
理することにより、シリコンウェハ表面の不飽和結合に
水素を結合させ、熱酸化膜を形成する際の電気伝導上の
欠陥発生を抑制することにある。
即ち本発明は、シリコンウェハの表面に熱酸化膜を形成
する工程を含む半導体素子の製造方法において、前記熱
酸化膜を形成する工程の直前に、水素を含む雰囲気中で
前記シリコンウェハを１１００　［℃］以上の温度で（
望ましくは１分以下の時間）熱処理するようにした方法
である。
〔発明の効果］ 本発明によれば、より確実に理想に近い状態でシリコン
ウェハの表面を自然酸化膜がなく月つ不活性な状態に制
御することができるので、該ウェハ上に形成する熱酸化
膜の欠陥発生を低減することができ、特に１００［入］
以下の薄い熱酸化膜を十分な耐圧を持たせて作ることが
できる。このため、ＭＯ８集積回路等の信頼性向上、微
細化及び高集積化をはかることができる。
〔発明の実施例〕
以下、本発明の詳細を図示の実施例によって説明する。
第１図（ａ）〜（ｅ）は本発明の一実施例方法に係わる
ＭＯＳキャパシタ製造工程を示す断面図である。まず、
ＣＺ法により形成されウェハ状に切り出された面方位（
１００）、比抵抗５〜２゜［Ωｃｍ　］のシシリコンウ
ニを用い、１０００　ｒ℃］で水素燃焼酸化を１００分
間行い、第１図（ａ）に示す如くシリコンウェハ１１の
表面に厚ざ５０００　［大コの熱酸化膜１２を形成した
。
次いで、第１図（ｂ）に示す如く全面にレジスト１３を
塗布したのち、写真蝕刻法によりゲート酸化膜形成領域
の酸化膜１２をエツチング除去した。その後、第１図（
Ｃ）に示す如＜ＲＣＡリンス処理と水洗により上記シリ
コンウェハ１１を洗浄した。このとき、ウェハ１１の露
出表面には、薄い自然酸化膜１４が形成される。
次いで、シリコンウェハ１１の表面に、例えばハロゲン
ランプを照射し、ウェハ表面温度を１１００　［℃］ま
で上昇させ、１０［％コの水素を含むアルゴンガス中に
１分間晒し、第１図（ｄ）に示す如く前記自然酸化ｌ！
Ｗ１４を除去した。このとき、シリコンウェハ１１の表
面の不飽和結合には水素原子が結合されることになる。
次いで、上記第１図（ｄ）に示す工程の直後に、２０［
％］の乾燥酸素を含むアルゴンガス中で９００　［℃］
　２０分間シリコンウェハ１１を酸化し、第１図（ｅ）
に示す如くシリコンウェハ１１の表面に厚さ４０「人コ
の熱酸化膜（ゲー］・酸化膜）１５を形成した。続いて
、多結晶シリコン膜１６をＬＰＣＣＶＤ法により約０．
４　［μｍ］形成した。さらに、例えば１０００　［℃
］　１０分間のＰＯＣｎ３拡散法により、多結晶シリコ
ン膜１６の抵抗を低下させた後、写真蝕刻法によりゲー
ト電極パターンを形成した。
上記形成された試料の耐圧不良率を測定したところ、第
２図に示す如き結果が得られた。ここで、図中Ａは本実
施例による場合、Ｂは従来例の場合である。なお、いず
れの場合も、ゲート面積は１０［ｍ２］、ゲート酸化膜
厚は５０［入コとした。第２図から判るように、本実施
例の場合、従来例に比して、酸化膜の耐圧不良率が飛躍
的に改−６＝ 善されることが判る。
このように本実施例方法によれば、シリコンウェハ１１
の表面に形成される熱酸化膜１５の欠陥密度を著しく低
減させることができる。このため、半導体集積回路の高
集積化に大きな効果が得られる。例えば、ゲート酸化膜
の薄膜化を容易にし、ＭＯ８素子の動作特性向上及び信
頼性の向上が可能となる。
なお、本発明は上述した実施例方法に限定されるもので
はない。例えば、希釈不活性ガスとして、アルゴンを□
用いたが、その他ネオン、ヘリウム等の貴ガスは勿論、
窒素等の活性度の低いガスを用いてもよい。さらに、ゲ
ート電極として、リン添加多結晶シリコンを用いたが、
／’／２．Ｍ９．’Ｗ等の高融点金属若しくはそのシリ
サイドを用いてもよい。また、ゲート酸化膜等の熱酸化
膜形成前の熱処理温度は１１００［℃］に限るものでは
なく、それ以上の温度であればよい。さらに、このとき
の処理時間は、高温熱処理による半導体ウェハへの種々
の影響を考慮すると１分以下の短時間とするのが望まし
い。
マタ、実施例ではＭＯＳキャパシタの製造に応用したが
、ＭＯＳＦＥＴ及びＭ’Ｏ８集積回路は勿論のこと、他
の熱酸化膜を有する半導体素子の製造に適用することが
可能である。その他、本発明の要旨を逸脱しない範囲で
、種々変形して実施することができる。
【図面の簡単な説明】
第１図（ａ）〜（ｅ）は本発明の一実施例方法に係わる
ＭＯＳキャパシタ製造工程を示す断面図、第２図は上記
実施例の効果を説明するためのもので熱酸化膜の耐圧不
良率を示す特性図である。 １１・・・シリコンウェハ、１２・・・熱酸化膜、１３
・・・レジスト、１４・・・自然酸化膜、１５・・・熱
酸化膜（ゲート酸化膜）、１６・・・添加多結晶シリコ
ン膜（ゲート電極）。

Claims (4)

    【特許請求の範囲】
  1. （１）シリコンウェハの表面に熱酸化膜を形成する工程
    を含む半導体素子の製造方法において、前記熱酸化膜を
    形成する工程の直前に、水素を含む雰囲気中で前記シリ
    コンウェハを１１００［℃］以上の温度で熱処理するこ
    とを特徴とする半導体素子の製造方法。
  2. （２）前記熱処理の時間を、１分以下に設定したことを
    特徴とする特許請求の範囲第１項記載の半導体素子の製
    造方法。
  3. （３）前記熱酸化膜は、ゲート酸化膜であることを特徴
    とする特許請求の範囲第１項記載の半導体素子の製造方
    法。
  4. （４）前記熱処理するに際し、ハロゲンランプ等の光加
    熱により前記シリコンウェハの表面を １１００［℃］以上の温度に加熱することを特徴とする
    特許請求の範囲第１項記載の半導体素子の製造方法。
JP60033183A 1985-02-21 1985-02-21 半導体素子の製造方法 Granted JPS61193456A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60033183A JPS61193456A (ja) 1985-02-21 1985-02-21 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60033183A JPS61193456A (ja) 1985-02-21 1985-02-21 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JPS61193456A true JPS61193456A (ja) 1986-08-27
JPH0380338B2 JPH0380338B2 (ja) 1991-12-24

Family

ID=12379380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60033183A Granted JPS61193456A (ja) 1985-02-21 1985-02-21 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS61193456A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63226029A (ja) * 1987-03-16 1988-09-20 Oki Electric Ind Co Ltd 絶縁膜形成方法
EP0468213A2 (en) * 1990-06-25 1992-01-29 Kabushiki Kaisha Toshiba Semiconductor substrate, method of manufacturing semiconductor substrate and semiconductor device, and method of inspecting and evaluating semiconductor substrate
JPH04168768A (ja) * 1990-10-31 1992-06-16 Nec Yamagata Ltd 半導体装置の製造方法
JPH04348524A (ja) * 1991-05-27 1992-12-03 Nec Corp 半導体装置の製造方法
US5543648A (en) * 1992-01-31 1996-08-06 Canon Kabushiki Kaisha Semiconductor member and semiconductor device having a substrate with a hydrogenated surface
US6179910B1 (en) 1998-09-14 2001-01-30 Komatsu Electronic Metals Co., Ltd Method for manufacturing silicon single crystals and wafers adapted for producing semiconductors
JP2004087960A (ja) * 2002-08-28 2004-03-18 Fujitsu Ltd 半導体装置の製造方法
WO2004044278A1 (ja) * 2002-11-14 2004-05-27 Komatsu Denshi Kinzoku Kabushiki Kaisha シリコンウェーハとその製造方法および製造装置
US6800132B1 (en) 1999-08-27 2004-10-05 Komatsu Denshi Sinzoku Kabushiki Silicon wafer and method for manufacture thereof, and method for evaluation of silicon wafer
US7014704B2 (en) 2003-06-06 2006-03-21 Sumitomo Mitsubishi Silicon Corporation Method for growing silicon single crystal
US7211141B2 (en) 2003-08-12 2007-05-01 Shin-Etsu Handotai Co., Ltd. Method for producing a wafer
WO2014013809A1 (ja) * 2012-07-19 2014-01-23 大日本スクリーン製造株式会社 基板処理方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4376505B2 (ja) * 2002-10-30 2009-12-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5091272A (ja) * 1973-12-12 1975-07-21
JPS51115299A (en) * 1975-04-03 1976-10-09 Mitsubishi Electric Corp Formation process of silicon oxide film
JPS51147250A (en) * 1975-06-13 1976-12-17 Fujitsu Ltd Treatment method of semiconductor substrate
JPS5286070A (en) * 1976-01-12 1977-07-16 Rca Corp Method of manufacturing concocted oxide

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5091272A (ja) * 1973-12-12 1975-07-21
JPS51115299A (en) * 1975-04-03 1976-10-09 Mitsubishi Electric Corp Formation process of silicon oxide film
JPS51147250A (en) * 1975-06-13 1976-12-17 Fujitsu Ltd Treatment method of semiconductor substrate
JPS5286070A (en) * 1976-01-12 1977-07-16 Rca Corp Method of manufacturing concocted oxide

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63226029A (ja) * 1987-03-16 1988-09-20 Oki Electric Ind Co Ltd 絶縁膜形成方法
EP0468213A2 (en) * 1990-06-25 1992-01-29 Kabushiki Kaisha Toshiba Semiconductor substrate, method of manufacturing semiconductor substrate and semiconductor device, and method of inspecting and evaluating semiconductor substrate
US5508800A (en) * 1990-06-25 1996-04-16 Kabushiki Kaisha Toshiba Semiconductor substrate, method of manufacturing semiconductor substrate and semiconductor device, and method of inspecting and evaluating semiconductor substrate
JPH04168768A (ja) * 1990-10-31 1992-06-16 Nec Yamagata Ltd 半導体装置の製造方法
JP2624366B2 (ja) * 1990-10-31 1997-06-25 山形日本電気株式会社 半導体装置の製造方法
JPH04348524A (ja) * 1991-05-27 1992-12-03 Nec Corp 半導体装置の製造方法
US5543648A (en) * 1992-01-31 1996-08-06 Canon Kabushiki Kaisha Semiconductor member and semiconductor device having a substrate with a hydrogenated surface
EP0828289A1 (en) * 1992-01-31 1998-03-11 Canon Kabushiki Kaisha Semiconductor wafer with low surface roughness and semiconductor device
US6179910B1 (en) 1998-09-14 2001-01-30 Komatsu Electronic Metals Co., Ltd Method for manufacturing silicon single crystals and wafers adapted for producing semiconductors
US6800132B1 (en) 1999-08-27 2004-10-05 Komatsu Denshi Sinzoku Kabushiki Silicon wafer and method for manufacture thereof, and method for evaluation of silicon wafer
JP2004087960A (ja) * 2002-08-28 2004-03-18 Fujitsu Ltd 半導体装置の製造方法
WO2004044278A1 (ja) * 2002-11-14 2004-05-27 Komatsu Denshi Kinzoku Kabushiki Kaisha シリコンウェーハとその製造方法および製造装置
US7014704B2 (en) 2003-06-06 2006-03-21 Sumitomo Mitsubishi Silicon Corporation Method for growing silicon single crystal
US7211141B2 (en) 2003-08-12 2007-05-01 Shin-Etsu Handotai Co., Ltd. Method for producing a wafer
WO2014013809A1 (ja) * 2012-07-19 2014-01-23 大日本スクリーン製造株式会社 基板処理方法
JP2014022588A (ja) * 2012-07-19 2014-02-03 Dainippon Screen Mfg Co Ltd 基板処理方法
US9343311B2 (en) 2012-07-19 2016-05-17 SCREEN Holdings Co., Ltd. Substrate treatment method

Also Published As

Publication number Publication date
JPH0380338B2 (ja) 1991-12-24

Similar Documents

Publication Publication Date Title
JPS61193456A (ja) 半導体素子の製造方法
TW200522190A (en) Wet cleaning method to eliminate copper corrosion
JP2001284534A (ja) 回路製造方法、回路装置
JPS61176125A (ja) シリコン熱酸化膜の形成方法
JPS6039848A (ja) 半導体装置の製造方法
JPH04171744A (ja) 半導体装置の製造方法
KR100481839B1 (ko) 반도체장치의제조방법
JP2000100747A (ja) 半導体装置及び半導体装置の製造方法
JPH0799178A (ja) 半導体装置の製造方法
JPS5889869A (ja) 半導体装置の製造方法
JPH11340238A (ja) 半導体装置の製造方法
JPH03165515A (ja) コンタクトの形成方法
JPS61125015A (ja) 半導体装置の製造方法
JPH0493079A (ja) 半導体装置の製造方法
JPS60163466A (ja) 半導体装置の製造方法
TWI304630B (ja)
JPH04208535A (ja) 半導体装置の製造方法
JPS6257228A (ja) 半導体装置の製造方法
JPS62277771A (ja) 半導体装置の製造方法
JPH1167756A (ja) 半導体基板表面の酸化膜の形成処理方法
JPH10154694A (ja) 半導体集積回路装置およびその製造方法
CN106128945A (zh) 一种离子注入方法
JPH01255228A (ja) ゲート酸化膜の形成方法
JPH1174479A (ja) 半導体装置の製造方法
JPH02152258A (ja) Ｌｓｉ用中間酸化膜の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees