JPH1174479A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1174479A JPH1174479A JP9247573A JP24757397A JPH1174479A JP H1174479 A JPH1174479 A JP H1174479A JP 9247573 A JP9247573 A JP 9247573A JP 24757397 A JP24757397 A JP 24757397A JP H1174479 A JPH1174479 A JP H1174479A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxide film
- groove
- heat treatment
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 溝型容量素子や素子分離における熱酸化膜の
重金属汚染を防止し、電荷保持特性や素子間分離特性の
劣化を防ぐ。 【解決手段】 ゲッタリングサイト１００を有するシリ
コン基板１０１にドライエッチング法により溝１０３を
形成し、第１の熱酸化膜１０５を形成する。さらに、第
１の熱酸化膜１０５をウェットエッチングにて除去後、
還元性雰囲気中での熱処理を行うことにより、溝表面に
存在する重金属汚染元素をシリコン基板内部のゲッタリ
ングサイト１００に捕獲する。これにより、清浄な溝表
面を得た後、容量素子形成や素子分離を行う第２の熱酸
化膜を形成する。
重金属汚染を防止し、電荷保持特性や素子間分離特性の
劣化を防ぐ。 【解決手段】 ゲッタリングサイト１００を有するシリ
コン基板１０１にドライエッチング法により溝１０３を
形成し、第１の熱酸化膜１０５を形成する。さらに、第
１の熱酸化膜１０５をウェットエッチングにて除去後、
還元性雰囲気中での熱処理を行うことにより、溝表面に
存在する重金属汚染元素をシリコン基板内部のゲッタリ
ングサイト１００に捕獲する。これにより、清浄な溝表
面を得た後、容量素子形成や素子分離を行う第２の熱酸
化膜を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にシリコン基板に溝を形成する半導体装置の
製造方法に関する。
に関し、特にシリコン基板に溝を形成する半導体装置の
製造方法に関する。
【０００２】
【従来の技術】半導体装置の製造方法において、シリコ
ン基板中にドライエッチング法により溝を形成する技術
は、容量素子や素子分離の形成等に用いられている。し
かし、ドライエッチングによって形成された溝の表面に
は、ドライエッチングによりダメージが生じたり重金属
汚染元素が導入されたりするので、続いて溝の表面に形
成される熱酸化膜は欠陥や重金属を含んだ膜となってし
まう。その結果、容量素子の電荷保持特性や素子分離に
おける分離特性が劣化し、デバイスの信頼性や歩留まり
が低下するという問題があった。
ン基板中にドライエッチング法により溝を形成する技術
は、容量素子や素子分離の形成等に用いられている。し
かし、ドライエッチングによって形成された溝の表面に
は、ドライエッチングによりダメージが生じたり重金属
汚染元素が導入されたりするので、続いて溝の表面に形
成される熱酸化膜は欠陥や重金属を含んだ膜となってし
まう。その結果、容量素子の電荷保持特性や素子分離に
おける分離特性が劣化し、デバイスの信頼性や歩留まり
が低下するという問題があった。
【０００３】このような問題を解決する手法について
は、例えば、特開昭６２−２９０１５５号公報や特開平
４−１５５９３０号公報に記載されている。
は、例えば、特開昭６２−２９０１５５号公報や特開平
４−１５５９３０号公報に記載されている。
【０００４】特開昭６２−２９０１５５号公報記載の技
術は、ドライエッチングによって形成した溝部を一旦熱
酸化後ウェットエッチングにより除去し、改めて熱酸化
を行うようにした製造方法である。
術は、ドライエッチングによって形成した溝部を一旦熱
酸化後ウェットエッチングにより除去し、改めて熱酸化
を行うようにした製造方法である。
【０００５】図４（ａ）〜（ｅ）は、このような製造方
法の工程断面図を示す図である。この製造方法は、ま
ず、図４（ａ）に示すように、シリコン基板４０１にフ
ォトレジスト４０２により所望の溝形成のパターニング
を行う。次に、図４（ｂ）に示すように、公知のドライ
エッチング技術により溝４０３を形成する。このとき、
溝４０３の表面部分には、ドライエッチングによるダメ
ージ層４０４が形成される。続いて、フォトレジスト４
０２を除去後、図４（ｃ）に示すように、該シリコン基
板４０１を熱酸化して第１の熱酸化膜４０５を形成す
る。その後、図４（ｄ）に示すように該第１の熱酸化膜
４０５をフッ酸等を用いたウェットエッチングにより除
去する。さらに、図４（ｅ）に示すように、改めて溝部
を熱酸化して第２の熱酸化膜４０６を形成する。第１の
熱酸化によって、溝表面に存在するドライエッチング時
のダメージ層４０４は第１の熱酸化膜中に含まれ、その
後第１の熱酸化膜を除去することによって清浄な溝表面
が得られる。その状態で第２の熱酸化膜４０６を形成す
ることによって良質の熱酸化膜を得る。
法の工程断面図を示す図である。この製造方法は、ま
ず、図４（ａ）に示すように、シリコン基板４０１にフ
ォトレジスト４０２により所望の溝形成のパターニング
を行う。次に、図４（ｂ）に示すように、公知のドライ
エッチング技術により溝４０３を形成する。このとき、
溝４０３の表面部分には、ドライエッチングによるダメ
ージ層４０４が形成される。続いて、フォトレジスト４
０２を除去後、図４（ｃ）に示すように、該シリコン基
板４０１を熱酸化して第１の熱酸化膜４０５を形成す
る。その後、図４（ｄ）に示すように該第１の熱酸化膜
４０５をフッ酸等を用いたウェットエッチングにより除
去する。さらに、図４（ｅ）に示すように、改めて溝部
を熱酸化して第２の熱酸化膜４０６を形成する。第１の
熱酸化によって、溝表面に存在するドライエッチング時
のダメージ層４０４は第１の熱酸化膜中に含まれ、その
後第１の熱酸化膜を除去することによって清浄な溝表面
が得られる。その状態で第２の熱酸化膜４０６を形成す
ることによって良質の熱酸化膜を得る。
【０００６】また、特開平４−１５５９３０号公報記載
の技術は、溝形成時のドライエッチダメ−ジや汚染を、
溝形成後のエクストリンシックゲッタリング（Extrinsi
c Gettering；「ＥＧ」という。）処理によりゲッタリ
ングを行う方法である。本技術の工程断面図を図５
（ａ）、（ｂ）に示す。この製造方法は、まず、図５
（ａ）に示すように、シリコン基板５０１に溝５０３を
形成した後、シリコン基板５０１の裏面に燐を含んだ酸
化シリコン膜５０５を形成する。次に図５（ｂ）に示す
ように、シリコン基板５０１の裏面にエキシマレーザー
５０６を照射し、燐を基板内部に拡散させて結晶欠陥５
０７を発生させる。以上の方法を用いることにより、エ
キシマレーザーによって形成した結晶欠陥５０７がゲッ
タリング源となり、溝近傍の重金属汚染を除去する。
の技術は、溝形成時のドライエッチダメ−ジや汚染を、
溝形成後のエクストリンシックゲッタリング（Extrinsi
c Gettering；「ＥＧ」という。）処理によりゲッタリ
ングを行う方法である。本技術の工程断面図を図５
（ａ）、（ｂ）に示す。この製造方法は、まず、図５
（ａ）に示すように、シリコン基板５０１に溝５０３を
形成した後、シリコン基板５０１の裏面に燐を含んだ酸
化シリコン膜５０５を形成する。次に図５（ｂ）に示す
ように、シリコン基板５０１の裏面にエキシマレーザー
５０６を照射し、燐を基板内部に拡散させて結晶欠陥５
０７を発生させる。以上の方法を用いることにより、エ
キシマレーザーによって形成した結晶欠陥５０７がゲッ
タリング源となり、溝近傍の重金属汚染を除去する。
【０００７】
【発明が解決しようとする課題】半導体装置製造工程中
で発生する重金属汚染元素の中には、Ｆｅのように熱酸
化工程中にシリコン基板内部に拡散するより酸化膜中に
取り込まれやすい性質を持ったものが存在する。例え
ば、文献：「THE CONTRASTIVE BEHAVIOR OF Fe ANDCu I
MPURITIES IN Si CRYSTALS, Defect Control in Semico
nductors, pp297-303,North-Holland(1990)」によれ
ば、故意にＦｅを汚染したシリコン基板にＮ2またはＯ2
雰囲気中で熱処理を施すと、Ｎ2雰囲気では熱処理温度
における固溶度に対応したＦｅが基板内部に存在（拡
散）するが、Ｏ2雰囲気では基板内部におけるＦｅの濃
度はＮ2雰囲気に対して著しく減少するという現象が報
告されている。従って、基板表面に、Ｆｅのような重金
属汚染元素が存在したままの状態で、酸化雰囲気中の熱
処理すなわち熱酸化膜形成を行うと、その汚染元素は酸
化膜中に取り込まれてしまい酸化膜の特性劣化を引き起
こしてしまう。
で発生する重金属汚染元素の中には、Ｆｅのように熱酸
化工程中にシリコン基板内部に拡散するより酸化膜中に
取り込まれやすい性質を持ったものが存在する。例え
ば、文献：「THE CONTRASTIVE BEHAVIOR OF Fe ANDCu I
MPURITIES IN Si CRYSTALS, Defect Control in Semico
nductors, pp297-303,North-Holland(1990)」によれ
ば、故意にＦｅを汚染したシリコン基板にＮ2またはＯ2
雰囲気中で熱処理を施すと、Ｎ2雰囲気では熱処理温度
における固溶度に対応したＦｅが基板内部に存在（拡
散）するが、Ｏ2雰囲気では基板内部におけるＦｅの濃
度はＮ2雰囲気に対して著しく減少するという現象が報
告されている。従って、基板表面に、Ｆｅのような重金
属汚染元素が存在したままの状態で、酸化雰囲気中の熱
処理すなわち熱酸化膜形成を行うと、その汚染元素は酸
化膜中に取り込まれてしまい酸化膜の特性劣化を引き起
こしてしまう。
【０００８】溝形成におけるこのような問題に対処する
ために、ドライエッチングによって生じた欠陥や重金属
汚染元素を多く含んだ熱酸化膜をウェットエッチングに
より除去することで溝表面の清浄化を図るようにした、
特開昭６２−２９０１５５号公報記載の従来技術を利用
することが考えられる。しかし、この場合、図６（ａ）
に示すように、溝表面等にウェットエッチング工程以降
で生じた、もしくはウェットエッチング工程で除去しき
れずに残留した重金属汚染元素６０７が存在すると、図
６（ｂ）に示すように、結局改めて形成する第２の熱酸
化膜６０８に取り込まれてしまうので、やはりデバイス
の信頼性や歩留まりを低下させてしまう。また、基板に
ＥＧ処理を施すことで重金属をゲッタリングを行う特開
平４−１５５９３０号公報記載の従来技術を利用するこ
とも考えられる。しかし、基板にゲッタリングサイトを
形成しても、熱酸化前の溝表面にＦｅのような重金属元
素が存在すると、この重金属元素は熱酸化工程時にゲッ
タリングサイトに拡散するよりも酸化膜中に留まってし
まい、ゲッタリングを行うことは不可能である。
ために、ドライエッチングによって生じた欠陥や重金属
汚染元素を多く含んだ熱酸化膜をウェットエッチングに
より除去することで溝表面の清浄化を図るようにした、
特開昭６２−２９０１５５号公報記載の従来技術を利用
することが考えられる。しかし、この場合、図６（ａ）
に示すように、溝表面等にウェットエッチング工程以降
で生じた、もしくはウェットエッチング工程で除去しき
れずに残留した重金属汚染元素６０７が存在すると、図
６（ｂ）に示すように、結局改めて形成する第２の熱酸
化膜６０８に取り込まれてしまうので、やはりデバイス
の信頼性や歩留まりを低下させてしまう。また、基板に
ＥＧ処理を施すことで重金属をゲッタリングを行う特開
平４−１５５９３０号公報記載の従来技術を利用するこ
とも考えられる。しかし、基板にゲッタリングサイトを
形成しても、熱酸化前の溝表面にＦｅのような重金属元
素が存在すると、この重金属元素は熱酸化工程時にゲッ
タリングサイトに拡散するよりも酸化膜中に留まってし
まい、ゲッタリングを行うことは不可能である。
【０００９】以上のように、従来技術では結局デバイス
の特性の劣化を防ぐことができないという問題があっ
た。
の特性の劣化を防ぐことができないという問題があっ
た。
【００１０】（発明の目的）本発明は、かかる問題点を
解決することを目的とし、熱酸化直前に溝部に残留する
重金属汚染を効果的に除去し、溝部における良質な熱酸
化膜を形成する方法を提供しようとするものである。
解決することを目的とし、熱酸化直前に溝部に残留する
重金属汚染を効果的に除去し、溝部における良質な熱酸
化膜を形成する方法を提供しようとするものである。
【００１１】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、ゲッタリングサイトを有するシリコシ基板に
溝を形成し、該基板を熱酸化し第１の熱酸化膜を形成
し、第１の熱酸膜を除去し、該シリコン基板に対して同
一反応容器内で還元性雰囲気中の熱処理と第２の熱酸化
膜を形成する酸化熱処理を連続して行うことを特徴とす
る。
造方法は、ゲッタリングサイトを有するシリコシ基板に
溝を形成し、該基板を熱酸化し第１の熱酸化膜を形成
し、第１の熱酸膜を除去し、該シリコン基板に対して同
一反応容器内で還元性雰囲気中の熱処理と第２の熱酸化
膜を形成する酸化熱処理を連続して行うことを特徴とす
る。
【００１２】（作用）溝形成時のダメージ層を熱酸化膜
に閉じ込めウェットエッチングにより除去した後に、還
元性雰囲気中で熱処理を行い、溝表面に存在する重金属
汚染元素をシリコン基板内部のゲッタリングサイトに捕
獲させ、改めて熱酸化膜を形成する。
に閉じ込めウェットエッチングにより除去した後に、還
元性雰囲気中で熱処理を行い、溝表面に存在する重金属
汚染元素をシリコン基板内部のゲッタリングサイトに捕
獲させ、改めて熱酸化膜を形成する。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態につい
て以下説明する。シリコン基板に溝を形成して容量素子
を形成したり素子分離を行う等の半導体装置の製造方法
においては、溝部に形成する絶縁層としての熱酸化膜が
重金属に汚染され電荷保持特性や素子間分離特性が劣化
するのを防ぐことが重要であり、シリコン基板として前
記重金属に対するゲッタリングサイトを有する、例えば
ｐ／ｐ＋基板を使用する。
て以下説明する。シリコン基板に溝を形成して容量素子
を形成したり素子分離を行う等の半導体装置の製造方法
においては、溝部に形成する絶縁層としての熱酸化膜が
重金属に汚染され電荷保持特性や素子間分離特性が劣化
するのを防ぐことが重要であり、シリコン基板として前
記重金属に対するゲッタリングサイトを有する、例えば
ｐ／ｐ＋基板を使用する。
【００１４】本実施の形態の製造方法の基本工程は以下
のとおりである。
のとおりである。
【００１５】最初に、シリコン基板表面に、例えばドラ
イエッチング法により溝を形成する。
イエッチング法により溝を形成する。
【００１６】次に、エッチング工程で発生した基板の溝
表面近傍のダメージ層を熱酸化で形成する酸化膜内に閉
じこめて除去する。ここで、該熱酸化膜の除去時にはエ
ッチング液を使用したり必要により洗浄処理等を行うこ
とから、重金属元素等による汚染が生じる虞がある。こ
のような重金属汚染元素を排除するために、還元性雰囲
気中で熱処理を行い重金属汚染元素をシリコン基板内部
のゲッタリングサイトに捕獲させる。
表面近傍のダメージ層を熱酸化で形成する酸化膜内に閉
じこめて除去する。ここで、該熱酸化膜の除去時にはエ
ッチング液を使用したり必要により洗浄処理等を行うこ
とから、重金属元素等による汚染が生じる虞がある。こ
のような重金属汚染元素を排除するために、還元性雰囲
気中で熱処理を行い重金属汚染元素をシリコン基板内部
のゲッタリングサイトに捕獲させる。
【００１７】この後、ゲッタリングサイトへの重金属汚
染元素の捕獲工程で使用した同一容器内において絶縁層
等とする本来の熱酸化膜を形成する。
染元素の捕獲工程で使用した同一容器内において絶縁層
等とする本来の熱酸化膜を形成する。
【００１８】このように、溝部における良質の酸化膜を
得るためには、溝酸化時に基板表面に存在する重金属汚
染元素を熱酸化直前に除去することが重要である。本実
施の形態では、第２の熱酸化膜形成前に酸化膜中に留ま
りやすい性質を持った重金属汚染元素が溝部に存在した
としても、それらは還元性雰囲気中の熱処理でシリコン
基板内部のゲッタリングサイトに拡散し捕獲されるた
め、その表面は非常に清浄な状態になる。第２の熱酸化
膜は、同一反応容器内で改めて熱酸化を行って形成する
ため、大気放置による汚染の可能性も無く、得られる酸
化膜は非常に良質なものとなる。
得るためには、溝酸化時に基板表面に存在する重金属汚
染元素を熱酸化直前に除去することが重要である。本実
施の形態では、第２の熱酸化膜形成前に酸化膜中に留ま
りやすい性質を持った重金属汚染元素が溝部に存在した
としても、それらは還元性雰囲気中の熱処理でシリコン
基板内部のゲッタリングサイトに拡散し捕獲されるた
め、その表面は非常に清浄な状態になる。第２の熱酸化
膜は、同一反応容器内で改めて熱酸化を行って形成する
ため、大気放置による汚染の可能性も無く、得られる酸
化膜は非常に良質なものとなる。
【００１９】以上の本実施の形態において、ゲッタリン
グサイトへの重金属汚染元素の捕獲工程と本来の熱酸化
膜の形成工程とを連続して実施することが好適である
が、前記工程を同一容器内において行うことによりこの
間に他の工程を適宜介在させるようにすることも可能で
ある。
グサイトへの重金属汚染元素の捕獲工程と本来の熱酸化
膜の形成工程とを連続して実施することが好適である
が、前記工程を同一容器内において行うことによりこの
間に他の工程を適宜介在させるようにすることも可能で
ある。
【００２０】また、使用するゲッタリングサイトを有す
る基板としては、ｐ／ｐ＋基板に限られるものではな
く、例えばＤＺＩＧ（Denuded Zone Intrinsic Getteri
ng）基板、ポリシリコンバックシーリング（Po1ysilico
n Back Sealing；「ＰＢＳ」という。）基板、バックダ
メージ（Backside Damage；「ＢＤ」という。）基板あ
るいはイオン注入法によってゲッタリングサイトを形成
した基板等を用いることができる。
る基板としては、ｐ／ｐ＋基板に限られるものではな
く、例えばＤＺＩＧ（Denuded Zone Intrinsic Getteri
ng）基板、ポリシリコンバックシーリング（Po1ysilico
n Back Sealing；「ＰＢＳ」という。）基板、バックダ
メージ（Backside Damage；「ＢＤ」という。）基板あ
るいはイオン注入法によってゲッタリングサイトを形成
した基板等を用いることができる。
【００２１】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。本発明の第１の実施例の工程断面図を図１（ａ）〜
（ｇ）に示す。本実施例は、シリコン基板にＤＲＡＭの
溝型容量素子を形成する場合の製造方法を示すものであ
る。
る。本発明の第１の実施例の工程断面図を図１（ａ）〜
（ｇ）に示す。本実施例は、シリコン基板にＤＲＡＭの
溝型容量素子を形成する場合の製造方法を示すものであ
る。
【００２２】まず、図１（ａ）に示すように、ゲッタリ
ングサイト１００を有するシリコン基板１０１上、例え
ばｐ／ｐ＋基板上にフォトレジスト１０２により所望の
溝形成のパターニングを行う。次に、図１（ｂ）に示す
ように、該フォトレジスト１０２をマスクとして、公知
のドライエッチング技術を用いてシリコン基板１０１に
所望の深さのエッチングを行った後、フォトレジスト１
０２を除去することで溝１０３を形成する。このとき、
溝表面にはドライエッチングにより導入されたダメージ
層１０４が形成される。さらに、図１（ｃ）に示すよう
に、シリコン基板１０１を熱酸化し第１の熱酸化膜１０
５を形成する。このときの酸化膜厚は、ドライエッチン
グによって形成されるダメージ層１０４を酸化できる程
度の膜厚であればよく、望ましくは２００Ａ程度とす
る。次に、図１（ｄ）に示すように、第１の熱酸化膜１
０５をフッ酸等を用いたウェットエッチング法によって
除去する。さらに、図１（ｅ）に示すように、該シリコ
ン基板１０１に還元性雰囲気中である水素雰囲気中での
熱処理を施す。熱処理条件としては、９００°Ｃでの急
速ランプ加熱処理で３０秒行う。このとき、溝および基
板表面に存在する重金属汚染元素１０６は基板内部に存
在するゲッタリングサイト１００（ｐ／ｐ＋基板の場
合、高濃度Ｂを含んだｐ＋領域）に拡散し、捕獲される
ので、非常に清浄な溝表面状態１０７が実現できる。次
に、水素雰囲気中の熱処理を行ったのと同一反応容器内
で、図１（ｆ）に示すように、該基板１０１を改めて熱
酸化し、容量膜となる第２の熱酸化膜１０８を形成す
る。この結果、溝部には溝形成時のダメージ層や重金属
汚染のほとんど無い良質の熱酸化膜（容量膜）が形成さ
れる。次に、図１（ｇ）に示すように、公知のＣＶＤ法
により蓄積電極となる多結晶シリコン膜１０９を形成
し、以降公知のＤＲＡＭ形成技術を用いて溝型容量素子
を有するＤＲＡＭを形成する。
ングサイト１００を有するシリコン基板１０１上、例え
ばｐ／ｐ＋基板上にフォトレジスト１０２により所望の
溝形成のパターニングを行う。次に、図１（ｂ）に示す
ように、該フォトレジスト１０２をマスクとして、公知
のドライエッチング技術を用いてシリコン基板１０１に
所望の深さのエッチングを行った後、フォトレジスト１
０２を除去することで溝１０３を形成する。このとき、
溝表面にはドライエッチングにより導入されたダメージ
層１０４が形成される。さらに、図１（ｃ）に示すよう
に、シリコン基板１０１を熱酸化し第１の熱酸化膜１０
５を形成する。このときの酸化膜厚は、ドライエッチン
グによって形成されるダメージ層１０４を酸化できる程
度の膜厚であればよく、望ましくは２００Ａ程度とす
る。次に、図１（ｄ）に示すように、第１の熱酸化膜１
０５をフッ酸等を用いたウェットエッチング法によって
除去する。さらに、図１（ｅ）に示すように、該シリコ
ン基板１０１に還元性雰囲気中である水素雰囲気中での
熱処理を施す。熱処理条件としては、９００°Ｃでの急
速ランプ加熱処理で３０秒行う。このとき、溝および基
板表面に存在する重金属汚染元素１０６は基板内部に存
在するゲッタリングサイト１００（ｐ／ｐ＋基板の場
合、高濃度Ｂを含んだｐ＋領域）に拡散し、捕獲される
ので、非常に清浄な溝表面状態１０７が実現できる。次
に、水素雰囲気中の熱処理を行ったのと同一反応容器内
で、図１（ｆ）に示すように、該基板１０１を改めて熱
酸化し、容量膜となる第２の熱酸化膜１０８を形成す
る。この結果、溝部には溝形成時のダメージ層や重金属
汚染のほとんど無い良質の熱酸化膜（容量膜）が形成さ
れる。次に、図１（ｇ）に示すように、公知のＣＶＤ法
により蓄積電極となる多結晶シリコン膜１０９を形成
し、以降公知のＤＲＡＭ形成技術を用いて溝型容量素子
を有するＤＲＡＭを形成する。
【００２３】次に、本発明の第２の実施例を図２（ａ）
〜（ｈ）により説明する。
〜（ｈ）により説明する。
【００２４】基板（溝）表面の重金属汚染元素を低減す
るための熱処理方法は、熱酸化前の基板（溝）表面の重
金属の存在形態によって変える必要がある。第２の実施
例では、１０００°Ｃ以上の還元性熱処理によって、ウ
ェットエッチングによる第１の熱酸化膜除去後に形成さ
れる自然酸化膜を除去し、重金属元素のゲッタリング源
への拡散を容易にしようとするものである。例えば、第
１の熱酸化膜をウェットエッチングにより除去後、アン
モニアと過酸化水素との混合洗浄液または硫酸と過酸化
水素の混合洗浄液等を用いた洗浄工程を経た後、第２の
熱酸化を行う場合、洗浄液自身が汚染されていれば、洗
浄工程で形成される自然酸化膜中あるいは自然酸化膜上
に重金属元素が存在することになる。このような状態で
重金属元素を基板中に拡散させると、洗浄工程で形成さ
れた自然酸化膜が重金属元素の基板内部への拡散を阻害
してしまい、十分な基板表面清浄効果が得られない場合
がある。従って、このような場合は自然酸化膜が還元除
去できるような熱処理を行えばよい。
るための熱処理方法は、熱酸化前の基板（溝）表面の重
金属の存在形態によって変える必要がある。第２の実施
例では、１０００°Ｃ以上の還元性熱処理によって、ウ
ェットエッチングによる第１の熱酸化膜除去後に形成さ
れる自然酸化膜を除去し、重金属元素のゲッタリング源
への拡散を容易にしようとするものである。例えば、第
１の熱酸化膜をウェットエッチングにより除去後、アン
モニアと過酸化水素との混合洗浄液または硫酸と過酸化
水素の混合洗浄液等を用いた洗浄工程を経た後、第２の
熱酸化を行う場合、洗浄液自身が汚染されていれば、洗
浄工程で形成される自然酸化膜中あるいは自然酸化膜上
に重金属元素が存在することになる。このような状態で
重金属元素を基板中に拡散させると、洗浄工程で形成さ
れた自然酸化膜が重金属元素の基板内部への拡散を阻害
してしまい、十分な基板表面清浄効果が得られない場合
がある。従って、このような場合は自然酸化膜が還元除
去できるような熱処理を行えばよい。
【００２５】第２の実施例の工程断面図の図２におい
て、まず、図２（ａ）に示すように、ゲッタリングサイ
ト２００を有するシリコン基板２０１上、例えばｐ／ｐ
＋基板上にフォトレジスト２０２により所望の溝形成の
パターニングを行う。次に、図２（ｂ）に示すように、
公知のドライエッチング技術を用いてシリコン基板２０
１に溝パタ−ン２０３を形成する。さらに、図２（ｃ）
に示すように、フォトレジスト２０２を除去後、ダメー
ジ層２０４を除去するために、基板２０１を約２００Ａ
熱酸化し、第１の熱酸化膜２０５を形成する。次に、図
２（ｄ）に示すように、該第１の熱酸化膜２０５をウェ
ットエッチング法（例えば、フッ酸）によって除去す
る。この後、図２（ｅ）に示すように、該シリコン基板
に対してパーティクル除去のための洗浄処理、例えばア
ンモニアと過酸化水素の混合洗浄液で洗浄処理を行う。
この時、該シリコン基板表面には自然酸化膜２０９が形
成されるが、洗浄液自身が汚染されていると自然酸化膜
上もしくは自然酸化膜中に重金属汚染元素２０６が存在
する。次に、図２（ｆ）に示すように、該基板２０１に
還元性雰囲気である水素雰囲気中で、１０５０°Ｃで３
０秒の熱処理を施す。水素雰囲気中で１０００°Ｃ以上
の熱処理を行うと、基板表面に存在する自然酸化膜２０
９が除去されると同時に、自然酸化膜２０９上に存在し
ていた重金属汚染元素２０６も基板内部に拡散する。次
に、図２（ｇ）に示すように、該シリコン基板２０１を
改めて熱酸化し、容量膜となる第２の熱酸化膜２０８を
形成する。
て、まず、図２（ａ）に示すように、ゲッタリングサイ
ト２００を有するシリコン基板２０１上、例えばｐ／ｐ
＋基板上にフォトレジスト２０２により所望の溝形成の
パターニングを行う。次に、図２（ｂ）に示すように、
公知のドライエッチング技術を用いてシリコン基板２０
１に溝パタ−ン２０３を形成する。さらに、図２（ｃ）
に示すように、フォトレジスト２０２を除去後、ダメー
ジ層２０４を除去するために、基板２０１を約２００Ａ
熱酸化し、第１の熱酸化膜２０５を形成する。次に、図
２（ｄ）に示すように、該第１の熱酸化膜２０５をウェ
ットエッチング法（例えば、フッ酸）によって除去す
る。この後、図２（ｅ）に示すように、該シリコン基板
に対してパーティクル除去のための洗浄処理、例えばア
ンモニアと過酸化水素の混合洗浄液で洗浄処理を行う。
この時、該シリコン基板表面には自然酸化膜２０９が形
成されるが、洗浄液自身が汚染されていると自然酸化膜
上もしくは自然酸化膜中に重金属汚染元素２０６が存在
する。次に、図２（ｆ）に示すように、該基板２０１に
還元性雰囲気である水素雰囲気中で、１０５０°Ｃで３
０秒の熱処理を施す。水素雰囲気中で１０００°Ｃ以上
の熱処理を行うと、基板表面に存在する自然酸化膜２０
９が除去されると同時に、自然酸化膜２０９上に存在し
ていた重金属汚染元素２０６も基板内部に拡散する。次
に、図２（ｇ）に示すように、該シリコン基板２０１を
改めて熱酸化し、容量膜となる第２の熱酸化膜２０８を
形成する。
【００２６】以上の工程を経ることにより、自然酸化膜
中もしくは自然酸化膜上に重金属汚染が存在した場合で
も、重金属元素の基板内部への拡散が容易となり、基板
（溝）表面に良質の熱酸化膜を形成することが可能とな
る。次に、図２（ｈ）に示すように、公知のＣＶＤ技術
を用いて蓄積電極となる多結晶シリコン膜２１０を形成
し、以降公知のＤＲＡＭ形成技術を用いて溝型容量素子
を有するＤＲＡＭを形成する。なお、以上の実施例にお
けるゲッタリングサイトを有する基板としては、前記実
施の形態において説明した各種の基板を使用することが
できる。
中もしくは自然酸化膜上に重金属汚染が存在した場合で
も、重金属元素の基板内部への拡散が容易となり、基板
（溝）表面に良質の熱酸化膜を形成することが可能とな
る。次に、図２（ｈ）に示すように、公知のＣＶＤ技術
を用いて蓄積電極となる多結晶シリコン膜２１０を形成
し、以降公知のＤＲＡＭ形成技術を用いて溝型容量素子
を有するＤＲＡＭを形成する。なお、以上の実施例にお
けるゲッタリングサイトを有する基板としては、前記実
施の形態において説明した各種の基板を使用することが
できる。
【００２７】図３に、本実施例の技術を用いて形成した
溝型容量素子を有するＤＲＡＭの電荷保持特性を示す。
同図から分かるように、本発明によれば従来技術のもの
比べて累積不良数を長い電荷保持時間まで低く抑えるこ
とができる。これは従来技術に比べ容量膜となる第２の
熱酸化膜の中に重金属をほとんど含まないことによるも
のであり、これが熱酸化膜の電荷保持特性の向上に大き
く寄与している。
溝型容量素子を有するＤＲＡＭの電荷保持特性を示す。
同図から分かるように、本発明によれば従来技術のもの
比べて累積不良数を長い電荷保持時間まで低く抑えるこ
とができる。これは従来技術に比べ容量膜となる第２の
熱酸化膜の中に重金属をほとんど含まないことによるも
のであり、これが熱酸化膜の電荷保持特性の向上に大き
く寄与している。
【００２８】
【発明の効果】以上説明したように本発明によれば、ゲ
ッタリングサイトを有する基板に溝を形成する方法にお
いて、溝部に熱酸化膜を形成する前に還元性雰囲気での
熱処理を施すことによって、溝部表面に存在する重金属
汚染元素を基板内部のゲッタリング源に捕獲する。この
ため、溝表面の重金属汚染が熱酸化膜中に捕らえられる
のを防ぐことができ、かつ、溝表面が非常に清浄な状態
で熱酸化膜を形成することができるから、溝部に良質な
熱酸化膜を形成することを可能とする。これらのことか
ら、容量素子における電荷保持特性の劣化や素子間の分
離特性の劣化を抑えることができる。従って、本発明を
用いることにより、半導体装置の特性および製造歩留ま
りを向上させることができ、本発明は、特に溝型容量素
子の形成、溝型素子分離形成等に好適である。
ッタリングサイトを有する基板に溝を形成する方法にお
いて、溝部に熱酸化膜を形成する前に還元性雰囲気での
熱処理を施すことによって、溝部表面に存在する重金属
汚染元素を基板内部のゲッタリング源に捕獲する。この
ため、溝表面の重金属汚染が熱酸化膜中に捕らえられる
のを防ぐことができ、かつ、溝表面が非常に清浄な状態
で熱酸化膜を形成することができるから、溝部に良質な
熱酸化膜を形成することを可能とする。これらのことか
ら、容量素子における電荷保持特性の劣化や素子間の分
離特性の劣化を抑えることができる。従って、本発明を
用いることにより、半導体装置の特性および製造歩留ま
りを向上させることができ、本発明は、特に溝型容量素
子の形成、溝型素子分離形成等に好適である。
【００２９】
【図１】本発明の第１の実施例を説明する工程断面図で
ある。
ある。
【図２】発明の第２の実施例を説明する工程断面図であ
る。
る。
【図３】本発明により形成した溝型容量素子を有するＤ
ＲＡＭの電荷保持特性を示す図である。
ＲＡＭの電荷保持特性を示す図である。
【図４】溝形成に関する従来技術を説明する工程断面図
である。
である。
【図５】ゲッタリング処理に関する従来技術を説明する
工程断面図である。
工程断面図である。
【図６】熱酸化膜の重金属汚染を説明する工程断面図で
ある。
ある。
１００、２００ ゲッタリングサイト １０１、２０１ シリコン基板 １０２、２０２ フォトレジスト １０３、２０３、４０３、５０３ 溝 １０４、２０４、４０４、５０４ ダメージ層 １０５、２０５、４０５ 第１の熱酸化膜 １０６、２０６ 重金属汚染元素 １０７、２０７ 清浄な溝 １０８、２０８、４０６ 第２の熱酸化膜 ２０９ 自然酸化膜 ４０１、５０１ シリコン基板 ４０２ フォトレジスト ５０５ 燐を含んだ酸化シリコン膜 ５０６ エキシマレーザ ５０７ 結晶欠陥 ６０７ 重金属汚染元素 ６０８ 重金属元素を含んだ第２の熱酸化膜
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ // Ｈ０１Ｌ 21/76
Claims (5)
- 【請求項１】 ゲッタリングサイトを有するシリコン基
板に溝を形成する工程と、該シリコン基板に対して同一
反応容器内で還元性雰囲気中の熱処理とその後の熱酸化
膜を形成する酸化熱処理を行う工程と、からなる半導体
装置の製造方法。 - 【請求項２】 ゲッタリングサイトを有するシリコン基
板に溝を形成する工程と、該基板を熱酸化し第１の熱酸
化膜を形成する工程と、第１の熱酸化膜を除去する工程
と、該シリコン基板に対して同一反応容器内で還元性雰
囲気中の熱処理と第２の熱酸化膜を形成する酸化熱処理
を連続して行う工程と、からなる半導体装置の製造方
法。 - 【請求項３】 前記ゲッタリングサイトを有するシリコ
ン基板は、ＤＺＩＧ（Denuded Zone Intrinsic Getteri
ng）基板、ＰＢＳ（Polysilicon Back Sealing）基板、
ＢＤ（Backside Damage）基板、ｐ／ｐ＋基板又はイオ
ン注入によってゲッタリングサイトを形成した基板のい
ずれかの基板であることを特徴とする請求項１、２又は
記載の半導体装置の製造方法。 - 【請求項４】 前記還元性雰囲気中の熱処理は、水素雰
囲気中の熱処理であることを特徴とする請求項１、２又
は３記載の半導体装置の製造方法。 - 【請求項５】 前記水素雰囲気中の熱処理は、１０００
°Ｃ以上の処理温度であり、シリコン基板表面の自然酸
化膜を除去するような熱処理であることを特徴とする請
求項４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24757397A JP3152289B2 (ja) | 1997-08-29 | 1997-08-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24757397A JP3152289B2 (ja) | 1997-08-29 | 1997-08-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1174479A true JPH1174479A (ja) | 1999-03-16 |
| JP3152289B2 JP3152289B2 (ja) | 2001-04-03 |
Family
ID=17165518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24757397A Expired - Fee Related JP3152289B2 (ja) | 1997-08-29 | 1997-08-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3152289B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004311954A (ja) * | 2003-01-17 | 2004-11-04 | Sharp Corp | 犠牲シャロートレンチアイソレーション酸化物ライナーを有する歪みシリコンチャネルｃｍｏｓ |
| JP2007250837A (ja) * | 2006-03-16 | 2007-09-27 | Sony Corp | 半導体装置の製造方法 |
-
1997
- 1997-08-29 JP JP24757397A patent/JP3152289B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004311954A (ja) * | 2003-01-17 | 2004-11-04 | Sharp Corp | 犠牲シャロートレンチアイソレーション酸化物ライナーを有する歪みシリコンチャネルｃｍｏｓ |
| JP2007250837A (ja) * | 2006-03-16 | 2007-09-27 | Sony Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3152289B2 (ja) | 2001-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3066593B2 (ja) | エッチング方法 | |
| US6953727B2 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| JP3105770B2 (ja) | 半導体装置の製造方法 | |
| JP2856157B2 (ja) | 半導体装置の製造方法 | |
| JP3152289B2 (ja) | 半導体装置の製造方法 | |
| JP2943728B2 (ja) | 半導体装置の製造方法 | |
| JPS60247928A (ja) | 半導体基板の洗浄方法 | |
| JP3296268B2 (ja) | 半導体装置の製造方法 | |
| JP2003282869A (ja) | 半導体装置の製造方法 | |
| KR100196420B1 (ko) | 소자격리영역의 형성방법 | |
| JP3272823B2 (ja) | 半導体装置の乾式清浄化方法 | |
| JP2821613B2 (ja) | 半導体装置の製造方法 | |
| JPH088262A (ja) | 半導体装置の製造方法 | |
| JP3085228B2 (ja) | 半導体装置の製造方法 | |
| JP2763216B2 (ja) | 半導体装置の製造方法 | |
| JP2808933B2 (ja) | 半導体装置の製造方法 | |
| JPH03173131A (ja) | 半導体装置の製造方法 | |
| JPH0516177B2 (ja) | ||
| JPH07201842A (ja) | 半導体装置の製造方法 | |
| TWI304630B (ja) | ||
| JPH0670991B2 (ja) | 半導体装置の製造方法 | |
| JP2003297915A (ja) | 半導体装置の製造方法 | |
| JPH04208535A (ja) | 半導体装置の製造方法 | |
| JPH05109652A (ja) | 半導体装置の製造方法 | |
| JPH05243238A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |