CN106128945A - 一种离子注入方法 - Google Patents

一种离子注入方法 Download PDF

Info

Publication number
CN106128945A
CN106128945A CN201610564791.XA CN201610564791A CN106128945A CN 106128945 A CN106128945 A CN 106128945A CN 201610564791 A CN201610564791 A CN 201610564791A CN 106128945 A CN106128945 A CN 106128945A
Authority
CN
China
Prior art keywords
insulating barrier
ion
injection method
semiconductor substrate
ion injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610564791.XA
Other languages
English (en)
Inventor
龟井诚司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201610564791.XA priority Critical patent/CN106128945A/zh
Publication of CN106128945A publication Critical patent/CN106128945A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种离子注入方法,通过将经离子注入的绝缘层部分或全部去除,再在去除绝缘层的位置生成一层新绝缘层,从而减少绝缘层中的金属杂质对后续工艺所形成的结构的污染,使得绝缘层具有良好的电气绝缘性;并且,避免了离子中所形成的金属杂质进入绝缘层进而向周围扩散,造成离子注入区域和其它结构的污染,提高了半导体衬底的清洁度,进一步提高了半导体器件的性能。

Description

一种离子注入方法
技术领域
本发明涉及集成电路技术领域,具体涉及一种离子注入方法。
背景技术
图像处理器等半导体器件的制造工艺中通常采用离子(ION)注入和干法刻蚀(DryEtch)方式来形成半导体器件的杂质区域以及实现图案化步骤。在形成杂质区域的离子注入工艺和实现图案化的干法刻蚀工艺中,通常采用等离子体分别来进行离子注入过程和图案化过程。
然而,上述过程中所形成的等离子体会同时进入半导体基板和半导体基板表面的绝缘层中,绝缘层因离子注入形成有多孔,从而导致膜质变化和缺陷增多的问题。同时,在进行离子注入时也会混入其它金属杂质而进入半导体基板表面和绝缘层中,导致该绝缘层缺陷进一步增加。
发明内容
为了克服以上问题,本发明旨在提供一种离子注入方法,通过将离子注入后的绝缘层部分或全部取出,再生成新的绝缘层。
为了达到上述目的,本发明提供了一种离子注入方法,包括:
步骤01:提供一半导体衬底,并且在半导体衬底表面形成绝缘层;
步骤02:在所述绝缘层上涂覆光刻胶,经光刻,在光刻胶中刻蚀出开口,开口底部暴露出绝缘层表面;
步骤03:以光刻胶为掩膜,通过光刻胶的开口向绝缘层和半导体衬底中进行离子注入,从而在开口下方的绝缘层中形成缺陷区域,以及对应于开口下方的半导体衬底中形成离子注入区域;
步骤04:去除光刻胶;
步骤05:去除部分或全部所述的缺陷区域;
步骤06:采用热处理工艺在去除的缺陷区域的位置形成新绝缘层。
优选地,所述步骤05中,采用湿法刻蚀工艺,来刻蚀所述缺陷区域。
优选地,所述湿法刻蚀工艺中采用稀释HF溶液刻蚀所述缺陷区域。
优选地,刻蚀缺陷区域的所述稀释HF溶液中,HF与H2O的比例为1:(135~215)。
优选地,在步骤05之后且在步骤06之前还包括对完成步骤05的半导体衬底进行清洗工艺,从而在剩余的所述缺陷区域表面或暴露的半导体衬底表面形成了一层化学氧化膜。
优选地,所述清洗工艺包括:先采用SC1清洗液进行第一步清洗,再采用稀释HF进行第二步清洗,最后采用SC2进行第三步清洗。
优选地,所述第一步清洗的时间不大于8分钟,所述第二步清洗的时间为15~25秒,所述第三步清洗的时间不大于8分钟。
优选地,所述步骤06中,所述热处理工艺中,采用倾斜升温,并且在倾斜升温的过程中通入O2,从而与所述化学氧化膜反应生成新绝缘膜覆盖于剩余的缺陷区域表面或暴露的半导体衬底表面。
优选地,所述绝缘层的材料为氧化硅。
优选地,步骤06之后还包括:对完成步骤06的半导体衬底进行活化热处理及固化工艺,以防止离子注入区域的离子向离子注入区周围扩散。
本发明的一种离子注入方法,通过将经离子注入的绝缘层部分或全部去除,再在去除绝缘层的位置生成一层新绝缘层,从而减少绝缘层中的金属杂质对后续工艺所形成的结构的污染,使得绝缘层具有良好的电气绝缘性;并且,避免了离子中所形成的金属杂质进入绝缘层进而向周围扩散,造成离子注入区域和其它结构的污染,提高了半导体衬底的清洁度,进一步提高了半导体器件的性能。
附图说明
图1为本发明的实施例一的离子注入方法的流程示意图
图2-7为本发明的实施例一的离子注入方法的各制备步骤示意图
图8为本发明的实施例二的离子注入方法的流程示意图
图9为本发明的实施例二的离子注入方法中完成步骤205的结构示意图
图10为本发明的实施例二的离子注入方法中完成步骤206的结构示意图
具体实施方式
为使本发明的内容更加清楚易懂,以下结合说明书附图,对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例,本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
本发明的离子注入方法,通过去除部分或全部绝缘层,并利用热处理工艺生成新绝缘层,从而克服了现有的离子注入工艺中所采用的等离子体注入到半导体衬底表面的绝缘层中对后续形成的结构的污染。
实施例一
以下结合附图1-7和具体实施例对本发明作进一步详细说明。需说明的是,附图均采用非常简化的形式、使用非精准的比例,且仅用以方便、清晰地达到辅助说明本实施例的目的。
请参阅图1,本实施例的离子注入方法包括:
步骤101:提供一半导体衬底,并且在半导体衬底表面形成绝缘层;
具体的,如图2所示,为完成步骤101的结构,半导体衬底1上覆盖有绝缘层2;这里的半导体衬底1采用N(100)、20~30Ω·cm的外延层硅片,所形成的绝缘层2的材料可以但不限于为氧化硅。首先,对半导体衬底1进行标准RCA清洗,然后对半导体衬底1表面进行氧化,可以在950℃下采用15min的湿法清洗来得到氧化膜作为绝缘层2,这里,氧化膜得到的厚度约为绝缘层的材料可以采用热氧化形成的SiO2
步骤102:在绝缘层上涂覆光刻胶,经光刻,在光刻胶中刻蚀出开口,开口底部暴露出绝缘层表面;
具体的,如图3所示,为完成步骤102的结构,在绝缘层2上的光刻胶R刻蚀出开口,采用常规的光刻工艺来进行光刻,光刻胶R的厚度约为0.3μm。
步骤103:以光刻胶为掩膜,通过光刻胶的开口向绝缘层和半导体衬底中进行离子注入,从而在开口下方的绝缘层中形成缺陷区域,以及对应于开口下方的半导体衬底中形成离子注入区域;
具体的,如图4所示,为完成步骤103的结构,在开口下方的绝缘层2中形成缺陷区域4,以及对应于开口下方的半导体衬底1中形成离子注入区域3;可以采用As离子在4E15cm-2和65keV的条件下来进行离子注入。为了防止离子入射到绝缘层2表面时产生充电(charge up),这里在Ar气氛中采用浸没式等离子体注入方式,避免在光刻胶R底部的氧化膜表面产生不需要的电荷,例如正电荷会引起充电现象(charge up)。离子注入之后,在半导体衬底1中形成了所需要的离子注入区域3,以及在离子注入区域3表面的氧化膜中也具有了注入的离子,也即是成为缺陷区域4,该缺陷区域4是多孔的,具有非常多的缺陷,使该部分的氧化膜的材质发生变化,同时,在离子注入过程中产生的金属杂质如W,Mo,Fe,Ni,Mn等等也注入到该部分的绝缘层2中(也即是这里所称的缺陷区域)。如果后续直接进行热处理,将使缺陷区域4中的金属杂质以及注入的离子向半导体衬底1中扩散包括离子注入区域3,导致离子注入区域3的污染,这也是CMOS图像传感器生成白斑的原因。因此,本发明后续对该缺陷区域进行了处理,来避免上述问题的发生。
步骤104:去除光刻胶;
具体的,如图5所示,为完成步骤104的结构,可以采用等离子体辉化处理光刻胶,使光刻胶碳化后,采用含有双氧水和去离子水的H2SO4溶液对碳化的光刻胶进行剥离。
步骤105:去除全部缺陷区域;
具体的,如图6所示,为完成步骤105的结构,采用湿法刻蚀工艺,来刻蚀缺陷区域;湿法刻蚀工艺中采用稀释HF溶液刻蚀缺陷区域;刻蚀缺陷区域的稀释HF溶液中,HF与H2O的比例为1:(135~215),较佳的,采用HF与H2O的比例为1:200;刻蚀时间为45~75秒,较佳的为60秒。
在步骤105之后且在步骤106之前还包括对完成步骤105的半导体衬底进行清洗工艺,清洗工艺包括:先采用SC1清洗液进行第一步清洗,第一步清洗的温度为35~55℃,较佳的为45℃,第一步清洗的时间不大于8分钟,较佳的为7分钟;再采用稀释HF进行第二步清洗,第二步清洗的时间为15~25秒,较佳的为20秒,最后采用SC2进行第三步清洗,第三步清洗的温度为65~95℃,较佳的为80℃,所述第三步清洗的时间不大于8分钟,较佳的为7分钟。需要说明的是,较佳的,第一步清洗的时间和第二步清洗的时间相同。
上述清洗工艺完成后,在暴露的半导体衬底表面形成了一层化学氧化膜,化学氧化膜的厚度约为
步骤106:采用热处理工艺在去除的缺陷区域的位置形成新绝缘层。
具体的,如图7所示,为完成步骤106的结构,本步骤106的热处理工艺中,采用倾斜升温(也就是逐渐升温),并且在倾斜升温的过程中通入O2,升温至850~1250℃,例如1000℃,从而与化学氧化膜反应生成新绝缘层2’覆盖于暴露的半导体衬底1的离子注入区域3表面;
步骤106之后还包括:对完成步骤106的半导体衬底1进行活化热处理及固化工艺,以防止离子注入区域3的离子向离子注入区域3周围扩散。活化热处理及固化工艺中,例如,首先,在N2气氛下且在850~950℃,例如,750℃下加热半导体衬底,然后,开始升温,升温速率为2~8℃/min,例如,5℃/min,同时通入O2,最后在O2和N2混合气氛下850~1250℃,例如1000℃,退火5~15min,例如10min。
然后,可以在新绝缘膜2’上制备栅极和多层介质层,之后还可以包括制备接触孔和形成金属硅化物、金属配线工程、层间介质层及平坦化过程,从而制备出所需要的半导体器件,例如CMOS图像传感器。
实施例二
以下结合附图8-10和具体实施例对本发明作进一步详细说明。需说明的是,附图均采用非常简化的形式、使用非精准的比例,且仅用以方便、清晰地达到辅助说明本实施例的目的。
请参阅图8,本实施例二的离子注入方法包括:
步骤201:提供一半导体衬底,并且在半导体衬底表面形成绝缘层;
步骤202:在绝缘层上涂覆光刻胶,经光刻,在光刻胶中刻蚀出开口,开口底部暴露出绝缘层表面;
步骤203:以光刻胶为掩膜,通过光刻胶的开口向绝缘层和半导体衬底中进行离子注入,从而在开口下方的绝缘层中形成缺陷区域,以及对应于开口下方的半导体衬底中形成离子注入区域;
步骤204:去除光刻胶;
关于步骤201-204的具体描述可以参见实施例一的步骤101-104的描述和相应的附图2-5,这里不再赘述。
步骤205:请参阅图9,去除部分缺陷区域,从而形成剩余的缺陷区域4’;
具体的,采用湿法刻蚀工艺,来刻蚀缺陷区域的上层;湿法刻蚀工艺中采用稀释HF溶液刻蚀缺陷区域;刻蚀缺陷区域的稀释HF溶液中,HF与H2O的比例为1:(135~215),较佳的,采用HF与H2O的比例为1:200;刻蚀时间为25~55秒,较佳的为45秒,鉴于缺陷区域的总厚度为剩余的缺陷区域4’的厚度约为
在步骤105之后且在步骤106之前还包括对完成步骤105的半导体衬底进行清洗工艺,清洗工艺包括:先采用SC1清洗液进行第一步清洗,第一步清洗的温度为35~55℃,较佳的为45℃,第一步清洗的时间不大于8分钟,较佳的为7分钟;再采用稀释HF进行第二步清洗,第二步清洗的时间为15~25秒,较佳的为20秒,最后采用SC2进行第三步清洗,第三步清洗的温度为65~95℃,较佳的为80℃,所述第三步清洗的时间不大于8分钟,较佳的为7分钟。需要说明的是,较佳的,第一步清洗的时间和第二步清洗的时间相同。
上述清洗工艺完成后,在剩余的缺陷区域4’表面形成了一层化学氧化膜,化学氧化膜的厚度约为
步骤206:请参阅图10,采用热处理工艺在去除的缺陷区域的位置形成新绝缘层2’。
具体的,本步骤206的热处理工艺包括依次进行的第一步热处理和第二步热处理;第一步热处理中采用倾斜升温并且在倾斜升温的过程中通入O2,从而与剩余的缺陷区域4’表面生成热氧化膜,这时候形成的热氧化膜增加了原有剩余的缺陷区域4’的总厚度;然后,继续进行第二步热处理,使剩余的缺陷区域4’的材料发生转变,热氧化膜和发生转变的缺陷区域共同构成新绝缘膜2’,这里,所形成的新绝缘膜2’的厚度为热氧化膜和剩余的缺陷区域4’的总厚度。
步骤206之后还包括:对完成步骤206的半导体衬底1进行活化热处理及固化工艺,以防止离子注入区域3的离子向离子注入区域3周围扩散。活化热处理及固化工艺中,例如,首先,在N2气氛下且在850~950℃,例如,750℃下加热半导体衬底,然后,开始升温,升温速率为2~8℃/min,例如,5℃/min,同时通入O2,最后在O2和N2混合气氛下850~1050℃,例如950℃,退火5~15min,例如10min。
然后,可以在新绝缘膜2’上制备栅极和多层介质层,之后还可以包括制备接触孔和形成金属硅化物、金属配线工程、层间介质层及平坦化过程,从而制备出所需要的半导体器件,例如CMOS图像传感器。
虽然本发明已以较佳实施例揭示如上,然所述实施例仅为了便于说明而举例而已,并非用以限定本发明,本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰,本发明所主张的保护范围应以权利要求书所述为准。

Claims (10)

1.一种离子注入方法,其特征在于,包括:
步骤01:提供一半导体衬底,并且在半导体衬底表面形成绝缘层;
步骤02:在所述绝缘层上涂覆光刻胶,经光刻,在光刻胶中刻蚀出开口,开口底部暴露出绝缘层表面;
步骤03:以光刻胶为掩膜,通过光刻胶的开口向绝缘层和半导体衬底中进行离子注入,从而在开口下方的绝缘层中形成缺陷区域,以及对应于开口下方的半导体衬底中形成离子注入区域;
步骤04:去除光刻胶;
步骤05:去除部分或全部所述的缺陷区域;
步骤06:采用热处理工艺在去除的缺陷区域的位置形成新绝缘层。
2.根据权利要求1所述的离子注入方法,其特征在于,所述步骤05中,采用湿法刻蚀工艺,来刻蚀所述缺陷区域。
3.根据权利要求2所述的离子注入方法,其特征在于,所述湿法刻蚀工艺中采用稀释HF溶液刻蚀所述缺陷区域。
4.根据权利要求3所述的离子注入方法,其特征在于,刻蚀缺陷区域的所述稀释HF溶液中,HF与H2O的比例为1:(135~215)。
5.根据权利要求2所述的离子注入方法,其特征在于,在步骤05之后且在步骤06之前还包括对完成步骤05的半导体衬底进行清洗工艺,从而在剩余的所述缺陷区域表面或暴露的半导体衬底表面形成了一层化学氧化膜。
6.根据权利要求5所述的离子注入方法,其特征在于,所述清洗工艺包括:先采用SC1清洗液进行第一步清洗,再采用稀释HF进行第二步清洗,最后采用SC2进行第三步清洗。
7.根据权利要求6所述的离子注入方法,其特征在于,所述第一步清洗的时间不大于8分钟,所述第二步清洗的时间为15~25秒,所述第三步清洗的时间不大于8分钟。
8.根据权利要求5所述的离子注入方法,其特征在于,所述步骤06中,所述热处理工艺中,采用倾斜升温,并且在倾斜升温的过程中通入O2,从而与所述化学氧化膜反应生成新绝缘膜覆盖于剩余的缺陷区域表面或暴露的半导体衬底表面。
9.根据权利要求1所述的离子注入方法,其特征在于,所述绝缘层的材料为氧化硅。
10.根据权利要求1所述的离子注入方法,其特征在于,步骤06之后还包括:对完成步骤06的半导体衬底进行活化热处理及固化工艺,以防止离子注入区域的离子向离子注入区周围扩散。
CN201610564791.XA 2016-07-18 2016-07-18 一种离子注入方法 Pending CN106128945A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610564791.XA CN106128945A (zh) 2016-07-18 2016-07-18 一种离子注入方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610564791.XA CN106128945A (zh) 2016-07-18 2016-07-18 一种离子注入方法

Publications (1)

Publication Number Publication Date
CN106128945A true CN106128945A (zh) 2016-11-16

Family

ID=57284071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610564791.XA Pending CN106128945A (zh) 2016-07-18 2016-07-18 一种离子注入方法

Country Status (1)

Country Link
CN (1) CN106128945A (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040224531A1 (en) * 2003-05-09 2004-11-11 Samsung Electronics Co., Ltd. Method of forming an oxide layer and method of forming an oxinitride layer
KR20050063360A (ko) * 2003-12-22 2005-06-28 동부아남반도체 주식회사 반도체 소자의 불순물 영역 형성 방법
CN101151731A (zh) * 2005-03-31 2008-03-26 松下电器产业株式会社 固态成象器件的制造方法
CN101364538A (zh) * 2007-08-09 2009-02-11 中芯国际集成电路制造(上海)有限公司 栅层形成方法
CN101728268A (zh) * 2008-10-21 2010-06-09 中芯国际集成电路制造(北京)有限公司 Mos器件的制造方法和半导体器件阱区的形成方法
CN101728311A (zh) * 2008-10-10 2010-06-09 索尼株式会社 Soi衬底与固态图像拾取器件及制造方法及图像拾取设备
CN101937843A (zh) * 2009-06-30 2011-01-05 上海华虹Nec电子有限公司 湿法刻蚀的图形定义方法
CN102479677A (zh) * 2010-11-29 2012-05-30 无锡华润上华半导体有限公司 半导体器件及其制造方法
CN103489774A (zh) * 2012-06-12 2014-01-01 无锡华润上华科技有限公司 半导体器件中氧化层的形成方法
CN103545169A (zh) * 2012-07-11 2014-01-29 上海华虹Nec电子有限公司 防止晶圆翘曲变形的方法
CN103956318A (zh) * 2014-05-21 2014-07-30 上海华力微电子有限公司 避免离子注入层后光阻导致的薄膜中毒的方法
CN104810260A (zh) * 2014-01-28 2015-07-29 北大方正集团有限公司 离子注入方法
CN105185747A (zh) * 2015-09-25 2015-12-23 上海华力微电子有限公司 一种降低cmos图像传感器白像素的集成工艺

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040224531A1 (en) * 2003-05-09 2004-11-11 Samsung Electronics Co., Ltd. Method of forming an oxide layer and method of forming an oxinitride layer
KR20050063360A (ko) * 2003-12-22 2005-06-28 동부아남반도체 주식회사 반도체 소자의 불순물 영역 형성 방법
CN101151731A (zh) * 2005-03-31 2008-03-26 松下电器产业株式会社 固态成象器件的制造方法
CN101364538A (zh) * 2007-08-09 2009-02-11 中芯国际集成电路制造(上海)有限公司 栅层形成方法
CN101728311A (zh) * 2008-10-10 2010-06-09 索尼株式会社 Soi衬底与固态图像拾取器件及制造方法及图像拾取设备
CN101728268A (zh) * 2008-10-21 2010-06-09 中芯国际集成电路制造(北京)有限公司 Mos器件的制造方法和半导体器件阱区的形成方法
CN101937843A (zh) * 2009-06-30 2011-01-05 上海华虹Nec电子有限公司 湿法刻蚀的图形定义方法
CN102479677A (zh) * 2010-11-29 2012-05-30 无锡华润上华半导体有限公司 半导体器件及其制造方法
CN103489774A (zh) * 2012-06-12 2014-01-01 无锡华润上华科技有限公司 半导体器件中氧化层的形成方法
CN103545169A (zh) * 2012-07-11 2014-01-29 上海华虹Nec电子有限公司 防止晶圆翘曲变形的方法
CN104810260A (zh) * 2014-01-28 2015-07-29 北大方正集团有限公司 离子注入方法
CN103956318A (zh) * 2014-05-21 2014-07-30 上海华力微电子有限公司 避免离子注入层后光阻导致的薄膜中毒的方法
CN105185747A (zh) * 2015-09-25 2015-12-23 上海华力微电子有限公司 一种降低cmos图像传感器白像素的集成工艺

Similar Documents

Publication Publication Date Title
CN103107066B (zh) 一种光刻胶去除方法及半导体生产方法
KR100706798B1 (ko) 실리콘막과 실리콘 게르마늄막이 노출된 기판의 세정 방법및 이를 이용하는 반도체 제조 방법
JP2011228438A (ja) 基板洗浄方法及び基板洗浄装置
JPH06204159A (ja) シャロウ ジャンクションsogプロセス
TWI240998B (en) Method of manufacturing a flash memory cell
JP2012080033A (ja) 半導体装置の製造方法
JPS61193456A (ja) 半導体素子の製造方法
TWI316737B (en) Method for manufacturting gate electrode for use in semiconductor device
CN106128945A (zh) 一种离子注入方法
JP2003068667A (ja) 半導体装置の製造方法
CN101005037A (zh) 一种半导体器件制造方法
KR100802294B1 (ko) 이미지 센서의 제조 방법
JPH06244366A (ja) Mosトランジスタの製造方法
JP2736276B2 (ja) 半導体集積回路内の移動性イオン汚染を低減するための方法
JP2000100747A (ja) 半導体装置及び半導体装置の製造方法
JPH088262A (ja) 半導体装置の製造方法
CN108155144A (zh) 一种半导体器件的制作方法
TWI719083B (zh) 半導體裝置的製造方法
TW463269B (en) Method for manufacturing LDMOS device having high breakdown voltage
JPH09246507A (ja) 半導体装置およびその製造方法
CN104637782B (zh) 一种半导体器件的制作方法
JPH04142777A (ja) ゲート電極又は配線の形成方法
JP3463644B2 (ja) ドライエッチング方法
KR0161845B1 (ko) 트랜치 제조방법
JP2683847B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161116

RJ01 Rejection of invention patent application after publication