JPH0380338B2 - - Google Patents

Info

Publication number
JPH0380338B2
JPH0380338B2 JP60033183A JP3318385A JPH0380338B2 JP H0380338 B2 JPH0380338 B2 JP H0380338B2 JP 60033183 A JP60033183 A JP 60033183A JP 3318385 A JP3318385 A JP 3318385A JP H0380338 B2 JPH0380338 B2 JP H0380338B2
Authority
JP
Japan
Prior art keywords
oxide film
semiconductor device
silicon wafer
thermal oxide
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60033183A
Other languages
English (en)
Other versions
JPS61193456A (ja
Inventor
Kikuo Yamabe
Norihei Takai
Hiroshi Shirai
Masaharu Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Toshiba Corp
Original Assignee
Toshiba Corp
Toshiba Ceramics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Ceramics Co Ltd filed Critical Toshiba Corp
Priority to JP60033183A priority Critical patent/JPS61193456A/ja
Publication of JPS61193456A publication Critical patent/JPS61193456A/ja
Publication of JPH0380338B2 publication Critical patent/JPH0380338B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体素子の製造方法に係わり、特
にシリコンウエハの表面に形成される熱酸化膜中
の欠陥発生を抑えた半導体素子の製造方法に関す
る。
〔発明の技術的背景とその問題点〕
従来、ゲート酸化膜を形成する場合、ゲート酸
化の直前にRCA処理(文献;N.Kern and D.W.
Puotinen,“RCA Review”,31187(1970))等の
薬品による清浄を行つた後、純水洗浄を行つてい
る。この場合、純水洗浄によつて、必ず自然酸化
膜が7〜15[Å]形成されることになる。
一方、近年の半導体集積回路の高集積化は目覚
ましく、素子の微細化及び薄膜化に対する要求は
極めて厳しいものがある。そして、高集積回路に
用いられるゲート酸化膜の100[Å]以下を要求さ
れる場合もでている。このため、前記した自然酸
化膜のゲート酸化膜に及ぼす影響は大きい。
また、前記純水洗浄を省略し、弗酸系薬品によ
つて自然酸化膜を除去した後に直接ゲート酸化に
至る場合、シリコンウエハの表面は不飽和結合を
多く有し、極めて活性な表面となつている。その
結果、シリコンウエハの表面は汚染物質が被着し
易くなつている。従つて、このような表面上に形
成されたゲート酸化膜は、初期短絡不良を示す欠
陥が多くなつてしまう。
〔発明の目的〕
本発明は上記の事情を考慮してなされたもの
で、その目的とするところは、熱酸化膜の形成工
程で、その目的とするところは、熱酸化膜の形成
工程でその酸化膜に取り込まれる欠陥を効果的に
低減することができ、素子特性の向上等をはかり
得る半導体素子の製造方法を提供することにあ
る。
〔発明の概要〕
本発明の骨子は、シリコンウエハを水素雰囲気
中で熱処理することにより、シリコンウエハ表面
の不飽和結合に水素を結合させ、熱酸化膜を形成
する際の電気伝導上の欠陥発生を抑制することに
ある。
即ち本発明は、シリコンウエハの表面に熱酸化
膜を形成する工程を含む半導体素子の製造方法に
おいて、前記熱酸化膜を形成する工程の直前に、
水素ガスを含む雰囲気中で前記シリコンウエハを
1100[℃]以上の温度で(望ましくは1分以下の
時間)熱処理するようにした方法である。
〔発明の効果〕
本発明によれば、より確実に理想に近い状態で
シリコンウエハの表面を自然酸化膜がなく且つ不
活性な状態に制御することができるので、該ウエ
ハ上に形成する熱酸化膜の欠陥発生を低減するこ
とができ、特に100[Å]以下の薄い熱酸化膜を十
分な耐圧を持たせて作ることができる。このた
め、MOS集積回路等の信頼性向上、微細化及び
高集積化をはかることができる。また、水素ガス
はシリコンウエハの表面をエツチングすることは
ないので、熱酸化膜形成の前処理でウエハ表面が
荒れる等の不都合も生じない。
〔発明の実施例〕 以下、本発明の詳細を図示の実施例によつて説
明する。
第1図a〜eは本発明の一実施例方法に係わる
MOSキヤパシタ製造工程を示す断面図である。
まず、CZ法により形成されウエハ状に切り出さ
れた面方位100、比抵抗5〜20[Ωcm]のシリコン
ウエハを用い、1000[℃]で水素燃焼酸化を100分
間行い、第1図aに示す如くシリコンウエハ11
の表面に厚さ5000[Å]の熱酸化膜12を形成し
た。
次いで、第1図bに示す如く全面にレジスト1
3を塗布したのち、写真蝕刻法によりゲート酸化
膜形成領域の酸化膜12をエツチング除去した。
その後、第1図cに示す如くRCAリンス処理と
水洗により上記シリコンウエハ11を洗浄した。
このとき、ウエハ11の露出表面には、薄い自然
酸化膜14が形成される。
次いで、シリコンウエハ11の表面に、例えば
ハロゲンランプを照射し、ウエハ表面温度を1100
[℃]まで上昇させ、10%の水素を含むアルゴン
ガス中に1分間晒し、第1図dに示す如く前記自
然酸化膜14を除去した。このとき、シリコンウ
エハ11の表面の不飽和結合には水素原子が結合
されることになる。
次いで、上記第1図dに示す工程の直後に、20
[%]の乾燥酸素を含むアルゴンガス中で900[℃]
20分間シリコンウエハ11を酸化し、第1図eに
示す如くシリコンウエハ11の表面に厚さ40[Å]
の熱酸化膜(ゲート酸化膜)15を形成した。続
いて、多結晶シリコン膜16をLPCCVD法によ
り約0.4[μm]形成した。さらに、例えば1000
[℃]10分間のPOCl3拡散法により、多結晶シリ
コン膜16の抵抗を低下させた後、写真蝕刻法に
よりゲート電極パターンを形成した。
上記形成された試料の耐圧不良率を測定したと
ころ、第2図に示す如き結果が得られた。ここ
で、図中Aは本実施例による場合、Bは従来の場
合である。なお、いずれの場合も、ゲート面積は
10mm2、ゲート酸化膜厚は50[Å]とした。第2図
から判るように、本実施例の場合、従来例に比し
て、酸化膜の耐圧不良率が飛躍的に改善されるこ
とが判る。
このように本実施例方法によれば、シリコンウ
エハ11の表面に形成される熱酸化膜15の欠陥
密度を著しく低減させることができる。このた
め、半導体集積回路の高集積化に大きな効果が得
られる。例えば、ゲート酸化膜の薄膜化を容易に
し、MOS素子の動作特性向上及び信頼性の向上
が可能となる。
なお、本発明は上述した実施例方法に限定され
るものではない。例えば、希釈不活性ガスとし
て、アルゴンを用いたが、その他ネオン、ヘリウ
ム等の貴ガスは勿論、窒素等の活性度の低いガス
を用いてもよい。さらに、ゲート電極として、リ
ン添加多結晶シリコンを用いたが、Al,Mo,W
等の高融点金属若しくはそのシリサイドを用いて
もよい。また、ゲート酸化膜等の熱酸化膜形成前
の熱処理温度は1100[℃]に限るものではなく、
それ以上の温度であればよい。さらに、このとき
の処理時間は、高温熱処理による半導体ウエハへ
の種々の影響を考慮すると1分以下の短時間とす
るのが望ましい。
また、実施例ではMOSキヤパシタの製造に応
用したが、MOSFET及びMOS集積回路は勿論の
こと、他の熱酸化膜を有する半導体素子の製造に
適用することが可能である。その他、本発明の要
旨を逸脱しない範囲で、種々変形して実施するこ
とができる。
【図面の簡単な説明】
第1図a〜eは本発明の一実施例方法に係わる
MOSキヤパシタ製造工程を示す断面図、第2図
は上記実施例の効果を説明するためのもので熱酸
化膜の耐圧不良率を示す特性図である。 11…シリコンウエハ、12…熱酸化膜、13
…レジスト、14…自然酸化膜、15…熱酸化膜
(ゲート酸化膜)、16…添加多結晶シリコン膜
(ゲート電極)。

Claims (1)

  1. 【特許請求の範囲】 1 シリコンウエハの表面に熱酸化膜を形成する
    工程を含む半導体素子の製造方法において、前記
    熱酸化膜を形成する工程の直前に、水素ガスを含
    む非酸化性雰囲気中で前記シリコンウエハを1100
    [℃]以上の温度で熱処理することを特徴とする
    半導体素子の製造方法。 2 前記熱処理の時間を、1分以下に設定したこ
    とを特徴とする特許請求の範囲第1項記載の半導
    体素子の製造方法。 3 前記熱酸化膜は、ゲート酸化膜であることを
    特徴とする特許請求の範囲第1項記載の半導体素
    子の製造方法。 4 前記熱処理するに際し、ハロゲンランプ等の
    光加熱により前記シリコンウエハの表面を1100
    [℃]以上の温度に加熱することを特徴とする特
    許請求の範囲第1項記載の半導体素子の製造方
    法。
JP60033183A 1985-02-21 1985-02-21 半導体素子の製造方法 Granted JPS61193456A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60033183A JPS61193456A (ja) 1985-02-21 1985-02-21 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60033183A JPS61193456A (ja) 1985-02-21 1985-02-21 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JPS61193456A JPS61193456A (ja) 1986-08-27
JPH0380338B2 true JPH0380338B2 (ja) 1991-12-24

Family

ID=12379380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60033183A Granted JPS61193456A (ja) 1985-02-21 1985-02-21 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS61193456A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004152965A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置の製造方法と半導体装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2680482B2 (ja) * 1990-06-25 1997-11-19 株式会社東芝 半導体基板、半導体基板と半導体装置の製造方法、並びに半導体基板の検査・評価方法
JPH0680655B2 (ja) * 1987-03-16 1994-10-12 沖電気工業株式会社 絶縁膜形成方法
JP2624366B2 (ja) * 1990-10-31 1997-06-25 山形日本電気株式会社 半導体装置の製造方法
JPH04348524A (ja) * 1991-05-27 1992-12-03 Nec Corp 半導体装置の製造方法
JP3187109B2 (ja) * 1992-01-31 2001-07-11 キヤノン株式会社 半導体部材およびその製造方法
JP4467096B2 (ja) 1998-09-14 2010-05-26 Sumco Techxiv株式会社 シリコン単結晶製造方法および半導体形成用ウェハ
DE60043661D1 (de) 1999-08-27 2010-02-25 Komatsu Denshi Kinzoku K K Siliziumscheibe, herstellungsverfahren und bewertungsverfahren dafür
JP2004087960A (ja) * 2002-08-28 2004-03-18 Fujitsu Ltd 半導体装置の製造方法
TWI265217B (en) * 2002-11-14 2006-11-01 Komatsu Denshi Kinzoku Kk Method and device for manufacturing silicon wafer, method for manufacturing silicon single crystal, and device for pulling up silicon single crystal
US7014704B2 (en) 2003-06-06 2006-03-21 Sumitomo Mitsubishi Silicon Corporation Method for growing silicon single crystal
KR20060040733A (ko) 2003-08-12 2006-05-10 신에쯔 한도타이 가부시키가이샤 웨이퍼의 제조방법
JP6157809B2 (ja) * 2012-07-19 2017-07-05 株式会社Screenホールディングス 基板処理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5091272A (ja) * 1973-12-12 1975-07-21
JPS51115299A (en) * 1975-04-03 1976-10-09 Mitsubishi Electric Corp Formation process of silicon oxide film
JPS51147250A (en) * 1975-06-13 1976-12-17 Fujitsu Ltd Treatment method of semiconductor substrate
JPS5286070A (en) * 1976-01-12 1977-07-16 Rca Corp Method of manufacturing concocted oxide

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5091272A (ja) * 1973-12-12 1975-07-21
JPS51115299A (en) * 1975-04-03 1976-10-09 Mitsubishi Electric Corp Formation process of silicon oxide film
JPS51147250A (en) * 1975-06-13 1976-12-17 Fujitsu Ltd Treatment method of semiconductor substrate
JPS5286070A (en) * 1976-01-12 1977-07-16 Rca Corp Method of manufacturing concocted oxide

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004152965A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置の製造方法と半導体装置

Also Published As

Publication number Publication date
JPS61193456A (ja) 1986-08-27

Similar Documents

Publication Publication Date Title
JP2937817B2 (ja) 半導体基板表面の酸化膜の形成方法及びmos半導体デバイスの製造方法
US4056642A (en) Method of fabricating metal-semiconductor interfaces
JPH0380338B2 (ja)
JPS607389B2 (ja) 半導体装置の製造方法
US4243865A (en) Process for treating material in plasma environment
JP2752548B2 (ja) 半導体デバイスの製造方法
JPS6298642A (ja) 半導体集積回路装置の製造方法
JPS62113421A (ja) 半導体装置の製造方法
JPS61176125A (ja) シリコン熱酸化膜の形成方法
JP3292545B2 (ja) 半導体基板の熱処理方法
JPH0298133A (ja) 半導体基板の洗浄方法
JPH1050701A (ja) 半導体及び半導体基板表面の酸化膜の形成方法
JP3272823B2 (ja) 半導体装置の乾式清浄化方法
JP4309492B2 (ja) 半導体装置の製造方法
JPH0799178A (ja) 半導体装置の製造方法
KR100481839B1 (ko) 반도체장치의제조방법
JPS5889869A (ja) 半導体装置の製造方法
JPH0587016B2 (ja)
JPH1167756A (ja) 半導体基板表面の酸化膜の形成処理方法
JPH03165515A (ja) コンタクトの形成方法
JPS6263475A (ja) 半導体装置
JPS60163466A (ja) 半導体装置の製造方法
JPH04208535A (ja) 半導体装置の製造方法
JPH05868B2 (ja)
JPS61125015A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees